JP2001119306A - 符号誤り訂正検出装置 - Google Patents
符号誤り訂正検出装置Info
- Publication number
- JP2001119306A JP2001119306A JP29990899A JP29990899A JP2001119306A JP 2001119306 A JP2001119306 A JP 2001119306A JP 29990899 A JP29990899 A JP 29990899A JP 29990899 A JP29990899 A JP 29990899A JP 2001119306 A JP2001119306 A JP 2001119306A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- code
- error correction
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
- G11B2020/183—Testing wherein at least one additional attempt is made to read or write the data when a first attempt is unsuccessful
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 符号誤りの訂正処理を自動的に繰り返すよう
にする。 【解決手段】 モード設定回路２１に誤り訂正回路１２
の動作モードを設定する制御コマンドを保持し、結果読
み込み回路２２に誤り検出回路１３の検出結果を読み込
む。起動制御回路２３は、制御コマンドと検出結果とに
基づいて、繰り返し動作の上限値の範囲内で、誤り訂正
回路１２に対して訂正動作の繰り返しを指示する。
にする。 【解決手段】 モード設定回路２１に誤り訂正回路１２
の動作モードを設定する制御コマンドを保持し、結果読
み込み回路２２に誤り検出回路１３の検出結果を読み込
む。起動制御回路２３は、制御コマンドと検出結果とに
基づいて、繰り返し動作の上限値の範囲内で、誤り訂正
回路１２に対して訂正動作の繰り返しを指示する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＤ(Compact Dis
c)やＤＶＤ(Digital Video Disc)等の大容量の記録媒体
から読み出されるデジタルデータに対し、データに含ま
れる誤り訂正符号及び誤り検出符号に従う処理を施す符
号誤り訂正検出装置に関する。
c)やＤＶＤ(Digital Video Disc)等の大容量の記録媒体
から読み出されるデジタルデータに対し、データに含ま
れる誤り訂正符号及び誤り検出符号に従う処理を施す符
号誤り訂正検出装置に関する。
【０００２】
【従来の技術】記録媒体に記録されたデジタルデータを
コンピュータ機器に取り込むようにしたＣＤ−ＲＯＭシ
ステム等のドライブシステムにおいては、取り扱うデジ
タルデータに含まれる符号誤りを訂正するためのデコー
ド処理が行われる。このデコード処理は、所定のバイト
数からなるセクタ毎に行われるため、デジタルデータを
セクタ単位でメモリに記憶する、いわゆるバッファリン
グを行うように構成される。
コンピュータ機器に取り込むようにしたＣＤ−ＲＯＭシ
ステム等のドライブシステムにおいては、取り扱うデジ
タルデータに含まれる符号誤りを訂正するためのデコー
ド処理が行われる。このデコード処理は、所定のバイト
数からなるセクタ毎に行われるため、デジタルデータを
セクタ単位でメモリに記憶する、いわゆるバッファリン
グを行うように構成される。
【０００３】図３は、ドライブシステムの１つであるＣ
Ｄ−ＲＯＭシステムの構成を示すブロック図であり、図
４は、このシステムの各部で取り扱われるデータの構成
図である。
Ｄ−ＲＯＭシステムの構成を示すブロック図であり、図
４は、このシステムの各部で取り扱われるデータの構成
図である。
【０００４】ディスク１は、螺旋状に描かれた記録トラ
ックに沿って所定のフォーマットに従うデジタルデータ
が記憶されており、線速度または角速度を一定に保つよ
うにして回転駆動される。ピックアップ部２は、回転駆
動されるディスク１にレーザ光を照射し、その反射光の
状態の変化に基づいて、ディスク１に記憶されたデジタ
ルデータを読み取る。アナログ信号処理部３は、ピック
アップ部２の出力に応答し、ディスク１に記録されたデ
ジタルデータを表すＥＦＭ信号を生成する。このＥＦＭ
信号は、本来８ビットで構成されるデータが、ＥＦＭ(E
ight to Fourteen Modulation)変調されたものであり、
図４に示すように、各フレームの始まりの２４ビットが
同期信号に割り当てられ、その後に３ビットの接続ビッ
トを挟んで１４ビットずつデータビットに繰り返し割り
当てられている。
ックに沿って所定のフォーマットに従うデジタルデータ
が記憶されており、線速度または角速度を一定に保つよ
うにして回転駆動される。ピックアップ部２は、回転駆
動されるディスク１にレーザ光を照射し、その反射光の
状態の変化に基づいて、ディスク１に記憶されたデジタ
ルデータを読み取る。アナログ信号処理部３は、ピック
アップ部２の出力に応答し、ディスク１に記録されたデ
ジタルデータを表すＥＦＭ信号を生成する。このＥＦＭ
信号は、本来８ビットで構成されるデータが、ＥＦＭ(E
ight to Fourteen Modulation)変調されたものであり、
図４に示すように、各フレームの始まりの２４ビットが
同期信号に割り当てられ、その後に３ビットの接続ビッ
トを挟んで１４ビットずつデータビットに繰り返し割り
当てられている。
【０００５】デジタル信号処理部４は、アナログ信号処
理部３から入力されるＥＦＭ信号に対して、ＥＦＭ復調
を施し、図４に示すように、１４ビットのデータを８ビ
ットに変換する。このＥＦＭ復調の際には、同期信号に
続く最初のデータビットから１バイトのサブコードデー
タが取り出されると共に、残されたデータビットから３
２バイトのシンボルデータが生成される。さらに、デジ
タル信号処理部４は、３２バイトのシンボルデータに対
して、ＣＩＲＣ復号を施し、１フレームが２４バイトの
ＣＤ−ＲＯＭデータを生成する。
理部３から入力されるＥＦＭ信号に対して、ＥＦＭ復調
を施し、図４に示すように、１４ビットのデータを８ビ
ットに変換する。このＥＦＭ復調の際には、同期信号に
続く最初のデータビットから１バイトのサブコードデー
タが取り出されると共に、残されたデータビットから３
２バイトのシンボルデータが生成される。さらに、デジ
タル信号処理部４は、３２バイトのシンボルデータに対
して、ＣＩＲＣ復号を施し、１フレームが２４バイトの
ＣＤ−ＲＯＭデータを生成する。
【０００６】ＣＤ−ＲＯＭデコーダ５は、デジタル信号
処理部４から入力されるＣＤ−ＲＯＭデータに対して、
再度符号誤りの訂正処理を施し、ホストコンピュータか
らの要求に応じて、ＣＤ−ＲＯＭデータをホストコンピ
ュータへ転送する。バッファＲＡＭ６は、ＣＤ−ＲＯＭ
デコーダ５に接続され、デジタル信号処理回路４からＣ
Ｄ−ＲＯＭデコーダ５に取り込まれるＣＤ−ＲＯＭデー
タを所定の期間記憶する。即ち、ＣＤ−ＲＯＭデータに
付される誤り訂正符号（ＥＣＣ）及び誤り検出符号（Ｅ
ＤＣ）は、通常、１セクタ毎に設定されるため、バッフ
ァＲＡＭ６には、少なくとも１セクタ分のＣＤ−ＲＯＭ
データが記憶され、順次ＣＤ−ＲＯＭデコーダ５へ読み
出されるように構成される。また、バッファＲＡＭ６で
は、ホストコンピュータへの転送に備えて、ＣＤ−ＲＯ
Ｍデコーダ５で所定の処理が完了したＣＤ−ＲＯＭデー
タが適数セクタ分記憶される。
処理部４から入力されるＣＤ−ＲＯＭデータに対して、
再度符号誤りの訂正処理を施し、ホストコンピュータか
らの要求に応じて、ＣＤ−ＲＯＭデータをホストコンピ
ュータへ転送する。バッファＲＡＭ６は、ＣＤ−ＲＯＭ
デコーダ５に接続され、デジタル信号処理回路４からＣ
Ｄ−ＲＯＭデコーダ５に取り込まれるＣＤ−ＲＯＭデー
タを所定の期間記憶する。即ち、ＣＤ−ＲＯＭデータに
付される誤り訂正符号（ＥＣＣ）及び誤り検出符号（Ｅ
ＤＣ）は、通常、１セクタ毎に設定されるため、バッフ
ァＲＡＭ６には、少なくとも１セクタ分のＣＤ−ＲＯＭ
データが記憶され、順次ＣＤ−ＲＯＭデコーダ５へ読み
出されるように構成される。また、バッファＲＡＭ６で
は、ホストコンピュータへの転送に備えて、ＣＤ−ＲＯ
Ｍデコーダ５で所定の処理が完了したＣＤ−ＲＯＭデー
タが適数セクタ分記憶される。
【０００７】制御マイコン７は、所定の動作プログラム
に従ってアナログ信号処理部３、デジタル信号処理部４
及びＣＤ−ＲＯＭデコーダ５のそれぞれの動作を制御
し、各部が互いに正しいタイミングでそれぞれの処理を
実行できるようにしている。また、制御マイコン７は、
ホストコンピュータからの要求に応答して、各部の動作
の制御が可能なように構成され、要求のあったＣＤ−Ｒ
ＯＭデータをホストコンピュータ側へ転送する。
に従ってアナログ信号処理部３、デジタル信号処理部４
及びＣＤ−ＲＯＭデコーダ５のそれぞれの動作を制御
し、各部が互いに正しいタイミングでそれぞれの処理を
実行できるようにしている。また、制御マイコン７は、
ホストコンピュータからの要求に応答して、各部の動作
の制御が可能なように構成され、要求のあったＣＤ−Ｒ
ＯＭデータをホストコンピュータ側へ転送する。
【０００８】図５は、ＣＤ−ＲＯＭデコーダ５の構成を
示すブロック図である。このＣＤ−ＲＯＭデコーダ５
は、入力インタフェース回路１１、誤り訂正回路１２、
誤り検出回路１３、出力インタフェース１４及びメモリ
インタフェース１５を備え、バッファメモリ６が接続さ
れる。
示すブロック図である。このＣＤ−ＲＯＭデコーダ５
は、入力インタフェース回路１１、誤り訂正回路１２、
誤り検出回路１３、出力インタフェース１４及びメモリ
インタフェース１５を備え、バッファメモリ６が接続さ
れる。
【０００９】入力インタフェース１１は、例えば、１ブ
ロックが２３５２バイトからなるＣＤ−ＲＯＭデータを
生成するデジタル信号処理部とのインタフェースを成
し、そのＣＤ−ＲＯＭデータを受けてメモリインタフェ
ース１５へ供給する。この入力インタフェース１１で
は、１２バイトの同期信号を除いた２３４０バイトのＣ
Ｄ−ＲＯＭデータに対して施されているスクランブル処
理に対応し、入力段階でディスクランブル処理が施され
る。
ロックが２３５２バイトからなるＣＤ−ＲＯＭデータを
生成するデジタル信号処理部とのインタフェースを成
し、そのＣＤ−ＲＯＭデータを受けてメモリインタフェ
ース１５へ供給する。この入力インタフェース１１で
は、１２バイトの同期信号を除いた２３４０バイトのＣ
Ｄ−ＲＯＭデータに対して施されているスクランブル処
理に対応し、入力段階でディスクランブル処理が施され
る。
【００１０】誤り訂正回路１２は、バッファＲＡＭ６に
記憶されたＣＤ−ＲＯＭデータを１ブロック単位で取り
込み、各ブロック毎に付された誤り訂正符号（ＥＣＣ）
に基づいて符号誤りの訂正処理を施す。誤り検出回路１
３は、誤り訂正回路１２によって符号の誤りが訂正され
たＣＤ−ＲＯＭデータをブロック毎に取り込み、各ブロ
ック毎に付された誤り検出符号（ＥＤＣ）に基づいて符
号誤りの有無を検出する。この誤り検出回路１３では、
符号誤りの訂正ができないため、符号誤りが検出された
場合には、ＣＤ−ＲＯＭデータにエラーフラグに対して
付すように構成される。
記憶されたＣＤ−ＲＯＭデータを１ブロック単位で取り
込み、各ブロック毎に付された誤り訂正符号（ＥＣＣ）
に基づいて符号誤りの訂正処理を施す。誤り検出回路１
３は、誤り訂正回路１２によって符号の誤りが訂正され
たＣＤ−ＲＯＭデータをブロック毎に取り込み、各ブロ
ック毎に付された誤り検出符号（ＥＤＣ）に基づいて符
号誤りの有無を検出する。この誤り検出回路１３では、
符号誤りの訂正ができないため、符号誤りが検出された
場合には、ＣＤ−ＲＯＭデータにエラーフラグに対して
付すように構成される。
【００１１】出力インタフェース回路１４は、ホストコ
ンピュータとのインタフェースを成し、ホストコンピュ
ータ側からの指示に応答して、所定の処理が完了したＣ
Ｄ−ＲＯＭデータをブロック単位で出力する。また、必
要に応じては、ホストコンピュータ側からの制御情報を
受け取り、各部の動作を制御する制御マイコンに供給す
る。
ンピュータとのインタフェースを成し、ホストコンピュ
ータ側からの指示に応答して、所定の処理が完了したＣ
Ｄ−ＲＯＭデータをブロック単位で出力する。また、必
要に応じては、ホストコンピュータ側からの制御情報を
受け取り、各部の動作を制御する制御マイコンに供給す
る。
【００１２】メモリインタフェース１５は、入力インタ
フェース１１、誤り訂正回路１２、誤り検出回路１３及
び出力インタフェース１４の各部と、バッファＲＡＭ６
との間に接続され、バッファＲＡＭ６に対するデータの
入出力を時分割で制御する。即ち、バッファＲＡＭ６で
は、複数のデータを同じタイミングで書き込んだり、読
み出したりすることができないため、メモリインタフェ
ース１５は、各部の動作のタイミングに合わせて、バッ
ファＲＡＭ６のアクセスを振り分けるように構成され
る。
フェース１１、誤り訂正回路１２、誤り検出回路１３及
び出力インタフェース１４の各部と、バッファＲＡＭ６
との間に接続され、バッファＲＡＭ６に対するデータの
入出力を時分割で制御する。即ち、バッファＲＡＭ６で
は、複数のデータを同じタイミングで書き込んだり、読
み出したりすることができないため、メモリインタフェ
ース１５は、各部の動作のタイミングに合わせて、バッ
ファＲＡＭ６のアクセスを振り分けるように構成され
る。
【００１３】
【発明が解決しようとする課題】誤り訂正回路１３にお
ける符号誤りの訂正処理においては、訂正処理を繰り返
すことにより、訂正処理の精度を向上することができ
る。即ち、ＥＣＣとして２系統のパリティコード（例え
ば、Ｐ符号、Ｑ符号）が設定されているような場合、各
パリティコードに基づく訂正処理を交互に繰り返すと、
繰り返し回数の増加に伴ってデータに含まれる符号誤り
は減少する。
ける符号誤りの訂正処理においては、訂正処理を繰り返
すことにより、訂正処理の精度を向上することができ
る。即ち、ＥＣＣとして２系統のパリティコード（例え
ば、Ｐ符号、Ｑ符号）が設定されているような場合、各
パリティコードに基づく訂正処理を交互に繰り返すと、
繰り返し回数の増加に伴ってデータに含まれる符号誤り
は減少する。
【００１４】符号誤りの訂正処理を繰り返そうとした場
合においても、全ての動作は、制御マイコンから与えら
れる指示によって制御される。このため、訂正処理の繰
り返しは、制御マイコンの負担を増加させることにな
り、結果的に、各部の処理動作の遅れを招く原因となっ
ている。
合においても、全ての動作は、制御マイコンから与えら
れる指示によって制御される。このため、訂正処理の繰
り返しは、制御マイコンの負担を増加させることにな
り、結果的に、各部の処理動作の遅れを招く原因となっ
ている。
【００１５】そこで本発明は、制御マイコンの負担を軽
減して、高速動作に対応できるようにすることを目的と
する。
減して、高速動作に対応できるようにすることを目的と
する。
【００１６】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、記録媒体から読み出される誤り訂正符号及び誤り検
出符号を含むデジタルデータに対して、誤り訂正符号に
基づく訂正処理及び誤り検出符号に基づく検出処理を施
し、処理済みのデジタルデータをコンピュータ機器側へ
転送する符号誤り訂正検出装置において、所定のバイト
数で構成されるブロック単位で入力されるデジタルデー
タをバッファメモリに記憶する入力インタフェースと、
上記バッファメモリに記憶された上記デジタルデータに
対して上記誤り訂正符号に基づく訂正処理を施し、上記
デジタルデータの誤り箇所を書き換える誤り訂正回路
と、上記バッファメモリに記憶された上記デジタルデー
タに対して上記誤り検出符号に基づく検出処理を施す誤
り検出回路と、上記バッファメモリに記憶された上記デ
ジタルデータを外部コンピュータ機器へ出力する出力イ
ンタフェースと、上記誤り検出回路の検出結果に応答し
て上記誤り訂正回路に上記デジタルデータに対する符号
誤りの訂正処理を繰り返させる制御回路と、を備えたこ
とにある。
解決するために成されたもので、その特徴とするところ
は、記録媒体から読み出される誤り訂正符号及び誤り検
出符号を含むデジタルデータに対して、誤り訂正符号に
基づく訂正処理及び誤り検出符号に基づく検出処理を施
し、処理済みのデジタルデータをコンピュータ機器側へ
転送する符号誤り訂正検出装置において、所定のバイト
数で構成されるブロック単位で入力されるデジタルデー
タをバッファメモリに記憶する入力インタフェースと、
上記バッファメモリに記憶された上記デジタルデータに
対して上記誤り訂正符号に基づく訂正処理を施し、上記
デジタルデータの誤り箇所を書き換える誤り訂正回路
と、上記バッファメモリに記憶された上記デジタルデー
タに対して上記誤り検出符号に基づく検出処理を施す誤
り検出回路と、上記バッファメモリに記憶された上記デ
ジタルデータを外部コンピュータ機器へ出力する出力イ
ンタフェースと、上記誤り検出回路の検出結果に応答し
て上記誤り訂正回路に上記デジタルデータに対する符号
誤りの訂正処理を繰り返させる制御回路と、を備えたこ
とにある。
【００１７】本発明によれば、符号誤りの訂正処理の繰
り返しを制御する制御回路を内蔵させたことにより、制
御マイコンの指示を受けることなく、誤り検出回路の検
出結果に応答して自動的に訂正処理を繰り返すことがで
きる。
り返しを制御する制御回路を内蔵させたことにより、制
御マイコンの指示を受けることなく、誤り検出回路の検
出結果に応答して自動的に訂正処理を繰り返すことがで
きる。
【００１８】
【発明の実施の形態】図１は、本発明の符号誤り訂正検
出装置としてのＣＤ−ＲＯＭデコーダの構成を示すブロ
ック図であり、図２は、その動作を説明するフローチャ
ートである。
出装置としてのＣＤ−ＲＯＭデコーダの構成を示すブロ
ック図であり、図２は、その動作を説明するフローチャ
ートである。
【００１９】本発明の符号誤り訂正検出装置としてのＣ
Ｄ−ＲＯＭデコーダは、入力インタフェース回路１１、
誤り訂正回路１２、誤り検出回路１３、出力インタフェ
ース１４及びメモリインタフェース１５に加えて、誤り
訂正回路１２の訂正動作の繰り返しを制御する制御回路
２０を備えている。
Ｄ−ＲＯＭデコーダは、入力インタフェース回路１１、
誤り訂正回路１２、誤り検出回路１３、出力インタフェ
ース１４及びメモリインタフェース１５に加えて、誤り
訂正回路１２の訂正動作の繰り返しを制御する制御回路
２０を備えている。
【００２０】入力インタフェース回路１１、誤り訂正回
路１２、誤り検出回路１３及び出力インタフェース１４
については、図５に示すＣＤ−ＲＯＭデコーダと同一で
ある。入力インタフェース１１は、デジタル信号処理部
とのインタフェースを成してＣＤ−ＲＯＭデータを取り
込んでメモリインタフェース１５へ供給し、出力インタ
フェース回路１４は、ホストコンピュータとのインタフ
ェースを成して所定の処理が完了したＣＤ−ＲＯＭデー
タをメモリインタフェース１５から取り込んで出力す
る。そして、誤り訂正回路１２は、バッファＲＡＭ６に
記憶されたＣＤ−ＲＯＭデータに対して、ＥＣＣに基づ
いて符号誤りの訂正処理を施し、誤り検出回路１３は、
ＥＤＣに基づいて符号誤りの検出処理を施す。ここで、
誤り訂正回路１２は、例えば、ＥＣＣを構成するＰ符号
及びＱ符号に基づく２種類の訂正処理が可能なように構
成されており、後述する制御回路２０からの指示に応答
してそれぞれの訂正処理を１回または複数回行う。ま
た、誤り検出回路１３は、ＥＤＣに基づく検出処理を行
い、その検出処理の結果を制御回路２０に供給する。
路１２、誤り検出回路１３及び出力インタフェース１４
については、図５に示すＣＤ−ＲＯＭデコーダと同一で
ある。入力インタフェース１１は、デジタル信号処理部
とのインタフェースを成してＣＤ−ＲＯＭデータを取り
込んでメモリインタフェース１５へ供給し、出力インタ
フェース回路１４は、ホストコンピュータとのインタフ
ェースを成して所定の処理が完了したＣＤ−ＲＯＭデー
タをメモリインタフェース１５から取り込んで出力す
る。そして、誤り訂正回路１２は、バッファＲＡＭ６に
記憶されたＣＤ−ＲＯＭデータに対して、ＥＣＣに基づ
いて符号誤りの訂正処理を施し、誤り検出回路１３は、
ＥＤＣに基づいて符号誤りの検出処理を施す。ここで、
誤り訂正回路１２は、例えば、ＥＣＣを構成するＰ符号
及びＱ符号に基づく２種類の訂正処理が可能なように構
成されており、後述する制御回路２０からの指示に応答
してそれぞれの訂正処理を１回または複数回行う。ま
た、誤り検出回路１３は、ＥＤＣに基づく検出処理を行
い、その検出処理の結果を制御回路２０に供給する。
【００２１】制御回路２０は、モード設定回路２１、結
果読み込み回路２２及び起動指示回路２３からなり、誤
り訂正回路１２及び誤り検出回路１３に接続される。モ
ード設定回路２１は、誤り訂正回路１２の動作モード、
即ち、誤り訂正回路１２で２種類の訂正処理が可能なと
き、何れの処理を先に行うか、それぞれの処理を何度繰
り返すか、等を指定する制御コマンドを複数保持する。
このモード設定回路２１に保持される制御コマンドにつ
いては、ＣＤ−ＲＯＭデコーダに接続される制御マイコ
ンから供給することができる。
果読み込み回路２２及び起動指示回路２３からなり、誤
り訂正回路１２及び誤り検出回路１３に接続される。モ
ード設定回路２１は、誤り訂正回路１２の動作モード、
即ち、誤り訂正回路１２で２種類の訂正処理が可能なと
き、何れの処理を先に行うか、それぞれの処理を何度繰
り返すか、等を指定する制御コマンドを複数保持する。
このモード設定回路２１に保持される制御コマンドにつ
いては、ＣＤ−ＲＯＭデコーダに接続される制御マイコ
ンから供給することができる。
【００２２】結果読み込み回路２２は、誤り検出回路１
３から入力される符号誤りの検出結果を取り込み、次に
更新された検出結果が誤り検出回路１３から入力される
までの間保持する。起動指示回路２３は、モード設定回
路２１から入力される制御コマンドと結果読み込み回路
２２から入力される検出結果とに基づいて、誤り訂正回
路１２に対して訂正処理の起動指示を与える。この起動
指示回路２３では、最初の訂正処理において、初期設定
された制御コマンドに従って誤り訂正処理回路１２を動
作させる。そして、２度目以降の訂正処理では、初期設
定された制御コマンドをそのまま繰り返して制御指示に
用いること、別の制御コマンドを制御指示に用いるこ
と、が可能である。即ち、誤り訂正回路１２における訂
正処理を繰り返すとき、２度目の訂正処理で処理方法を
変更しない場合には、初期設定された制御コマンドを繰
り返し取り込んで誤り訂正回路１２に起動指示を与え、
変更する場合には、別の制御コマンドを取り込んで誤り
訂正回路１２に起動指示を与える。また、起動指示回路
２３においては、誤り訂正回路１２が訂正処理を繰り返
す回数の上限が設定されており、訂正処理が繰り返され
た回数、即ち、誤り訂正回路１２に対して起動指示を与
えた回数がカウントされ、そのカウント値が設定された
上限値に達した時点で、起動指示回路２３は誤り訂正処
理１２の訂正処理を停止する。この起動指示回路２３に
設定される繰り返し回数の上限値は、モード設定回路２
１の制御コマンドと同様に、予め制御マイコンから供給
することができる。尚、上限値については、符号誤りの
訂正処理に要する時間と１セクタ分のデータの処理に割
り当てられた時間との比に応じて設定すればよい。
３から入力される符号誤りの検出結果を取り込み、次に
更新された検出結果が誤り検出回路１３から入力される
までの間保持する。起動指示回路２３は、モード設定回
路２１から入力される制御コマンドと結果読み込み回路
２２から入力される検出結果とに基づいて、誤り訂正回
路１２に対して訂正処理の起動指示を与える。この起動
指示回路２３では、最初の訂正処理において、初期設定
された制御コマンドに従って誤り訂正処理回路１２を動
作させる。そして、２度目以降の訂正処理では、初期設
定された制御コマンドをそのまま繰り返して制御指示に
用いること、別の制御コマンドを制御指示に用いるこ
と、が可能である。即ち、誤り訂正回路１２における訂
正処理を繰り返すとき、２度目の訂正処理で処理方法を
変更しない場合には、初期設定された制御コマンドを繰
り返し取り込んで誤り訂正回路１２に起動指示を与え、
変更する場合には、別の制御コマンドを取り込んで誤り
訂正回路１２に起動指示を与える。また、起動指示回路
２３においては、誤り訂正回路１２が訂正処理を繰り返
す回数の上限が設定されており、訂正処理が繰り返され
た回数、即ち、誤り訂正回路１２に対して起動指示を与
えた回数がカウントされ、そのカウント値が設定された
上限値に達した時点で、起動指示回路２３は誤り訂正処
理１２の訂正処理を停止する。この起動指示回路２３に
設定される繰り返し回数の上限値は、モード設定回路２
１の制御コマンドと同様に、予め制御マイコンから供給
することができる。尚、上限値については、符号誤りの
訂正処理に要する時間と１セクタ分のデータの処理に割
り当てられた時間との比に応じて設定すればよい。
【００２３】以上の制御回路２０によれば、誤り訂正回
路１２における符号誤りの訂正処理を制御マイコンから
の指示に関係なく、自動的に繰り返すことが可能にな
る。このとき、制御マイコンは、制御コマンドや繰り返
し回数の上限値を予め設定するだけでよく、制御マイコ
ンの負担を増加させることはない。
路１２における符号誤りの訂正処理を制御マイコンから
の指示に関係なく、自動的に繰り返すことが可能にな
る。このとき、制御マイコンは、制御コマンドや繰り返
し回数の上限値を予め設定するだけでよく、制御マイコ
ンの負担を増加させることはない。
【００２４】図２は、ＣＤ−ＲＯＭデコーダにおける符
号誤りの検出処理の繰り返し動作を説明するフローチャ
ートである。
号誤りの検出処理の繰り返し動作を説明するフローチャ
ートである。
【００２５】第１のステップＳ１では、ＣＤ−ＲＯＭデ
ータに対して、誤り訂正回路１２によりＥＣＣに基づく
符号誤りの訂正処理が行われる。この訂正処理において
は、初期設定されたエラー訂正モード、例えば、Ｐ符号
に基づく訂正処理の後にＱ符号に基づく訂正処理を施す
ように構成される。第２のステップＳ２では、第１のス
テップＳ１で訂正処理が施されたＣＤ−ＲＯＭデータに
対して、誤り検出回路１３によりＥＤＣに基づく符号誤
りの検出処理が行われ、続く第３のステップＳ３では、
誤り検出回路１３による符号誤りの検出処理の結果、Ｃ
Ｄ−ＲＯＭデータに符号誤りが残っているか否かが判定
される。そして、ＣＤ−ＲＯＭデータに符号誤りがなけ
れば、処理を終了し、符号誤りが残っていれば、第４の
ステップＳ４に進む。
ータに対して、誤り訂正回路１２によりＥＣＣに基づく
符号誤りの訂正処理が行われる。この訂正処理において
は、初期設定されたエラー訂正モード、例えば、Ｐ符号
に基づく訂正処理の後にＱ符号に基づく訂正処理を施す
ように構成される。第２のステップＳ２では、第１のス
テップＳ１で訂正処理が施されたＣＤ−ＲＯＭデータに
対して、誤り検出回路１３によりＥＤＣに基づく符号誤
りの検出処理が行われ、続く第３のステップＳ３では、
誤り検出回路１３による符号誤りの検出処理の結果、Ｃ
Ｄ−ＲＯＭデータに符号誤りが残っているか否かが判定
される。そして、ＣＤ−ＲＯＭデータに符号誤りがなけ
れば、処理を終了し、符号誤りが残っていれば、第４の
ステップＳ４に進む。
【００２６】第４のステップＳ４では、誤り訂正回路１
２における訂正処理のモードが更新される。即ち、起動
指示回路２３で初期設定された制御コマンドを更新する
ことで、誤り訂正回路１２を新しいモードで動作させ
る。例えば、初期状態では、Ｐ符号→Ｑ符号の順に符号
誤りの訂正処理を施していたのに換えて、Ｑ符号のみと
すること、あるいは、Ｑ符号→Ｐ符号の順にすること等
に変更する。この訂正処理のモードは、訂正処理が繰り
返される度に変更すること、適数回繰り返される毎に変
更すること、が考えられる。尚、訂正処理のモード変更
については、省略することも可能であり、この場合に
は、毎回同じモードで符号誤りの訂正処理が行われる。
また、後述する第５のステップＳ５または第６のステッ
プＳ６の後に訂正処理のモードの変更を行うようにする
ことも可能である。
２における訂正処理のモードが更新される。即ち、起動
指示回路２３で初期設定された制御コマンドを更新する
ことで、誤り訂正回路１２を新しいモードで動作させ
る。例えば、初期状態では、Ｐ符号→Ｑ符号の順に符号
誤りの訂正処理を施していたのに換えて、Ｑ符号のみと
すること、あるいは、Ｑ符号→Ｐ符号の順にすること等
に変更する。この訂正処理のモードは、訂正処理が繰り
返される度に変更すること、適数回繰り返される毎に変
更すること、が考えられる。尚、訂正処理のモード変更
については、省略することも可能であり、この場合に
は、毎回同じモードで符号誤りの訂正処理が行われる。
また、後述する第５のステップＳ５または第６のステッ
プＳ６の後に訂正処理のモードの変更を行うようにする
ことも可能である。
【００２７】第５のステップＳ５では、符号誤りの訂正
処理の回数がカウントされる。例えば、起動指示回路２
３から誤り訂正回路１２に起動指示が与えられるのに応
じてカウンタがカウントアップされる。続く第６のステ
ップＳ６では、符号誤りの訂正処理回数のカウント値が
上限値Ｎに達しているか否かが判定される。そして、訂
正処理回数が上限値に達していた場合には第７のステッ
プＳ７に進み、達していなければ第１のステップＳ１に
戻って訂正処理が繰り返される。繰り返される第１のス
テップＳ１の訂正処理では、第４のステップＳ４で更新
されたモードとなっている。第７のステップＳ７では、
制御マイコンに対してエラーフラグを付加する指示が返
され、処理を終了する。即ち、符号誤りの訂正処理回数
が上限値に達した場合には、ＣＤ−ＲＯＭデータに符号
誤りが残されたままであるため、そのデータに符号誤り
が含まれていることを示すエラーフラグを付加してホス
トコンピュータ側へ転送するように制御マイコンに指示
が与えられる。
処理の回数がカウントされる。例えば、起動指示回路２
３から誤り訂正回路１２に起動指示が与えられるのに応
じてカウンタがカウントアップされる。続く第６のステ
ップＳ６では、符号誤りの訂正処理回数のカウント値が
上限値Ｎに達しているか否かが判定される。そして、訂
正処理回数が上限値に達していた場合には第７のステッ
プＳ７に進み、達していなければ第１のステップＳ１に
戻って訂正処理が繰り返される。繰り返される第１のス
テップＳ１の訂正処理では、第４のステップＳ４で更新
されたモードとなっている。第７のステップＳ７では、
制御マイコンに対してエラーフラグを付加する指示が返
され、処理を終了する。即ち、符号誤りの訂正処理回数
が上限値に達した場合には、ＣＤ−ＲＯＭデータに符号
誤りが残されたままであるため、そのデータに符号誤り
が含まれていることを示すエラーフラグを付加してホス
トコンピュータ側へ転送するように制御マイコンに指示
が与えられる。
【００２８】上述のステップが繰り返されることによ
り、許可された範囲内で符号誤りの訂正処理が繰り返さ
れることになる。これらの処理は、初期設定以外で制御
マイコンからの指示を受けることがないため、訂正処理
が繰り返されたとしても、制御マイコンに負担をかける
ことがない。
り、許可された範囲内で符号誤りの訂正処理が繰り返さ
れることになる。これらの処理は、初期設定以外で制御
マイコンからの指示を受けることがないため、訂正処理
が繰り返されたとしても、制御マイコンに負担をかける
ことがない。
【００２９】以上の実施の形態においては、ＣＤ−ＲＯ
Ｍデコーダを例示しているが、記録媒体に記録されたデ
ータに対して符号誤りの訂正処理と検出処理とを繰り返
すデコーダであれば、本発明適用することは容易であ
る。
Ｍデコーダを例示しているが、記録媒体に記録されたデ
ータに対して符号誤りの訂正処理と検出処理とを繰り返
すデコーダであれば、本発明適用することは容易であ
る。
【００３０】
【発明の効果】本発明によれば、符号誤りに対して訂正
処理を繰り返す際、制御マイコンの負担が増大するのを
防止することができる。従って、符号誤りに対する訂正
処理の精度を向上することができると共に、制御マイコ
ン負担を軽減することができ、結果的に転送速度を速く
することができる。
処理を繰り返す際、制御マイコンの負担が増大するのを
防止することができる。従って、符号誤りに対する訂正
処理の精度を向上することができると共に、制御マイコ
ン負担を軽減することができ、結果的に転送速度を速く
することができる。
【図１】本発明の符号誤り訂正検出装置を示すブロック
図である。
図である。
【図２】本発明の符号誤り訂正検出装置の動作を説明す
るフローチャートである。
るフローチャートである。
【図３】ＣＤ−ＲＯＭシステムの構成を示すブロック図
である。
である。
【図４】ディスクから読み出されるデータのフォーマッ
ト図である。
ト図である。
【図５】ＣＤ−ＲＯＭデータのフォーマット図である。
１ ディスク ２ ピックアップ部 ３ アナログ信号処理部 ４ デジタル信号処理部 ５ ＣＤ−ＲＯＭデコーダ ６ バッファＲＡＭ ７ 制御マイコン １１ 入力インタフェース １２ 誤り訂正回路 １３ 誤り検出回路 １４ 出力インタフェース １５ メモリインタフェース ２０ 制御回路 ２１ モード設定回路 ２２ 結果読み込み回路 ２３ 起動指示回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｂ 20/18 ５４４ Ｇ１１Ｂ 20/18 ５４４Ｚ Ｆターム(参考） 5B001 AA03 AB02 AC10 AD04 5B065 BA03 CA16 CE12 EA03 EA04 5J065 AA01 AB01 AC03 AD03 AD11 AE06 AF01 AG06 AH06
Claims (3)
- 【請求項１】 記録媒体から読み出される誤り訂正符号
及び誤り検出符号を含むデジタルデータに対して、誤り
訂正符号に基づく訂正処理及び誤り検出符号に基づく検
出処理を施し、処理済みのデジタルデータをコンピュー
タ機器側へ転送する符号誤り訂正検出装置において、所
定のバイト数で構成されるブロック単位で入力されるデ
ジタルデータをバッファメモリに記憶する入力インタフ
ェースと、上記バッファメモリに記憶された上記デジタ
ルデータに対して上記誤り訂正符号に基づく訂正処理を
施し、上記デジタルデータの誤り箇所を書き換える誤り
訂正回路と、上記バッファメモリに記憶された上記デジ
タルデータに対して上記誤り検出符号に基づく検出処理
を施す誤り検出回路と、上記バッファメモリに記憶され
た上記デジタルデータを外部コンピュータ機器へ出力す
る出力インタフェースと、上記誤り検出回路の検出結果
に応答して上記誤り訂正回路に上記デジタルデータに対
する符号誤りの訂正処理を繰り返させる制御回路と、を
備えたことを特徴とする符号誤り訂正検出装置。 - 【請求項２】 上記制御回路は、上記誤り訂正回路の繰
り返し動作の可否を設定する設定レジスタと、上記誤り
検出回路の検出結果を読み込む読込レジスタと、上記設
定レジスタの内容が繰り返し動作を許可し、上記読込レ
ジスタの内容が符号誤りの存在を示すときに上記誤り訂
正回路を再度起動させる起動制御回路と、を含むことを
特徴とする請求項１に記載の符号誤り訂正検出装置。 - 【請求項３】 上記制御回路は、上記誤り訂正回路の起
動繰り返しの回数をカウントし、カウント値が可変設定
可能な所定の値に達した時点で上記誤り訂正回路の動作
を停止することを特徴とする請求項２に記載の符号誤り
訂正検出装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29990899A JP3524828B2 (ja) | 1999-10-21 | 1999-10-21 | 符号誤り訂正検出装置 |
| TW089115842A TW476936B (en) | 1999-10-21 | 2000-08-07 | Code error correcting and detecting apparatus |
| US09/692,893 US6675343B1 (en) | 1999-10-21 | 2000-10-20 | Code error correcting and detecting apparatus |
| KR10-2000-0061791A KR100385409B1 (ko) | 1999-10-21 | 2000-10-20 | 부호 오류 정정 검출 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29990899A JP3524828B2 (ja) | 1999-10-21 | 1999-10-21 | 符号誤り訂正検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001119306A true JP2001119306A (ja) | 2001-04-27 |
| JP3524828B2 JP3524828B2 (ja) | 2004-05-10 |
Family
ID=17878391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29990899A Expired - Fee Related JP3524828B2 (ja) | 1999-10-21 | 1999-10-21 | 符号誤り訂正検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6675343B1 (ja) |
| JP (1) | JP3524828B2 (ja) |
| KR (1) | KR100385409B1 (ja) |
| TW (1) | TW476936B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100561982B1 (ko) | 2003-09-05 | 2006-03-17 | 산요덴키가부시키가이샤 | 오류 정정 부호 발생 회로 및 그 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115886A (ja) * | 2001-10-05 | 2003-04-18 | Fujitsu Ltd | シリアル通信装置 |
| US7836334B2 (en) | 2007-01-08 | 2010-11-16 | Mediatek Inc. | Transfer control method |
| KR101436505B1 (ko) * | 2008-01-03 | 2014-09-02 | 삼성전자주식회사 | 메모리 장치 |
| EP2901457A4 (en) * | 2012-09-28 | 2016-04-13 | Hewlett Packard Development Co | DYNAMIC SELECTION BETWEEN MEMORY ERROR RECOGNITIONS AND MEMORY ERROR CORRECTIONS |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119773A (ja) * | 1985-11-19 | 1987-06-01 | Sanyo Electric Co Ltd | 誤り訂正方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930006705A (ko) * | 1991-09-09 | 1993-04-21 | 강진구 | Cd-rom에 있어서 반복 정정방법 |
| JP3520156B2 (ja) * | 1996-06-07 | 2004-04-19 | 株式会社日立製作所 | ディジタル信号再生方法及びディジタル信号再生装置 |
| US6094465A (en) * | 1997-03-21 | 2000-07-25 | Qualcomm Incorporated | Method and apparatus for performing decoding of CRC outer concatenated codes |
| KR100215807B1 (ko) * | 1997-06-17 | 1999-08-16 | 구자홍 | 디지탈 신호의 에러 정정 장치 및 방법 |
| KR100223643B1 (ko) * | 1997-10-31 | 1999-10-15 | 윤종용 | 에러정정 반복횟수 자동설정장치 및 방법 |
| US6292918B1 (en) * | 1998-11-05 | 2001-09-18 | Qualcomm Incorporated | Efficient iterative decoding |
-
1999
- 1999-10-21 JP JP29990899A patent/JP3524828B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-07 TW TW089115842A patent/TW476936B/zh not_active IP Right Cessation
- 2000-10-20 US US09/692,893 patent/US6675343B1/en not_active Expired - Lifetime
- 2000-10-20 KR KR10-2000-0061791A patent/KR100385409B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119773A (ja) * | 1985-11-19 | 1987-06-01 | Sanyo Electric Co Ltd | 誤り訂正方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100561982B1 (ko) | 2003-09-05 | 2006-03-17 | 산요덴키가부시키가이샤 | 오류 정정 부호 발생 회로 및 그 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW476936B (en) | 2002-02-21 |
| KR100385409B1 (ko) | 2003-05-23 |
| KR20010051153A (ko) | 2001-06-25 |
| US6675343B1 (en) | 2004-01-06 |
| JP3524828B2 (ja) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100424377B1 (ko) | Cd플레이어에이용하는cd-rom디코더 | |
| US6119260A (en) | Decoder for executing error correction and error detection in parallel | |
| US5499252A (en) | CD-ROM decoder having means for reading selected data from a CD into a memory | |
| US6243845B1 (en) | Code error correcting and detecting apparatus | |
| JPS62298970A (ja) | シ−ケンシャルバッファ装置 | |
| JP3524828B2 (ja) | 符号誤り訂正検出装置 | |
| JP2001273710A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPH0917124A (ja) | ディスク再生装置 | |
| JPH11134811A (ja) | 記録再生方法、記録再生装置 | |
| US6304993B1 (en) | Method and apparatus for performing efficient reseeks in an optical storage device | |
| JPH11134809A (ja) | 記録再生方法、記録再生装置及び情報記録装置 | |
| KR100363360B1 (ko) | 디지털 데이터의 버퍼링 방법 및 ｃｄ-ｒｏｍ 디코더 | |
| JP3515446B2 (ja) | デジタルデータのバッファリング方法 | |
| JP2854208B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| KR100398719B1 (ko) | 디스크 재생 장치 | |
| JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
| JP3676189B2 (ja) | ショックプルーフ制御装置 | |
| JP3427051B2 (ja) | 符号誤り検出回路 | |
| TW425545B (en) | Coding error correction detection device | |
| JP2001273711A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3454669B2 (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JP3995693B2 (ja) | 符号誤り訂正検出装置 | |
| JP2001195843A (ja) | 符号誤り検出回路 | |
| JP2001110133A (ja) | Ｃｄ−ｒｏｍデコーダ | |
| JPH0973730A (ja) | Ｃｄ−ｒｏｍデコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |