JP2001110837A5 - - Google Patents

Description

【００１０】
すなわち、半導体チップとインナリードとの間に長さの異なるワイヤが複数本ワイヤボンディングされた半導体装置において、
長いワイヤの間に配置された短いワイヤの第二ボンディング部が前記半導体チップの前記インナリードに対する位置ずれ量に対応して正規の位置からずらされていることを特徴とする。

【００２４】
図５において、１９は配線基板３のターゲットであり、２０はチップ１５のターゲットである。座標の原点は配線基板３のターゲット１９とするが、便宜上、「正」のみで説明する。座標（ｘ_A1、ｙ_A1）は第一の長いワイヤ１８Ａの第一ボンディング部すなわち指定された電極パッド１６Ａの中心であり、座標（ｘ_A2、ｙ_A2）は第一の長いワイヤ１８Ａの正規の第二ボンディング部の位置すなわち指定された信号線用インナリード５における正規のボンディング位置である。座標（ｘ_B1、ｙ_B1）は短いワイヤ１７Ｂの第一ボンディング部すなわち指定された電極パッド１６Ｂの中心であり、座標（ｘ_B2、ｙ_B2）は短いワイヤ１７Ｂの第二ボンディング部の位置すなわち電源用インナリード６における正規に設定されたボンディング位置である。座標（ｘ_C1、ｙ_C1）は第二の長いワイヤ１８Ｃの第一ボンディング部すなわち指定された電極パッド１６Ｃの中心であり、座標（ｘ_C2、ｙ_C2）は第二の長いワイヤ１８Ｃの正規の第二ボンディング部の位置すなわち指定された信号線用インナリード５における正規のボンディング位置である。

Claims (6)

1. 半導体チップとインナリードとの間に長さの異なるワイヤが複数本ワイヤボンディングされた半導体装置において、
   長いワイヤの間に配置された短いワイヤの第二ボンディング部が前記半導体チップの前記インナリードに対する位置ずれ量に対応して正規の位置からずらされていることを特徴とする半導体装置。
2. 前記短いワイヤをボンディングされる前記インナリードが前記ワイヤの並び方向に長く敷設されていることを特徴とする請求項１に記載の半導体装置。
3. 前記短いワイヤがグランド端子または電源端子に接続されていることを特徴とする請求項１または２に記載の半導体装置。
4. 半導体チップとインナリードとの間に長さの異なるワイヤが複数本ワイヤボンディングされた半導体装置の製造方法において、
   長いワイヤの間に配置された短いワイヤの第二ボンディング部が前記半導体チップの前記インナリードに対する位置ずれ量に対応して正規の位置からずらされることを特徴とする半導体装置の製造方法。
5. 前記半導体チップの前記インナリードに対する位置ずれ量を測定する測定工程と、
   この測定工程の測定結果に基づいて前記短いワイヤの第二ボンディング部の長いワイヤの間に配置すべき位置を演算する演算工程と、
   この演算工程の演算によって指定された位置に前記第二ボンディング部を配置して前記短いワイヤをワイヤボンディングするワイヤボンディング工程と、
   を備えていることを特徴とする請求項４に記載の半導体装置の製造方法。
6. 前記短いワイヤが全てワイヤボンディングされた後に、前記長いワイヤがワイヤボンディングされることを特徴とする請求項４または５に記載の半導体装置の製造方法。