JP2001110837A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001110837A
JP2001110837A JP28672599A JP28672599A JP2001110837A JP 2001110837 A JP2001110837 A JP 2001110837A JP 28672599 A JP28672599 A JP 28672599A JP 28672599 A JP28672599 A JP 28672599A JP 2001110837 A JP2001110837 A JP 2001110837A
Authority
JP
Japan
Prior art keywords
wire
short
wires
bonded
long
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28672599A
Other languages
English (en)
Other versions
JP2001110837A5 (ja
Inventor
Yasuki Tsutsumi
安己 堤
Toshihiro Matsunaga
俊博 松永
Tomohiro Shiraishi
智宏 白石
Masayuki Shirai
優之 白井
Isao Seki
勲 関
Hiromasa Ono
浩正 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP28672599A priority Critical patent/JP2001110837A/ja
Publication of JP2001110837A publication Critical patent/JP2001110837A/ja
Publication of JP2001110837A5 publication Critical patent/JP2001110837A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ＢＧＡの短いワイヤと長いワイヤのワイヤク
ロスを防止する。 【解決手段】 ＢＧＡ・ＬＳＩの配線基板３には複数本
の信号線用インナリード５が放射状に、信号線用インナ
リード５群の内側に電源用インナリード６が正方形枠に
敷設され、配線基板３のキャビティー１３の底にはチッ
プ１５がボンディング層１４でボンディングされる。電
源用インナリード６と電極パッド１６間に短いワイヤ１
７が、信号線用インナリード５と電極パッド１６間に長
いワイヤ１８がワイヤボンディングされる際、短いワイ
ヤ１７の第二ボンディング部の位置が電源用インナリー
ド６に設定された正規の位置に対してチップ１５の正規
の位置に対する位置ずれ量に対応してずらされて、短い
ワイヤ１７と長いワイヤ１８とのワイヤクロスが発生す
るのを防止される。 【効果】 ワイヤクロスによる短絡不良の発生を防止で
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、ワイヤボンディング技術に関し、例えば、
ボール・グリッド・アレイパッケージ（以下、ＢＧＡと
いう）を備えている大規模半導体集積回路装置（以下、
ＬＳＩという。）に利用して有効な技術に関する。
【０００２】
【従来の技術】高密度実装が可能なパッケージとして、
ＢＧＡが広く使用されて来ている。ＢＧＡとして、配線
基板にヒートシンクが貼着されて形成されたキャビティ
ーの底に半導体チップがボンディングされ、配線基板に
敷設されたインナリードと半導体チップの電極パッドと
がワイヤによって電気的に接続され、半導体チップ、イ
ンナリード群およびワイヤ群がポッティングによって成
形された樹脂封止体によって樹脂封止されているものが
ある。
【０００３】このＢＧＡにおいては、半導体チップとイ
ンナリードとの間に長さの異なるワイヤが複数本宛交互
にワイヤボンディングされることにより高密度実装が確
保されることがある。
【０００４】なお、ＢＧＡを述べてある例としては、株
式会社日経ＢＰ社１９９３年５月３１日発行「ＶＬＳＩ
パッケージング技術（下）」Ｐ１７３〜Ｐ１７４があ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、前記し
たＢＧＡのワイヤボンディング方法においては、半導体
チップがキャビティーの底にボンディングされた際に位
置ずれが発生すると、短いワイヤの結線角度が大きくな
って長いワイヤの下に入り込んで所謂ワイヤクロスが発
生するため、短いワイヤと長いワイヤとの短絡不良が発
生する。
【０００６】そこで、短いワイヤのループを低くし長い
ワイヤのループを高くしてワイヤクロスが万一発生して
も、短いワイヤと長いワイヤとの短絡不良が発生するの
を防止することが考えられる。しかし、ＢＧＡの高さの
規制や樹脂封止体の厚さの規制等によってループの高さ
には制限があるため、短いワイヤと長いワイヤとの短絡
不良が発生するのを防止することができない場合が発生
する。
【０００７】本発明の目的は、ワイヤクロスを防止する
ことができる半導体装置およびその製造方法を提供する
ことにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１０】すなわち、半導体チップとインナリードと
の間に長さの異なるワイヤが複数本宛交互にワイヤボン
ディングされた半導体装置において、長いワイヤの間に
配置された短いワイヤの第二ボンディング部が前記半導
体チップの前記インナリードに対する位置ずれ量に対応
して正規の位置からずらされていることを特徴とする。
【００１１】前記した手段によれば、短いワイヤの第二
ボンディング部が半導体チップのインナリードに対する
位置ずれ量に対応して正規の位置からずらされることに
より、半導体チップの位置ずれが発生した場合であって
も、短いワイヤの第二ボンディング部が長いワイヤの間
にボンディングされることになるため、長いワイヤと短
いワイヤとのクロスが発生することはない。したがっ
て、ワイヤクロスによる短絡不良の発生は未然に防止す
ることができる。
【００１２】
【発明の実施の形態】図１は本発明の一実施形態である
ＢＧＡ・ＬＳＩのワイヤボンディングを説明するための
部分平面図であり、（ａ）は位置ずれの無い場合を、
（ｂ）は位置ずれの有る場合を、（ｃ）は比較例をそれ
ぞれ示している。図２はそのＢＧＡ・ＬＳＩを示してお
り、（ａ）は正面断面図、（ｂ）は一部切断平面図であ
る。図３以降は本発明の一実施形態であるＢＧＡ・ＬＳ
Ｉの製造方法を示す図である。
【００１３】本実施形態において、本発明に係る半導体
装置は、用途的には高周波数領域用のＣＭＯＳ（相補形
金属酸化膜半導体）・ＬＳＩとして構成されており、パ
ッケージ的には多ピン化することができる表面実装形パ
ッケージであるＢＧＡに構成されている。このＢＧＡを
備えたＬＳＩ（以下、ＢＧＡ・ＬＳＩという。）は図１
および図２に示されているように構成されており、図３
以降に示されている製造方法によって製造されたもので
ある。
【００１４】以下、本発明の一実施形態であるＢＧＡ・
ＬＳＩの製造方法を説明する。この説明により、図１お
よび図２に示されているＢＧＡ・ＬＳＩの構成が共に明
らかにされる。
【００１５】図１および図２に示されているＢＧＡ・Ｌ
ＳＩ１の製造方法には、図３に示されている配線基板と
ヒートシンクの組立体（以下、組立体という。）２が使
用される。組立体２はＢＴ（bismalemide triazine）レ
ジンによって形成されたコア４を核とする配線基板３を
備えており、コア４は正方形枠形の平板形状に形成され
ている。コア４の第一主面上の内側縁辺部には信号線用
インナリード５が複数本、放射状に敷設されており、信
号線用インナリード５群の内側には電源用インナリード
６が正方形の枠形状に敷設されている。信号線用インナ
リード５の外側端部はコア４の外側縁辺部まで延長され
ている。また、電源用インナリード６からは延長部が放
射状に突設されてコア４の外側縁辺部まで延長されてい
る。
【００１６】コア４の第一主面上にはソルダレジスト膜
９が全体を被覆するように被着されており、ソルダレジ
スト膜９は信号線用インナリード５および電源用インナ
リード６を露出させるようにパターニングされている。
また、各信号線用インナリード５の外側端部および電源
用インナリード６の延長部はソルダレジスト膜９に開設
されたスルーホール７によってそれぞれ露出されてい
る。そして、スルーホール７の底で露出した信号線用イ
ンナリード５および電源用インナリード６の延長部によ
ってバンプ用パッド８が形成されている。
【００１７】ソルダレジスト膜９の上面におけるバンプ
用パッド８の内側にはダム１０が正方形枠形状に敷設さ
れている。ダム１０はエポキシ樹脂等の樹脂封止体の成
形に使用されるレジンと同一の材料が使用されて形成さ
れている。
【００１８】配線基板３はヒートシンク１２の上に接着
材層１１によって図３に示されているように接着されて
いる。ヒートシンク１２は銅等の熱伝導性の良好な材料
が使用されて、外径が配線基板３の外径よりも若干小さ
いめの正方形の平盤形状に形成されており、配線基板３
とヒートシンク１２とは同心になるように配置されてい
る。配線基板３の枠内におけるヒートシンク１２の上に
は深さの浅い正方形の穴形状のキャビティー１３が形成
されている。
【００１９】以上のように構成された組立体２における
キャビティー１３の底であるヒートシンク１２の上には
ＣＭＯＳ系の大規模集積回路が作り込まれた半導体チッ
プ（以下、チップという。）１５が、図４に示されてい
るようにボンディング層１４によってボンディングされ
る。ボンディング層１４はエポキシ樹脂系接着材が使用
されたボンディング材によって形成されている。この
際、チップ１５がヒートシンク１２に予め設定された正
規の位置に対してずれてボンディングされると、チップ
１５の各電極パッド１６と各信号線用インナリード５お
よび電源用インナリード６との相対位置がずれることに
なる。
【００２０】その後、電源用インナリード６とチップ１
５の各電極パッド１６との間には短いワイヤ１７がワイ
ヤボンディングされ、各信号線用インナリード５とチッ
プ１５の各電極パッド１６との間には長いワイヤ１８が
ワイヤボンディングされる。この際、ワイヤボンディン
グの作業能率を高めるために、短いワイヤ１７がチップ
１５の全周にわたってワイヤボンディングされた後に、
長いワイヤ１８がチップ１５の全周にわたってワイヤボ
ンディングされる。なお、本実施形態においては、便宜
上、グランド端子はヒートシンク１２に設定されている
ものとする。
【００２１】ここで、図１（ｃ）に示されているよう
に、チップ１５がヒートシンク１２に正規の位置に対し
てずれてボンディングされていると、短いワイヤ１７の
各電極パッド１６に対する結線角度Θが大きくなるた
め、隣合う短いワイヤ１７と長いワイヤ１８とが平面視
においてクロスする所謂ワイヤクロスが発生する。短い
ワイヤ１７のループ高さと長いワイヤ１８のループ高さ
との間に充分な差が設定されている場合にはワイヤクロ
スが発生しても、短いワイヤ１７と長いワイヤ１８とは
短絡することがないが、短いワイヤ１７のループ高さと
長いワイヤ１８のループ高さとの間に充分な差を確保す
ることができない場合には、短いワイヤ１７と長いワイ
ヤ１８とは短絡するため、ワイヤクロスは防止する必要
がある。
【００２２】そこで、本実施形態においては、短いワイ
ヤ１７の第二ボンディング部の位置が電源用インナリー
ド６に設定された正規の位置に対してチップ１５の正規
の位置に対する位置ずれ量に対応してずらすことによ
り、短いワイヤ１７と長いワイヤ１８とのワイヤクロス
が発生するのを防止している。以下、本実施形態に係る
ワイヤボンディング方法を図１および図５によって説明
する。
【００２３】図１（ａ）はチップ１５がヒートシンク１
２に位置ずれ無く適正にボンディングされた場合におけ
るワイヤボンディングの状態を示しており、図１（ｂ）
はチップ１５がヒートシンク１２に位置ずれしてボンデ
ィングされた場合におけるワイヤボンディングの状態を
示している。図５はそれらの場合における各ワイヤの第
一ボンディング部と第二ボンディング部の座標を示して
いる。
【００２４】図５において、１９は配線基板３のターゲ
ットであり、２０はチップ１５のターゲットである。座
標の原点は配線基板３のターゲット１９とするが、便宜
上、「正」のみで説明する。座標（ｘA1、ｙA1）は第一
の長いワイヤ１８Ａの第一ボンディング部すなわち指定
された電極パッド１６Ａの中心であり、座標（ｘA2、ｙ
A2）は第一の長いワイヤ１８Ａの正規の第二ボンディン
グ部の位置すなわち指定された信号線用インナリード５
における正規のボンディング位置である。座標（ｘB1、
ｙB1）は短いワイヤ１７Ｂの第一ボンディング部すなわ
ち指定された電極パッド１６Ｂの中心であり、座標（ｘ
B2、ｙB2）は短いワイヤ１８Ｂの第二ボンディング部の
位置すなわち電源用インナリード６における正規に設定
されたボンディング位置である。座標（ｘC1、ｙC1）は
第二の長いワイヤ１８Ｃの第一ボンディング部すなわち
指定された電極パッド１６Ｃの中心であり、座標
（ｘC2、ｙ C2）は第二の長いワイヤ１８Ｃの正規の第二
ボンディング部の位置すなわち指定された信号線用イン
ナリード５における正規のボンディング位置である。
【００２５】Ａ1 は位置ずれが無い場合における第一の
長いワイヤ１８Ａの第一ボンディング部から第二ボンデ
ィング部までの長さすなわち全長である。Ａ2 は位置ず
れが無い場合における第一の長いワイヤ１８Ａの第二ボ
ンディング部から電源用インナリード６との交差点まで
の長さである。Ｃ1 は位置ずれが無い場合における第二
の長いワイヤ１８Ｃの第一ボンディング部から第二ボン
ディング部までの長さすなわち全長である。Ｃ2 は位置
ずれが無い場合における第二の長いワイヤ１８Ｃの第二
ボンディング部から電源用インナリード６との交差点ま
での長さである。
【００２６】ｘはチップ１５のヒートシンク１２に対す
る正規の位置からのずれ量であり、配線基板３のターゲ
ット１９とチップ１５のターゲット２０とを測定するこ
とにより、求められる既知数である。Ｘは短いワイヤ１
７の第二ボンディング部の必要移動量であり、このＸを
求めることにより、短いワイヤ１７の第二ボンディング
部を第一の長いワイヤ１８Ａと第二の長いワイヤ１８Ｃ
との間にボンディングすることができる。Ｘ1 は第一の
長いワイヤ１８Ａの電源用インナリード６との交差点の
チップ１５の位置ずれが発生した場合における正規の位
置からの移動量である。Ｘ2 は第二の長いワイヤ１８Ｃ
の電源用インナリード６との交差点のチップ１５の位置
ずれが発生した場合における正規の位置からの移動量で
ある。
【００２７】本実施形態に係るワイヤボンディング方法
の実施に際しては、まず、測定工程において、配線基板
３のターゲット１９とチップ１５のターゲット２０とが
測定されることにより、チップ１５のヒートシンク１２
に対する正規の位置からのずれ量ｘが求められる。
【００２８】続いて、演算工程において、次のようにし
て求められた式1)が使用されて短いワイヤ１７の第二ボ
ンディング部の必要移動量Ｘが演算され、この必要移動
量Ｘによって短いワイヤ１７の第二ボンディング部の座
標（ｘB2、ｙB2）が補正される。
【００２９】
【数式１】
【００３０】次に、まず、短いワイヤ１７群がチップ１
５の全周にわたってワイヤボンディングされる。この
際、短いワイヤ１７の第一ボンディング部の座標は配線
基板３のターゲット１９とチップ１５のターゲット２０
との測定によって求められたチップ１５のヒートシンク
１２に正規の位置からのずれ量ｘによって補正される。
また、短いワイヤ１７の第二ボンディング部の座標（ｘ
B2、ｙB2）は前述した必要移動量Ｘによって補正され
る。
【００３１】短いワイヤ１７群がチップ１５の全周にわ
たって全てワイヤボンディングされた後に、長いワイヤ
１８群がチップ１５の全周にわたってワイヤボンディン
グされる。この際、長いワイヤ１８の第一ボンディング
部の座標は配線基板３のターゲット１９とチップ１５の
ターゲット２０との測定によって求められたチップ１５
のヒートシンク１２に正規の位置からのずれ量ｘによっ
て補正される。また、長いワイヤ１８の第一ボンディン
グ部は指定されたインナリード信号線用５の正規の座標
にボンディングされる。
【００３２】以上のワイヤボンディング方法により、短
いワイヤ１７の第二ボンディング部は隣合う長いワイヤ
１８、１８の中間部に常にボンディングされることにな
るため、短いワイヤと長いワイヤとのクロスが発生する
ことはない。したがって、ワイヤクロスによる短絡不良
の発生は未然に防止することができる。
【００３３】その後、配線基板３のダム１０の内部に樹
脂封止体２１がポッティングレジンの充填によって成形
される。充填されたポッティングレジンはダム１０によ
ってせき止められるため、樹脂封止体２１は適正に成形
される。樹脂封止体２１によってチップ１５、ワイヤ１
７、１８等は樹脂封止された状態になる。
【００３４】以上のようにして樹脂封止体２１が成形さ
れた後に、配線基板３のバンプ用パッド８には半田バン
プ２２が図１および図２に示されているように形成され
る。半田バンプ２２は半田材料が球状に形成された半田
ボールがバンプ用パッド８に溶着されることによって形
成される。
【００３５】以上のように構成されたＢＧＡ・ＬＳＩ１
はプリント配線基板に半田バンプ２２側を向けられた状
態で当接され、半田バンプ２２群がリフロー半田付けさ
れることにより表面実装される。
【００３６】前記実施の形態によれば、次の効果が得ら
れる。
【００３７】1) 長いワイヤの間に配置される短いワイ
ヤの第二ボンディング部をチップのヒートシンクに対す
る位置ずれ量に対応して正規の位置からずらすことによ
り、チップの位置ずれが発生した場合であっても、短い
ワイヤの第二ボンディング部が長いワイヤの間にボンデ
ィングされることになるため、長いワイヤと短いワイヤ
とのクロスが発生するのを防止することができる。
【００３８】2) 前記1)により、ワイヤクロスによる短
絡不良の発生を未然に防止することができ、また、ワイ
ヤ間のピッチを小さく設定することができる。
【００３９】3) 前記1)により、短いワイヤのループの
高さと長いワイヤのループの高さとの差を大きく設定せ
ずに済むため、樹脂封止体の厚さを抑制することがで
き、ＢＧＡ・ＬＳＩの全高を薄く設定することができ
る。
【００４０】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００４１】例えば、短いワイヤは電源端子に接続する
に限らず、グランド端子に接続してもよい。この場合、
信号用インナリードの一部を電源端子として使用しても
よい。
【００４２】また、短いワイヤは一列に設定するに限ら
ず、電源端子に接続する短いワイヤと電源端子に接続す
る短いワイヤとの二列に設定してもよい。
【００４３】短いワイヤを全てワイヤボンディングして
から長いワイヤをワイヤボンディングするに限らず、短
いワイヤと長いワイヤとを交互にワイヤボンディングし
て行ってもよい。
【００４４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＯ
Ｓ・ＩＣに適用した場合について説明したが、本発明は
これに限らず、半導体装置全般に適用することができ
る。
【００４５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００４６】長いワイヤの間に配置される短いワイヤの
第二ボンディング部を半導体チップのインナリードに対
する位置ずれ量に対応して正規の位置からずらすことに
より、半導体チップの位置ずれが発生した場合であって
も、短いワイヤの第二ボンディング部が長いワイヤの間
にボンディングされることになるため、長いワイヤと短
いワイヤとのクロスが発生するのを防止することがで
き、その結果、ワイヤクロスによる短絡不良の発生を未
然に防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態であるＢＧＡ・ＬＳＩのワ
イヤボンディングを説明するための部分平面図であり、
（ａ）は位置ずれの無い場合を、（ｂ）は位置ずれの有
る場合を、（ｃ）は比較例をそれぞれ示している。
【図２】本発明の一実施形態であるＢＧＡ・ＬＳＩを示
しており、（ａ）は正面断面図、（ｂ）は一部切断平面
図である。
【図３】本発明の一実施形態であるＢＧＡ・ＬＳＩの製
造方法の配線基板準備工程を示しており、（ａ）は正面
断面図、（ｂ）は一部切断平面図である。
【図４】同じくチップおよびワイヤボンディング工程後
を示しており、（ａ）は正面断面図、（ｂ）は一部切断
平面図である。
【図５】演算工程を説明するための説明図である。
【符号の説明】
１…ＢＧＡ・ＬＳＩ（半導体装置）、２…組立体、３…
配線基板、４…コア、５…信号線用インナリード、６…
電源用インナリード、７…スルーホール、８…バンプ用
パッド、９…ソルダレジスト膜、１０…ダム、１１…接
着材層、１２…ヒートシンク、１３…キャビティー、１
４…ボンディング層、１５…チップ（半導体チップ）、
１６…電極パッド、１７…短いワイヤ、１８…長いワイ
ヤ、１９…配線基板のターゲット、２０…チップのター
ゲット、２１…樹脂封止体、２２…半田バンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松永 俊博 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 白石 智宏 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 白井 優之 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 関 勲 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 大野 浩正 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Ｆターム(参考） 5F044 AA05 AA19 AA20 DD02 HH00

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップとインナリードとの間に長
    さの異なるワイヤが複数本宛交互にワイヤボンディング
    された半導体装置において、長いワイヤの間に配置され
    た短いワイヤの第二ボンディング部が前記半導体チップ
    の前記インナリードに対する位置ずれ量に対応して正規
    の位置からずらされていることを特徴とする半導体装
    置。
  2. 【請求項２】 前記短いワイヤをボンディングされる前
    記インナリードが前記ワイヤの並び方向に長く敷設され
    ていることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記短いワイヤがグランド端子または電
    源端子に接続されていることを特徴とする請求項１また
    は２に記載の半導体装置。
  4. 【請求項４】 半導体チップとインナリードとの間に長
    さの異なるワイヤが複数本宛交互にワイヤボンディング
    された半導体装置の製造方法において、長いワイヤの間
    に配置された短いワイヤの第二ボンディング部が前記半
    導体チップの前記インナリードに対する位置ずれ量に対
    応して正規の位置からずらされることを特徴とする半導
    体装置の製造方法。
  5. 【請求項５】 前記半導体チップの前記インナリードに
    対する位置ずれ量を測定する測定工程と、
    この測定工
    程の測定結果に基づいて前記短いワイヤの第二ボンディ
    ング部の長いワイヤの間に配置すべき位置を演算する演
    算工程と、この演算工程の演算によって指定された位置
    に前記第二ボンディング部を配置して前記短いワイヤを
    ワイヤボンディングするワイヤボンディング工程と、を
    備えていることを特徴とする請求項４に記載の半導体装
    置の製造方法。
  6. 【請求項６】 前記短いワイヤが全てワイヤボンディン
    グされた後に、前記長いワイヤがワイヤボンディングさ
    れることを特徴とする請求項４または５に記載の半導体
    装置の製造方法。
JP28672599A 1999-10-07 1999-10-07 半導体装置およびその製造方法 Pending JP2001110837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28672599A JP2001110837A (ja) 1999-10-07 1999-10-07 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28672599A JP2001110837A (ja) 1999-10-07 1999-10-07 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001110837A true JP2001110837A (ja) 2001-04-20
JP2001110837A5 JP2001110837A5 (ja) 2005-02-03

Family

ID=17708217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28672599A Pending JP2001110837A (ja) 1999-10-07 1999-10-07 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001110837A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088210A1 (en) * 2012-12-03 2014-06-12 Samsung Electronics Co., Ltd. Antenna apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088210A1 (en) * 2012-12-03 2014-06-12 Samsung Electronics Co., Ltd. Antenna apparatus
US9564687B2 (en) 2012-12-03 2017-02-07 Samsung Electronics Co., Ltd Directive antenna apparatus mounted on a board

Similar Documents

Publication Publication Date Title
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
JP5587123B2 (ja) 半導体装置の製造方法
US7224073B2 (en) Substrate for solder joint
US7884482B2 (en) Flip-chip mounting substrate
US20060145344A1 (en) Semiconductor device
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
JP2012084840A (ja) 半導体装置及びその製造方法
KR101740878B1 (ko) 반도체 장치
JP2011222738A (ja) 半導体装置の製造方法
US20080012117A1 (en) Semiconductor package and method of fabricating the same and semiconductor module and method of fabricating the same
US8179686B2 (en) Mounted structural body and method of manufacturing the same
US8030766B2 (en) Semiconductor device
KR100218083B1 (ko) 반도체집적회로장치와 그 제조방법 및 내장구조
KR100392720B1 (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
US20120049359A1 (en) Ball grid array package
JP2009182004A (ja) 半導体装置
US20210375773A1 (en) Semiconductor package and method of fabricating the same
JP2001110837A (ja) 半導体装置およびその製造方法
KR101659354B1 (ko) 반도체 패키지 및 이의 제조 방법
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
KR100337455B1 (ko) 반도체패키지
US11527469B2 (en) Semiconductor device
US20220148955A1 (en) Semiconductor package
KR20080062565A (ko) 플립 칩 패키지

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050322