JP2001102726A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JP2001102726A
JP2001102726A JP27390999A JP27390999A JP2001102726A JP 2001102726 A JP2001102726 A JP 2001102726A JP 27390999 A JP27390999 A JP 27390999A JP 27390999 A JP27390999 A JP 27390999A JP 2001102726 A JP2001102726 A JP 2001102726A
Authority
JP
Japan
Prior art keywords
layer
cleaning
wiring board
conductivity
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27390999A
Other languages
English (en)
Inventor
Takeshi Ono
大野  猛
Toshikatsu Takada
俊克 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP27390999A priority Critical patent/JP2001102726A/ja
Publication of JP2001102726A publication Critical patent/JP2001102726A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 Sn層に欠損を生じさせない洗浄工程を用い
た配線基板の製造方法を提供すること。 【構成】 配線基板上に形成したSn層及び/又は又は
Sn合金層を、導電率が55μS/m以下の洗浄水を用
いて洗浄する。洗浄工程は、1回に限らず、複数回に分
けて行うことができる。洗浄工程を複数回に分ける場合
においても、かならずしも連続して行う必要はない。工
程の合間に検査工程等が挿入されてもよい。また、各槽
毎に洗浄水の導電率を所定の範囲内において任意に変化
させてもよい。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、Sn層又はSn合金層
を有する配線基板の製造方法に関する。本発明は、情報
処理分野や通信分野に用いられるモジュール基板、電子
部品、ICパッケージ、ハイブリットIC等の製造方法
として好適なものである。
【0002】
【従来の技術】近年、電子機器の小型化・薄型化および
信号処理速度の高速化が急速に進むなかで、半導体集積
回路チップ(以下、単にICチップという)の実装技術
が注目されている。例えば、チップサイズパッケージ
(CSP)や、パッケージを用いずにチップを基板に直
接ボンディングするフリップチップ実装を用いたマルチ
チップモジュール(MCM)が盛んに開発されている。
【0003】フリップチップ接続方式によるアッセンブ
リーにおいては、配線基板側の各電極用パッドとICチ
ップ側の各電極用パッドに形成したAuバンプとが一致
するようにして重ね、リフロー炉等を用いて加熱して、
配線基板側の電極パッドの最表層にあるSn層とチップ
側の電極用パッドに形成したAuバンプとが低融点合金
(Au/Sn合金)を形成してハンダ付けすることによ
り、パッド間の電気的接続を行なっている。
【0004】配線基板側の電極パッドの最表層にあるS
n層は、例えば、以下のように形成される。まず、セラ
ミック配線基板上に配線層の密着性を向上する目的で、
例えば、基板面から順にTi/Cu薄膜を形成する。配
線層を形成するTi/Cu薄膜の上には、実装工程にお
ける耐ハンダ性やハンダ濡れ性を確保する目的で、例え
ば、基板面から順にNi/Auメッキが施される。そし
て、実装用パッドを形成する部分にフォトリソグラフィ
を用いて選択的に開口部を開けて、SnメッキによりS
n層を形成する。Sn層の品質・信頼性を高めるには、
メッキ後のSn層の洗浄工程に留意する必要がある。
【0005】上記のICチップ実装分野以外にも、信頼
性の高いSn層を有するセラミックパッケージや半導体
装置を得るには、メッキ前後の洗浄工程の管理が重要で
あることが知られている(例えば、特開昭52−452
72号公報、特開昭59−188928号公報、特開平
6−7378号公報等。)。
【0006】
【発明が解決しようとする課題】Sn層を形成した配線
基板は、メッキ液残さや付着異物等を除去するために洗
浄される。以下に洗浄工程の一例を挙げる。まず、いわ
ゆる脱鉄水や純水を用いて、メッキ液残さを除去するた
めの洗浄(洗浄時間:30秒、洗浄回数:3回(3
槽))を行う。次いで、純水を用いて、付着異物等を除
去するための洗浄(洗浄時間:1分、洗浄回数:3回
(3槽))を行う。最終的には、より清浄な純水を用い
て洗浄(洗浄時間:3分、洗浄回数:1回(1槽))し
て、洗浄工程を終了する。
【0007】このような洗浄工程を経た配線基板のSn
層を観察したところ、Sn層に欠損が発生していること
がわかった。この現象は、Sn層が洗浄水に溶出したた
め発生したものと推察される。しかし、洗浄工程の何が
どのように影響して、Sn層に欠損が発生するのか不明
であった。本発明は、かかる問題に鑑みて、Sn層に欠
損を生じさせない洗浄工程を用いた配線基板の製造方法
を提供することを目的とする。
【0008】
【課題を解決するための手段】請求項1の発明は、配線
基板上に形成したSn層及び/又は又はSn合金層を、
導電率が55μS/m以下の洗浄水を用いて洗浄する洗
浄工程を含む配線基板の製造方法を要旨とする。Sn層
及び/又はSn合金層(以下、Sn層等という。)を有
する配線基板の洗浄に用いる洗浄水の所定の特性を規定
することで、Sn層等の洗浄工程における欠損を防止で
きる。
【0009】洗浄水の導電率を55μS/m以下に規定
することでSn層等の欠損を防止できる理由の詳細は不
明であるが、洗浄後のSn層等へのイオン導電性不純物
の残さを少なくすることで、局部電池的な作用によるS
nの溶出を防止できるためと推察される。
【0010】本洗浄工程は、1回に限らず、複数回に分
けて行うことができる。例えば、洗浄槽を3槽用意し
て、1槽につき30秒ずつ洗浄を行うような場合であ
る。洗浄工程を複数回に分ける場合においても、かなら
ずしも連続して行う必要はない。工程の合間に検査工程
等が挿入されてもよい。また、各槽毎に洗浄水の導電率
を所定の範囲内において任意に変化させてもよい。
【0011】ただし、洗浄水の導電率の下限値が25μ
S/mを越える場合、洗浄工程の累積時間は10分未満
であることが好ましい。累積時間が10分以上に及ぶ
と、軽微ではあるが、Sn層等に欠損が発生するように
なるからである。より好ましい洗浄工程の累積時間は5
分以下である。更に好ましくは3分以下、最も好ましく
は2分以下である。
【0012】請求項2の発明は、配線基板上に形成した
Sn層及び/又は又はSn合金層を、導電率が25μS
/m以下の洗浄水を用いて洗浄する洗浄工程を含む配線
基板の製造方法を要旨とする。Sn層及び/又はSn合
金層(以下、Sn層等という。)を有する配線基板の洗
浄に用いる洗浄水の導電率をより厳密に規定すること
で、Sn層等の洗浄工程における欠損をより効果的に防
止できる。
【0013】洗浄水の導電率を25μS/m以下に規定
することでSn層等の欠損をより効果的に防止できる理
由としては、洗浄後のSn層等へのイオン導電性不純物
の残さをより少なくすることで、局部電池的な作用によ
るSnの溶出をより効果的に防止できるためと推察され
る。より好ましい洗浄水の導電率は15μS/m以下で
ある。洗浄後のSn層等へのイオン導電性不純物の残さ
を更に少なくすることができるからである。
【0014】本洗浄工程は、1回に限らず、複数回に分
けて行うことができる。例えば、洗浄槽を3槽用意し
て、1槽につき30秒ずつ洗浄を行うような場合であ
る。洗浄工程を複数回に分ける場合においても、かなら
ずしも連続して行う必要はない。工程の合間に検査工程
等が挿入されてもよい。また、各槽毎に洗浄水の導電率
を所定の範囲内において任意に変化させてもよい。
【0015】洗浄工程の累積時間は特には限定されない
が、生産性を考慮すれば10分以下であることが好まし
い。より好ましい洗浄工程の累積時間は5分以下であ
る。更に好ましくは3分以下、最も好ましくは2分以下
である。ただし、累積時間が10分以上に及んだからと
いって、Sn層等に欠損が発生することはない。
【0016】請求項3の発明は、配線基板上に形成した
Sn層等を、導電率が55μS/m以下(ただし、下限
値は25μS/mを越える)の1次洗浄水を用いて洗浄
する1次洗浄工程と、導電率が25μS/m以下の2次
洗浄水を用いて洗浄する2次洗浄工程とを含む配線基板
の製造方法を要旨とする。洗浄工程に用いる洗浄水の特
性を少なくとも2段階に分けることによって、より効率
的で経済性に優れた配線基板の製造方法を提供すること
ができる。
【0017】1次洗浄水の導電率を55μS/m以下
(ただし、下限値は25μS/mを越える)に規定した
理由は、メッキ直後等の予備洗浄的な性格の濃い段階に
用いる洗浄水の品質を相対的に低く設定することで、洗
浄水にかかるコストの低減とSn層等の欠損防止とを両
立できるからである。
【0018】1次洗浄工程は、1回に限らず、複数回に
分けて行うことができる。例えば、洗浄槽を3槽用意し
て、1槽につき30秒ずつ洗浄を行うような場合であ
る。洗浄工程を複数回に分ける場合においても、かなら
ずしも連続して行う必要はない。工程の合間に検査工程
等が挿入されてもよい。また、各槽毎に1次洗浄水の導
電率を所定の範囲内において任意に変化させてもよい。
【0019】ただし、1次洗浄工程の累積時間は10分
未満であることが好ましい。累積時間が10分以上に及
ぶと、軽微ではあるが、Sn層等に欠損が発生するよう
になるからである。より好ましい洗浄工程の累積時間は
5分以下である。更に好ましくは3分以下、最も好まし
くは2分以下である。
【0020】2次洗浄水の導電率を25μS/m以下に
規定した理由は、1次洗浄のようなメッキ直後等の予備
洗浄的な性格と異なり、Sn層等の清浄性を担保するた
めの出荷前洗浄的な性格の濃い段階に用いる洗浄水の品
質を相対的に高く設定することで、洗浄水にかかるコス
ト上昇の抑制とSn層等の欠損防止とを両立できるから
である。
【0021】2次洗浄工程は、1回に限らず、複数回に
分けて行うことができる。例えば、洗浄槽を3槽用意し
て、1槽につき30秒ずつ洗浄を行うような場合であ
る。洗浄工程を複数回に分ける場合においても、かなら
ずしも連続して行う必要はない。工程の合間に検査工程
等が挿入されてもよい。また、各槽毎に洗浄水の導電率
を所定の範囲内において任意に変化させてもよい。
【0022】2次洗浄工程の累積時間は特には限定され
ないが、生産性を考慮すれば10分以下であることが好
ましい。より好ましい洗浄工程の累積時間は5分以下で
ある。更に好ましくは3分以下、最も好ましくは2分以
下である。ただし、累積時間が10分以上に及んだから
といって、Sn層等に欠損が発生することはない。
【0023】請求項4の発明は、請求項3の発明に対し
て更に、炭化水素系溶剤、芳香族炭化水素系溶剤、アル
コール系溶剤のうちから選ばれる少なくとも1種を含む
有機溶剤を用いて洗浄する3次洗浄工程を含む配線基板
の製造方法を要旨とする。メッキ液の残さ等の水溶性不
純物を水洗浄したSn層等を、最終的洗浄工程におい
て、Sn層等の欠損に関係の深い洗浄水の使用を抑える
ことで、安定したSn層等を有する配線基板を歩留まり
よく提供することができる。1次洗浄工程及び2次洗浄
工程に関しては、請求項3の発明と同様であるため、こ
こでは3次洗浄工程のみを説明する。
【0024】本発明に用いる有機溶剤は、炭化水素系溶
剤、芳香族炭化水素系溶剤、アルコール系溶剤のうちか
ら選ばれる少なくとも1種を含む有機溶剤を用いる。こ
れらは単独で使用してもよいが、溶剤を混合して、共沸
混合物(アゼオトロープ)として用いるのが好ましい。
【0025】ここにいう炭化水素系溶剤とは、炭素と水
素とからなるもの(例えば、ペンタン、ヘキサン等)の
みならず、炭素と水素と酸素とからなるもの(例えば、
アセトン、メチルエチルケトン等のケトン類、テトラヒ
ドロフラン、エチルエーテル等のエーテル類)や、炭素
と水素とハロゲンとからなるもの(例えば、1,1,2
−トリクロロ−1,2,2−トリフルオロエタン等のフ
ルオロカーボン類)をも含む概念である。
【0026】ここにいう芳香族炭化水素系溶剤とは、ベ
ンゼン環等の芳香族置換基を含むものをいう。例えば、
ベンゼン、トルエン、キシレン等である。これらに洗浄
性、安全性、取り扱い性を向上させるための種々の置換
基を導入したものも用いることができる。
【0027】ここにいうアルコール系溶剤とは、最も広
義には、水酸基を含むものをいう。例えば、メチルアル
コール、エチルアルコール、イソプロピルアルコール、
イソブチルアルコール等である。
【0028】2次洗浄工程からの持ち込み水分を除くた
めには、水と置換可能な水溶性有機溶剤を用いるのが好
ましい。例えば、アセトンやイソプロピルアルコールで
ある。
【0029】3次洗浄工程は、1回に限らず、複数回に
分けて行うことができる。例えば、洗浄槽を2槽用意し
て、1槽につき1分ずつ洗浄を行うような場合である。
洗浄工程を複数回に分ける場合においても、かならずし
も連続して行う必要はない。工程の合間に検査工程等が
挿入されてもよい。また、各槽毎に有機溶剤の種類や混
合比率等を任意に変化させてもよい。
【0030】3次洗浄工程の累積時間は特には限定され
ないが、生産性を考慮すれば10分以下であることが好
ましい。より好ましい洗浄工程の累積時間は5分以下で
ある。更に好ましくは3分以下、最も好ましくは2分以
下である。ただし、累積時間が10分以上に及んだから
といって、Sn層等に欠損が発生することはない。
【0031】
【実施例】(実施例1)公知のドクターブレード法で作
製したアルミナグリーンシート上に、公知のスクリーン
印刷法によりタングステン導電ペーストを印刷して、所
定の配線パターンを形成する。アルミナグリーンシート
を積層圧着した後、還元雰囲気中にて焼成して、アルミ
ナ配線基板を得る。アルミナ配線基板の表面をSiN等
の砥石を用いて研磨し、平滑化する。
【0032】アルミナ配線基板の研磨面にスパッタ法を
用いて、Ti/Cu(各層厚;2000Å/3000
Å)からなる薄膜層を形成する。薄膜の構成としては、
Ti/PdやTi/Mo/Cu等を用いてもよい。
【0033】薄膜上にレジスト層を形成し、フォトリソ
グラフィにより配線パターンとなる開口部を形成する。
尚、開口部の幅(配線幅)は35μmである。開口部に
露出した薄膜層の表面に電解メッキにより、Cu/Ni
/Au(各層厚;2μm/1μm/2μm)の3層メッ
キを形成する。
【0034】レジスト層を剥離した後、再びレジスト層
を形成する。そして、フォトリソグラフィによりSn層
を形成するための開口部(開口径50μm)を設ける。
開口部に露出したAu層の表面に電解メッキにより厚み
2μmのSnメッキ層を形成する。
【0035】メッキ終了後、表1に示す種々の導電率の
洗浄水を用いて洗浄する。洗浄水の流量は、3000c
c/分である。各洗浄時間は、表1に併記する。そのア
セトンを用いてレジスト層を除去して、Sn層を有する
配線基板の作製を完了する。各条件につき100個の実
装パッドを評価する。Sn層に欠損が発生しなかった実
装パッドの割合を合格率として表1に併記する。また、
各条件のうち、代表的なものの洗浄後のSn層の表面状
態を図4〜図9に示す。詳細は表1に併記する。
【0036】
【表1】
【0037】表1の結果より、導電率が55μS/m以
下の洗浄水を用いた試料番号1〜試料番号8では、合格
率が85%以上と良好な結果である合格率が85%以上
と良好な結果である。導電率が55μS/mの洗浄水を
用いた試料番号5〜試料番号8の結果より、洗浄時間を
5分以下にすれば、合格率を95%以上に向上させるこ
とができることがわかる。特に、洗浄時間を2分にすれ
ば、合格率を100%にできることがわかる。
【0038】導電率が25μS/m以下の洗浄水を用い
た試料番号1〜試料番号4では、洗浄時間にかかわら
ず、合格率が100%と良好な結果である合格率が85
%以上と良好な結果である。ことがわかる。
【0039】一方、導電率が55μS/mを越える(3
500μS/m及び10000μS/m)比較例である
試料番号9〜試料番号12では、Sn層の欠損がかなり
の割合で発生することがわかる。
【0040】(実施例2)上記実施例1と同様の方法に
よりSnメッキを終了した配線基板を、図1に示した以
下の洗浄工程により洗浄する。まず、導電率55μS/
mの1次洗浄水を入れた1次洗浄槽で30秒間1次洗浄
をする。次いで、導電率15μS/mの2次洗浄水を入
れた2次洗浄槽で3分間2次洗浄をする。その後、アセ
トンでレジスト層を除去する。次いで、導通確認のため
の電気検査及び外観検査を行う。そして、アセトンを入
れた3次洗浄槽を2槽用意して、各槽1分ずつ3次洗浄
して、Sn層を有する配線基板の作製を完了する。その
後、再び外観検査を行う。各外観検査時における合格率
を表2に示す。
【0041】(実施例3)上記実施例1と同様の方法に
よりSnメッキを終了した配線基板を、図2に示した以
下の洗浄工程により洗浄する。まず、導電率55μS/
mの1次洗浄水を入れた1次洗浄槽で30秒間1次洗浄
をする。次いで、導電率15μS/mの2次洗浄水を入
れた2次洗浄槽で3分間2次洗浄をする。その後、アセ
トンでレジスト層を除去する。次いで、導通確認のため
の電気検査及び外観検査を行う。そして、導電率15μ
S/mの2次洗浄水を入れた2次洗浄槽を2槽用意し
て、各槽1分ずつ2次洗浄して、Sn層を有する配線基
板の作製を完了する。その後、再び外観検査を行う。各
外観検査時における合格率を表2に示す。
【0042】(比較例1)上記実施例1と同様の方法に
よりSnメッキを終了した配線基板を、図3に示した以
下の洗浄工程により洗浄する。まず、導電率10000
μS/mの洗浄水を入れた洗浄槽を3槽用意して、各槽
30秒ずつ(ここまでの累積時間1分30秒)洗浄をす
る。その後、アセトンでレジスト層を除去する。次い
で、導通確認のための電気検査及び外観検査を行う。そ
して、導電率10000μS/mの洗浄水を入れた洗浄
槽を3槽用意して、各槽1分ずつ(ここまでの累積時間
4分30秒)洗浄して、Sn層を有する配線基板の作製
を完了する。その後、再び外観検査を行う。各外観検査
時における合格率を表2に示す。
【0043】
【表2】
【0044】表2の結果より、実施例1及び実施例2で
は、2回の外観検査における合格率がともに100%と
良好であることがわかる。一方、比較例1では、1回目
の外観検査(洗浄工程の累積時間:1分30秒)におけ
る合格率が35%、2回目の外観検査(洗浄工程の累積
時間:4分30秒)における合格率が24%と、極めて
低い合格率であることがわかる。
【0045】
【発明の効果】本発明によれば、Sn層に欠損を生じさ
せないで洗浄可能なため、製造歩留まりやSn層の信頼
性を向上した配線基板の製造方法を提供できる。
【図面の簡単な説明】
【図1】本発明の配線基板の製造方法(実施例2)の工
程フロー図。
【図2】本発明の配線基板の製造方法(実施例3)の工
程フロー図。
【図3】従来の配線基板の製造方法(比較例1)の工程
フロー図。
【図4】本発明の実施例である試料番号1の洗浄工程後
のSn層の外観写真。
【図5】本発明の実施例である試料番号2の洗浄工程後
のSn層の外観写真。
【図6】本発明の実施例である試料番号5の洗浄工程後
のSn層の外観写真。
【図7】本発明の実施例である試料番号8の洗浄工程後
のSn層の外観写真。
【図8】本発明の比較例である試料番号10の洗浄工程
後のSn層の外観写真。
【図9】本発明の比較例である試料番号12の洗浄工程
後のSn層の外観写真。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 Sn層及び/又はSn合金層を有する配
    線基板の製造方法であって、 配線基板上に形成したSn層及び/又は又はSn合金層
    を、 導電率が55μS/m以下の洗浄水を用いて洗浄する洗
    浄工程を含むことを特徴とする配線基板の製造方法。
  2. 【請求項2】 Sn層及び/又は又はSn合金層を有す
    る配線基板の製造方法であって、 配線基板上に形成したSn層及び/又は又はSn合金層
    を、 導電率が25μS/m以下の洗浄水を用いて洗浄する洗
    浄工程を含むことを特徴とする配線基板の製造方法。
  3. 【請求項3】 Sn層及び/又は又はSn合金層を有す
    る配線基板の製造方法であって、 配線基板上に形成したSn層及び/又は又はSn合金層
    を、 導電率が55μS/m以下(ただし、下限値は25μS
    /mを越える)の1次洗浄水を用いて洗浄する1次洗浄
    工程と、 導電率が25μS/m以下の2次洗浄水を用いて洗浄す
    る2次洗浄工程とを含むことを特徴とする配線基板の製
    造方法。
  4. 【請求項4】 Sn層及び/又は又はSn合金層を有す
    る配線基板の製造方法であって、 配線基板上に形成したSn層及び/又は又はSn合金層
    を、 導電率が55μS/m以下(ただし、下限値は25μS
    /mを越える)の洗浄水を用いて洗浄する1次洗浄工程
    と、 導電率が25μS/m以下の洗浄水を用いて洗浄する2
    次洗浄工程と、 炭化水素系溶剤、芳香族炭化水素系溶剤、アルコール系
    溶剤のうちから選ばれる少なくとも1種を含む有機溶剤
    を用いて洗浄する3次洗浄工程とを含むことを特徴とす
    る配線基板の製造方法。
JP27390999A 1999-09-28 1999-09-28 配線基板の製造方法 Pending JP2001102726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27390999A JP2001102726A (ja) 1999-09-28 1999-09-28 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27390999A JP2001102726A (ja) 1999-09-28 1999-09-28 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2001102726A true JP2001102726A (ja) 2001-04-13

Family

ID=17534273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27390999A Pending JP2001102726A (ja) 1999-09-28 1999-09-28 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2001102726A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108617098A (zh) * 2018-05-15 2018-10-02 郑州云海信息技术有限公司 一种pcb板清洁方法及固定治具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108617098A (zh) * 2018-05-15 2018-10-02 郑州云海信息技术有限公司 一种pcb板清洁方法及固定治具

Similar Documents

Publication Publication Date Title
JP3886712B2 (ja) 半導体装置の製造方法
CN102074486B (zh) 集成电路结构的形成方法
US8110508B2 (en) Method of forming a bump structure using an etching composition for an under bump metallurgy layer
US8426311B2 (en) Method and apparatus for manufacturing semiconductor device
TW200931511A (en) Method for manufacturing a semiconductor die and a semiconductor device comprising the semiconductor die obtained thereby
KR20120128967A (ko) 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
KR101512490B1 (ko) 범프 하부 도전층 식각용 조성물 및 이를 이용한 도전성 범프 구조물의 형성 방법
JP3078846B2 (ja) フラックスを使用しない部品の接点形成
JP4758613B2 (ja) フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法
JP2001102726A (ja) 配線基板の製造方法
JP2000252313A (ja) メッキ被膜の形成方法および半導体装置の製造方法
JP4196314B2 (ja) Ni電極層の形成方法
JPH06140409A (ja) 半導体装置の製法
WO2020208998A1 (ja) 半導体装置及びその製造方法
JP2002252258A (ja) コンタクト部品及び多層配線基板の製造方法、並びにウエハ一括コンタクトボード
JP4667637B2 (ja) 電子部品の接合方法
JP3675407B2 (ja) 電子装置
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JPH09186161A (ja) 半導体装置のはんだバンプ形成方法
JP3896701B2 (ja) はんだ突起電極の製造方法
US20060046434A1 (en) Method for reducing lead precipitation during wafer processing
JP3297717B2 (ja) 半導体装置の電極形成方法
JP4154797B2 (ja) はんだバンプ形成方法
JP3813077B2 (ja) 転写用はんだバンプシートおよびその製造方法、ならびに半導体装置およびプリント基板の製造方法
JP3929782B2 (ja) 配線基板の製造方法