JP2001057417A - 撮像装置およびこの撮像装置を備えた電子カメラ - Google Patents

Abstract

(57)【要約】 【課題】撮像装置における飽和電荷量の減少を抑える。 【解決手段】ＣＰＵ４３９は測光装置８６で検出された
被写体の輝度に基づいて露出演算し、露出条件を算出す
る。算出された露光時間が１／６０秒より長い時、ＣＣ
Ｄ駆動回路４３４を介して電圧制御回路１５２(図３)を
制御し、電荷排出後の撮像素子７３の制御電圧Vsubを９
(V)にする。撮像素子７３は制御電圧Vsub＝９(V)で露光
され、露光後の制御電圧Vsubが電圧制御回路１５２(図
３)により１０(V)に設定される。撮像素子７３に蓄積さ
れた電荷信号が制御電圧Vsub＝１０(V)で読出され、読
出された電荷信号が画像処理部４３１で所定のレベルに
増幅される。増幅後の画像信号はＡ／Ｄ変換回路４３２
でデジタル化された後、ＤＳＰ４３３で画像処理され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＣＤなどの撮像
装置で被写体像を撮像する撮像装置、およびこの撮像装
置を備えた電子カメラに関する。

【０００２】

【従来の技術】たとえば、ＣＣＤのような撮像素子を用
いて被写体像を撮像する撮像装置が電子カメラに利用さ
れている。一般に、このような電子カメラでは１／６０
秒より短い露光時間で被写体像が撮像される。ところ
が、電子カメラを銀塩カメラに代替して使用する場合に
は、電子カメラで撮影する撮影条件を銀塩カメラで撮影
する場合の撮影条件に合わせるために、たとえば、３０
秒間の長時間露光など１／６０秒より長い露光時間で被
写体像を撮像することが望まれる。

【０００３】

【発明が解決しようとする課題】しかしながら、ＣＣＤ
を長時間露光すると、露光量に応じてＣＣＤ内の電荷蓄
積領域に蓄積される蓄積電荷量の最大値（飽和電荷量）
が減少するという問題があった。たとえば、ベイヤー配
列でＲ、Ｇ、Ｂ色からなる３原色の色フィルタがＣＣＤ
の表面に形成された撮像装置でカラー画像を撮像する場
合、飽和電荷量が減少するとホワイトバランス調整後の
色が正しく再現されないことがある。すなわち、明るい
白の被写体を長時間露光して撮像した時、たとえば、Ｇ
色のような特定の色成分に対応した画素の飽和電荷量が
減少した場合は、ＲおよびＢ色に比べてＧ色の信号量が
減少するので、白い被写体がマゼンタがかった色にな
る。

【０００４】本発明の目的は、長時間露光した場合の飽
和電荷量の減少を十分に抑制した撮像装置、およびこの
撮像装置を備えた電子カメラを提供することにある。

【０００５】

【課題を解決するための手段】一実施の形態を示す図
３、図５に対応づけて本発明を説明する。 （１）請求項１の発明は、第１導電型の半導体基板142
の表面側に形成された第２導電型の半導体領域143と、
第２導電型の半導体領域142の表面側に形成された第１
導電型の電荷蓄積領域144と、この電荷蓄積領域144に電
荷を蓄積する時、および電荷蓄積領域144に蓄積された
電荷を読出す時に第１導電型の半導体基板142および第
２導電型の半導体領域143間に電圧を印加する電圧印加
手段152とを備えた撮像装置に適用される。そして、電
荷を蓄積する時と蓄積された電荷を読出す時では、それ
ぞれ異なる電圧を第１導電型の半導体基板142および第
２導電型の半導体領域143間に印加するように電圧印加
手段152を制御する制御手段434を備えることにより、上
述した目的を達成する。 （２）請求項２の発明は、請求項１に記載の撮像装置に
おいて、制御手段434が電荷を蓄積する時に印加する電
圧を、電荷を読出す時に印加する電圧より低くするよう
に電圧印加手段152を制御することを特徴とする。 （３）請求項３の発明は、第１導電型の半導体基板142
の表面側に形成された第２導電型の半導体領域143と、
第２導電型の半導体領域143の表面側に形成された第１
導電型の電荷蓄積領域144と、この電荷蓄積領域144に電
荷を蓄積する時、および電荷蓄積領域144に蓄積された
電荷を読出す時に第１導電型の半導体基板142および第
２導電型の半導体領域143間に電圧を印加する電圧印加
手段152とを備えた撮像装置に適用される。そして、電
荷を蓄積する時には、撮像される被写体の輝度に基づい
て予め決定された電荷蓄積時間に応じた第１の電圧(9
(V))を、蓄積された電荷を読出す時には、第１の電圧(9
(V))とは異なる第２の電圧(10(V))を第１導電型の半導
体基板142および第２導電型の半導体領域143間へそれぞ
れ印加するように電圧印加手段152を制御する制御手段4
34を備えることにより、上述した目的を達成する。 （４）請求項４の発明は、請求項３に記載の撮像装置に
おいて、制御手段434は、決定された電荷蓄積時間が所
定時間より長い時、第１の電圧を第２の電圧より低くす
るように電圧印加手段152を制御することを特徴とす
る。 （５）請求項５の発明は、第１導電型の半導体基板142
の表面側に形成された第２導電型の半導体領域143と、
第２導電型の半導体領域143の表面側に形成された第１
導電型の電荷蓄積領域144と、この電荷蓄積領域144に電
荷を蓄積する時、および電荷蓄積領域144に蓄積された
電荷を読出す時に第１導電型の半導体基板142および第
２導電型の半導体領域144間に電圧を印加する電圧印加
手段152とを備えた撮像装置に適用される。そして、電
荷を蓄積する時には、撮像される被写体の輝度に基づい
て予め決定された電荷蓄積時間に応じた第１の電圧(9
(V))を第１導電型の半導体基板142および第２導電型の
半導体領域143間へ印加し、蓄積された電荷を複数のフ
ィールドに分けて読出す場合、複数のフィールドのうち
先に電荷を読出すフィールドの電荷蓄積領域に蓄積され
た電荷を読出す時、読出し開始時に第１導電型の半導体
基板142および第２導電型の半導体領域143間に第１の電
圧(9(V))とは異なる第２の電圧(10(V))を印加した後、
第１の電圧(9(V))を印加し、他のフィールドの電荷蓄積
領域に蓄積された電荷を読出す時、第１導電型の半導体
基板142および第２導電型の半導体領域143間には第２の
電圧(10(V))を印加するように電圧印加手段152を制御す
る制御手段434を備えることにより、上述した目的を達
成する。 （６）請求項６の発明は、請求項５に記載の撮像装置に
おいて、制御手段434は、決定された電荷蓄積時間が所
定時間より長い時、第１の電圧を第２の電圧より低くす
るように電圧印加手段152を制御することを特徴とす
る。 （７）請求項７の発明は、第１導電型の半導体基板142
の表面側に形成された第２導電型の半導体領域143と、
第２導電型の半導体領域143の表面側に形成された第１
導電型の電荷蓄積領域144と、この電荷蓄積領域144に電
荷を蓄積する時、および電荷蓄積領域144に蓄積された
電荷を読出す時に第１導電型の半導体基板142および第
２導電型の半導体領域143間に電圧を印加する電圧印加
手段152とを備えた撮像装置を用いて被写体像を撮像す
る電子カメラに適用される。そして、電荷を蓄積する時
には、撮像される被写体の輝度に基づいて予め決定され
た電荷蓄積時間に応じた第１の電圧(9(V))を、蓄積され
た電荷を読出す時には、第１の電圧(9(V))とは異なる第
２の電圧(10(V))を第１導電型の半導体基板142および第
２導電型の半導体領域143間へ印加するように電圧印加
手段152を制御する制御手段434を備えることにより、上
述した目的を達成する。 （８）請求項８の発明は、請求項７に記載の電子カメラ
において、制御手段434は、決定された電荷蓄積時間が
所定時間より長い時、第１の電圧を第２の電圧より低く
するように電圧印加手段152を制御することを特徴とす
る。 （９）請求項９の発明は、第１導電型の半導体基板142
の表面側に形成された第２導電型の半導体領域143と、
第２導電型の半導体領域143の表面側に形成された第１
導電型の電荷蓄積領域144と、この電荷蓄積領域144に電
荷を蓄積する時、および電荷蓄積領域144に蓄積された
電荷を読出す時に第１導電型の半導体基板142および第
２導電型の半導体領域143間に電圧を印加する電圧印加
手段152とを備えた撮像装置を用いて被写体像を撮像す
る電子カメラに適用される。そして、撮像装置に対する
露光光路を開閉制御するシャッター装置72と、(a)シャ
ッター装置72を開いて電荷蓄積領域144へ電荷を蓄積す
る時、撮像される被写体の輝度に基づいて予め決定され
た電荷蓄積時間に応じた第１の電圧(9(V))を第１導電型
の半導体基板142および第２導電型の半導体領域143間へ
印加し、(b)シャッター装置72を閉じて電荷蓄積領域144
に蓄積された電荷を複数のフィールドに分けて読出す場
合、複数のフィールドのうち先に電荷を読出すフィール
ドの電荷蓄積領域に蓄積された電荷を読出す時、読出し
開始時に第１導電型の半導体基板142および第２導電型
の半導体領域143間に第１の電圧(9(V))とは異なる第２
の電圧(10(V))を印加した後、第１の電圧(9(V))を印加
し、他のフィールドの電荷蓄積領域に蓄積された電荷を
読出す時、第１導電型の半導体基板142および第２導電
型の半導体領域143間には第２の電圧(10(V))を印加する
ように電圧印加手段152を制御する制御手段434とを備え
ることにより、上述した目的を達成する。 （１０）請求項１０の発明は、第１導電型の半導体基板
142の表面側に形成された第２導電型の半導体領域143
と、第２導電型の半導体領域142の表面側に形成された
第１導電型の電荷蓄積領域144と、この電荷蓄積領域144
に電荷を蓄積する時、および電荷蓄積領域144に蓄積さ
れた電荷を読出す時に第１導電型の半導体基板142およ
び第２導電型の半導体領域143間に電圧を印加する電圧
印加手段152とを備えた撮像装置に適用される。そし
て、電荷を蓄積する時間により電荷蓄積時および電荷読
出し時に印加する電圧を変えるように電圧印加手段152
を制御する制御手段434を備えることにより、上述した
目的を達成する。

【０００６】なお、本発明の構成を説明する上記課題を
解決するための手段の項では、本発明を分かり易くする
ために実施の形態の図を用いたが、これにより本発明が
実施の形態に限定されるものではない。

【０００７】

【発明の実施の形態】−第一の実施の形態− 以下、図面を参照して本発明の実施の形態を説明する。
図１に示すように、第一の実施の形態による一眼レフデ
ジタルスチルカメラは、カメラ本体７０と、カメラ本体
７０に着脱されるファインダー装置８０と、撮影レンズ
９１と絞り９２を内蔵してカメラ本体７０に着脱される
交換レンズ９０とを備える。被写体光Ｌは撮影レンズ９
１を通過してカメラ本体７０に入射され、ハーフミラー
からなるクイックリターンミラー７１により焦点検出
(オートフォーカス：ＡＦ)のための通過光Ｌ１とファイ
ンダー観察用の反射光Ｌ２とに分離される。通過光Ｌ１
は、ファインダー観察状態ではクイックリターンミラー
７１を通過した後、サブミラー７１１で反射されて、反
射光Ｌ１’が焦点検出装置３６に導かれる。一方、クイ
ックリターンミラー７１で反射された反射光Ｌ２は、フ
ァインダー装置８０に導かれてファインダーマット８１
上に被写体像を結像する。その被写体像はさらに、ペン
タプリズム８２を介して接眼レンズ８３に導かれる。

【０００８】デジタルスチルカメラがレリーズされる
と、クイックリターンミラー７１が実線で示す位置に回
動し、被写体光Ｌは分離されることなくシャッター７２
を介して撮像素子７３上に結像する。レリーズ前に、プ
リズム８４と結像レンズ８５を通った被写体光が測光装
置８６に入射され、被写体の輝度が検出される。

【０００９】図２は、この実施の形態のデジタルスチル
カメラの回路を示すブロック図である。ＣＰＵ４３９は
ＲＯＭ４４３に記憶されている制御プログラムが起動さ
れると、操作部材４０７から入力される操作信号に基づ
いて、各部のブロックに対する制御を適宜行う。デジタ
ルスチルカメラは、後述するように被写体像を撮像して
画像データ記録する記録モードと、記録された画像デー
タを読出して再生する再生モードの２つの動作モードを
有し、これらの動作モードは操作部材４０７から入力さ
れる操作信号に基づいて切換えられる。

【００１０】撮像素子７３はＣＣＤであり、各画素に結
像された光画像を電気的な画像信号に光電変換する。デ
ジタルシグナルプロセッサ(以下、ＤＳＰと呼ぶ)４３３
は、撮像素子７３に対して水平駆動信号を供給するとと
もに、ＣＣＤ駆動回路４３４を制御して撮像素子７３に
対する垂直駆動信号を供給させる。また、後述するよう
に、ＣＣＤ駆動回路４３４から撮像素子７３に対する制
御電圧を供給させる。

【００１１】画像処理部４３１は、ＣＰＵ４３９により
制御され、撮像素子７３で光電変換された画像信号を所
定のタイミングでサンプリングして、所定の信号レベル
となるように増幅する。アナログ／デジタル変換回路
(以下、Ａ／Ｄ変換回路と呼ぶ)４３２は、画像処理部４
３１から出力された増幅後の画像信号をデジタル信号に
変換し、デジタル変換後の画像データを上述したＤＳＰ
４３３へ出力する。ＤＳＰ４３３は、Ａ／Ｄ変換回路４
３２から出力された画像データに対して輪郭補償やガン
マ補正、ホワイトバランス調整などの画像処理を施す。

【００１２】さらにＤＳＰ４３３は、バッファメモリ４
３６およびメモリカード４２４に接続されているデータ
バスを制御し、画像処理が施された画像データをバッフ
ァメモリ４３６に一旦記憶させた後、バッファメモリ４
３６から記憶した画像データを読出して、たとえば、Ｊ
ＰＥＧ圧縮のために所定のフォーマット処理を行い、フ
ォーマット処理後の画像データをＪＰＥＧ方式で所定の
比率にデータ圧縮して、メモリカード４２４に記録させ
る。また、ＤＳＰ４３３は上記の画像処理後の画像デー
タをフレームメモリ４３５に記憶させて、カメラ本体７
０の背面に設けられたＬＣＤ２２０(図２)上に表示させ
たり、メモリカード４２４から記録された撮影画像デー
タを読出して伸張し、伸張後の撮影画像データをフレー
ムメモリ４３５に記憶させてＬＣＤ２２０上に表示させ
る。さらにまた、ＤＳＰ４３３は上述した画像データの
メモリカード４２４への記録、および伸張後の撮影画像
データのバッファメモリ４３６への記録などにおけるデ
ータ入出力のタイミング管理を行う。

【００１３】バッファメモリ４３６には、ＣＣＤ７３に
よる画像データが格納され、メモリカード４２４に対す
る画像データの入出力の速度の違いと、ＣＰＵ４３９や
ＤＳＰ４３３などにおける処理速度の違いを緩和するた
めに利用される。測光装置８６は、被写体およびその周
囲の輝度を測定し、測定結果をＣＰＵ４３９に出力す
る。タイマ４４５は時計回路を内蔵し、現在の時刻に対
応するタイムデータをＣＰＵ４３９に出力する。このタ
イムデータは、上述した画像データとともにメモリカー
ド４２４に記録される。

【００１４】絞り駆動回路４５３は、上述した測光装置
８６による測定結果に基づいて、ＣＰＵ４３９で行われ
る所定の露出演算で決定された絞り値となるように絞り
９２を駆動する。シャッター駆動回路４５４は、ＣＰＵ
４３９による露出演算で決定された露光時間となるよう
にシャッター７２を駆動する。

【００１５】焦点検出装置３６は、レリーズ前に入射さ
れた被写体光Ｌ１’を異なる瞳を通して撮像し、撮像さ
れた画像データから位相差を検出する瞳分割による位相
差方式により焦点位置の調節状態を検出する。レンズ駆
動回路４３０は、焦点検出装置３６による検出結果に基
づいて撮影レンズ９１を駆動して合焦させる。

【００１６】−撮像素子に対する電圧制御− 図３はインターライン方式のＣＣＤである撮像素子７３
の一つの画素の断面構造を示す図である。図３の断面構
造は、受光部１４０と転送部１４１とから構成される。
ｎ^-型基板１４２の表面側にｐ^-型領域１４３が形成さ
れ、このｐ^-型領域１４３の表面側にｎ⁺型領域１４４が
形成されることにより、受光部１４０のホトダイオード
が形成される。このホトダイオードで光電変換された信
号電荷がｎ⁺型領域１４４に蓄積される。ｎ⁺型領域１４
４の表面には、暗電流を抑制するために薄いｐ⁺⁺領域１
４５が形成される。

【００１７】一方、転送部１４１は、ｎ⁺型領域１４４
に隣接して形成されたｐ⁺型領域１４６に接して形成さ
れるｎ型領域１４７により埋め込みチャネルが形成され
る。ｎ型領域１４７の上部には、SiO₂で形成された絶縁
層１４８を介してポリシリコンによる転送電極１４９が
形成され、蓄積された電荷を転送する時この転送電極１
４９に駆動パルスφVが加えられる。転送電極１４９の
さらに上部には、絶縁層１４８を介してアルミニウムに
よる遮光膜１５０が形成される。また、ｎ⁺型領域１４
４に対してｐ⁺型領域１４６と反対側には、チャネルス
トッパ部を構成するｐ⁺型領域１５１が隣接して形成さ
れる。ｐ^-型領域１４３は接地され、電圧制御回路１５
２が直流電圧Vsubをｎ^-型基板１４２およびｐ^-型領域１
４３間に印加する。電圧制御回路１５２は、ＣＣＤ駆動
回路４３４から送られる制御信号により、ｎ^-型基板１
４２およびｐ^-型領域１４３間に印加する直流電圧Vsub
を変化させる。

【００１８】ｐ^-型領域１４３は、ｎ⁺型領域１４４の下
部で薄くなるように形成されている。基板の厚さ方向
（図３の上下方向）に構成されたｎ⁺型領域１４４、ｐ^-
型領域１４３およびｎ^-型基板１４２からなるｎ⁺ｐ^-ｎ^-
構造は、強い光が入射された場合に過剰な電荷をｎ^-型
基板１４２側に排出するので、縦型オーバフロー・ドレ
ーン(ＶＯＤ)構造と呼ばれる。このようなＶＯＤ構造を
構成するｎ^-型基板１４２およびｐ^-型領域１４３間に上
述した直流電圧Vsubを逆バイアスとして印加して、ｎ⁺
型領域１４４に蓄積される電荷量を制御する。以後、電
圧Vsubを制御電圧Vsubと呼ぶ。

【００１９】図４は図３の断面構造を有するＣＣＤの電
荷蓄積領域、すなわち、ｎ⁺型領域１４４を含めた基板
の厚さ方向のポテンシャル線図である。図４において、
ｐ⁺⁺領域１４５およびｐ^-型領域１４３に挟まれたｎ⁺型
領域１４４に蓄積される最大電荷量（飽和電荷量）は、
ｐ^-型領域１４３のポテンシャルにより変化する。ｐ^-型
領域１４３のポテンシャルが高くなればｎ⁺型領域１４
４に蓄積される電荷量が増加し、ｐ^-型領域１４３のポ
テンシャルが低くなれば減少する。たとえば、ｎ^-型基
板１４２およびｐ^-型領域１４３間に印加する制御電圧V
subを１０(Ｖ)とすれば、図４における実線のポテンシ
ャル波形となり、受光部１４０（図３）に入射した入射
光が光電変換され、光電変換により生じた電荷がｎ⁺型
領域１４４に蓄積される。また、たとえば、ｎ^-型基板
１４２およびｐ^-型領域１４３間に印加する制御電圧Vsu
bを３０(Ｖ)とすれば、図４における一点鎖線のポテン
シャル波形となり、ｐ^-型領域１４３のポテンシャルが
低くなるのでｎ⁺型領域１４４に蓄積された電荷がｎ^-型
基板１４２側に排出されて、いわゆる電子シャッター動
作が行われる。

【００２０】上述したＣＣＤにおいて、たとえば、ＣＣ
Ｄへの露光時間が１／６０秒より長い場合、制御電圧Vs
ubを１０(Ｖ)にしていてもポテンシャル波形が図４にお
ける破線のように変化する。このような場合には、ＣＣ
Ｄへの露光時間が１／６０秒より短い場合に比べてｎ⁺
型領域１４４に蓄積される飽和電荷量が減少する。そこ
で、たとえば、制御電圧Vsubを９(Ｖ)にすることによ
り、ｐ^-型領域１４３におけるポテンシャルを高めて図
４における実線のようなポテンシャル波形にすることに
より、ＣＣＤへの露光時間が１／６０秒より長い場合で
もｎ⁺型領域１４４に蓄積される飽和電荷量が減少しな
いようにする。

【００２１】図５は上述したようにＣＣＤへの露光時間
が１／６０秒より長い場合の撮像時の制御タイミングを
示すタイムチャートである。図５において、ＣＣＤのｎ
^-型基板１４２およびｐ^-型領域１４３間に印加される制
御電圧Vsubが１０(Ｖ)に設定され(t71)、露光前にｎ⁺型
領域１４４に蓄積されている電荷をｎ^-型基板１４２側
に排出するためにパルス状の３０(Ｖ)の制御電圧Vsubが
印加される(t72)。制御電圧Vsubが１０(Ｖ)に復帰する
とシャッター７２(図３)に対する駆動信号SoがＨレベル
となり、ＣＣＤに入射される被写体光の光路が開かれる
とともに、制御電圧Vsubが９(Ｖ)に設定されて露光が開
始される(t73)。

【００２２】所定の露光時間が終了するとシャッター駆
動信号SoがＬレベルになり、シャッター７２で光路が閉
じられるとともに、制御電圧Vsubが１０(Ｖ)に設定され
て露光が終了し(t74)、読出しパルス信号SrpがＣＣＤに
入力される(t75)。読出しパルス信号Srpをトリガとして
電荷読出し信号SrがＨレベルになると蓄積電荷の読出し
が開始され、蓄積電荷の読出しが終了して電荷読出し信
号SrがＬレベルになると制御電圧Vsubの出力がオフ（０
(Ｖ)）されて、一連の制御が終了する(t76)。

【００２３】なお、測光装置８６による測光結果に基づ
いて露出演算で算出された露光時間が１／６０秒以下の
場合は、図５においてシャッター駆動信号SoのＨレベル
時間を短くして、シャッター７２の開口時間を短くすれ
ばよい。シャッター７２の開口時間が短縮されることに
より撮像素子７３への露光時間が短縮される。この場合
の撮像素子７３に対する露光時の制御電圧Vsubは１０
(Ｖ)に設定される。

【００２４】このように構成されたデジタルスチルカメ
ラ１００の記録モードの動作について説明する。図６
は、半押しスイッチで起動されるプログラムを示すフロ
ーチャートである。ＣＰＵ４３９には、操作部材４０７
の１つである不図示のレリーズ釦に連動した半押し操作
信号と全押し操作信号がそれぞれ入力される。半押し操
作信号が入力されたと判定される(ステップＳ１のＹ)と
ステップＳ２へ進み、測光装置８６で被写体の輝度が測
定される。ステップＳ３において、焦点検出装置３６に
よる焦点調節状態の検出が行われ、レンズ駆動回路４３
０がレンズ９１を駆動して合焦させる。ステップＳ４で
は、ステップＳ２の測光結果に基づいて露出演算が行わ
れ、露光時間および絞り値が決定される。一方、ステッ
プＳ１において半押し操作信号が入力されたと判定され
ない時(ステップＳ１のＮ)は、半押し操作信号が入力さ
れるのを待つ。

【００２５】ステップＳ５で全押し操作信号が入力され
たと判定される(ステップＳ５のＹ)と、クイックリター
ンミラー７１(図１)が跳ね上げられ、ステップＳ６に続
く撮影シーケンスが実行される。一方、全押し操作信号
が入力されないと判定された時(ステップＳ５のＮ)は、
ステップＳ１に戻る。

【００２６】ステップＳ６では、ＣＣＤ駆動回路４３４
が撮像素子７３に印加する制御電圧Vsubを１０(Ｖ)に設
定し、ステップＳ７で撮像素子７３内の電荷排出が行わ
れる。ステップＳ８において、ステップＳ４で算出され
た露光時間が１／６０秒を超えるか否かが判定され、Ｙ
判定された場合はステップＳ９で制御電圧Vsubを９(Ｖ)
にセットしてステップＳ１０へ進み、Ｎ判定された場合
はそのままステップＳ１０へ進む。ステップＳ１０でシ
ャッター駆動回路４５４がシャッター７２を駆動して、
ステップＳ４で露出演算された露出条件で撮像素子７３
が露光される。

【００２７】ステップＳ１１において、撮像素子７３に
印加されている制御電圧Vsubが９(Ｖ)か否かが判定さ
れ、Ｙ判定された場合はステップＳ１２で制御電圧Vsub
を１０(Ｖ)にセットしてステップＳ１３へ進み、Ｎ判定
された場合はそのままステップＳ１３へ進む。ステップ
Ｓ１３で撮像素子７３から蓄積された電荷信号が読出さ
れ、ステップＳ１４で撮像素子７３に印加されている制
御電圧Vsubが０(Ｖ)にオフされる。ステップＳ１５で撮
像素子７３から読出された画像信号がＤＳＰ４３３で所
定の画像処理を受け、ステップＳ１６において画像処理
後の画像データが所定のフォーマットにより圧縮され、
圧縮された画像データがメモリカード４２４に記録され
て図６による処理が終了する。

【００２８】第一の実施の形態の特徴についてまとめ
る。撮像素子７３のｎ^-型基板１４２およびｐ^-型領域１
４３間に印加する制御電圧Vsubを変えてｐ^-型領域１４
３におけるポテンシャルを制御するようにしたので、長
時間露光の場合にｎ⁺型領域１４４に蓄積された電荷が
減少して撮像素子７３に蓄積される飽和電荷量が変化す
る場合でも、制御電圧Vsubを変化させて蓄積電荷の減少
を抑え、飽和電荷量を一定に保つことが可能になる。こ
の結果、たとえば、ベイヤー配列でＲ、Ｇ、Ｂ色の色フ
ィルタを撮像素子７３の表面に形成してカラー画像を撮
像する場合でも、各色に対応した飽和電荷量が露光時間
により減少することがないので、明るい被写体を長時間
露光して撮像した場合でも、正しい色の画像を得ること
ができる。

【００２９】以上の説明では、測光装置８６による測光
結果に基づいて露出演算で算出された露光時間が１／６
０秒を超える場合に、撮像素子７３に対する露光時の制
御電圧Vsubを一律９(Ｖ)に設定するようにしたが、露光
時間に応じて制御電圧Vsubを変化させるようにしてもよ
い。たとえば、露光時間が１／６０秒の場合の制御電圧
をVsub＝９．９(Ｖ)に設定して、露光時間が１／３０秒
の場合はVsub＝９．８(Ｖ)となるように、露光時間が２
倍になるごとに制御電圧Vsubの値を０．１(Ｖ)ずつ減少
させる。このようにすれば、撮像素子７３に蓄積される
飽和電荷量が露光時間に応じて変化する場合でも、飽和
電荷量を一定に保つように制御電圧Vsubを露光時間に応
じて変化させることができる。

【００３０】また、以上の説明では、図５において所定
の露光時間が終了するタイミングt74から蓄積電荷の読
出しが終了するタイミングt76まで制御電圧Vsubを１０
(Ｖ)に設定するようにしたが、図７に示すように、所定
の露光時間が終了するタイミングt74から蓄積電荷の読
出しが終了するタイミングt76までの間に印加する制御
電圧Vsubを、タイミングt73からタイミングt74までの露
光時に印加する制御電圧Vsubと同じ値にしてもよい。さ
らにまた、図７の例では露光時および蓄積電荷の読出し
時の制御電圧Vsubを９(Ｖ)としたが、上述したように露
光時間に応じて変化させてもよい。

【００３１】−第二の実施の形態− 第一の実施の形態では、撮像素子７３で撮像され、撮像
素子内に蓄積された一画面分の信号電荷をライン順に１
回で読出すフレーム読出しを行ったが、第二の実施の形
態では蓄積された一画面分の信号電荷を２回に分けて読
出すフィールド読出し(インタレース読出し)を行う。す
なわち、撮像素子７３上の電荷蓄積領域を奇数ラインと
偶数ラインとに分け、撮像後に撮像素子７３内に蓄積さ
れている一画面分の信号電荷について、奇数ラインの部
分を先に読出し、偶数ラインの部分を後から読出す。

【００３２】図８はＣＣＤへの露光時間が１／６０秒よ
り長く、蓄積された信号電荷をフィールド読出しする場
合の制御タイミングを示すタイムチャートである。図８
において、ＣＣＤのｎ^-型基板１４２およびｐ^-型領域１
４３(図３)間に印加される制御電圧Vsubが１０(Ｖ)に設
定され(t101)、露光前にｎ⁺型領域１４４に蓄積されて
いる電荷をｎ^-型基板１４２側に排出するためにパルス
状の３０(Ｖ)の制御電圧Vsubが印加される(t102)。制御
電圧Vsubが１０(Ｖ)に復帰するとシャッター７２(図２)
に対する駆動信号SoがＨレベルとなり、ＣＣＤに入射さ
れる被写体光の光路が開かれるとともに、制御電圧Vsub
が９(Ｖ)に設定されて露光が開始される(t103)。

【００３３】所定の露光時間が終了すると駆動信号Soが
Ｌレベルになり、シャッター７２(図２)で光路が閉じら
れて露光が終了する(t104)。受光部１４０(図３)から転
送部１４１(図３)へ蓄積電荷をシフトする間の制御電圧
Vsubが１０(Ｖ)に設定され、１つ目の電荷読出しパルス
信号SrpがＣＣＤに入力される(t105)。制御電圧Vsubが
９(Ｖ)に設定され、１つ目の電荷読出しパルス信号Srp
をトリガとして電荷読出し信号SrがＨレベルになると奇
数ラインに蓄積された電荷の読出しが開始される。奇数
ラインの蓄積電荷の読出しが終了して電荷読出し信号Sr
がＬレベルになると、制御電圧Vsubが１０(Ｖ)に設定さ
れる(t106)。制御電圧Vsubが上述したタイミングt106で
切換えられると、２つ目の電荷読出しパルス信号Srpが
ＣＣＤに入力される(t107)。この２つ目の電荷読出しパ
ルス信号Srpをトリガとして電荷読出し信号SrがＨレベ
ルになると、偶数ラインに蓄積された蓄積電荷の読出し
が開始され、偶数ラインの蓄積電荷の読出しが終了して
電荷読出し信号SrがＬレベルになると、制御電圧Vsubの
出力がオフ（０(Ｖ)）されて、一連の制御が終了する(t
108)。

【００３４】第二の実施の形態の特徴についてまとめ
る。撮像素子７３に蓄積された信号電荷を奇数ラインと
偶数ラインとの２回に分けて読出す場合に、先に奇数ラ
インの蓄積電荷を読出す時、ｎ^-型基板１４２およびｐ^-
型領域１４３間に印加する制御電圧Vsubを変えて、ｐ^-
型領域１４３におけるポテンシャルを制御するようにし
たので、奇数ラインの蓄積電荷を読出しているうちに偶
数ラインに対応するｎ⁺型領域１４４に蓄積された電荷
が減少して飽和電荷量が変化する場合でも、制御電圧Vs
ubを変化させて蓄積電荷の減少を抑えて飽和電荷量を一
定に保つことが可能になる。この結果、蓄積電荷を読み
出す順序に起因して飽和電荷量が減少することがないの
で、明るい被写体を長時間露光して撮像した場合でも、
奇数ラインおよび偶数ラインから読出されたデータ間に
輝度むらが発生することなく、高品質の画像を得ること
ができる。

【００３５】以上の説明では、シャッター７２の開口時
間を制御することにより撮像素子７３への露光時間を制
御するようにしたが、上述した電子シャッター動作によ
り露光時間を制御してもよい。

【００３６】図９は電子シャッターによる撮像時の制御
タイミングを示すタイムチャートである。図９におい
て、ＣＣＤのｎ^-型基板１４２およびｐ^-型領域１４３間
に印加される制御電圧Vsubが１０(Ｖ)に設定され(t11
1)、シャッター７２(図２)に対する駆動信号SoがＨレベ
ルになると、ＣＣＤに入射される被写体光の光路が開か
れて露光が開始される(t112)。

【００３７】露光中に３０(Ｖ)のパルス状の制御電圧Vs
ubが印加されると(t113)、光電変換されてｎ⁺型領域１
４４に蓄積されていた電荷がｎ^-型基板１４２側に排出
される。制御電圧Vsubが１０(Ｖ)に復帰すると再び電荷
の蓄積が開始され、電荷読出しパルス信号SrpがＣＣＤ
に入力されるまでの電荷蓄積時間が露光時間(t114)とな
る。すなわち、露光中に印加される３０(Ｖ)の制御電圧
Vsubのタイミングをタイミングt112に対して遅らせると
露光時間が短くなり、３０(Ｖ)の制御電圧Vsubのタイミ
ングを進ませてタイミングt112に近づけると露光時間が
長くなる。ＣＣＤに入力される読出しパルス信号Srpを
トリガとして(t115)、電荷読出し信号SrがＨレベルにな
ると蓄積電荷の読出しが開始され、蓄積電荷の読出しが
終了して電荷読出し信号SrがＬレベルになると制御電圧
Vsubの出力がオフ（０(Ｖ)）されて、一連の制御が終了
する(t116)。

【００３８】以上の説明では、図３の断面構造を有する
ＣＣＤについて説明したが、図４のようにポテンシャル
波形を変化できるものであれば、断面構造が異なるもの
であってもよい。また、一眼レフデジタルスチルカメラ
について説明したが、レンズ交換ができないデジタルス
チルカメラ、動画像を取込むビデオカメラにも本発明を
適用できる。

【００３９】特許請求の範囲における各構成要素と、発
明の実施の形態における各構成要素との対応について説
明すると、ｎ^-型基板１４２が第１導電型の半導体基板
に、ｐ^-型領域１４３が第２導電型の半導体領域に、ｎ⁺
型領域１４４が電荷蓄積領域に、９(Ｖ)が第１の電圧
に、電圧制御回路152が電圧印加手段に、ＣＣＤ駆動回
路434が制御手段に、１０(Ｖ)が第２の電圧に、露光時
間が電荷蓄積時間に、奇数ラインおよび偶数ラインが複
数のフィールドにそれぞれ対応する。

【００４０】

【発明の効果】以上詳細に説明したように本発明では、
次のような効果を奏する。 （１）請求項１、２の発明では、撮像装置の電荷蓄積領
域に電荷を蓄積する時、および蓄積された電荷を読出す
時に電圧を印加する第１導電型の半導体基板および第２
導電型の半導体領域間に対し、電荷を蓄積する時と電荷
を読出す時ではそれぞれ異なる電圧を印加するようにし
たので、たとえば、電荷を蓄積する時と電荷を読出す時
とで同じ電圧を印加すると、飽和電荷量が減少して十分
な電荷を蓄積できない場合でも、電荷を蓄積する時と電
荷を読出す時とで異なる電圧を印加することにより飽和
電荷量の減少を抑え、電荷が十分に蓄積されるようにな
る。 （２）請求項３、４の発明では、被写体の輝度に基づい
て決定される電荷蓄積時間に応じた第１の電圧を電荷蓄
積時に印加し、第１の電圧と異なる第２の電圧を電荷読
出し時に印加するようにしたので、飽和電荷量が電荷蓄
積時間に応じて減少する場合でも、第１の電圧を第２の
電圧より低くして飽和電荷量の減少を抑えれば十分な電
荷を蓄積させることが可能になる。

【００４１】（３）請求項５、６の発明では、第１導電
型の半導体基板および第２導電型の半導体領域間に第１
の電圧を印加して電荷を蓄積し、蓄積された電荷を複数
のフィールドに分けて読出す場合、先に電荷を読出すフ
ィールドの電荷蓄積領域から蓄積電荷を読出す時、読出
し開始時に第１導電型の半導体基板および第２導電型の
半導体領域間に第１の電圧とは異なる第２の電圧を印加
した後、第１の電圧を印加して蓄積電荷を読出すように
したので、たとえば、複数のフィールドのうち一方のフ
ィールドの蓄積電荷を読出しているうちに、他方のフィ
ールドに蓄積された電荷の飽和電荷量が減少する場合で
も、第１の電圧を第２の電圧より低くして飽和電荷量の
減少を抑えれば十分な電荷を蓄積させることができる。 （４）請求項７、８、９の発明では、請求項３、４、５
の発明をそれぞれ電子カメラに適用するようにしたの
で、請求項３、４および５の発明と同様の効果が得られ
る。 （５）請求項１０の発明では、撮像装置の電荷蓄積領域
に電荷を蓄積する蓄積時間により第１導電型の半導体基
板および第２導電型の半導体領域間に印加する電圧を変
えるようにしたので、たとえば、電荷蓄積時間が長くな
ると飽和電荷量が減少して十分な電荷を蓄積できない場
合でも、印加する電圧を低く変えることにより飽和電荷
量の減少を抑え、電荷が十分に蓄積されるようになる。

【図面の簡単な説明】

【図１】第一の実施の形態による一眼レフデジタルスチ
ルカメラの構成を示す図である。

【図２】図１の一眼レフデジタルスチルカメラの回路を
示すブロック図である。

【図３】図３はインターライン方式のＣＣＤの画素の断
面構造を示す図である。

【図４】図３の断面構造を有するＣＣＤの電荷蓄積領域
の基板の厚さ方向のポテンシャル線図である。

【図５】ＣＣＤへの露光時間が１／６０秒より長い場合
の撮像時の制御タイミングを示すタイムチャートであ
る。

【図６】半押しスイッチで起動されるプログラムのフロ
ーチャートである。

【図７】図５の変形例のタイムチャートである。

【図８】ＣＣＤへの露光時間が１／６０秒より長く、蓄
積された信号電荷をフィールド読出しする場合の制御タ
イミングを示すタイムチャートである。

【図９】電子シャッターを使用した撮像時の制御タイミ
ングを示すタイムチャートである。

【符号の説明】

３６…焦点検出装置、 ７０…カメラ本
体、７１…クイックリターンミラー、 ７２…シャッ
ター、７３…撮像素子、 ８６…測光
装置、９０…交換レンズ、 ９１…撮影
レンズ、９２…絞り、 １４０…受
光部、１４１…転送部、 １４２…ｎ
^-型基板、１４３…ｐ^-型領域、 １４４
…ｎ⁺型領域(電荷蓄積領域)、１４５…ｐ⁺⁺領域、
１４６…ｐ⁺型領域、１４７…ｎ型領域、
１４８…絶縁層、１４９…転送電極、
１５０…遮光膜、１５１…ｐ⁺型領域、
１５２…電圧制御回路、４０７…操作
部材、 ４２４…メモリカード、４３３
…ＤＳＰ、 ４３４…ＣＣＤ駆動回路
４３５…フレームメモリ、 ４３６…バッファ
メモリ、４３９…ＣＰＵ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA06 AB01 BA13 CA04 DA03 FA06 FA13 FA26 FA35 GB03 GB07 GB11 5C024 AA01 BA01 CA15 CA17 DA01 DA04 DA07 EA01 EA02 EA03 EA04 EA06 FA11 GA01 GA11 GA43 HA14 HA24 HA25

Claims (10)

【特許請求の範囲】
1. 【請求項１】第１導電型の半導体基板の表面側に形成さ
   れた第２導電型の半導体領域と、前記第２導電型の半導
   体領域の表面側に形成された第１導電型の電荷蓄積領域
   と、この電荷蓄積領域に電荷を蓄積する時、および前記
   電荷蓄積領域に蓄積された電荷を読出す時に前記第１導
   電型の半導体基板および前記第２導電型の半導体領域間
   に電圧を印加する電圧印加手段とを備えた撮像装置にお
   いて、 前記電荷を蓄積する時と前記蓄積された電荷を読出す時
   では、それぞれ異なる電圧を前記第１導電型の半導体基
   板および前記第２導電型の半導体領域間に印加するよう
   に前記電圧印加手段を制御する制御手段を備えることを
   特徴とする撮像装置。
2. 【請求項２】請求項１に記載の撮像装置において、 前記制御手段は、前記電荷を蓄積する時に印加する電圧
   を前記蓄積された電荷を読出す時に印加する電圧より低
   くするように前記電圧印加手段を制御することを特徴と
   する撮像装置。
3. 【請求項３】第１導電型の半導体基板の表面側に形成さ
   れた第２導電型の半導体領域と、前記第２導電型の半導
   体領域の表面側に形成された第１導電型の電荷蓄積領域
   と、この電荷蓄積領域に電荷を蓄積する時、および前記
   電荷蓄積領域に蓄積された電荷を読出す時に前記第１導
   電型の半導体基板および前記第２導電型の半導体領域間
   に電圧を印加する電圧印加手段とを備えた撮像装置にお
   いて、 前記電荷を蓄積する時には、撮像される被写体の輝度に
   基づいて予め決定された電荷蓄積時間に応じた第１の電
   圧を、前記蓄積された電荷を読出す時には、前記第１の
   電圧とは異なる第２の電圧を前記第１導電型の半導体基
   板および前記第２導電型の半導体領域間へそれぞれ印加
   するように前記電圧印加手段を制御する制御手段を備え
   ることを特徴とする撮像装置。
4. 【請求項４】請求項３に記載の撮像装置において、 前記制御手段は、前記決定された電荷蓄積時間が所定時
   間より長い時、前記第１の電圧を前記第２の電圧より低
   くするように前記電圧印加手段を制御することを特徴と
   する撮像装置。
5. 【請求項５】第１導電型の半導体基板の表面側に形成さ
   れた第２導電型の半導体領域と、前記第２導電型の半導
   体領域の表面側に形成された第１導電型の電荷蓄積領域
   と、この電荷蓄積領域に電荷を蓄積する時、および前記
   電荷蓄積領域に蓄積された電荷を読出す時に前記第１導
   電型の半導体基板および前記第２導電型の半導体領域間
   に電圧を印加する電圧印加手段とを備えた撮像装置にお
   いて、 前記電荷を蓄積する時には、撮像される被写体の輝度に
   基づいて予め決定された電荷蓄積時間に応じた第１の電
   圧を前記第１導電型の半導体基板および前記第２導電型
   の半導体領域間へ印加し、 前記蓄積された電荷を複数のフィールドに分けて読出す
   場合、前記複数のフィールドのうち先に電荷を読出すフ
   ィールドの電荷蓄積領域に蓄積された電荷を読出す時、
   読出し開始時に前記第１導電型の半導体基板および前記
   第２導電型の半導体領域間に前記第１の電圧とは異なる
   第２の電圧を印加した後、前記第１の電圧を印加し、他
   のフィールドの電荷蓄積領域に蓄積された電荷を読出す
   時、前記第１導電型の半導体基板および前記第２導電型
   の半導体領域間には前記第２の電圧を印加するように前
   記電圧印加手段を制御する制御手段を備えることを特徴
   とする撮像装置。
6. 【請求項６】請求項５に記載の撮像装置において、 前記制御手段は、前記決定された電荷蓄積時間が所定時
   間より長い時、前記第１の電圧を前記第２の電圧より低
   くするように前記電圧印加手段を制御することを特徴と
   する撮像装置。
7. 【請求項７】第１導電型の半導体基板の表面側に形成さ
   れた第２導電型の半導体領域と、前記第２導電型の半導
   体領域の表面側に形成された第１導電型の電荷蓄積領域
   と、この電荷蓄積領域に電荷を蓄積する時、および前記
   電荷蓄積領域に蓄積された電荷を読出す時に前記第１導
   電型の半導体基板および前記第２導電型の半導体領域間
   に電圧を印加する電圧印加手段とを備えた撮像装置を用
   いて被写体像を撮像する電子カメラにおいて、 前記電荷を蓄積する時には、撮像される被写体の輝度に
   基づいて予め決定された電荷蓄積時間に応じた第１の電
   圧を、前記蓄積された電荷を読出す時には、前記第１の
   電圧とは異なる第２の電圧を前記第１導電型の半導体基
   板および前記第２導電型の半導体領域間へそれぞれ印加
   するように前記電圧印加手段を制御する制御手段を備え
   ることを特徴とする電子カメラ。
8. 【請求項８】請求項７に記載の電子カメラにおいて、 前記制御手段は、前記決定された電荷蓄積時間が所定時
   間より長い時、前記第１の電圧を前記第２の電圧より低
   くするように前記電圧印加手段を制御することを特徴と
   する電子カメラ。
9. 【請求項９】第１導電型の半導体基板の表面側に形成さ
   れた第２導電型の半導体領域と、前記第２導電型の半導
   体領域の表面側に形成された第１導電型の電荷蓄積領域
   と、この電荷蓄積領域に電荷を蓄積する時、および前記
   電荷蓄積領域に蓄積された電荷を読出す時に前記第１導
   電型の半導体基板および前記第２導電型の半導体領域間
   に電圧を印加する電圧印加手段とを備えた撮像装置を用
   いて被写体像を撮像する電子カメラにおいて、 前記撮像装置に対する露光光路を開閉制御するシャッタ
   ー装置と、 (a)前記シャッター装置を開いて前記電荷蓄積領域へ電
   荷を蓄積する時、撮像される被写体の輝度に基づいて予
   め決定された電荷蓄積時間に応じた第１の電圧を前記第
   １導電型の半導体基板および前記第２導電型の半導体領
   域間へ印加し、 (b)前記シャッター装置を閉じて前記電荷蓄積領域に蓄
   積された電荷を複数のフィールドに分けて読出す場合、
   前記複数のフィールドのうち先に電荷を読出すフィール
   ドの電荷蓄積領域に蓄積された電荷を読出す時、読出し
   開始時に前記第１導電型の半導体基板および前記第２導
   電型の半導体領域間に前記第１の電圧とは異なる第２の
   電圧を印加した後、前記第１の電圧を印加し、他のフィ
   ールドの電荷蓄積領域に蓄積された電荷を読出す時、前
   記第１導電型の半導体基板および前記第２導電型の半導
   体領域間には前記第２の電圧を印加するように前記電圧
   印加手段を制御する制御手段とを備えることを特徴とす
   る電子カメラ。
10. 【請求項１０】第１導電型の半導体基板の表面側に形成
    された第２導電型の半導体領域と、前記第２導電型の半
    導体領域の表面側に形成された第１導電型の電荷蓄積領
    域と、この電荷蓄積領域に電荷を蓄積する時、および前
    記電荷蓄積領域に蓄積された電荷を読出す時に前記第１
    導電型の半導体基板および前記第２導電型の半導体領域
    間に電圧を印加する電圧印加手段とを備えた撮像装置に
    おいて、 前記電荷を蓄積する時間により前記電荷蓄積時および前
    記電荷読出し時に印加する電圧を変えるように前記電圧
    印加手段を制御する制御手段を備えることを特徴とする
    撮像装置。