JP2001057417A - 撮像装置およびこの撮像装置を備えた電子カメラ - Google Patents
撮像装置およびこの撮像装置を備えた電子カメラInfo
- Publication number
- JP2001057417A JP2001057417A JP11230710A JP23071099A JP2001057417A JP 2001057417 A JP2001057417 A JP 2001057417A JP 11230710 A JP11230710 A JP 11230710A JP 23071099 A JP23071099 A JP 23071099A JP 2001057417 A JP2001057417 A JP 2001057417A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- voltage
- conductivity type
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
被写体の輝度に基づいて露出演算し、露出条件を算出す
る。算出された露光時間が1/60秒より長い時、CC
D駆動回路434を介して電圧制御回路152(図3)を
制御し、電荷排出後の撮像素子73の制御電圧Vsubを9
(V)にする。撮像素子73は制御電圧Vsub=9(V)で露光
され、露光後の制御電圧Vsubが電圧制御回路152(図
3)により10(V)に設定される。撮像素子73に蓄積さ
れた電荷信号が制御電圧Vsub=10(V)で読出され、読
出された電荷信号が画像処理部431で所定のレベルに
増幅される。増幅後の画像信号はA/D変換回路432
でデジタル化された後、DSP433で画像処理され
る。
Description
装置で被写体像を撮像する撮像装置、およびこの撮像装
置を備えた電子カメラに関する。
いて被写体像を撮像する撮像装置が電子カメラに利用さ
れている。一般に、このような電子カメラでは1/60
秒より短い露光時間で被写体像が撮像される。ところ
が、電子カメラを銀塩カメラに代替して使用する場合に
は、電子カメラで撮影する撮影条件を銀塩カメラで撮影
する場合の撮影条件に合わせるために、たとえば、30
秒間の長時間露光など1/60秒より長い露光時間で被
写体像を撮像することが望まれる。
を長時間露光すると、露光量に応じてCCD内の電荷蓄
積領域に蓄積される蓄積電荷量の最大値(飽和電荷量)
が減少するという問題があった。たとえば、ベイヤー配
列でR、G、B色からなる3原色の色フィルタがCCD
の表面に形成された撮像装置でカラー画像を撮像する場
合、飽和電荷量が減少するとホワイトバランス調整後の
色が正しく再現されないことがある。すなわち、明るい
白の被写体を長時間露光して撮像した時、たとえば、G
色のような特定の色成分に対応した画素の飽和電荷量が
減少した場合は、RおよびB色に比べてG色の信号量が
減少するので、白い被写体がマゼンタがかった色にな
る。
和電荷量の減少を十分に抑制した撮像装置、およびこの
撮像装置を備えた電子カメラを提供することにある。
3、図5に対応づけて本発明を説明する。 (1)請求項1の発明は、第1導電型の半導体基板142
の表面側に形成された第2導電型の半導体領域143と、
第2導電型の半導体領域142の表面側に形成された第1
導電型の電荷蓄積領域144と、この電荷蓄積領域144に電
荷を蓄積する時、および電荷蓄積領域144に蓄積された
電荷を読出す時に第1導電型の半導体基板142および第
2導電型の半導体領域143間に電圧を印加する電圧印加
手段152とを備えた撮像装置に適用される。そして、電
荷を蓄積する時と蓄積された電荷を読出す時では、それ
ぞれ異なる電圧を第1導電型の半導体基板142および第
2導電型の半導体領域143間に印加するように電圧印加
手段152を制御する制御手段434を備えることにより、上
述した目的を達成する。 (2)請求項2の発明は、請求項1に記載の撮像装置に
おいて、制御手段434が電荷を蓄積する時に印加する電
圧を、電荷を読出す時に印加する電圧より低くするよう
に電圧印加手段152を制御することを特徴とする。 (3)請求項3の発明は、第1導電型の半導体基板142
の表面側に形成された第2導電型の半導体領域143と、
第2導電型の半導体領域143の表面側に形成された第1
導電型の電荷蓄積領域144と、この電荷蓄積領域144に電
荷を蓄積する時、および電荷蓄積領域144に蓄積された
電荷を読出す時に第1導電型の半導体基板142および第
2導電型の半導体領域143間に電圧を印加する電圧印加
手段152とを備えた撮像装置に適用される。そして、電
荷を蓄積する時には、撮像される被写体の輝度に基づい
て予め決定された電荷蓄積時間に応じた第1の電圧(9
(V))を、蓄積された電荷を読出す時には、第1の電圧(9
(V))とは異なる第2の電圧(10(V))を第1導電型の半導
体基板142および第2導電型の半導体領域143間へそれぞ
れ印加するように電圧印加手段152を制御する制御手段4
34を備えることにより、上述した目的を達成する。 (4)請求項4の発明は、請求項3に記載の撮像装置に
おいて、制御手段434は、決定された電荷蓄積時間が所
定時間より長い時、第1の電圧を第2の電圧より低くす
るように電圧印加手段152を制御することを特徴とす
る。 (5)請求項5の発明は、第1導電型の半導体基板142
の表面側に形成された第2導電型の半導体領域143と、
第2導電型の半導体領域143の表面側に形成された第1
導電型の電荷蓄積領域144と、この電荷蓄積領域144に電
荷を蓄積する時、および電荷蓄積領域144に蓄積された
電荷を読出す時に第1導電型の半導体基板142および第
2導電型の半導体領域144間に電圧を印加する電圧印加
手段152とを備えた撮像装置に適用される。そして、電
荷を蓄積する時には、撮像される被写体の輝度に基づい
て予め決定された電荷蓄積時間に応じた第1の電圧(9
(V))を第1導電型の半導体基板142および第2導電型の
半導体領域143間へ印加し、蓄積された電荷を複数のフ
ィールドに分けて読出す場合、複数のフィールドのうち
先に電荷を読出すフィールドの電荷蓄積領域に蓄積され
た電荷を読出す時、読出し開始時に第1導電型の半導体
基板142および第2導電型の半導体領域143間に第1の電
圧(9(V))とは異なる第2の電圧(10(V))を印加した後、
第1の電圧(9(V))を印加し、他のフィールドの電荷蓄積
領域に蓄積された電荷を読出す時、第1導電型の半導体
基板142および第2導電型の半導体領域143間には第2の
電圧(10(V))を印加するように電圧印加手段152を制御す
る制御手段434を備えることにより、上述した目的を達
成する。 (6)請求項6の発明は、請求項5に記載の撮像装置に
おいて、制御手段434は、決定された電荷蓄積時間が所
定時間より長い時、第1の電圧を第2の電圧より低くす
るように電圧印加手段152を制御することを特徴とす
る。 (7)請求項7の発明は、第1導電型の半導体基板142
の表面側に形成された第2導電型の半導体領域143と、
第2導電型の半導体領域143の表面側に形成された第1
導電型の電荷蓄積領域144と、この電荷蓄積領域144に電
荷を蓄積する時、および電荷蓄積領域144に蓄積された
電荷を読出す時に第1導電型の半導体基板142および第
2導電型の半導体領域143間に電圧を印加する電圧印加
手段152とを備えた撮像装置を用いて被写体像を撮像す
る電子カメラに適用される。そして、電荷を蓄積する時
には、撮像される被写体の輝度に基づいて予め決定され
た電荷蓄積時間に応じた第1の電圧(9(V))を、蓄積され
た電荷を読出す時には、第1の電圧(9(V))とは異なる第
2の電圧(10(V))を第1導電型の半導体基板142および第
2導電型の半導体領域143間へ印加するように電圧印加
手段152を制御する制御手段434を備えることにより、上
述した目的を達成する。 (8)請求項8の発明は、請求項7に記載の電子カメラ
において、制御手段434は、決定された電荷蓄積時間が
所定時間より長い時、第1の電圧を第2の電圧より低く
するように電圧印加手段152を制御することを特徴とす
る。 (9)請求項9の発明は、第1導電型の半導体基板142
の表面側に形成された第2導電型の半導体領域143と、
第2導電型の半導体領域143の表面側に形成された第1
導電型の電荷蓄積領域144と、この電荷蓄積領域144に電
荷を蓄積する時、および電荷蓄積領域144に蓄積された
電荷を読出す時に第1導電型の半導体基板142および第
2導電型の半導体領域143間に電圧を印加する電圧印加
手段152とを備えた撮像装置を用いて被写体像を撮像す
る電子カメラに適用される。そして、撮像装置に対する
露光光路を開閉制御するシャッター装置72と、(a)シャ
ッター装置72を開いて電荷蓄積領域144へ電荷を蓄積す
る時、撮像される被写体の輝度に基づいて予め決定され
た電荷蓄積時間に応じた第1の電圧(9(V))を第1導電型
の半導体基板142および第2導電型の半導体領域143間へ
印加し、(b)シャッター装置72を閉じて電荷蓄積領域144
に蓄積された電荷を複数のフィールドに分けて読出す場
合、複数のフィールドのうち先に電荷を読出すフィール
ドの電荷蓄積領域に蓄積された電荷を読出す時、読出し
開始時に第1導電型の半導体基板142および第2導電型
の半導体領域143間に第1の電圧(9(V))とは異なる第2
の電圧(10(V))を印加した後、第1の電圧(9(V))を印加
し、他のフィールドの電荷蓄積領域に蓄積された電荷を
読出す時、第1導電型の半導体基板142および第2導電
型の半導体領域143間には第2の電圧(10(V))を印加する
ように電圧印加手段152を制御する制御手段434とを備え
ることにより、上述した目的を達成する。 (10)請求項10の発明は、第1導電型の半導体基板
142の表面側に形成された第2導電型の半導体領域143
と、第2導電型の半導体領域142の表面側に形成された
第1導電型の電荷蓄積領域144と、この電荷蓄積領域144
に電荷を蓄積する時、および電荷蓄積領域144に蓄積さ
れた電荷を読出す時に第1導電型の半導体基板142およ
び第2導電型の半導体領域143間に電圧を印加する電圧
印加手段152とを備えた撮像装置に適用される。そし
て、電荷を蓄積する時間により電荷蓄積時および電荷読
出し時に印加する電圧を変えるように電圧印加手段152
を制御する制御手段434を備えることにより、上述した
目的を達成する。
解決するための手段の項では、本発明を分かり易くする
ために実施の形態の図を用いたが、これにより本発明が
実施の形態に限定されるものではない。
図1に示すように、第一の実施の形態による一眼レフデ
ジタルスチルカメラは、カメラ本体70と、カメラ本体
70に着脱されるファインダー装置80と、撮影レンズ
91と絞り92を内蔵してカメラ本体70に着脱される
交換レンズ90とを備える。被写体光Lは撮影レンズ9
1を通過してカメラ本体70に入射され、ハーフミラー
からなるクイックリターンミラー71により焦点検出
(オートフォーカス:AF)のための通過光L1とファイ
ンダー観察用の反射光L2とに分離される。通過光L1
は、ファインダー観察状態ではクイックリターンミラー
71を通過した後、サブミラー711で反射されて、反
射光L1’が焦点検出装置36に導かれる。一方、クイ
ックリターンミラー71で反射された反射光L2は、フ
ァインダー装置80に導かれてファインダーマット81
上に被写体像を結像する。その被写体像はさらに、ペン
タプリズム82を介して接眼レンズ83に導かれる。
と、クイックリターンミラー71が実線で示す位置に回
動し、被写体光Lは分離されることなくシャッター72
を介して撮像素子73上に結像する。レリーズ前に、プ
リズム84と結像レンズ85を通った被写体光が測光装
置86に入射され、被写体の輝度が検出される。
カメラの回路を示すブロック図である。CPU439は
ROM443に記憶されている制御プログラムが起動さ
れると、操作部材407から入力される操作信号に基づ
いて、各部のブロックに対する制御を適宜行う。デジタ
ルスチルカメラは、後述するように被写体像を撮像して
画像データ記録する記録モードと、記録された画像デー
タを読出して再生する再生モードの2つの動作モードを
有し、これらの動作モードは操作部材407から入力さ
れる操作信号に基づいて切換えられる。
像された光画像を電気的な画像信号に光電変換する。デ
ジタルシグナルプロセッサ(以下、DSPと呼ぶ)433
は、撮像素子73に対して水平駆動信号を供給するとと
もに、CCD駆動回路434を制御して撮像素子73に
対する垂直駆動信号を供給させる。また、後述するよう
に、CCD駆動回路434から撮像素子73に対する制
御電圧を供給させる。
制御され、撮像素子73で光電変換された画像信号を所
定のタイミングでサンプリングして、所定の信号レベル
となるように増幅する。アナログ/デジタル変換回路
(以下、A/D変換回路と呼ぶ)432は、画像処理部4
31から出力された増幅後の画像信号をデジタル信号に
変換し、デジタル変換後の画像データを上述したDSP
433へ出力する。DSP433は、A/D変換回路4
32から出力された画像データに対して輪郭補償やガン
マ補正、ホワイトバランス調整などの画像処理を施す。
36およびメモリカード424に接続されているデータ
バスを制御し、画像処理が施された画像データをバッフ
ァメモリ436に一旦記憶させた後、バッファメモリ4
36から記憶した画像データを読出して、たとえば、J
PEG圧縮のために所定のフォーマット処理を行い、フ
ォーマット処理後の画像データをJPEG方式で所定の
比率にデータ圧縮して、メモリカード424に記録させ
る。また、DSP433は上記の画像処理後の画像デー
タをフレームメモリ435に記憶させて、カメラ本体7
0の背面に設けられたLCD220(図2)上に表示させ
たり、メモリカード424から記録された撮影画像デー
タを読出して伸張し、伸張後の撮影画像データをフレー
ムメモリ435に記憶させてLCD220上に表示させ
る。さらにまた、DSP433は上述した画像データの
メモリカード424への記録、および伸張後の撮影画像
データのバッファメモリ436への記録などにおけるデ
ータ入出力のタイミング管理を行う。
よる画像データが格納され、メモリカード424に対す
る画像データの入出力の速度の違いと、CPU439や
DSP433などにおける処理速度の違いを緩和するた
めに利用される。測光装置86は、被写体およびその周
囲の輝度を測定し、測定結果をCPU439に出力す
る。タイマ445は時計回路を内蔵し、現在の時刻に対
応するタイムデータをCPU439に出力する。このタ
イムデータは、上述した画像データとともにメモリカー
ド424に記録される。
86による測定結果に基づいて、CPU439で行われ
る所定の露出演算で決定された絞り値となるように絞り
92を駆動する。シャッター駆動回路454は、CPU
439による露出演算で決定された露光時間となるよう
にシャッター72を駆動する。
れた被写体光L1’を異なる瞳を通して撮像し、撮像さ
れた画像データから位相差を検出する瞳分割による位相
差方式により焦点位置の調節状態を検出する。レンズ駆
動回路430は、焦点検出装置36による検出結果に基
づいて撮影レンズ91を駆動して合焦させる。
の一つの画素の断面構造を示す図である。図3の断面構
造は、受光部140と転送部141とから構成される。
n-型基板142の表面側にp-型領域143が形成さ
れ、このp-型領域143の表面側にn+型領域144が
形成されることにより、受光部140のホトダイオード
が形成される。このホトダイオードで光電変換された信
号電荷がn+型領域144に蓄積される。n+型領域14
4の表面には、暗電流を抑制するために薄いp++領域1
45が形成される。
に隣接して形成されたp+型領域146に接して形成さ
れるn型領域147により埋め込みチャネルが形成され
る。n型領域147の上部には、SiO2で形成された絶縁
層148を介してポリシリコンによる転送電極149が
形成され、蓄積された電荷を転送する時この転送電極1
49に駆動パルスφVが加えられる。転送電極149の
さらに上部には、絶縁層148を介してアルミニウムに
よる遮光膜150が形成される。また、n+型領域14
4に対してp+型領域146と反対側には、チャネルス
トッパ部を構成するp+型領域151が隣接して形成さ
れる。p-型領域143は接地され、電圧制御回路15
2が直流電圧Vsubをn-型基板142およびp-型領域1
43間に印加する。電圧制御回路152は、CCD駆動
回路434から送られる制御信号により、n-型基板1
42およびp-型領域143間に印加する直流電圧Vsub
を変化させる。
部で薄くなるように形成されている。基板の厚さ方向
(図3の上下方向)に構成されたn+型領域144、p-
型領域143およびn-型基板142からなるn+p-n-
構造は、強い光が入射された場合に過剰な電荷をn-型
基板142側に排出するので、縦型オーバフロー・ドレ
ーン(VOD)構造と呼ばれる。このようなVOD構造を
構成するn-型基板142およびp-型領域143間に上
述した直流電圧Vsubを逆バイアスとして印加して、n+
型領域144に蓄積される電荷量を制御する。以後、電
圧Vsubを制御電圧Vsubと呼ぶ。
荷蓄積領域、すなわち、n+型領域144を含めた基板
の厚さ方向のポテンシャル線図である。図4において、
p++領域145およびp-型領域143に挟まれたn+型
領域144に蓄積される最大電荷量(飽和電荷量)は、
p-型領域143のポテンシャルにより変化する。p-型
領域143のポテンシャルが高くなればn+型領域14
4に蓄積される電荷量が増加し、p-型領域143のポ
テンシャルが低くなれば減少する。たとえば、n-型基
板142およびp-型領域143間に印加する制御電圧V
subを10(V)とすれば、図4における実線のポテンシ
ャル波形となり、受光部140(図3)に入射した入射
光が光電変換され、光電変換により生じた電荷がn+型
領域144に蓄積される。また、たとえば、n-型基板
142およびp-型領域143間に印加する制御電圧Vsu
bを30(V)とすれば、図4における一点鎖線のポテン
シャル波形となり、p-型領域143のポテンシャルが
低くなるのでn+型領域144に蓄積された電荷がn-型
基板142側に排出されて、いわゆる電子シャッター動
作が行われる。
Dへの露光時間が1/60秒より長い場合、制御電圧Vs
ubを10(V)にしていてもポテンシャル波形が図4にお
ける破線のように変化する。このような場合には、CC
Dへの露光時間が1/60秒より短い場合に比べてn+
型領域144に蓄積される飽和電荷量が減少する。そこ
で、たとえば、制御電圧Vsubを9(V)にすることによ
り、p-型領域143におけるポテンシャルを高めて図
4における実線のようなポテンシャル波形にすることに
より、CCDへの露光時間が1/60秒より長い場合で
もn+型領域144に蓄積される飽和電荷量が減少しな
いようにする。
が1/60秒より長い場合の撮像時の制御タイミングを
示すタイムチャートである。図5において、CCDのn
-型基板142およびp-型領域143間に印加される制
御電圧Vsubが10(V)に設定され(t71)、露光前にn+型
領域144に蓄積されている電荷をn-型基板142側
に排出するためにパルス状の30(V)の制御電圧Vsubが
印加される(t72)。制御電圧Vsubが10(V)に復帰する
とシャッター72(図3)に対する駆動信号SoがHレベル
となり、CCDに入射される被写体光の光路が開かれる
とともに、制御電圧Vsubが9(V)に設定されて露光が開
始される(t73)。
動信号SoがLレベルになり、シャッター72で光路が閉
じられるとともに、制御電圧Vsubが10(V)に設定され
て露光が終了し(t74)、読出しパルス信号SrpがCCDに
入力される(t75)。読出しパルス信号Srpをトリガとして
電荷読出し信号SrがHレベルになると蓄積電荷の読出し
が開始され、蓄積電荷の読出しが終了して電荷読出し信
号SrがLレベルになると制御電圧Vsubの出力がオフ(0
(V))されて、一連の制御が終了する(t76)。
いて露出演算で算出された露光時間が1/60秒以下の
場合は、図5においてシャッター駆動信号SoのHレベル
時間を短くして、シャッター72の開口時間を短くすれ
ばよい。シャッター72の開口時間が短縮されることに
より撮像素子73への露光時間が短縮される。この場合
の撮像素子73に対する露光時の制御電圧Vsubは10
(V)に設定される。
ラ100の記録モードの動作について説明する。図6
は、半押しスイッチで起動されるプログラムを示すフロ
ーチャートである。CPU439には、操作部材407
の1つである不図示のレリーズ釦に連動した半押し操作
信号と全押し操作信号がそれぞれ入力される。半押し操
作信号が入力されたと判定される(ステップS1のY)と
ステップS2へ進み、測光装置86で被写体の輝度が測
定される。ステップS3において、焦点検出装置36に
よる焦点調節状態の検出が行われ、レンズ駆動回路43
0がレンズ91を駆動して合焦させる。ステップS4で
は、ステップS2の測光結果に基づいて露出演算が行わ
れ、露光時間および絞り値が決定される。一方、ステッ
プS1において半押し操作信号が入力されたと判定され
ない時(ステップS1のN)は、半押し操作信号が入力さ
れるのを待つ。
たと判定される(ステップS5のY)と、クイックリター
ンミラー71(図1)が跳ね上げられ、ステップS6に続
く撮影シーケンスが実行される。一方、全押し操作信号
が入力されないと判定された時(ステップS5のN)は、
ステップS1に戻る。
が撮像素子73に印加する制御電圧Vsubを10(V)に設
定し、ステップS7で撮像素子73内の電荷排出が行わ
れる。ステップS8において、ステップS4で算出され
た露光時間が1/60秒を超えるか否かが判定され、Y
判定された場合はステップS9で制御電圧Vsubを9(V)
にセットしてステップS10へ進み、N判定された場合
はそのままステップS10へ進む。ステップS10でシ
ャッター駆動回路454がシャッター72を駆動して、
ステップS4で露出演算された露出条件で撮像素子73
が露光される。
印加されている制御電圧Vsubが9(V)か否かが判定さ
れ、Y判定された場合はステップS12で制御電圧Vsub
を10(V)にセットしてステップS13へ進み、N判定
された場合はそのままステップS13へ進む。ステップ
S13で撮像素子73から蓄積された電荷信号が読出さ
れ、ステップS14で撮像素子73に印加されている制
御電圧Vsubが0(V)にオフされる。ステップS15で撮
像素子73から読出された画像信号がDSP433で所
定の画像処理を受け、ステップS16において画像処理
後の画像データが所定のフォーマットにより圧縮され、
圧縮された画像データがメモリカード424に記録され
て図6による処理が終了する。
る。撮像素子73のn-型基板142およびp-型領域1
43間に印加する制御電圧Vsubを変えてp-型領域14
3におけるポテンシャルを制御するようにしたので、長
時間露光の場合にn+型領域144に蓄積された電荷が
減少して撮像素子73に蓄積される飽和電荷量が変化す
る場合でも、制御電圧Vsubを変化させて蓄積電荷の減少
を抑え、飽和電荷量を一定に保つことが可能になる。こ
の結果、たとえば、ベイヤー配列でR、G、B色の色フ
ィルタを撮像素子73の表面に形成してカラー画像を撮
像する場合でも、各色に対応した飽和電荷量が露光時間
により減少することがないので、明るい被写体を長時間
露光して撮像した場合でも、正しい色の画像を得ること
ができる。
結果に基づいて露出演算で算出された露光時間が1/6
0秒を超える場合に、撮像素子73に対する露光時の制
御電圧Vsubを一律9(V)に設定するようにしたが、露光
時間に応じて制御電圧Vsubを変化させるようにしてもよ
い。たとえば、露光時間が1/60秒の場合の制御電圧
をVsub=9.9(V)に設定して、露光時間が1/30秒
の場合はVsub=9.8(V)となるように、露光時間が2
倍になるごとに制御電圧Vsubの値を0.1(V)ずつ減少
させる。このようにすれば、撮像素子73に蓄積される
飽和電荷量が露光時間に応じて変化する場合でも、飽和
電荷量を一定に保つように制御電圧Vsubを露光時間に応
じて変化させることができる。
の露光時間が終了するタイミングt74から蓄積電荷の読
出しが終了するタイミングt76まで制御電圧Vsubを10
(V)に設定するようにしたが、図7に示すように、所定
の露光時間が終了するタイミングt74から蓄積電荷の読
出しが終了するタイミングt76までの間に印加する制御
電圧Vsubを、タイミングt73からタイミングt74までの露
光時に印加する制御電圧Vsubと同じ値にしてもよい。さ
らにまた、図7の例では露光時および蓄積電荷の読出し
時の制御電圧Vsubを9(V)としたが、上述したように露
光時間に応じて変化させてもよい。
素子内に蓄積された一画面分の信号電荷をライン順に1
回で読出すフレーム読出しを行ったが、第二の実施の形
態では蓄積された一画面分の信号電荷を2回に分けて読
出すフィールド読出し(インタレース読出し)を行う。す
なわち、撮像素子73上の電荷蓄積領域を奇数ラインと
偶数ラインとに分け、撮像後に撮像素子73内に蓄積さ
れている一画面分の信号電荷について、奇数ラインの部
分を先に読出し、偶数ラインの部分を後から読出す。
り長く、蓄積された信号電荷をフィールド読出しする場
合の制御タイミングを示すタイムチャートである。図8
において、CCDのn-型基板142およびp-型領域1
43(図3)間に印加される制御電圧Vsubが10(V)に設
定され(t101)、露光前にn+型領域144に蓄積されて
いる電荷をn-型基板142側に排出するためにパルス
状の30(V)の制御電圧Vsubが印加される(t102)。制御
電圧Vsubが10(V)に復帰するとシャッター72(図2)
に対する駆動信号SoがHレベルとなり、CCDに入射さ
れる被写体光の光路が開かれるとともに、制御電圧Vsub
が9(V)に設定されて露光が開始される(t103)。
Lレベルになり、シャッター72(図2)で光路が閉じら
れて露光が終了する(t104)。受光部140(図3)から転
送部141(図3)へ蓄積電荷をシフトする間の制御電圧
Vsubが10(V)に設定され、1つ目の電荷読出しパルス
信号SrpがCCDに入力される(t105)。制御電圧Vsubが
9(V)に設定され、1つ目の電荷読出しパルス信号Srp
をトリガとして電荷読出し信号SrがHレベルになると奇
数ラインに蓄積された電荷の読出しが開始される。奇数
ラインの蓄積電荷の読出しが終了して電荷読出し信号Sr
がLレベルになると、制御電圧Vsubが10(V)に設定さ
れる(t106)。制御電圧Vsubが上述したタイミングt106で
切換えられると、2つ目の電荷読出しパルス信号Srpが
CCDに入力される(t107)。この2つ目の電荷読出しパ
ルス信号Srpをトリガとして電荷読出し信号SrがHレベ
ルになると、偶数ラインに蓄積された蓄積電荷の読出し
が開始され、偶数ラインの蓄積電荷の読出しが終了して
電荷読出し信号SrがLレベルになると、制御電圧Vsubの
出力がオフ(0(V))されて、一連の制御が終了する(t
108)。
る。撮像素子73に蓄積された信号電荷を奇数ラインと
偶数ラインとの2回に分けて読出す場合に、先に奇数ラ
インの蓄積電荷を読出す時、n-型基板142およびp-
型領域143間に印加する制御電圧Vsubを変えて、p-
型領域143におけるポテンシャルを制御するようにし
たので、奇数ラインの蓄積電荷を読出しているうちに偶
数ラインに対応するn+型領域144に蓄積された電荷
が減少して飽和電荷量が変化する場合でも、制御電圧Vs
ubを変化させて蓄積電荷の減少を抑えて飽和電荷量を一
定に保つことが可能になる。この結果、蓄積電荷を読み
出す順序に起因して飽和電荷量が減少することがないの
で、明るい被写体を長時間露光して撮像した場合でも、
奇数ラインおよび偶数ラインから読出されたデータ間に
輝度むらが発生することなく、高品質の画像を得ること
ができる。
間を制御することにより撮像素子73への露光時間を制
御するようにしたが、上述した電子シャッター動作によ
り露光時間を制御してもよい。
タイミングを示すタイムチャートである。図9におい
て、CCDのn-型基板142およびp-型領域143間
に印加される制御電圧Vsubが10(V)に設定され(t11
1)、シャッター72(図2)に対する駆動信号SoがHレベ
ルになると、CCDに入射される被写体光の光路が開か
れて露光が開始される(t112)。
ubが印加されると(t113)、光電変換されてn+型領域1
44に蓄積されていた電荷がn-型基板142側に排出
される。制御電圧Vsubが10(V)に復帰すると再び電荷
の蓄積が開始され、電荷読出しパルス信号SrpがCCD
に入力されるまでの電荷蓄積時間が露光時間(t114)とな
る。すなわち、露光中に印加される30(V)の制御電圧
Vsubのタイミングをタイミングt112に対して遅らせると
露光時間が短くなり、30(V)の制御電圧Vsubのタイミ
ングを進ませてタイミングt112に近づけると露光時間が
長くなる。CCDに入力される読出しパルス信号Srpを
トリガとして(t115)、電荷読出し信号SrがHレベルにな
ると蓄積電荷の読出しが開始され、蓄積電荷の読出しが
終了して電荷読出し信号SrがLレベルになると制御電圧
Vsubの出力がオフ(0(V))されて、一連の制御が終了
する(t116)。
CCDについて説明したが、図4のようにポテンシャル
波形を変化できるものであれば、断面構造が異なるもの
であってもよい。また、一眼レフデジタルスチルカメラ
について説明したが、レンズ交換ができないデジタルス
チルカメラ、動画像を取込むビデオカメラにも本発明を
適用できる。
明の実施の形態における各構成要素との対応について説
明すると、n-型基板142が第1導電型の半導体基板
に、p-型領域143が第2導電型の半導体領域に、n+
型領域144が電荷蓄積領域に、9(V)が第1の電圧
に、電圧制御回路152が電圧印加手段に、CCD駆動回
路434が制御手段に、10(V)が第2の電圧に、露光時
間が電荷蓄積時間に、奇数ラインおよび偶数ラインが複
数のフィールドにそれぞれ対応する。
次のような効果を奏する。 (1)請求項1、2の発明では、撮像装置の電荷蓄積領
域に電荷を蓄積する時、および蓄積された電荷を読出す
時に電圧を印加する第1導電型の半導体基板および第2
導電型の半導体領域間に対し、電荷を蓄積する時と電荷
を読出す時ではそれぞれ異なる電圧を印加するようにし
たので、たとえば、電荷を蓄積する時と電荷を読出す時
とで同じ電圧を印加すると、飽和電荷量が減少して十分
な電荷を蓄積できない場合でも、電荷を蓄積する時と電
荷を読出す時とで異なる電圧を印加することにより飽和
電荷量の減少を抑え、電荷が十分に蓄積されるようにな
る。 (2)請求項3、4の発明では、被写体の輝度に基づい
て決定される電荷蓄積時間に応じた第1の電圧を電荷蓄
積時に印加し、第1の電圧と異なる第2の電圧を電荷読
出し時に印加するようにしたので、飽和電荷量が電荷蓄
積時間に応じて減少する場合でも、第1の電圧を第2の
電圧より低くして飽和電荷量の減少を抑えれば十分な電
荷を蓄積させることが可能になる。
型の半導体基板および第2導電型の半導体領域間に第1
の電圧を印加して電荷を蓄積し、蓄積された電荷を複数
のフィールドに分けて読出す場合、先に電荷を読出すフ
ィールドの電荷蓄積領域から蓄積電荷を読出す時、読出
し開始時に第1導電型の半導体基板および第2導電型の
半導体領域間に第1の電圧とは異なる第2の電圧を印加
した後、第1の電圧を印加して蓄積電荷を読出すように
したので、たとえば、複数のフィールドのうち一方のフ
ィールドの蓄積電荷を読出しているうちに、他方のフィ
ールドに蓄積された電荷の飽和電荷量が減少する場合で
も、第1の電圧を第2の電圧より低くして飽和電荷量の
減少を抑えれば十分な電荷を蓄積させることができる。 (4)請求項7、8、9の発明では、請求項3、4、5
の発明をそれぞれ電子カメラに適用するようにしたの
で、請求項3、4および5の発明と同様の効果が得られ
る。 (5)請求項10の発明では、撮像装置の電荷蓄積領域
に電荷を蓄積する蓄積時間により第1導電型の半導体基
板および第2導電型の半導体領域間に印加する電圧を変
えるようにしたので、たとえば、電荷蓄積時間が長くな
ると飽和電荷量が減少して十分な電荷を蓄積できない場
合でも、印加する電圧を低く変えることにより飽和電荷
量の減少を抑え、電荷が十分に蓄積されるようになる。
ルカメラの構成を示す図である。
示すブロック図である。
面構造を示す図である。
の基板の厚さ方向のポテンシャル線図である。
の撮像時の制御タイミングを示すタイムチャートであ
る。
ーチャートである。
積された信号電荷をフィールド読出しする場合の制御タ
イミングを示すタイムチャートである。
ングを示すタイムチャートである。
体、71…クイックリターンミラー、 72…シャッ
ター、73…撮像素子、 86…測光
装置、90…交換レンズ、 91…撮影
レンズ、92…絞り、 140…受
光部、141…転送部、 142…n
-型基板、143…p-型領域、 144
…n+型領域(電荷蓄積領域)、145…p++領域、
146…p+型領域、147…n型領域、
148…絶縁層、149…転送電極、
150…遮光膜、151…p+型領域、
152…電圧制御回路、407…操作
部材、 424…メモリカード、433
…DSP、 434…CCD駆動回路
435…フレームメモリ、 436…バッファ
メモリ、439…CPU
Claims (10)
- 【請求項1】第1導電型の半導体基板の表面側に形成さ
れた第2導電型の半導体領域と、前記第2導電型の半導
体領域の表面側に形成された第1導電型の電荷蓄積領域
と、この電荷蓄積領域に電荷を蓄積する時、および前記
電荷蓄積領域に蓄積された電荷を読出す時に前記第1導
電型の半導体基板および前記第2導電型の半導体領域間
に電圧を印加する電圧印加手段とを備えた撮像装置にお
いて、 前記電荷を蓄積する時と前記蓄積された電荷を読出す時
では、それぞれ異なる電圧を前記第1導電型の半導体基
板および前記第2導電型の半導体領域間に印加するよう
に前記電圧印加手段を制御する制御手段を備えることを
特徴とする撮像装置。 - 【請求項2】請求項1に記載の撮像装置において、 前記制御手段は、前記電荷を蓄積する時に印加する電圧
を前記蓄積された電荷を読出す時に印加する電圧より低
くするように前記電圧印加手段を制御することを特徴と
する撮像装置。 - 【請求項3】第1導電型の半導体基板の表面側に形成さ
れた第2導電型の半導体領域と、前記第2導電型の半導
体領域の表面側に形成された第1導電型の電荷蓄積領域
と、この電荷蓄積領域に電荷を蓄積する時、および前記
電荷蓄積領域に蓄積された電荷を読出す時に前記第1導
電型の半導体基板および前記第2導電型の半導体領域間
に電圧を印加する電圧印加手段とを備えた撮像装置にお
いて、 前記電荷を蓄積する時には、撮像される被写体の輝度に
基づいて予め決定された電荷蓄積時間に応じた第1の電
圧を、前記蓄積された電荷を読出す時には、前記第1の
電圧とは異なる第2の電圧を前記第1導電型の半導体基
板および前記第2導電型の半導体領域間へそれぞれ印加
するように前記電圧印加手段を制御する制御手段を備え
ることを特徴とする撮像装置。 - 【請求項4】請求項3に記載の撮像装置において、 前記制御手段は、前記決定された電荷蓄積時間が所定時
間より長い時、前記第1の電圧を前記第2の電圧より低
くするように前記電圧印加手段を制御することを特徴と
する撮像装置。 - 【請求項5】第1導電型の半導体基板の表面側に形成さ
れた第2導電型の半導体領域と、前記第2導電型の半導
体領域の表面側に形成された第1導電型の電荷蓄積領域
と、この電荷蓄積領域に電荷を蓄積する時、および前記
電荷蓄積領域に蓄積された電荷を読出す時に前記第1導
電型の半導体基板および前記第2導電型の半導体領域間
に電圧を印加する電圧印加手段とを備えた撮像装置にお
いて、 前記電荷を蓄積する時には、撮像される被写体の輝度に
基づいて予め決定された電荷蓄積時間に応じた第1の電
圧を前記第1導電型の半導体基板および前記第2導電型
の半導体領域間へ印加し、 前記蓄積された電荷を複数のフィールドに分けて読出す
場合、前記複数のフィールドのうち先に電荷を読出すフ
ィールドの電荷蓄積領域に蓄積された電荷を読出す時、
読出し開始時に前記第1導電型の半導体基板および前記
第2導電型の半導体領域間に前記第1の電圧とは異なる
第2の電圧を印加した後、前記第1の電圧を印加し、他
のフィールドの電荷蓄積領域に蓄積された電荷を読出す
時、前記第1導電型の半導体基板および前記第2導電型
の半導体領域間には前記第2の電圧を印加するように前
記電圧印加手段を制御する制御手段を備えることを特徴
とする撮像装置。 - 【請求項6】請求項5に記載の撮像装置において、 前記制御手段は、前記決定された電荷蓄積時間が所定時
間より長い時、前記第1の電圧を前記第2の電圧より低
くするように前記電圧印加手段を制御することを特徴と
する撮像装置。 - 【請求項7】第1導電型の半導体基板の表面側に形成さ
れた第2導電型の半導体領域と、前記第2導電型の半導
体領域の表面側に形成された第1導電型の電荷蓄積領域
と、この電荷蓄積領域に電荷を蓄積する時、および前記
電荷蓄積領域に蓄積された電荷を読出す時に前記第1導
電型の半導体基板および前記第2導電型の半導体領域間
に電圧を印加する電圧印加手段とを備えた撮像装置を用
いて被写体像を撮像する電子カメラにおいて、 前記電荷を蓄積する時には、撮像される被写体の輝度に
基づいて予め決定された電荷蓄積時間に応じた第1の電
圧を、前記蓄積された電荷を読出す時には、前記第1の
電圧とは異なる第2の電圧を前記第1導電型の半導体基
板および前記第2導電型の半導体領域間へそれぞれ印加
するように前記電圧印加手段を制御する制御手段を備え
ることを特徴とする電子カメラ。 - 【請求項8】請求項7に記載の電子カメラにおいて、 前記制御手段は、前記決定された電荷蓄積時間が所定時
間より長い時、前記第1の電圧を前記第2の電圧より低
くするように前記電圧印加手段を制御することを特徴と
する電子カメラ。 - 【請求項9】第1導電型の半導体基板の表面側に形成さ
れた第2導電型の半導体領域と、前記第2導電型の半導
体領域の表面側に形成された第1導電型の電荷蓄積領域
と、この電荷蓄積領域に電荷を蓄積する時、および前記
電荷蓄積領域に蓄積された電荷を読出す時に前記第1導
電型の半導体基板および前記第2導電型の半導体領域間
に電圧を印加する電圧印加手段とを備えた撮像装置を用
いて被写体像を撮像する電子カメラにおいて、 前記撮像装置に対する露光光路を開閉制御するシャッタ
ー装置と、 (a)前記シャッター装置を開いて前記電荷蓄積領域へ電
荷を蓄積する時、撮像される被写体の輝度に基づいて予
め決定された電荷蓄積時間に応じた第1の電圧を前記第
1導電型の半導体基板および前記第2導電型の半導体領
域間へ印加し、 (b)前記シャッター装置を閉じて前記電荷蓄積領域に蓄
積された電荷を複数のフィールドに分けて読出す場合、
前記複数のフィールドのうち先に電荷を読出すフィール
ドの電荷蓄積領域に蓄積された電荷を読出す時、読出し
開始時に前記第1導電型の半導体基板および前記第2導
電型の半導体領域間に前記第1の電圧とは異なる第2の
電圧を印加した後、前記第1の電圧を印加し、他のフィ
ールドの電荷蓄積領域に蓄積された電荷を読出す時、前
記第1導電型の半導体基板および前記第2導電型の半導
体領域間には前記第2の電圧を印加するように前記電圧
印加手段を制御する制御手段とを備えることを特徴とす
る電子カメラ。 - 【請求項10】第1導電型の半導体基板の表面側に形成
された第2導電型の半導体領域と、前記第2導電型の半
導体領域の表面側に形成された第1導電型の電荷蓄積領
域と、この電荷蓄積領域に電荷を蓄積する時、および前
記電荷蓄積領域に蓄積された電荷を読出す時に前記第1
導電型の半導体基板および前記第2導電型の半導体領域
間に電圧を印加する電圧印加手段とを備えた撮像装置に
おいて、 前記電荷を蓄積する時間により前記電荷蓄積時および前
記電荷読出し時に印加する電圧を変えるように前記電圧
印加手段を制御する制御手段を備えることを特徴とする
撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23071099A JP4590659B2 (ja) | 1999-08-17 | 1999-08-17 | 撮像装置およびこの撮像装置を備えた電子カメラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23071099A JP4590659B2 (ja) | 1999-08-17 | 1999-08-17 | 撮像装置およびこの撮像装置を備えた電子カメラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001057417A true JP2001057417A (ja) | 2001-02-27 |
JP4590659B2 JP4590659B2 (ja) | 2010-12-01 |
Family
ID=16912104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23071099A Expired - Lifetime JP4590659B2 (ja) | 1999-08-17 | 1999-08-17 | 撮像装置およびこの撮像装置を備えた電子カメラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4590659B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005353943A (ja) * | 2004-06-14 | 2005-12-22 | Sony Corp | 撮像素子およびカメラ |
CN100440023C (zh) * | 2004-08-05 | 2008-12-03 | 佳能株式会社 | 摄影装置及其控制方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04262678A (ja) * | 1991-02-15 | 1992-09-18 | Nec Ic Microcomput Syst Ltd | 固体撮像装置 |
JPH09107506A (ja) * | 1995-10-11 | 1997-04-22 | Canon Inc | 撮像装置 |
JPH09139486A (ja) * | 1995-11-16 | 1997-05-27 | Sony Corp | 固体撮像素子及び固体撮像素子の駆動方法 |
JPH10150183A (ja) * | 1996-09-20 | 1998-06-02 | Sony Corp | 固体撮像装置およびその駆動方法並びにカメラ |
JPH10271395A (ja) * | 1997-03-24 | 1998-10-09 | Sony Corp | 固体撮像装置およびその駆動方法 |
JP2000059695A (ja) * | 1998-06-03 | 2000-02-25 | Nec Corp | 固体撮像装置およびその駆動方法 |
JP2000092395A (ja) * | 1998-09-11 | 2000-03-31 | Nec Corp | 固体撮像装置およびその駆動方法 |
JP2000101929A (ja) * | 1998-09-18 | 2000-04-07 | Fuji Film Microdevices Co Ltd | 固体撮像素子の制御方法 |
-
1999
- 1999-08-17 JP JP23071099A patent/JP4590659B2/ja not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04262678A (ja) * | 1991-02-15 | 1992-09-18 | Nec Ic Microcomput Syst Ltd | 固体撮像装置 |
JPH09107506A (ja) * | 1995-10-11 | 1997-04-22 | Canon Inc | 撮像装置 |
JPH09139486A (ja) * | 1995-11-16 | 1997-05-27 | Sony Corp | 固体撮像素子及び固体撮像素子の駆動方法 |
JPH10150183A (ja) * | 1996-09-20 | 1998-06-02 | Sony Corp | 固体撮像装置およびその駆動方法並びにカメラ |
JPH10271395A (ja) * | 1997-03-24 | 1998-10-09 | Sony Corp | 固体撮像装置およびその駆動方法 |
JP2000059695A (ja) * | 1998-06-03 | 2000-02-25 | Nec Corp | 固体撮像装置およびその駆動方法 |
JP2000092395A (ja) * | 1998-09-11 | 2000-03-31 | Nec Corp | 固体撮像装置およびその駆動方法 |
JP2000101929A (ja) * | 1998-09-18 | 2000-04-07 | Fuji Film Microdevices Co Ltd | 固体撮像素子の制御方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005353943A (ja) * | 2004-06-14 | 2005-12-22 | Sony Corp | 撮像素子およびカメラ |
CN100440023C (zh) * | 2004-08-05 | 2008-12-03 | 佳能株式会社 | 摄影装置及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4590659B2 (ja) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3988215B2 (ja) | 撮像装置 | |
JPH07114472B2 (ja) | 固体撮像素子の駆動方法 | |
US7738029B2 (en) | Image-taking apparatus that shoots a still image when a release button is pressed | |
US7041950B2 (en) | Image sensing element for sensing an image formed by an image sensing lens | |
JPH0435282A (ja) | 撮像素子駆動装置 | |
JP2003087658A (ja) | 固体撮像装置およびその駆動方法 | |
JP3757906B2 (ja) | 電子カメラ | |
JPH0943507A (ja) | 電子スチルカメラおよびそのフォーカス制御方法 | |
JPH07114470B2 (ja) | 固体撮像装置 | |
JP2004007133A (ja) | 撮像装置 | |
JP4590659B2 (ja) | 撮像装置およびこの撮像装置を備えた電子カメラ | |
JP3907343B2 (ja) | 撮像装置 | |
JP4086337B2 (ja) | 撮像装置 | |
JPH11234573A (ja) | 電子カメラの撮像方法 | |
JP4050063B2 (ja) | 撮像装置 | |
JPH11205690A (ja) | デジタルスチルカメラ | |
JP2005354710A (ja) | 撮像装置 | |
JP4337888B2 (ja) | 撮像装置 | |
JPH0698227A (ja) | システムクロック可変形ディジタル電子スチルカメラ | |
JPS6126376A (ja) | 電子的撮像装置 | |
JPS6052173A (ja) | 電子スチルカメラ | |
JPH0378034B2 (ja) | ||
JP4642580B2 (ja) | 撮像装置 | |
JP4042529B2 (ja) | デジタルカメラ | |
JP2004048242A (ja) | 電子カメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4590659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |