JP2001044423A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001044423A JP2001044423A JP11214597A JP21459799A JP2001044423A JP 2001044423 A JP2001044423 A JP 2001044423A JP 11214597 A JP11214597 A JP 11214597A JP 21459799 A JP21459799 A JP 21459799A JP 2001044423 A JP2001044423 A JP 2001044423A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- gate electrode
- barrier layer
- contact
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 コンタクトのアスペクト比が大きくなって
も、コンタクトホールに金属膜を埋め込む工程が困難に
なる事態を回避する。 【解決手段】 シリコン基板１００の上に堆積された絶
縁膜１０７にゲート電極形成用の凹状溝１０８を形成し
た後、シリコン窒化酸化膜１０９及び第１の高融点金属
膜１１０を形成する。コンタクトホール１１２を形成し
た後、第２の高融点金属膜１１３及び金属膜１１４を堆
積する。金属膜１１４、第２の高融点金属膜１１３及び
第１の高融点金属膜１１０における絶縁膜１０２の上に
露出している部分を除去して、金属膜１１４からなるゲ
ート電極１１４Ａ及びコンタクト１１４Ｂ、第２の高融
点金属膜１１３からなる内側バリア層１１３Ａ及びコン
タクト用バリア層１１３Ｂ、並びに第１の高融点金属膜
１１０からなる外側バリア層１１０Ａを形成する。内側
バリア層１１３Ａ及び外側バリア層１１０Ａによってゲ
ート電極用バリア層が構成されている。
も、コンタクトホールに金属膜を埋め込む工程が困難に
なる事態を回避する。 【解決手段】 シリコン基板１００の上に堆積された絶
縁膜１０７にゲート電極形成用の凹状溝１０８を形成し
た後、シリコン窒化酸化膜１０９及び第１の高融点金属
膜１１０を形成する。コンタクトホール１１２を形成し
た後、第２の高融点金属膜１１３及び金属膜１１４を堆
積する。金属膜１１４、第２の高融点金属膜１１３及び
第１の高融点金属膜１１０における絶縁膜１０２の上に
露出している部分を除去して、金属膜１１４からなるゲ
ート電極１１４Ａ及びコンタクト１１４Ｂ、第２の高融
点金属膜１１３からなる内側バリア層１１３Ａ及びコン
タクト用バリア層１１３Ｂ、並びに第１の高融点金属膜
１１０からなる外側バリア層１１０Ａを形成する。内側
バリア層１１３Ａ及び外側バリア層１１０Ａによってゲ
ート電極用バリア層が構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】近年の半導体装置における高集積化及び
高速化に対する技術進展に伴い、ＭＯＳＦＥＴの微細化
が進められている。また、一方では、ＤＲＡＭと、ロジ
ック回路又は高周波回路とが１つのチップに混載された
システムＬＳＩの開発による高集積化が進められてい
る。
高速化に対する技術進展に伴い、ＭＯＳＦＥＴの微細化
が進められている。また、一方では、ＤＲＡＭと、ロジ
ック回路又は高周波回路とが１つのチップに混載された
システムＬＳＩの開発による高集積化が進められてい
る。
【０００３】ところで、ＭＯＳＦＥＴを高周波用デバイ
スに適用するに際しては、ゲート電極の低抵抗化が必要
になり、この要求に応えるためには、ゲート電極として
は、タングステン等のように低抵抗の高融点金属又はア
ルミニウム等のように低融点であるが抵抗は極めて低い
金属を用いることが望まれる。ゲート電極に金属材料を
用いることは、ゲート電極を多結晶シリコン膜により形
成する場合にゲート電極の微細化に伴って顕在化しつつ
ある、ゲート電極の空乏化に起因するＭＯＳＦＥＴの駆
動力の低下を抑制するためにも極めて有効である。
スに適用するに際しては、ゲート電極の低抵抗化が必要
になり、この要求に応えるためには、ゲート電極として
は、タングステン等のように低抵抗の高融点金属又はア
ルミニウム等のように低融点であるが抵抗は極めて低い
金属を用いることが望まれる。ゲート電極に金属材料を
用いることは、ゲート電極を多結晶シリコン膜により形
成する場合にゲート電極の微細化に伴って顕在化しつつ
ある、ゲート電極の空乏化に起因するＭＯＳＦＥＴの駆
動力の低下を抑制するためにも極めて有効である。
【０００４】そこで、近年、低融点で且つ低抵抗の金属
材料からなるＴ字型のゲート電極を有するＭＯＳＦＥＴ
が報告されている（A.Chatterjee,R.A.Chapman,G.Dixi
t,J.Kuehne,S.Hattangady,H.Yang,G.A.Brown,R.Aggarwa
l,U.Erdogan,Q.He,M.Hanratty,D.Rogers,S.Murtaza,S.
J.Fang,R.Kraft,A.L.P.Rotondaro,J.C.Hu,M.Terry,W.Le
e,C.Fernando,A.Konecni,G.Wells,D.Frystak,C.Bowen,
M.Rodder,and I.-C.Chen,Sub-100nm Gate Length Metal
Gate NMOS Transistors Fabricated by a Replacement
Gate Process：Technology Digest of IEEE Electron
Devices and Meeting, pp.459-462 1997）。
材料からなるＴ字型のゲート電極を有するＭＯＳＦＥＴ
が報告されている（A.Chatterjee,R.A.Chapman,G.Dixi
t,J.Kuehne,S.Hattangady,H.Yang,G.A.Brown,R.Aggarwa
l,U.Erdogan,Q.He,M.Hanratty,D.Rogers,S.Murtaza,S.
J.Fang,R.Kraft,A.L.P.Rotondaro,J.C.Hu,M.Terry,W.Le
e,C.Fernando,A.Konecni,G.Wells,D.Frystak,C.Bowen,
M.Rodder,and I.-C.Chen,Sub-100nm Gate Length Metal
Gate NMOS Transistors Fabricated by a Replacement
Gate Process：Technology Digest of IEEE Electron
Devices and Meeting, pp.459-462 1997）。
【０００５】以下、前記の文献に示されている、Ｔ字型
のゲート電極を有するＭＯＳＦＥＴの製造方法につい
て、図１１（ａ）〜（ｅ）を参照しながら説明する。
のゲート電極を有するＭＯＳＦＥＴの製造方法につい
て、図１１（ａ）〜（ｅ）を参照しながら説明する。
【０００６】まず、図１１（ａ）に示すように、シリコ
ン基板１０に素子分離領域１１を形成した後、シリコン
基板１０の上に、シリコン酸化膜からなるダミーゲート
絶縁膜１２、多結晶シリコンからなるダミーゲート電極
１３及びシリコン酸化膜からなるサイドウォール１４を
順次形成する。その後、ソース領域又はドレイン領域と
なる不純物拡散層１５を周知の方法により形成してＭＯ
ＳＦＥＴを得た後、シリコン基板１０の上に全面に亘っ
てシリコン酸化膜からなる第１の絶縁膜１６を堆積す
る。
ン基板１０に素子分離領域１１を形成した後、シリコン
基板１０の上に、シリコン酸化膜からなるダミーゲート
絶縁膜１２、多結晶シリコンからなるダミーゲート電極
１３及びシリコン酸化膜からなるサイドウォール１４を
順次形成する。その後、ソース領域又はドレイン領域と
なる不純物拡散層１５を周知の方法により形成してＭＯ
ＳＦＥＴを得た後、シリコン基板１０の上に全面に亘っ
てシリコン酸化膜からなる第１の絶縁膜１６を堆積す
る。
【０００７】次に、第１の絶縁膜１６に対して化学的機
械研磨（ＣＭＰ）を行なって、図１１（ｂ）に示すよう
に、ダミーゲート電極１３の上面を露出させると共に第
１の絶縁膜１６を平坦化した後、図１１（ｃ）に示すよ
うに、ウェットエッチングによりダミーゲート電極１３
及びダミーゲート絶縁膜１２を除去して、ゲート電極形
成用の凹状溝１７を形成する。
械研磨（ＣＭＰ）を行なって、図１１（ｂ）に示すよう
に、ダミーゲート電極１３の上面を露出させると共に第
１の絶縁膜１６を平坦化した後、図１１（ｃ）に示すよ
うに、ウェットエッチングによりダミーゲート電極１３
及びダミーゲート絶縁膜１２を除去して、ゲート電極形
成用の凹状溝１７を形成する。
【０００８】次に、図１１（ｄ）に示すように、第１の
絶縁膜１６の上に全面に亘って、ゲート絶縁膜となるシ
リコン窒化酸化膜１８、密着層となるチタン膜１９、及
びゲート電極となるタングステン膜２０を順次堆積した
後、タングステン膜２０の上におけるゲート電極形成領
域にレジストパターン（図示は省略している。）を形成
した後、該レジストパターンをマスクとしてシリコン窒
化酸化膜１８、チタン膜１９及びタングステン膜２０に
対してドライエッチングを行なって、ゲート絶縁膜１８
Ａ、密着層１９Ａ及びＴ字型のゲート電極２０Ａをそれ
ぞれ形成する。
絶縁膜１６の上に全面に亘って、ゲート絶縁膜となるシ
リコン窒化酸化膜１８、密着層となるチタン膜１９、及
びゲート電極となるタングステン膜２０を順次堆積した
後、タングステン膜２０の上におけるゲート電極形成領
域にレジストパターン（図示は省略している。）を形成
した後、該レジストパターンをマスクとしてシリコン窒
化酸化膜１８、チタン膜１９及びタングステン膜２０に
対してドライエッチングを行なって、ゲート絶縁膜１８
Ａ、密着層１９Ａ及びＴ字型のゲート電極２０Ａをそれ
ぞれ形成する。
【０００９】Ｔ字型のゲート電極は、通常のゲート電極
に比べて断面積が大きいので、ゲート電極の低抵抗化を
図ることができる。尚、ゲート電極２０Ａをタングステ
ン膜２０により形成する場合には、図示は省略している
が、密着層１９Ａとゲート電極２０Ａとの間に、窒化チ
タン膜からなるバリア層を設けることが好ましい。
に比べて断面積が大きいので、ゲート電極の低抵抗化を
図ることができる。尚、ゲート電極２０Ａをタングステ
ン膜２０により形成する場合には、図示は省略している
が、密着層１９Ａとゲート電極２０Ａとの間に、窒化チ
タン膜からなるバリア層を設けることが好ましい。
【００１０】ところで、半導体集積回路の高速化を実現
するために、金属配線の微細化と共に配線遅延の低減が
ますます重要になってきている。特に、互いに並んで延
びる２本の金属配線同士の間の絶縁膜に生じる寄生容量
に起因する配線遅延の低減は重要である。寄生容量に起
因する配線遅延を低減するためには、タングステン等の
高融点金属からなり配線長の短いローカル配線が有効で
ある。すなわち、タングステンはアルミニウムに比べて
抵抗値は高いが膜厚の小さい金属配線を形成することが
できるため、金属配線間の絶縁膜に生じる寄生容量を低
減できるので、タングステンからなるローカル配線は配
線遅延の低減に有効である。また、ローカル配線を用い
ると、ＳＲＡＭのセルの高集積化を実現することが可能
になる。
するために、金属配線の微細化と共に配線遅延の低減が
ますます重要になってきている。特に、互いに並んで延
びる２本の金属配線同士の間の絶縁膜に生じる寄生容量
に起因する配線遅延の低減は重要である。寄生容量に起
因する配線遅延を低減するためには、タングステン等の
高融点金属からなり配線長の短いローカル配線が有効で
ある。すなわち、タングステンはアルミニウムに比べて
抵抗値は高いが膜厚の小さい金属配線を形成することが
できるため、金属配線間の絶縁膜に生じる寄生容量を低
減できるので、タングステンからなるローカル配線は配
線遅延の低減に有効である。また、ローカル配線を用い
ると、ＳＲＡＭのセルの高集積化を実現することが可能
になる。
【００１１】
【発明が解決しようとする課題】前述のＴ字型のゲート
電極を有するＭＯＳＦＥＴの製造方法によると、ゲート
電極をＴ字型にすることにより低抵抗化を図ることはで
きるが、ローカル配線となる金属配線を設けるために
は、ゲート電極を形成した後に、絶縁膜の上に金属配線
を形成しなければならないので、工程数の増加を招くと
いう問題がある。
電極を有するＭＯＳＦＥＴの製造方法によると、ゲート
電極をＴ字型にすることにより低抵抗化を図ることはで
きるが、ローカル配線となる金属配線を設けるために
は、ゲート電極を形成した後に、絶縁膜の上に金属配線
を形成しなければならないので、工程数の増加を招くと
いう問題がある。
【００１２】ところで、半導体集積回路の微細化及び配
線の多層化に伴って、コンタクトホールのアスペクト比
（コンタクトホールの深さ／コンタクトホールの径）が
大きくなってくるので、コンタクトホールに導電材料を
埋め込む工程が困難になるという問題がある。
線の多層化に伴って、コンタクトホールのアスペクト比
（コンタクトホールの深さ／コンタクトホールの径）が
大きくなってくるので、コンタクトホールに導電材料を
埋め込む工程が困難になるという問題がある。
【００１３】そこで、図１２に示すように、ゲート絶縁
膜１８Ｂを形成した後であって、密着層となるチタン膜
及びゲート電極となるタングステン膜を堆積する前にコ
ンタクトホール２１を形成しておき、チタン膜及びタン
グステン膜を、ゲート電極形成用の凹状溝１７（図１１
（ｃ）を参照）及びコンタクトホール２１に充填される
ように堆積した後、チタン膜及びタングステン膜におけ
る第１の絶縁膜１６の上に露出している部分をＣＭＰに
より除去することによって、チタン膜からなる密着層１
９Ｂ、タングステン膜からなるゲート電極２０Ｂ及びコ
ンタクトの下部２０Ｃを形成する方法を考慮した。
膜１８Ｂを形成した後であって、密着層となるチタン膜
及びゲート電極となるタングステン膜を堆積する前にコ
ンタクトホール２１を形成しておき、チタン膜及びタン
グステン膜を、ゲート電極形成用の凹状溝１７（図１１
（ｃ）を参照）及びコンタクトホール２１に充填される
ように堆積した後、チタン膜及びタングステン膜におけ
る第１の絶縁膜１６の上に露出している部分をＣＭＰに
より除去することによって、チタン膜からなる密着層１
９Ｂ、タングステン膜からなるゲート電極２０Ｂ及びコ
ンタクトの下部２０Ｃを形成する方法を考慮した。
【００１４】この方法によると、第１の絶縁膜１６の上
に第２の絶縁膜を堆積した後、該第２の絶縁膜にコンタ
クトホールを形成し、その後、該コンタクトホールに金
属膜を埋め込んで、コンタクトの上部を形成することが
できるので、コンタクトホールのアスペクト比を低減す
ることができる。すなわち、第１の絶縁膜１６に埋め込
まれたコンタクトの下部２０Ｃと、第２の絶縁膜に埋め
込まれたコンタクトの上部とからなるアスペクト比の高
いコンタクトが得られるにもかかわらず、金属膜を埋め
込むためのコンタクトホールの深さは第１の絶縁膜及び
第２の絶縁膜の各膜厚になるからである。
に第２の絶縁膜を堆積した後、該第２の絶縁膜にコンタ
クトホールを形成し、その後、該コンタクトホールに金
属膜を埋め込んで、コンタクトの上部を形成することが
できるので、コンタクトホールのアスペクト比を低減す
ることができる。すなわち、第１の絶縁膜１６に埋め込
まれたコンタクトの下部２０Ｃと、第２の絶縁膜に埋め
込まれたコンタクトの上部とからなるアスペクト比の高
いコンタクトが得られるにもかかわらず、金属膜を埋め
込むためのコンタクトホールの深さは第１の絶縁膜及び
第２の絶縁膜の各膜厚になるからである。
【００１５】ところが、図１２に示した半導体装置によ
ると、ゲート絶縁膜１８Ｂが、密着層１９Ｂを構成する
チタンによって還元されてしまい、ゲート絶縁膜として
の機能つまり絶縁性が損なわれてしまうという問題があ
る。この点に関しては、密着層１９Ｂとゲート電極２０
Ｂとの間に、窒化チタン膜からなるバリア層を設ける場
合にも同様である。
ると、ゲート絶縁膜１８Ｂが、密着層１９Ｂを構成する
チタンによって還元されてしまい、ゲート絶縁膜として
の機能つまり絶縁性が損なわれてしまうという問題があ
る。この点に関しては、密着層１９Ｂとゲート電極２０
Ｂとの間に、窒化チタン膜からなるバリア層を設ける場
合にも同様である。
【００１６】前記に鑑み、本発明は、コンタクトのアス
ペクト比が大きくなっても、コンタクトホールに金属膜
を埋め込む工程が困難になる事態を回避することを第１
の目的とし、工程数の増加を招くことなくローカル配線
となる金属配線を形成できるようにすることを第２の目
的とし、ゲート絶縁膜がゲート電極用バリア層によって
還元される事態を防止することを第３の目的とする。
ペクト比が大きくなっても、コンタクトホールに金属膜
を埋め込む工程が困難になる事態を回避することを第１
の目的とし、工程数の増加を招くことなくローカル配線
となる金属配線を形成できるようにすることを第２の目
的とし、ゲート絶縁膜がゲート電極用バリア層によって
還元される事態を防止することを第３の目的とする。
【００１７】
【課題を解決するための手段】本発明に係る第１の半導
体装置は、半導体基板上の絶縁膜に形成された凹状溝
に、半導体基板との間にゲート絶縁膜を介在させて埋め
込まれた金属膜からなるゲート電極と、絶縁膜に形成さ
れたコンタクトホールに、ゲート電極と同一工程におい
て、半導体基板に形成されている不純物層と接するよう
に埋め込まれたコンタクトと、絶縁膜及びゲート絶縁膜
とゲート電極との間に設けられており、凹状溝の壁面及
びゲート絶縁膜と接するように形成された第１の高融点
金属膜からなる外側バリア層と、ゲート電極の側面及び
下面と接するように形成された第２の高融点金属膜から
なる内側バリア層とから構成されるゲート電極用バリア
層と、コンタクトホールの壁面及び底面とコンタクトと
の間に設けられており、内側バリア層と同一工程におい
て形成されたコンタクト用バリア層とを備えている。
体装置は、半導体基板上の絶縁膜に形成された凹状溝
に、半導体基板との間にゲート絶縁膜を介在させて埋め
込まれた金属膜からなるゲート電極と、絶縁膜に形成さ
れたコンタクトホールに、ゲート電極と同一工程におい
て、半導体基板に形成されている不純物層と接するよう
に埋め込まれたコンタクトと、絶縁膜及びゲート絶縁膜
とゲート電極との間に設けられており、凹状溝の壁面及
びゲート絶縁膜と接するように形成された第１の高融点
金属膜からなる外側バリア層と、ゲート電極の側面及び
下面と接するように形成された第２の高融点金属膜から
なる内側バリア層とから構成されるゲート電極用バリア
層と、コンタクトホールの壁面及び底面とコンタクトと
の間に設けられており、内側バリア層と同一工程におい
て形成されたコンタクト用バリア層とを備えている。
【００１８】第１の半導体装置によると、ゲート電極と
同一工程において、絶縁膜に形成されているコンタクト
ホールに埋め込まれたコンタクトを備えているため、絶
縁膜の上に上層の絶縁膜を堆積すると共に、該上層の絶
縁膜にコンタクトと連通するコンタクトホールの上部を
形成し、該コンタクトホールの上部に金属膜を埋め込む
ようにすると、半導体装置の微細化が進み、コンタクト
のアスペクト比が大きくなっても、コンタクトホールに
金属膜を埋め込む工程が困難になる事態を回避すること
ができる。
同一工程において、絶縁膜に形成されているコンタクト
ホールに埋め込まれたコンタクトを備えているため、絶
縁膜の上に上層の絶縁膜を堆積すると共に、該上層の絶
縁膜にコンタクトと連通するコンタクトホールの上部を
形成し、該コンタクトホールの上部に金属膜を埋め込む
ようにすると、半導体装置の微細化が進み、コンタクト
のアスペクト比が大きくなっても、コンタクトホールに
金属膜を埋め込む工程が困難になる事態を回避すること
ができる。
【００１９】また、第１の高融点金属膜は、ゲート電極
とゲート絶縁膜との間に介在する一方、コンタクトと不
純物層との間には介在していないので、第１の高融点金
属膜を構成する高融点金属としては、ＭＯＳＦＥＴのし
きい値電圧を制御するのに適した材料を選択することが
できる。また、第２の高融点金属膜は、ゲート電極及び
コンタクトと接している一方、ゲート絶縁膜とは接して
いないので、第２の高融点金属膜を構成する高融点金属
としては、ゲート電極及びコンタクトを構成する金属が
熱処理工程において拡散する事態を阻止するのに適した
材料を選択することができる。従って、ゲート電極を構
成する金属としては、拡散し易いが低抵抗である材料を
用いることができるので、低抵抗なゲート電極を備えて
いると共に所望のしきい値電圧を有するＭＯＳＦＥＴを
実現することができる。
とゲート絶縁膜との間に介在する一方、コンタクトと不
純物層との間には介在していないので、第１の高融点金
属膜を構成する高融点金属としては、ＭＯＳＦＥＴのし
きい値電圧を制御するのに適した材料を選択することが
できる。また、第２の高融点金属膜は、ゲート電極及び
コンタクトと接している一方、ゲート絶縁膜とは接して
いないので、第２の高融点金属膜を構成する高融点金属
としては、ゲート電極及びコンタクトを構成する金属が
熱処理工程において拡散する事態を阻止するのに適した
材料を選択することができる。従って、ゲート電極を構
成する金属としては、拡散し易いが低抵抗である材料を
用いることができるので、低抵抗なゲート電極を備えて
いると共に所望のしきい値電圧を有するＭＯＳＦＥＴを
実現することができる。
【００２０】さらに、ゲート電極と外側バリア層との間
に内側バリア層が介在しているため、内側バリア層がゲ
ート絶縁膜を還元させるおそれがないので、内側バリア
層としては、密着性に優れるがゲート絶縁膜を還元させ
るおそれのあるチタン膜を用いることができる。
に内側バリア層が介在しているため、内側バリア層がゲ
ート絶縁膜を還元させるおそれがないので、内側バリア
層としては、密着性に優れるがゲート絶縁膜を還元させ
るおそれのあるチタン膜を用いることができる。
【００２１】本発明に係る第２の半導体装置は、半導体
基板上の絶縁膜に形成された凹状溝に、半導体基板との
間にゲート絶縁膜を介在させて埋め込まれた金属膜から
なるゲート電極下部と、ゲート電極下部と同一工程にお
いて絶縁膜の上に堆積され、ゲート電極下部よりも大き
い幅を有するゲート電極上部とから構成されるＴ字型の
ゲート電極と、絶縁膜に形成されたコンタクトホールに
ゲート電極下部と同一工程において埋め込まれ、半導体
基板に形成されている不純物層と接するコンタクトと、
ゲート電極上部と同一工程において絶縁膜の上に形成さ
れ、コンタクトと接する金属配線と、絶縁膜及びゲート
絶縁膜とゲート電極との間に設けられており、絶縁膜の
上面、凹状溝の壁面及びゲート絶縁膜と接するように形
成された第１の高融点金属膜からなる外側バリア層と、
ゲート電極上部の下面並びにゲート電極下部の側面及び
下面と接するように形成された第２の高融点金属膜から
なる内側バリア層とから構成されるゲート電極用バリア
層と、コンタクトホールの壁面及び底面とコンタクトと
の間に設けられており、内側バリア層と同一工程におい
て形成されたコンタクト用バリア層と、絶縁膜と金属配
線との間に設けられており、外側バリア層と同一工程に
おいて形成され絶縁膜の上面と接する下側バリア層と、
内側バリア層と同一工程において形成され金属配線の下
面と接する上側バリア層とから構成される金属配線用バ
リア層とを備えている。
基板上の絶縁膜に形成された凹状溝に、半導体基板との
間にゲート絶縁膜を介在させて埋め込まれた金属膜から
なるゲート電極下部と、ゲート電極下部と同一工程にお
いて絶縁膜の上に堆積され、ゲート電極下部よりも大き
い幅を有するゲート電極上部とから構成されるＴ字型の
ゲート電極と、絶縁膜に形成されたコンタクトホールに
ゲート電極下部と同一工程において埋め込まれ、半導体
基板に形成されている不純物層と接するコンタクトと、
ゲート電極上部と同一工程において絶縁膜の上に形成さ
れ、コンタクトと接する金属配線と、絶縁膜及びゲート
絶縁膜とゲート電極との間に設けられており、絶縁膜の
上面、凹状溝の壁面及びゲート絶縁膜と接するように形
成された第１の高融点金属膜からなる外側バリア層と、
ゲート電極上部の下面並びにゲート電極下部の側面及び
下面と接するように形成された第２の高融点金属膜から
なる内側バリア層とから構成されるゲート電極用バリア
層と、コンタクトホールの壁面及び底面とコンタクトと
の間に設けられており、内側バリア層と同一工程におい
て形成されたコンタクト用バリア層と、絶縁膜と金属配
線との間に設けられており、外側バリア層と同一工程に
おいて形成され絶縁膜の上面と接する下側バリア層と、
内側バリア層と同一工程において形成され金属配線の下
面と接する上側バリア層とから構成される金属配線用バ
リア層とを備えている。
【００２２】第２の半導体装置によると、ゲート電極下
部と同一工程において、絶縁膜に形成されているコンタ
クトホールに埋め込まれたコンタクトを備えているた
め、コンタクトのアスペクト比が大きくなっても、コン
タクトホールに金属膜を埋め込む工程が困難になる事態
を回避することができる。
部と同一工程において、絶縁膜に形成されているコンタ
クトホールに埋め込まれたコンタクトを備えているた
め、コンタクトのアスペクト比が大きくなっても、コン
タクトホールに金属膜を埋め込む工程が困難になる事態
を回避することができる。
【００２３】また、ゲート電極上部と同一の工程におい
て形成された金属配線を備えているため、工程数の増加
を招くことなく、ゲート電極をＴ字型にすることによる
低抵抗化と、ローカル配線となる金属配線を設けること
による高集積化及び配線遅延の低減とを図ることができ
る。
て形成された金属配線を備えているため、工程数の増加
を招くことなく、ゲート電極をＴ字型にすることによる
低抵抗化と、ローカル配線となる金属配線を設けること
による高集積化及び配線遅延の低減とを図ることができ
る。
【００２４】また、第１の高融点金属膜を構成する高融
点金属としては、ＭＯＳＦＥＴのしきい値電圧を制御す
るのに適した材料を選択することができると共に、第２
の高融点金属膜を構成する高融点金属としては、ゲート
電極及びコンタクトを構成する金属が熱処理工程におい
て拡散する事態を阻止するのに適した材料を選択するこ
とができるので、ゲート電極を構成する金属としては、
拡散し易いが低抵抗である材料を用いることができる。
点金属としては、ＭＯＳＦＥＴのしきい値電圧を制御す
るのに適した材料を選択することができると共に、第２
の高融点金属膜を構成する高融点金属としては、ゲート
電極及びコンタクトを構成する金属が熱処理工程におい
て拡散する事態を阻止するのに適した材料を選択するこ
とができるので、ゲート電極を構成する金属としては、
拡散し易いが低抵抗である材料を用いることができる。
【００２５】従って、第２の半導体装置によると、極め
て低抵抗なＴ字型のゲート電極を備えていると共に所望
のしきい値電圧を有するＭＯＳＦＥＴを実現することが
できる。
て低抵抗なＴ字型のゲート電極を備えていると共に所望
のしきい値電圧を有するＭＯＳＦＥＴを実現することが
できる。
【００２６】また、絶縁膜と金属配線との間に設けられ
ている金属配線用バリア層は、絶縁膜の上面と接する下
側バリア層と、金属配線の下面と接する上側バリア層と
から構成されているため、下側バリア層に絶縁膜との密
着性を向上させる機能を持たせると共に、上側バリア層
に金属配線を構成する金属が絶縁膜に拡散する事態を阻
止する機能を持たせることができる。
ている金属配線用バリア層は、絶縁膜の上面と接する下
側バリア層と、金属配線の下面と接する上側バリア層と
から構成されているため、下側バリア層に絶縁膜との密
着性を向上させる機能を持たせると共に、上側バリア層
に金属配線を構成する金属が絶縁膜に拡散する事態を阻
止する機能を持たせることができる。
【００２７】さらに、ゲート電極と外側バリア層との間
に内側バリア層が介在しているため、内側バリア層とし
ては、密着性に優れるがゲート絶縁膜を還元させるおそ
れのあるチタン膜を用いることができる。
に内側バリア層が介在しているため、内側バリア層とし
ては、密着性に優れるがゲート絶縁膜を還元させるおそ
れのあるチタン膜を用いることができる。
【００２８】本発明に係る第３の半導体装置は、半導体
基板上の絶縁膜に形成された凹状溝に、半導体基板との
間にゲート絶縁膜を介在させて埋め込まれた金属膜から
なるゲート電極下部と、ゲート電極下部と同一工程にお
いて絶縁膜の上に堆積されゲート電極下部よりも大きい
幅を有するゲート電極上部とから構成されるＴ字型のゲ
ート電極と、絶縁膜に形成されたコンタクトホールに、
ゲート電極下部と同一工程において埋め込まれ、半導体
基板に形成されている不純物層と接するコンタクトと、
ゲート電極上部と同一工程において絶縁膜の上に形成さ
れ、コンタクトと接する金属配線と、絶縁膜及びゲート
絶縁膜とゲート電極との間に設けられており、絶縁膜の
上面、凹状溝の壁面及びゲート絶縁膜と接するように形
成された第１の高融点金属膜からなる外側バリア層と、
ゲート電極上部の下面並びにゲート電極下部の側面及び
下面と接するように形成された第２の高融点金属膜から
なる内側バリア層とから構成されるゲート電極用バリア
層と、コンタクトホールの壁面及び底面とコンタクトと
の間に設けられており、内側バリア層と同一工程におい
て形成されたコンタクト用バリア層と、絶縁膜と金属配
線との間に設けられており、内側バリア層と同一工程に
おいて形成された金属配線用バリア層とを備えている。
基板上の絶縁膜に形成された凹状溝に、半導体基板との
間にゲート絶縁膜を介在させて埋め込まれた金属膜から
なるゲート電極下部と、ゲート電極下部と同一工程にお
いて絶縁膜の上に堆積されゲート電極下部よりも大きい
幅を有するゲート電極上部とから構成されるＴ字型のゲ
ート電極と、絶縁膜に形成されたコンタクトホールに、
ゲート電極下部と同一工程において埋め込まれ、半導体
基板に形成されている不純物層と接するコンタクトと、
ゲート電極上部と同一工程において絶縁膜の上に形成さ
れ、コンタクトと接する金属配線と、絶縁膜及びゲート
絶縁膜とゲート電極との間に設けられており、絶縁膜の
上面、凹状溝の壁面及びゲート絶縁膜と接するように形
成された第１の高融点金属膜からなる外側バリア層と、
ゲート電極上部の下面並びにゲート電極下部の側面及び
下面と接するように形成された第２の高融点金属膜から
なる内側バリア層とから構成されるゲート電極用バリア
層と、コンタクトホールの壁面及び底面とコンタクトと
の間に設けられており、内側バリア層と同一工程におい
て形成されたコンタクト用バリア層と、絶縁膜と金属配
線との間に設けられており、内側バリア層と同一工程に
おいて形成された金属配線用バリア層とを備えている。
【００２９】第３の半導体装置によると、ゲート電極下
部と同一工程において、絶縁膜に形成されているコンタ
クトホールに埋め込まれたコンタクトを備えているた
め、コンタクトのアスペクト比が大きくなっても、コン
タクトホールに金属膜を埋め込む工程が困難になる事態
を回避することができる。
部と同一工程において、絶縁膜に形成されているコンタ
クトホールに埋め込まれたコンタクトを備えているた
め、コンタクトのアスペクト比が大きくなっても、コン
タクトホールに金属膜を埋め込む工程が困難になる事態
を回避することができる。
【００３０】また、ゲート電極上部と同一の工程におい
て形成された金属配線を備えているため、工程数の増加
を招くことなく、ゲート電極をＴ字型にすることによる
低抵抗化と、ローカル配線となる金属配線を設けること
による高集積化及び配線遅延の低減とを図ることができ
る。
て形成された金属配線を備えているため、工程数の増加
を招くことなく、ゲート電極をＴ字型にすることによる
低抵抗化と、ローカル配線となる金属配線を設けること
による高集積化及び配線遅延の低減とを図ることができ
る。
【００３１】また、第１の高融点金属膜を構成する高融
点金属としては、ＭＯＳＦＥＴのしきい値電圧を制御す
るのに適した材料を選択することができると共に、第２
の高融点金属膜を構成する高融点金属としては、ゲート
電極及びコンタクトを構成する金属が熱処理工程におい
て拡散する事態を阻止するのに適した材料を選択するこ
とができるので、ゲート電極を構成する金属としては、
拡散し易いが低抵抗である材料を用いることができる。
点金属としては、ＭＯＳＦＥＴのしきい値電圧を制御す
るのに適した材料を選択することができると共に、第２
の高融点金属膜を構成する高融点金属としては、ゲート
電極及びコンタクトを構成する金属が熱処理工程におい
て拡散する事態を阻止するのに適した材料を選択するこ
とができるので、ゲート電極を構成する金属としては、
拡散し易いが低抵抗である材料を用いることができる。
【００３２】従って、第３の半導体装置によると、極め
て低抵抗なＴ字型のゲート電極を備えていると共に所望
のしきい値電圧を有するＭＯＳＦＥＴを実現することが
できる。
て低抵抗なＴ字型のゲート電極を備えていると共に所望
のしきい値電圧を有するＭＯＳＦＥＴを実現することが
できる。
【００３３】さらに、ゲート電極と外側バリア層との間
に内側バリア層が介在しているため、内側バリア層とし
ては、密着性に優れるがゲート絶縁膜を還元させるおそ
れのあるチタン膜を用いることができる。
に内側バリア層が介在しているため、内側バリア層とし
ては、密着性に優れるがゲート絶縁膜を還元させるおそ
れのあるチタン膜を用いることができる。
【００３４】本発明に係る第４の半導体装置は、半導体
基板上におけるゲート電極同士の間隔が相対的に広い領
域に形成された第１のＭＯＳＦＥＴと、半導体基板上に
おけるゲート電極同士の間隔が相対的に狭い領域に形成
された第２のＭＯＳＦＥＴとを備え、第１のＭＯＳＦＥ
Ｔは、半導体基板上の絶縁膜に形成された第１の凹状溝
に、半導体基板との間に第１のゲート絶縁膜を介在させ
て埋め込まれた第１の高融点金属膜からなるゲート電極
下部と、絶縁膜の上に堆積された第２の高融点金属膜か
らなりゲート電極下部よりも大きい幅を有するゲート電
極用バリア層と、ゲート電極用バリア層の上に堆積され
た金属膜からなりゲート電極用バリア層と同じ幅を有す
るゲート電極上部とから構成されるＴ字型の第１のゲー
ト電極と、絶縁膜に形成された第１のコンタクトホール
に、ゲート電極上部と同一工程において埋め込まれ、半
導体基板に形成されている第１の不純物層と接する第１
のコンタクトと、ゲート電極上部と同一工程において絶
縁膜の上に形成され、第１のコンタクトと接する第１の
金属配線と、第１のコンタクトホールの壁面及び底面と
第１のコンタクトとの間に設けられており、ゲート電極
用バリア層と同一工程において形成された第１のコンタ
クト用バリア層と、絶縁膜と第１の金属配線との間に設
けられており、ゲート電極用バリア層と同一工程におい
て形成された第１の金属配線用バリア層とを有し、第２
のＭＯＳＦＥＴは、ゲート電極下部と同一工程におい
て、絶縁膜に形成された第２の凹状溝に半導体基板との
間に第２のゲート絶縁膜を介在させて埋め込まれた第２
のゲート電極と、第１のコンタクトと同一の工程におい
て、絶縁膜に形成された第２のコンタクトホールに埋め
込まれ、半導体基板に形成されている第２の不純物層と
接する第２のコンタクトと、第１の金属配線と同一工程
において絶縁膜の上に形成され、第２のコンタクトと接
する第２の金属配線と、第２のコンタクトホールの壁面
及び底面と第２のコンタクトとの間に設けられており、
第１のコンタクト用バリア層と同一工程において形成さ
れた第２のコンタクト用バリア層と、絶縁膜と第２の金
属配線との間に設けられており、第１の金属配線用バリ
ア層と同一工程において形成された第２の金属配線用バ
リア層とを有している。
基板上におけるゲート電極同士の間隔が相対的に広い領
域に形成された第１のＭＯＳＦＥＴと、半導体基板上に
おけるゲート電極同士の間隔が相対的に狭い領域に形成
された第２のＭＯＳＦＥＴとを備え、第１のＭＯＳＦＥ
Ｔは、半導体基板上の絶縁膜に形成された第１の凹状溝
に、半導体基板との間に第１のゲート絶縁膜を介在させ
て埋め込まれた第１の高融点金属膜からなるゲート電極
下部と、絶縁膜の上に堆積された第２の高融点金属膜か
らなりゲート電極下部よりも大きい幅を有するゲート電
極用バリア層と、ゲート電極用バリア層の上に堆積され
た金属膜からなりゲート電極用バリア層と同じ幅を有す
るゲート電極上部とから構成されるＴ字型の第１のゲー
ト電極と、絶縁膜に形成された第１のコンタクトホール
に、ゲート電極上部と同一工程において埋め込まれ、半
導体基板に形成されている第１の不純物層と接する第１
のコンタクトと、ゲート電極上部と同一工程において絶
縁膜の上に形成され、第１のコンタクトと接する第１の
金属配線と、第１のコンタクトホールの壁面及び底面と
第１のコンタクトとの間に設けられており、ゲート電極
用バリア層と同一工程において形成された第１のコンタ
クト用バリア層と、絶縁膜と第１の金属配線との間に設
けられており、ゲート電極用バリア層と同一工程におい
て形成された第１の金属配線用バリア層とを有し、第２
のＭＯＳＦＥＴは、ゲート電極下部と同一工程におい
て、絶縁膜に形成された第２の凹状溝に半導体基板との
間に第２のゲート絶縁膜を介在させて埋め込まれた第２
のゲート電極と、第１のコンタクトと同一の工程におい
て、絶縁膜に形成された第２のコンタクトホールに埋め
込まれ、半導体基板に形成されている第２の不純物層と
接する第２のコンタクトと、第１の金属配線と同一工程
において絶縁膜の上に形成され、第２のコンタクトと接
する第２の金属配線と、第２のコンタクトホールの壁面
及び底面と第２のコンタクトとの間に設けられており、
第１のコンタクト用バリア層と同一工程において形成さ
れた第２のコンタクト用バリア層と、絶縁膜と第２の金
属配線との間に設けられており、第１の金属配線用バリ
ア層と同一工程において形成された第２の金属配線用バ
リア層とを有している。
【００３５】第４の半導体装置によると、第１のＭＯＳ
ＦＥＴの領域においては、Ｔ字型のゲート電極の上部と
同一の工程において形成された金属配線を備えているた
め、工程数の増加を招くことなく、ゲート電極をＴ字型
にすることによる低抵抗化と、ローカル配線となる金属
配線を設けることによる高集積化及び配線遅延の低減と
を図ることができると共に、第２のＭＯＳＦＥＴの領域
においては、ゲート電極はＴ字型ではなくて通常の形状
であるから、ゲート電極同士の間隔ひいてはゲート電極
と金属配線との間隔が小さくても、ゲート電極と金属配
線とが短絡するおそれがないので、ゲート電極を密集さ
せて配置することができる。
ＦＥＴの領域においては、Ｔ字型のゲート電極の上部と
同一の工程において形成された金属配線を備えているた
め、工程数の増加を招くことなく、ゲート電極をＴ字型
にすることによる低抵抗化と、ローカル配線となる金属
配線を設けることによる高集積化及び配線遅延の低減と
を図ることができると共に、第２のＭＯＳＦＥＴの領域
においては、ゲート電極はＴ字型ではなくて通常の形状
であるから、ゲート電極同士の間隔ひいてはゲート電極
と金属配線との間隔が小さくても、ゲート電極と金属配
線とが短絡するおそれがないので、ゲート電極を密集さ
せて配置することができる。
【００３６】第１〜第３の半導体装置において、第１の
高融点金属膜と第２の高融点金属膜とは同じ高融点金属
により構成することができる。
高融点金属膜と第２の高融点金属膜とは同じ高融点金属
により構成することができる。
【００３７】第１〜第４の半導体装置において、第１の
高融点金属膜と第２の高融点金属膜とは異なる高融点金
属により構成することができる。
高融点金属膜と第２の高融点金属膜とは異なる高融点金
属により構成することができる。
【００３８】第１〜第３の半導体装置において、第１の
高融点金属膜を構成する高融点金属の仕事関数は、シリ
コンのバンドギャップの中間付近に位置していることが
好ましい。このようにすると、相補型のＭＯＳＦＥＴを
安定して動作させることができる。
高融点金属膜を構成する高融点金属の仕事関数は、シリ
コンのバンドギャップの中間付近に位置していることが
好ましい。このようにすると、相補型のＭＯＳＦＥＴを
安定して動作させることができる。
【００３９】第１〜第３の半導体装置において、金属膜
が銅からなる場合には、第２の高融点金属膜は窒化タン
タルからなることが好ましい。このようにすると、ゲー
ト電極及びコンタクトが拡散し易い銅膜から構成されて
いても、窒化タンタルからなるバリア層が銅膜を構成す
る銅の拡散を確実に防止する。
が銅からなる場合には、第２の高融点金属膜は窒化タン
タルからなることが好ましい。このようにすると、ゲー
ト電極及びコンタクトが拡散し易い銅膜から構成されて
いても、窒化タンタルからなるバリア層が銅膜を構成す
る銅の拡散を確実に防止する。
【００４０】第４の半導体装置において、第１のＭＯＳ
ＦＥＴは高周波回路領域又はロジック回路領域に形成さ
れており、第２のＭＯＳＦＥＴはＤＲＡＭセル領域に形
成されていることが好ましい。
ＦＥＴは高周波回路領域又はロジック回路領域に形成さ
れており、第２のＭＯＳＦＥＴはＤＲＡＭセル領域に形
成されていることが好ましい。
【００４１】第１のＭＯＳＦＥＴにおいてはゲート電極
の低抵抗化を図ることができると共にしきい値電圧を所
望値に制御できるので、高周波回路又はロジック回路に
適しており、第２のＭＯＳＦＥＴにおいてはゲート電極
を密集させることができると共に金属配線をビットライ
ンに用いることができるので、ＤＲＡＭセルに適してい
る。
の低抵抗化を図ることができると共にしきい値電圧を所
望値に制御できるので、高周波回路又はロジック回路に
適しており、第２のＭＯＳＦＥＴにおいてはゲート電極
を密集させることができると共に金属配線をビットライ
ンに用いることができるので、ＤＲＡＭセルに適してい
る。
【００４２】本発明に係る第１の半導体装置の製造方法
は、半導体基板上に堆積された絶縁膜にゲート電極形成
用の凹状溝を形成する工程と、凹状溝の少なくとも底面
にゲート絶縁膜を形成した後、凹状溝の内部及び絶縁膜
の上に第１の高融点金属膜を堆積する工程と、第１の高
融点金属膜及び絶縁膜に、半導体基板に形成されている
不純物層と連通するコンタクトホールを形成する工程
と、コンタクトホールの内部及び第１の高融点金属膜の
上に第２の高融点金属膜を堆積する工程と、第２の高融
点金属膜の上に金属膜を凹状溝及びコンタクトホールが
充填されるように堆積する工程と、金属膜、第２の高融
点金属膜及び第１の高融点金属膜における絶縁膜の上に
露出している部分を除去して、金属膜からなるゲート電
極、第２の高融点金属膜からなる内側バリア層及び第１
の高融点金属膜からなる外側バリア層から構成されるゲ
ート電極用バリア層、金属膜からなるコンタクト並びに
第２の高融点金属膜からなるコンタクト用バリア層を形
成する工程とを備えている。
は、半導体基板上に堆積された絶縁膜にゲート電極形成
用の凹状溝を形成する工程と、凹状溝の少なくとも底面
にゲート絶縁膜を形成した後、凹状溝の内部及び絶縁膜
の上に第１の高融点金属膜を堆積する工程と、第１の高
融点金属膜及び絶縁膜に、半導体基板に形成されている
不純物層と連通するコンタクトホールを形成する工程
と、コンタクトホールの内部及び第１の高融点金属膜の
上に第２の高融点金属膜を堆積する工程と、第２の高融
点金属膜の上に金属膜を凹状溝及びコンタクトホールが
充填されるように堆積する工程と、金属膜、第２の高融
点金属膜及び第１の高融点金属膜における絶縁膜の上に
露出している部分を除去して、金属膜からなるゲート電
極、第２の高融点金属膜からなる内側バリア層及び第１
の高融点金属膜からなる外側バリア層から構成されるゲ
ート電極用バリア層、金属膜からなるコンタクト並びに
第２の高融点金属膜からなるコンタクト用バリア層を形
成する工程とを備えている。
【００４３】第１の半導体装置の製造方法によると、金
属膜における絶縁膜の上に露出している部分を除去し
て、金属膜からなるゲート電極及びコンタクトを同時に
形成するため、コンタクトのアスペクト比が大きくなっ
ても、コンタクトホールに金属膜を埋め込む工程が困難
になる事態を回避することができる。
属膜における絶縁膜の上に露出している部分を除去し
て、金属膜からなるゲート電極及びコンタクトを同時に
形成するため、コンタクトのアスペクト比が大きくなっ
ても、コンタクトホールに金属膜を埋め込む工程が困難
になる事態を回避することができる。
【００４４】また、第１の高融点金属膜を堆積した後に
コンタクトホールを形成すると共に、第２の高融点金属
膜からなる内側バリア層及び第１の高融点金属膜からな
る外側バリア層から構成されるゲート電極用バリア層、
並びに第２の高融点金属膜からなるコンタクト用バリア
層を形成するため、第１の高融点金属膜は、ゲート電極
とゲート絶縁膜との間に介在する一方、コンタクトと不
純物層との間には介在していないため、第１の高融点金
属膜を構成する高融点金属としては、ＭＯＳＦＥＴのし
きい値電圧を制御するのに適した材料を選択することが
できると共に、第２の高融点金属膜は、ゲート電極及び
コンタクトと接している一方、ゲート絶縁膜とは接して
いないため、第２の高融点金属膜を構成する高融点金属
としては、ゲート電極及びコンタクトを構成する金属が
熱処理工程において拡散する事態を阻止するのに適した
材料を選択することができる。従って、ゲート電極を構
成する金属としては、拡散し易いが低抵抗である材料を
用いることができるので、低抵抗なゲート電極を備えて
いると共に所望のしきい値電圧を有するＭＯＳＦＥＴを
実現することができる。
コンタクトホールを形成すると共に、第２の高融点金属
膜からなる内側バリア層及び第１の高融点金属膜からな
る外側バリア層から構成されるゲート電極用バリア層、
並びに第２の高融点金属膜からなるコンタクト用バリア
層を形成するため、第１の高融点金属膜は、ゲート電極
とゲート絶縁膜との間に介在する一方、コンタクトと不
純物層との間には介在していないため、第１の高融点金
属膜を構成する高融点金属としては、ＭＯＳＦＥＴのし
きい値電圧を制御するのに適した材料を選択することが
できると共に、第２の高融点金属膜は、ゲート電極及び
コンタクトと接している一方、ゲート絶縁膜とは接して
いないため、第２の高融点金属膜を構成する高融点金属
としては、ゲート電極及びコンタクトを構成する金属が
熱処理工程において拡散する事態を阻止するのに適した
材料を選択することができる。従って、ゲート電極を構
成する金属としては、拡散し易いが低抵抗である材料を
用いることができるので、低抵抗なゲート電極を備えて
いると共に所望のしきい値電圧を有するＭＯＳＦＥＴを
実現することができる。
【００４５】さらに、ゲート電極と外側バリア層との間
に内側バリア層が介在しているため、内側バリア層がゲ
ート絶縁膜を還元させるおそれがないので、内側バリア
層としては、密着性に優れるがゲート絶縁膜を還元させ
るおそれのあるチタン膜を用いることができる。
に内側バリア層が介在しているため、内側バリア層がゲ
ート絶縁膜を還元させるおそれがないので、内側バリア
層としては、密着性に優れるがゲート絶縁膜を還元させ
るおそれのあるチタン膜を用いることができる。
【００４６】本発明に係る第２の半導体装置の製造方法
は、半導体基板上に堆積された絶縁膜にゲート電極形成
用の凹状溝を形成する工程と、凹状溝の少なくとも底面
にゲート絶縁膜を形成した後、凹状溝の内部及び絶縁膜
の上に第１の高融点金属膜を堆積する工程と、第１の高
融点金属膜及び絶縁膜に、半導体基板に形成されている
不純物層と連通するコンタクトホールを形成する工程
と、コンタクトホールの内部及び第１の高融点金属膜の
上に第２の高融点金属膜を堆積する工程と、第２の高融
点金属膜の上に金属膜を凹状溝及びコンタクトホールが
充填されるように堆積する工程と、金属膜、第２の高融
点金属膜及び第１の高融点金属膜をパターニングして、
金属膜からなるＴ字型のゲート電極、第２の高融点金属
膜からなる内側バリア層及び第１の高融点金属膜からな
る外側バリア層から構成されるゲート電極用バリア層、
金属膜からなるコンタクト、第２の高融点金属膜からな
るコンタクト用バリア層、金属膜からなる金属配線、並
びに第２の高融点金属膜からなる上側バリア層及び第１
の高融点金属膜からなる下側バリア層から構成される金
属配線用バリア層を形成する工程とを備えている。
は、半導体基板上に堆積された絶縁膜にゲート電極形成
用の凹状溝を形成する工程と、凹状溝の少なくとも底面
にゲート絶縁膜を形成した後、凹状溝の内部及び絶縁膜
の上に第１の高融点金属膜を堆積する工程と、第１の高
融点金属膜及び絶縁膜に、半導体基板に形成されている
不純物層と連通するコンタクトホールを形成する工程
と、コンタクトホールの内部及び第１の高融点金属膜の
上に第２の高融点金属膜を堆積する工程と、第２の高融
点金属膜の上に金属膜を凹状溝及びコンタクトホールが
充填されるように堆積する工程と、金属膜、第２の高融
点金属膜及び第１の高融点金属膜をパターニングして、
金属膜からなるＴ字型のゲート電極、第２の高融点金属
膜からなる内側バリア層及び第１の高融点金属膜からな
る外側バリア層から構成されるゲート電極用バリア層、
金属膜からなるコンタクト、第２の高融点金属膜からな
るコンタクト用バリア層、金属膜からなる金属配線、並
びに第２の高融点金属膜からなる上側バリア層及び第１
の高融点金属膜からなる下側バリア層から構成される金
属配線用バリア層を形成する工程とを備えている。
【００４７】第２の半導体装置の製造方法によると、金
属膜をパターニングして、金属膜からなる、Ｔ字型のゲ
ート電極、コンタクト及び金属配線を同時に形成するた
め、コンタクトのアスペクト比が大きくなっても、コン
タクトホールに金属膜を埋め込む工程が困難になる事態
を回避することができると共に、ゲート電極をＴ字型に
することによる低抵抗化と、ローカル配線となる金属配
線を設けることによる高集積化及び配線遅延の低減とを
図ることができる。
属膜をパターニングして、金属膜からなる、Ｔ字型のゲ
ート電極、コンタクト及び金属配線を同時に形成するた
め、コンタクトのアスペクト比が大きくなっても、コン
タクトホールに金属膜を埋め込む工程が困難になる事態
を回避することができると共に、ゲート電極をＴ字型に
することによる低抵抗化と、ローカル配線となる金属配
線を設けることによる高集積化及び配線遅延の低減とを
図ることができる。
【００４８】また、第１の高融点金属膜を堆積した後に
コンタクトホールを形成すると共に、第２の高融点金属
膜からなる内側バリア層及び第１の高融点金属膜からな
る外側バリア層から構成されるゲート電極用バリア層、
並びに第２の高融点金属膜からなるコンタクト用バリア
層を形成するため、第１の高融点金属膜は、ゲート電極
とゲート絶縁膜との間に介在する一方、コンタクトと不
純物層との間には介在していないと共に、第２の高融点
金属膜は、ゲート電極及びコンタクトと接している一
方、ゲート絶縁膜とは接していない。このため、第１の
高融点金属膜を構成する高融点金属としては、ＭＯＳＦ
ＥＴのしきい値電圧を制御するのに適した材料を選択す
ることができると共に、第２の高融点金属膜を構成する
高融点金属としては、ゲート電極及びコンタクトを構成
する金属が熱処理工程において拡散する事態を阻止する
のに適した材料を選択することができるので、ゲート電
極を構成する金属としては、拡散し易いが低抵抗である
材料を用いることができる。
コンタクトホールを形成すると共に、第２の高融点金属
膜からなる内側バリア層及び第１の高融点金属膜からな
る外側バリア層から構成されるゲート電極用バリア層、
並びに第２の高融点金属膜からなるコンタクト用バリア
層を形成するため、第１の高融点金属膜は、ゲート電極
とゲート絶縁膜との間に介在する一方、コンタクトと不
純物層との間には介在していないと共に、第２の高融点
金属膜は、ゲート電極及びコンタクトと接している一
方、ゲート絶縁膜とは接していない。このため、第１の
高融点金属膜を構成する高融点金属としては、ＭＯＳＦ
ＥＴのしきい値電圧を制御するのに適した材料を選択す
ることができると共に、第２の高融点金属膜を構成する
高融点金属としては、ゲート電極及びコンタクトを構成
する金属が熱処理工程において拡散する事態を阻止する
のに適した材料を選択することができるので、ゲート電
極を構成する金属としては、拡散し易いが低抵抗である
材料を用いることができる。
【００４９】従って、ゲート電極を低抵抗な材料により
形成できるので、極めて低抵抗なＴ字型のゲート電極を
備えていると共に所望のしきい値電圧を有するＭＯＳＦ
ＥＴを実現することができる。
形成できるので、極めて低抵抗なＴ字型のゲート電極を
備えていると共に所望のしきい値電圧を有するＭＯＳＦ
ＥＴを実現することができる。
【００５０】さらに、ゲート電極と外側バリア層との間
に内側バリア層が介在しているため、内側バリア層とし
ては、密着性に優れるがゲート絶縁膜を還元させるおそ
れのあるチタン膜を用いることができる。
に内側バリア層が介在しているため、内側バリア層とし
ては、密着性に優れるがゲート絶縁膜を還元させるおそ
れのあるチタン膜を用いることができる。
【００５１】本発明に係る第３の半導体装置の製造方法
は、半導体基板上に堆積された絶縁膜にゲート電極形成
用の凹状溝を形成する工程と、凹状溝の少なくとも底面
にゲート絶縁膜を形成した後、凹状溝の内部及び絶縁膜
の上に第１の高融点金属膜を堆積する工程と、第１の高
融点金属膜における絶縁膜の上に露出している部分を除
去して、第１の高融点金属膜からなる外側バリア層を形
成する工程と、絶縁膜に、半導体基板に形成されている
不純物層と連通するコンタクトホールを形成する工程
と、コンタクトホールの内部並びに絶縁膜及び外側バリ
ア層の上に第２の高融点金属膜を堆積する工程と、第２
の高融点金属膜の上に金属膜を凹状溝及びコンタクトホ
ールが充填されるように堆積する工程と、金属膜及び第
２の高融点金属膜をパターニングして、金属膜からなる
Ｔ字型のゲート電極、第２の高融点金属膜からなり外側
バリア層と共にゲート電極用バリア層を構成する内側バ
リア層、金属膜からなるコンタクト、第２の高融点金属
膜からなるコンタクト用バリア層、金属膜からなる金属
配線並びに第２の高融点金属膜からなる金属配線用バリ
ア層を形成する工程とを備えている。
は、半導体基板上に堆積された絶縁膜にゲート電極形成
用の凹状溝を形成する工程と、凹状溝の少なくとも底面
にゲート絶縁膜を形成した後、凹状溝の内部及び絶縁膜
の上に第１の高融点金属膜を堆積する工程と、第１の高
融点金属膜における絶縁膜の上に露出している部分を除
去して、第１の高融点金属膜からなる外側バリア層を形
成する工程と、絶縁膜に、半導体基板に形成されている
不純物層と連通するコンタクトホールを形成する工程
と、コンタクトホールの内部並びに絶縁膜及び外側バリ
ア層の上に第２の高融点金属膜を堆積する工程と、第２
の高融点金属膜の上に金属膜を凹状溝及びコンタクトホ
ールが充填されるように堆積する工程と、金属膜及び第
２の高融点金属膜をパターニングして、金属膜からなる
Ｔ字型のゲート電極、第２の高融点金属膜からなり外側
バリア層と共にゲート電極用バリア層を構成する内側バ
リア層、金属膜からなるコンタクト、第２の高融点金属
膜からなるコンタクト用バリア層、金属膜からなる金属
配線並びに第２の高融点金属膜からなる金属配線用バリ
ア層を形成する工程とを備えている。
【００５２】第３の半導体装置の製造方法によると、金
属膜をパターニングして、Ｔ字型のゲート電極、コンタ
クト及び金属配線を同時に形成するため、コンタクトの
アスペクト比が大きくなっても、コンタクトホールに金
属膜を埋め込む工程が困難になる事態を回避することが
できると共に、ゲート電極をＴ字型にすることによる低
抵抗化と、ローカル配線となる金属配線を設けることに
よる高集積化及び配線遅延の低減とを図ることができ
る。
属膜をパターニングして、Ｔ字型のゲート電極、コンタ
クト及び金属配線を同時に形成するため、コンタクトの
アスペクト比が大きくなっても、コンタクトホールに金
属膜を埋め込む工程が困難になる事態を回避することが
できると共に、ゲート電極をＴ字型にすることによる低
抵抗化と、ローカル配線となる金属配線を設けることに
よる高集積化及び配線遅延の低減とを図ることができ
る。
【００５３】また、第１の高融点金属膜における絶縁膜
の上に露出している部分を除去した後にコンタクトホー
ルを形成するため、コンタクトホールを形成する工程に
おいては第１の高融点金属膜をエッチングする必要がな
いので、コンタクトホールを形成するためのエッチング
工程が容易になる。
の上に露出している部分を除去した後にコンタクトホー
ルを形成するため、コンタクトホールを形成する工程に
おいては第１の高融点金属膜をエッチングする必要がな
いので、コンタクトホールを形成するためのエッチング
工程が容易になる。
【００５４】また、金属膜及び第２の高融点金属膜をパ
ターニングして、第２の高融点金属膜からなる内側バリ
ア層及び金属膜からなる金属配線を形成するため、つま
り、第１の高融点金属膜をパターニングする必要がない
ので、内側バリア層及び金属配線を形成するためのエッ
チング工程が容易になる。
ターニングして、第２の高融点金属膜からなる内側バリ
ア層及び金属膜からなる金属配線を形成するため、つま
り、第１の高融点金属膜をパターニングする必要がない
ので、内側バリア層及び金属配線を形成するためのエッ
チング工程が容易になる。
【００５５】また、第１の高融点金属膜を堆積した後に
コンタクトホールを形成すると共に、第２の高融点金属
膜からなる内側バリア層及び第１の高融点金属膜からな
る外側バリア層から構成されるゲート電極用バリア層、
並びに第２の高融点金属膜からなるコンタクト用バリア
層を形成するため、第１の高融点金属膜は、ゲート電極
とゲート絶縁膜との間に介在する一方、コンタクトと不
純物層との間には介在していないと共に、第２の高融点
金属膜は、ゲート電極及びコンタクトと接している一
方、ゲート絶縁膜とは接していない。このため、第１の
高融点金属膜を構成する高融点金属としては、ＭＯＳＦ
ＥＴのしきい値電圧を制御するのに適した材料を選択す
ることができると共に、第２の高融点金属膜を構成する
高融点金属としては、ゲート電極及びコンタクトを構成
する金属が熱処理工程において拡散する事態を阻止する
のに適した材料を選択することができるので、ゲート電
極を構成する金属としては、拡散し易いが低抵抗である
材料を用いることができる。
コンタクトホールを形成すると共に、第２の高融点金属
膜からなる内側バリア層及び第１の高融点金属膜からな
る外側バリア層から構成されるゲート電極用バリア層、
並びに第２の高融点金属膜からなるコンタクト用バリア
層を形成するため、第１の高融点金属膜は、ゲート電極
とゲート絶縁膜との間に介在する一方、コンタクトと不
純物層との間には介在していないと共に、第２の高融点
金属膜は、ゲート電極及びコンタクトと接している一
方、ゲート絶縁膜とは接していない。このため、第１の
高融点金属膜を構成する高融点金属としては、ＭＯＳＦ
ＥＴのしきい値電圧を制御するのに適した材料を選択す
ることができると共に、第２の高融点金属膜を構成する
高融点金属としては、ゲート電極及びコンタクトを構成
する金属が熱処理工程において拡散する事態を阻止する
のに適した材料を選択することができるので、ゲート電
極を構成する金属としては、拡散し易いが低抵抗である
材料を用いることができる。
【００５６】従って、ゲート電極を低抵抗な材料により
形成できるので、極めて低抵抗なＴ字型のゲート電極を
備えていると共に所望のしきい値電圧を有するＭＯＳＦ
ＥＴを実現することができる。
形成できるので、極めて低抵抗なＴ字型のゲート電極を
備えていると共に所望のしきい値電圧を有するＭＯＳＦ
ＥＴを実現することができる。
【００５７】さらに、ゲート電極と外側バリア層との間
に内側バリア層が介在しているため、内側バリア層とし
ては、密着性に優れるがゲート絶縁膜を還元させるおそ
れのあるチタン膜を用いることができる。
に内側バリア層が介在しているため、内側バリア層とし
ては、密着性に優れるがゲート絶縁膜を還元させるおそ
れのあるチタン膜を用いることができる。
【００５８】本発明に係る第４の半導体装置の製造方法
は、半導体基板上に堆積された絶縁膜におけるゲート電
極同士の間隔が相対的に広い第１のＭＯＳＦＥＴ形成領
域に第１のゲート電極形成用の第１の凹状溝を形成する
と共に、絶縁膜におけるゲート電極同士の間隔が相対的
に狭い第２のＭＯＳＦＥＴ形成領域に第２のゲート電極
形成用の第２の凹状溝を形成する工程と、絶縁膜の上に
第１の高融点金属膜を第１の凹状溝及び第２の凹状溝が
充填されるように堆積する工程と、第１の高融点金属膜
における絶縁膜の上に露出している部分を除去して、第
１の凹状溝に第１のゲート電極の下部を形成すると共
に、第２の凹状溝に第２のゲート電極を形成する工程
と、絶縁膜の第１のＭＯＳＦＥＴ形成領域に、半導体基
板に形成されている第１の不純物層と連通する第１のコ
ンタクトホールを形成すると共に、絶縁膜の第２のＭＯ
ＳＦＥＴ形成領域に、半導体基板に形成されている第２
の不純物層と連通する第２のコンタクトホールを形成す
る工程と、第１のコンタクトホール及び第２のコンタク
トホールの内部、並びに第１のゲート電極の下部、第２
のゲート電極及び絶縁膜の上に、第２の高融点金属膜を
堆積する工程と、第２の高融点金属膜の上に金属膜を第
１のコンタクトホール及び第２のコンタクトホールに充
填されるように堆積する工程と、金属膜及び第２の高融
点金属膜をパターニングして、第１のＭＯＳＦＥＴ形成
領域に、金属膜及び第２の高融点属膜からなり第１のゲ
ート電極の下部と共にＴ字型のゲート電極を構成する第
１のゲート電極の上部、金属膜からなる第１のコンタク
ト、金属膜からなる第１の金属配線を形成すると共に、
第２のＭＯＳＦＥＴ形成領域に、金属膜からなる第２の
コンタクト及び金属膜からなる第２の金属配線を形成す
る工程とを備えている。
は、半導体基板上に堆積された絶縁膜におけるゲート電
極同士の間隔が相対的に広い第１のＭＯＳＦＥＴ形成領
域に第１のゲート電極形成用の第１の凹状溝を形成する
と共に、絶縁膜におけるゲート電極同士の間隔が相対的
に狭い第２のＭＯＳＦＥＴ形成領域に第２のゲート電極
形成用の第２の凹状溝を形成する工程と、絶縁膜の上に
第１の高融点金属膜を第１の凹状溝及び第２の凹状溝が
充填されるように堆積する工程と、第１の高融点金属膜
における絶縁膜の上に露出している部分を除去して、第
１の凹状溝に第１のゲート電極の下部を形成すると共
に、第２の凹状溝に第２のゲート電極を形成する工程
と、絶縁膜の第１のＭＯＳＦＥＴ形成領域に、半導体基
板に形成されている第１の不純物層と連通する第１のコ
ンタクトホールを形成すると共に、絶縁膜の第２のＭＯ
ＳＦＥＴ形成領域に、半導体基板に形成されている第２
の不純物層と連通する第２のコンタクトホールを形成す
る工程と、第１のコンタクトホール及び第２のコンタク
トホールの内部、並びに第１のゲート電極の下部、第２
のゲート電極及び絶縁膜の上に、第２の高融点金属膜を
堆積する工程と、第２の高融点金属膜の上に金属膜を第
１のコンタクトホール及び第２のコンタクトホールに充
填されるように堆積する工程と、金属膜及び第２の高融
点金属膜をパターニングして、第１のＭＯＳＦＥＴ形成
領域に、金属膜及び第２の高融点属膜からなり第１のゲ
ート電極の下部と共にＴ字型のゲート電極を構成する第
１のゲート電極の上部、金属膜からなる第１のコンタク
ト、金属膜からなる第１の金属配線を形成すると共に、
第２のＭＯＳＦＥＴ形成領域に、金属膜からなる第２の
コンタクト及び金属膜からなる第２の金属配線を形成す
る工程とを備えている。
【００５９】第４の半導体装置の製造方法によると、第
１のＭＯＳＦＥＴの領域においては、Ｔ字型のゲート電
極の上部と金属配線とを同時に形成するため、工程数の
増加を招くことなく、ゲート電極をＴ字型にすることに
よる低抵抗化と、ローカル配線となる金属配線を設ける
ことによる高集積化及び配線遅延の低減とを図ることが
でき、また、第２のＭＯＳＦＥＴの領域においては、ゲ
ート電極はＴ字型ではなくて通常の形状であるから、ゲ
ート電極同士の間隔ひいてはゲート電極と金属配線との
間隔が小さくても、ゲート電極と金属配線とが短絡する
おそれがないので、ゲート電極を小さい間隔で配置する
ことができる。
１のＭＯＳＦＥＴの領域においては、Ｔ字型のゲート電
極の上部と金属配線とを同時に形成するため、工程数の
増加を招くことなく、ゲート電極をＴ字型にすることに
よる低抵抗化と、ローカル配線となる金属配線を設ける
ことによる高集積化及び配線遅延の低減とを図ることが
でき、また、第２のＭＯＳＦＥＴの領域においては、ゲ
ート電極はＴ字型ではなくて通常の形状であるから、ゲ
ート電極同士の間隔ひいてはゲート電極と金属配線との
間隔が小さくても、ゲート電極と金属配線とが短絡する
おそれがないので、ゲート電極を小さい間隔で配置する
ことができる。
【００６０】第１〜第３の半導体装置の製造方法におい
て、第１の高融点金属膜と第２の高融点金属膜とは同じ
高融点金属により構成することができる。
て、第１の高融点金属膜と第２の高融点金属膜とは同じ
高融点金属により構成することができる。
【００６１】第１〜第４の半導体装置の製造方法におい
て、第１の高融点金属膜と第２の高融点金属膜とは異な
る高融点金属により構成することができる。
て、第１の高融点金属膜と第２の高融点金属膜とは異な
る高融点金属により構成することができる。
【００６２】第１〜第３の半導体装置の製造方法におい
て、第１の高融点金属の仕事関数は、シリコンのバンド
ギャップの中間付近に位置していることが好ましい。こ
のようにすると、相補型のＭＯＳＦＥＴを安定して動作
させることができる。
て、第１の高融点金属の仕事関数は、シリコンのバンド
ギャップの中間付近に位置していることが好ましい。こ
のようにすると、相補型のＭＯＳＦＥＴを安定して動作
させることができる。
【００６３】第１〜第３の半導体装置の製造方法におい
て、金属膜が銅からなる場合には、第２の高融点金属膜
は窒化タンタルからなることが好ましい。このようにす
ると、ゲート電極及びコンタクトが拡散し易い銅膜から
構成されていても、窒化タンタルからなるバリア層が銅
膜を構成する銅の拡散を確実に防止する。
て、金属膜が銅からなる場合には、第２の高融点金属膜
は窒化タンタルからなることが好ましい。このようにす
ると、ゲート電極及びコンタクトが拡散し易い銅膜から
構成されていても、窒化タンタルからなるバリア層が銅
膜を構成する銅の拡散を確実に防止する。
【００６４】第４の半導体装置の製造方法において、第
１のＭＯＳＦＥＴ形成領域は高周波回路領域又はロジッ
ク回路領域であり、第２のＭＯＳＦＥＴ形成領域はＤＲ
ＡＭセル領域であることが好ましい。
１のＭＯＳＦＥＴ形成領域は高周波回路領域又はロジッ
ク回路領域であり、第２のＭＯＳＦＥＴ形成領域はＤＲ
ＡＭセル領域であることが好ましい。
【００６５】第１のＭＯＳＦＥＴにおいてはゲート電極
の低抵抗化を図ることができると共にしきい値電圧を所
望値に制御できるので、高周波回路又はロジック回路に
適しており、第２のＭＯＳＦＥＴにおいてはゲート電極
を密集させることができると共に金属配線をビットライ
ンに用いることができるので、ＤＲＡＭセルに適してい
る。
の低抵抗化を図ることができると共にしきい値電圧を所
望値に制御できるので、高周波回路又はロジック回路に
適しており、第２のＭＯＳＦＥＴにおいてはゲート電極
を密集させることができると共に金属配線をビットライ
ンに用いることができるので、ＤＲＡＭセルに適してい
る。
【００６６】
【発明の実施の形態】（第１の実施形態）以下、第１の
実施形態に係る半導体装置の製造方法について、図１
（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）を参照しながら
説明する。
実施形態に係る半導体装置の製造方法について、図１
（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）を参照しながら
説明する。
【００６７】まず、図１（ａ）に示すように、例えばｐ
型のシリコン基板１００の表面部に周知の方法により素
子分離領域１０１を形成する。次に、シリコン基板１０
０の上に、例えば５ｎｍの膜厚を有するシリコン酸化
膜、及び例えば１００ｎｍの膜厚を有する多結晶シリコ
ン膜を順次堆積した後、シリコン酸化膜及び多結晶シリ
コン膜をパターニングして、シリコン酸化膜からなるダ
ミーゲート絶縁膜１０２及び多結晶シリコン膜からなる
ダミーゲート電極１０３を形成する。次に、ダミーゲー
ト電極１０３をマスクとして、Ａｓ等のｎ型の不純物を
例えば１０ｋｅＶ程度の注入エネルギーでイオン注入す
ることにより、低濃度不純物層１０４を形成する。
型のシリコン基板１００の表面部に周知の方法により素
子分離領域１０１を形成する。次に、シリコン基板１０
０の上に、例えば５ｎｍの膜厚を有するシリコン酸化
膜、及び例えば１００ｎｍの膜厚を有する多結晶シリコ
ン膜を順次堆積した後、シリコン酸化膜及び多結晶シリ
コン膜をパターニングして、シリコン酸化膜からなるダ
ミーゲート絶縁膜１０２及び多結晶シリコン膜からなる
ダミーゲート電極１０３を形成する。次に、ダミーゲー
ト電極１０３をマスクとして、Ａｓ等のｎ型の不純物を
例えば１０ｋｅＶ程度の注入エネルギーでイオン注入す
ることにより、低濃度不純物層１０４を形成する。
【００６８】次に、シリコン基板１００の上に全面に亘
ってシリコン窒化膜を堆積した後、該シリコン窒化膜に
対して異方性エッチングを行なって、図１（ｂ）に示す
ように、ダミーゲート電極１０３の側面にサイドウォー
ル１０５を形成する。次に、ダミーゲート電極１０３及
びサイドウォール１０５をマスクとして、Ａｓ等のｎ型
の不純物を例えば２０ｋｅＶ程度の注入エネルギーでイ
オン注入した後、アニール処理を施し不純物を活性化し
て、ソース領域又はドレイン領域となる高濃度不純物層
１０６を形成する。
ってシリコン窒化膜を堆積した後、該シリコン窒化膜に
対して異方性エッチングを行なって、図１（ｂ）に示す
ように、ダミーゲート電極１０３の側面にサイドウォー
ル１０５を形成する。次に、ダミーゲート電極１０３及
びサイドウォール１０５をマスクとして、Ａｓ等のｎ型
の不純物を例えば２０ｋｅＶ程度の注入エネルギーでイ
オン注入した後、アニール処理を施し不純物を活性化し
て、ソース領域又はドレイン領域となる高濃度不純物層
１０６を形成する。
【００６９】次に、ＣＶＤ法により、シリコン基板１０
０の上に全面に亘ってシリコン酸化膜からなる例えば３
００ｎｍの膜厚を有する第１の絶縁膜１０７を堆積した
後、該第１の絶縁膜１０７に対してＣＭＰを行なって、
図１（ｃ）に示すように、ダミーゲート電極１０３の表
面を露出させる。
０の上に全面に亘ってシリコン酸化膜からなる例えば３
００ｎｍの膜厚を有する第１の絶縁膜１０７を堆積した
後、該第１の絶縁膜１０７に対してＣＭＰを行なって、
図１（ｃ）に示すように、ダミーゲート電極１０３の表
面を露出させる。
【００７０】次に、ダミーゲート電極１０３に対して例
えばＫＯＨ等のアルカリ溶液を用いるウェットエッチン
グを行なった後、ダミーゲート絶縁膜１０２に対して例
えばフッ酸を用いるウェットエッチングを行なうことに
より、図１（ｄ）に示すように、ダミーゲート電極１０
３及びダミーゲート絶縁膜１０２を除去して、ゲート電
極形成用の凹状溝１０８を形成する。
えばＫＯＨ等のアルカリ溶液を用いるウェットエッチン
グを行なった後、ダミーゲート絶縁膜１０２に対して例
えばフッ酸を用いるウェットエッチングを行なうことに
より、図１（ｄ）に示すように、ダミーゲート電極１０
３及びダミーゲート絶縁膜１０２を除去して、ゲート電
極形成用の凹状溝１０８を形成する。
【００７１】次に、サイドウォール１０５及び第１の絶
縁膜１０７の表面に対して、一酸化窒素ガスの雰囲気中
において急速加熱熱処理（ＲＴＡ）を施すことにより、
図２（ａ）に示すように、ゲート絶縁膜となる約２ｎｍ
の膜厚を有するシリコン窒化酸化膜１０９を形成した
後、スパッタ法により、シリコン窒化酸化膜１０９の上
に全面に亘って、約１０ｎｍの膜厚を有する例えば窒化
タングステン（ＷＮx ）等の高融点金属の化合物からな
る第１の高融点金属膜１１０を形成する。
縁膜１０７の表面に対して、一酸化窒素ガスの雰囲気中
において急速加熱熱処理（ＲＴＡ）を施すことにより、
図２（ａ）に示すように、ゲート絶縁膜となる約２ｎｍ
の膜厚を有するシリコン窒化酸化膜１０９を形成した
後、スパッタ法により、シリコン窒化酸化膜１０９の上
に全面に亘って、約１０ｎｍの膜厚を有する例えば窒化
タングステン（ＷＮx ）等の高融点金属の化合物からな
る第１の高融点金属膜１１０を形成する。
【００７２】次に、図２（ｂ）に示すように、第１の高
融点金属膜１１０の上に、コンタクトホール形成領域に
開口部を有するレジストパターン１１１を形成した後、
該レジストパターン１１１をマスクとして、第１の高融
点金属膜１１０、シリコン窒化酸化膜１０９及び第１の
絶縁膜１０７に対して例えばドライエッチングを行なっ
て、高濃度不純物層１０６と連通するコンタクトホール
１１２を形成する。
融点金属膜１１０の上に、コンタクトホール形成領域に
開口部を有するレジストパターン１１１を形成した後、
該レジストパターン１１１をマスクとして、第１の高融
点金属膜１１０、シリコン窒化酸化膜１０９及び第１の
絶縁膜１０７に対して例えばドライエッチングを行なっ
て、高濃度不純物層１０６と連通するコンタクトホール
１１２を形成する。
【００７３】次に、図２（ｃ）に示すように、レジスト
パターン１１１を除去した後、スパッタ法により、凹状
溝１０８及びコンタクトホール１１２の内部並びに第１
の高融点金属膜１１０の上に、例えば約１０ｎｍの膜厚
のチタン膜と約２０ｎｍの膜厚の窒化チタン膜との積層
膜からなる第２の高融点金属膜１１３を堆積した後、該
第２の高融点金属膜１１３の上に例えばタングステンか
らなり約１００ｎｍの膜厚を有する金属膜１１４を、凹
状溝１０８及びコンタクトホール１１２に充填されるよ
うに堆積する。
パターン１１１を除去した後、スパッタ法により、凹状
溝１０８及びコンタクトホール１１２の内部並びに第１
の高融点金属膜１１０の上に、例えば約１０ｎｍの膜厚
のチタン膜と約２０ｎｍの膜厚の窒化チタン膜との積層
膜からなる第２の高融点金属膜１１３を堆積した後、該
第２の高融点金属膜１１３の上に例えばタングステンか
らなり約１００ｎｍの膜厚を有する金属膜１１４を、凹
状溝１０８及びコンタクトホール１１２に充填されるよ
うに堆積する。
【００７４】次に、図２（ｄ）に示すように、金属膜１
１４、第２の高融点金属膜１１３、第１の高融点金属膜
１１０及びシリコン窒化酸化膜１０９における第１の絶
縁膜１０７の上に露出している部分を例えばＣＭＰによ
り除去して、金属膜１１４からなるゲート電極１１４Ａ
及びコンタクトの下部１１４Ｂ、第２の高融点金属膜１
１３からなる内側バリア層１１３Ａ及びコンタクト用バ
リア層１１３Ｂ、第１の高融点金属膜１１０からなる外
側バリア層１１０Ａ、並びにシリコン窒化酸化膜１０９
からなるゲート絶縁膜１０９Ａを形成する。尚、内側バ
リア層１１３Ａ及び外側バリア層１１０Ａによってゲー
ト電極用バリア層が構成されている。
１４、第２の高融点金属膜１１３、第１の高融点金属膜
１１０及びシリコン窒化酸化膜１０９における第１の絶
縁膜１０７の上に露出している部分を例えばＣＭＰによ
り除去して、金属膜１１４からなるゲート電極１１４Ａ
及びコンタクトの下部１１４Ｂ、第２の高融点金属膜１
１３からなる内側バリア層１１３Ａ及びコンタクト用バ
リア層１１３Ｂ、第１の高融点金属膜１１０からなる外
側バリア層１１０Ａ、並びにシリコン窒化酸化膜１０９
からなるゲート絶縁膜１０９Ａを形成する。尚、内側バ
リア層１１３Ａ及び外側バリア層１１０Ａによってゲー
ト電極用バリア層が構成されている。
【００７５】図３（ａ）は、第１の実施形態のように、
コンタクトの下部１１４Ｂをゲート電極１１４Ａと同じ
工程により形成した後、第１の絶縁膜１０７の上に第２
の絶縁膜１１５を堆積し、その後、第２の絶縁膜１１５
に、コンタクトの下部１１４Ｂと連通し、ｄ1 の深さを
有するコンタクトホールの上部１１６を形成したときの
断面構造を示している。図３（ｂ）は、従来のように、
コンタクトの下部１１４Ｂを形成することなく、第１の
絶縁膜１０７の上に第２の絶縁膜１１５を堆積し、その
後、第１の絶縁膜１０７及び第２の絶縁膜１１５に、ｄ
2 （＞ｄ1 ）の深さを有するコンタクトホール１１７を
形成したときの断面構造を示している。
コンタクトの下部１１４Ｂをゲート電極１１４Ａと同じ
工程により形成した後、第１の絶縁膜１０７の上に第２
の絶縁膜１１５を堆積し、その後、第２の絶縁膜１１５
に、コンタクトの下部１１４Ｂと連通し、ｄ1 の深さを
有するコンタクトホールの上部１１６を形成したときの
断面構造を示している。図３（ｂ）は、従来のように、
コンタクトの下部１１４Ｂを形成することなく、第１の
絶縁膜１０７の上に第２の絶縁膜１１５を堆積し、その
後、第１の絶縁膜１０７及び第２の絶縁膜１１５に、ｄ
2 （＞ｄ1 ）の深さを有するコンタクトホール１１７を
形成したときの断面構造を示している。
【００７６】図３（ａ）と図３（ｂ）との対比から明ら
かなように、従来の方法によると、アスペクト比が大き
いコンタクトホール１１７に金属膜を埋め込んで、第２
の絶縁膜１１５の上に形成される金属配線と高濃度不純
物層１０６とを接続するコンタクトを形成しなければな
らないが、第１の実施形態によると、アスペクト比が小
さいコンタクトホールの上部１１６に金属膜を埋め込む
と、第２の絶縁膜１１５の上に形成される金属配線と高
濃度不純物層１０６とを接続するコンタクトを形成する
ことができるので、半導体装置の微細化が進み、コンタ
クトのアスペクト比が大きくなっても、コンタクトホー
ルに金属膜を埋め込む工程が困難になる事態を回避する
ことができる。
かなように、従来の方法によると、アスペクト比が大き
いコンタクトホール１１７に金属膜を埋め込んで、第２
の絶縁膜１１５の上に形成される金属配線と高濃度不純
物層１０６とを接続するコンタクトを形成しなければな
らないが、第１の実施形態によると、アスペクト比が小
さいコンタクトホールの上部１１６に金属膜を埋め込む
と、第２の絶縁膜１１５の上に形成される金属配線と高
濃度不純物層１０６とを接続するコンタクトを形成する
ことができるので、半導体装置の微細化が進み、コンタ
クトのアスペクト比が大きくなっても、コンタクトホー
ルに金属膜を埋め込む工程が困難になる事態を回避する
ことができる。
【００７７】また、第１の実施形態によると、ゲート電
極１１４Ａとゲート絶縁膜１０９Ａとの間に第１の高融
点金属膜１１０が介在している一方、コンタクト１１４
Ｂの下部と高濃度不純物層１０６との間には第１の高融
点金属膜１１０が介在していない。また、ゲート電極１
１４Ａ及びコンタクト１１４Ｂには第２の高融点金属膜
１１３が接している。このため、第１の高融点金属膜１
１０を構成する金属としては、他の条件をあまり考慮す
ることなく、ＭＯＳＦＥＴのしきい値電圧を制御するの
に最適な材料を用いることができると共に、第２の高融
点金属膜１１３を構成する金属としては、他の条件をあ
まり考慮することなく、ゲート電極１１４Ａ及びコンタ
クトの下部１１４Ｂを構成する金属が後に行なわれる熱
処理工程において拡散する事態を阻止するのに最適な材
料を用いることができる。特に、第１の高融点金属膜１
１０を構成する高融点金属として、その仕事関数がシリ
コンのバンドギャップの中間付近に位置しているものを
選択すると、相補型のＭＯＳＦＥＴを安定して動作させ
ることができる。
極１１４Ａとゲート絶縁膜１０９Ａとの間に第１の高融
点金属膜１１０が介在している一方、コンタクト１１４
Ｂの下部と高濃度不純物層１０６との間には第１の高融
点金属膜１１０が介在していない。また、ゲート電極１
１４Ａ及びコンタクト１１４Ｂには第２の高融点金属膜
１１３が接している。このため、第１の高融点金属膜１
１０を構成する金属としては、他の条件をあまり考慮す
ることなく、ＭＯＳＦＥＴのしきい値電圧を制御するの
に最適な材料を用いることができると共に、第２の高融
点金属膜１１３を構成する金属としては、他の条件をあ
まり考慮することなく、ゲート電極１１４Ａ及びコンタ
クトの下部１１４Ｂを構成する金属が後に行なわれる熱
処理工程において拡散する事態を阻止するのに最適な材
料を用いることができる。特に、第１の高融点金属膜１
１０を構成する高融点金属として、その仕事関数がシリ
コンのバンドギャップの中間付近に位置しているものを
選択すると、相補型のＭＯＳＦＥＴを安定して動作させ
ることができる。
【００７８】従って、ゲート電極１１４Ａを構成する金
属としては、拡散し易いが低抵抗である材料を用いるこ
とができるので、低抵抗なゲート電極を備えていると共
に所望のしきい値電圧を有するＭＯＳＦＥＴを実現する
ことができる。
属としては、拡散し易いが低抵抗である材料を用いるこ
とができるので、低抵抗なゲート電極を備えていると共
に所望のしきい値電圧を有するＭＯＳＦＥＴを実現する
ことができる。
【００７９】さらに、第１の実施形態によると、ゲート
絶縁膜１０９Ａと第２の高融点金属膜１１３からなる内
側バリア層１１３Ａとの間に第１の高融点金属膜１１０
からなる外側バリア層１１０Ａが介在しているため、内
側バリア層１１３Ａがゲート絶縁膜１０９Ａを還元させ
てゲート絶縁膜１０９Ａの機能を損なうことがないの
で、内側バリア層１１３Ａを構成する第２の高融点金属
膜１１３としては、密着性に優れるがゲート絶縁膜１０
９Ａを還元させるおそれのあるチタン膜を用いることが
できる。
絶縁膜１０９Ａと第２の高融点金属膜１１３からなる内
側バリア層１１３Ａとの間に第１の高融点金属膜１１０
からなる外側バリア層１１０Ａが介在しているため、内
側バリア層１１３Ａがゲート絶縁膜１０９Ａを還元させ
てゲート絶縁膜１０９Ａの機能を損なうことがないの
で、内側バリア層１１３Ａを構成する第２の高融点金属
膜１１３としては、密着性に優れるがゲート絶縁膜１０
９Ａを還元させるおそれのあるチタン膜を用いることが
できる。
【００８０】尚、第１の実施形態においては、第１の高
融点金属膜１１０、第２の高融点金属膜１１３及び金属
膜１１４をスパッタ法により形成したが、これに代え
て、ＣＶＤ法により形成してもよい。
融点金属膜１１０、第２の高融点金属膜１１３及び金属
膜１１４をスパッタ法により形成したが、これに代え
て、ＣＶＤ法により形成してもよい。
【００８１】また、第１の高融点金属膜１１０を窒化タ
ングステンにより形成すると共に、第２の高融点金属膜
１１３をチタン膜と窒化チタン膜との積層膜により形成
したが、第１の高融点金属膜１１０及び第２の高融点金
属膜１１３としては、ゲート絶縁膜１０９Ａと第１の高
融点金属膜１１０とが熱的に反応しない範囲で各種の高
融点金属（ＷＮx 、Ｔｉ、ＴｉＮ、ＴａＮ等）の単層膜
又は積層膜を用いることができる。例えば、第１の高融
点金属膜１１０を窒化チタンにより形成すると共に第２
の高融点金属膜１１３を窒化タングステンにより形成し
てもよいし、第１の高融点金属膜１１０と第２の高融点
金属膜１１３を同じ材料により形成してもよい。
ングステンにより形成すると共に、第２の高融点金属膜
１１３をチタン膜と窒化チタン膜との積層膜により形成
したが、第１の高融点金属膜１１０及び第２の高融点金
属膜１１３としては、ゲート絶縁膜１０９Ａと第１の高
融点金属膜１１０とが熱的に反応しない範囲で各種の高
融点金属（ＷＮx 、Ｔｉ、ＴｉＮ、ＴａＮ等）の単層膜
又は積層膜を用いることができる。例えば、第１の高融
点金属膜１１０を窒化チタンにより形成すると共に第２
の高融点金属膜１１３を窒化タングステンにより形成し
てもよいし、第１の高融点金属膜１１０と第２の高融点
金属膜１１３を同じ材料により形成してもよい。
【００８２】また、第１の高融点金属膜１１０の膜厚を
約１０ｎｍに設定すると共に、第２の高融点金属膜１１
３の膜厚を約３０ｎｍに設定したが、第１の高融点金属
膜１１０及び第２の高融点金属膜１１３の膜厚は、ゲー
ト電極１１４Ａ及びコンタクトの下部１１４Ｂの高さに
応じて適宜変更することができると共に、第１の高融点
金属膜１１０の膜厚と第２の高融点金属膜１１３の膜厚
とを同じにしてもよい。
約１０ｎｍに設定すると共に、第２の高融点金属膜１１
３の膜厚を約３０ｎｍに設定したが、第１の高融点金属
膜１１０及び第２の高融点金属膜１１３の膜厚は、ゲー
ト電極１１４Ａ及びコンタクトの下部１１４Ｂの高さに
応じて適宜変更することができると共に、第１の高融点
金属膜１１０の膜厚と第２の高融点金属膜１１３の膜厚
とを同じにしてもよい。
【００８３】また、ゲート電極１１４Ａ及びコンタクト
の下部１１４Ｂを構成する金属膜１１４は、タングステ
ン膜により形成したが、これに代えて、モリブデン（Ｍ
ｏ）若しくはチタンシリサイド（ＴｉＳｉ2 ）等の高融
点金属膜又は銅若しくはアルミニウム等の抵抗値が低い
低融点金属膜により形成してもよい。尚、金属膜１１４
を銅膜により形成する場合にには、第２の高融点金属膜
１１３は、窒化タンタル（ＴａＮ）を用いることが好ま
しい。このようにすると、ゲート電極１１４Ａ及びコン
タクトの下部１１４Ｂが拡散し易い銅膜から構成されて
いても、窒化タンタルからなる第２の高融点金属膜１１
３が銅膜を構成する銅の拡散を確実に防止する。
の下部１１４Ｂを構成する金属膜１１４は、タングステ
ン膜により形成したが、これに代えて、モリブデン（Ｍ
ｏ）若しくはチタンシリサイド（ＴｉＳｉ2 ）等の高融
点金属膜又は銅若しくはアルミニウム等の抵抗値が低い
低融点金属膜により形成してもよい。尚、金属膜１１４
を銅膜により形成する場合にには、第２の高融点金属膜
１１３は、窒化タンタル（ＴａＮ）を用いることが好ま
しい。このようにすると、ゲート電極１１４Ａ及びコン
タクトの下部１１４Ｂが拡散し易い銅膜から構成されて
いても、窒化タンタルからなる第２の高融点金属膜１１
３が銅膜を構成する銅の拡散を確実に防止する。
【００８４】さらに、ゲート絶縁膜１０９Ａは、シリコ
ン窒化酸化膜により形成したが、これに代えて、シリコ
ン酸化膜を用いてもよいし、Ｔａ2Ｏ5等のように耐熱性
が劣るが比誘電率が高い材料を用いてもよい。
ン窒化酸化膜により形成したが、これに代えて、シリコ
ン酸化膜を用いてもよいし、Ｔａ2Ｏ5等のように耐熱性
が劣るが比誘電率が高い材料を用いてもよい。
【００８５】（第２の実施形態）以下、第２の実施形態
に係る半導体装置の製造方法について、図４（ａ）〜
（ｄ）を参照しながら説明する。
に係る半導体装置の製造方法について、図４（ａ）〜
（ｄ）を参照しながら説明する。
【００８６】まず、第１の実施形態と同様、図４（ａ）
に示すように、ｐ型のシリコン基板２００に、素子分離
領域２０１、低濃度不純物層２０４、サイドウォール２
０５、高濃度不純物層２０６、第１の絶縁膜２０７、ゲ
ート電極形成用の凹状溝２０８、シリコン窒化酸化膜２
０９及び第１の高融点金属膜２１０を形成した後、図４
（ｂ）に示すように、第１の高融点金属膜２１０の上に
形成された第１のレジストパターン２１１をマスクとし
て、第１の高融点金属膜２１０、シリコン窒化酸化膜２
０９及び第１の絶縁膜２０７に対してエッチングを行な
って、高濃度不純物層２０６と連通するコンタクトホー
ル２１２を形成する。
に示すように、ｐ型のシリコン基板２００に、素子分離
領域２０１、低濃度不純物層２０４、サイドウォール２
０５、高濃度不純物層２０６、第１の絶縁膜２０７、ゲ
ート電極形成用の凹状溝２０８、シリコン窒化酸化膜２
０９及び第１の高融点金属膜２１０を形成した後、図４
（ｂ）に示すように、第１の高融点金属膜２１０の上に
形成された第１のレジストパターン２１１をマスクとし
て、第１の高融点金属膜２１０、シリコン窒化酸化膜２
０９及び第１の絶縁膜２０７に対してエッチングを行な
って、高濃度不純物層２０６と連通するコンタクトホー
ル２１２を形成する。
【００８７】次に、図４（ｃ）に示すように、凹状溝２
０８及びコンタクトホール２１２の内部並びに第１の高
融点金属膜２１０の上に第２の高融点金属膜２１３を堆
積した後、該第２の高融点金属膜２１３の上に金属膜２
１４を、凹状溝２０８及びコンタクトホール２１２が充
填されるように堆積し、その後、金属膜２１４の上に、
ゲート電極形成領域及び金属配線形成領域を覆う第２の
レジストパターン２１５を形成する。この場合、第２の
レジストパターン２１５におけるゲート電極形成領域を
覆う部分の幅は凹状溝２０８の幅よりも大きい。
０８及びコンタクトホール２１２の内部並びに第１の高
融点金属膜２１０の上に第２の高融点金属膜２１３を堆
積した後、該第２の高融点金属膜２１３の上に金属膜２
１４を、凹状溝２０８及びコンタクトホール２１２が充
填されるように堆積し、その後、金属膜２１４の上に、
ゲート電極形成領域及び金属配線形成領域を覆う第２の
レジストパターン２１５を形成する。この場合、第２の
レジストパターン２１５におけるゲート電極形成領域を
覆う部分の幅は凹状溝２０８の幅よりも大きい。
【００８８】次に、図４（ｄ）に示すように、第２のレ
ジストパターン２１５をマスクとして、金属膜２１４、
第２の高融点金属膜２１３、第１の高融点金属膜２１０
及びシリコン窒化酸化膜２０９に対してドライエッチン
グを行なって、凹状溝２０８に埋め込まれた金属膜２１
４からなるゲート電極下部２１４ａ及び第１の絶縁膜２
０７の上に形成された金属膜２１４からなりゲート電極
下部２１４ａよりも大きい幅を有するゲート電極上部２
１４ｂから構成されるＴ字型のゲート電極２１４Ａ、金
属膜２１４からなる、コンタクト２１４Ｂ及び金属配線
２１４Ｃ、第２の高融点金属膜２１３からなる、内側バ
リア層２１３Ａ、上側バリア層２１３Ｂ及びコンタクト
用バリア層２１０Ｃ、第１の高融点金属膜２１０からな
る、外側バリア層２１０Ａ及び下側バリア層２１０Ｂ、
並びにシリコン窒化酸化膜２０９からなるゲート絶縁膜
２０９Ａを形成する。尚、内側バリア層２１３Ａ及び外
側バリア層２１０Ｂによってゲート電極用バリア層が構
成され、上側バリア層２１３Ｂ及び下側バリア層２１０
Ｂによって金属配線用バリア層が構成されている。その
後、第２のレジストパターン２１５を除去する。
ジストパターン２１５をマスクとして、金属膜２１４、
第２の高融点金属膜２１３、第１の高融点金属膜２１０
及びシリコン窒化酸化膜２０９に対してドライエッチン
グを行なって、凹状溝２０８に埋め込まれた金属膜２１
４からなるゲート電極下部２１４ａ及び第１の絶縁膜２
０７の上に形成された金属膜２１４からなりゲート電極
下部２１４ａよりも大きい幅を有するゲート電極上部２
１４ｂから構成されるＴ字型のゲート電極２１４Ａ、金
属膜２１４からなる、コンタクト２１４Ｂ及び金属配線
２１４Ｃ、第２の高融点金属膜２１３からなる、内側バ
リア層２１３Ａ、上側バリア層２１３Ｂ及びコンタクト
用バリア層２１０Ｃ、第１の高融点金属膜２１０からな
る、外側バリア層２１０Ａ及び下側バリア層２１０Ｂ、
並びにシリコン窒化酸化膜２０９からなるゲート絶縁膜
２０９Ａを形成する。尚、内側バリア層２１３Ａ及び外
側バリア層２１０Ｂによってゲート電極用バリア層が構
成され、上側バリア層２１３Ｂ及び下側バリア層２１０
Ｂによって金属配線用バリア層が構成されている。その
後、第２のレジストパターン２１５を除去する。
【００８９】図５（ａ）は、第２の実施形態のように、
Ｔ字型のゲート電極２１４Ａ、コンタクト２１４Ｂ及び
金属配線２１４Ｃを同時に形成した後、第１の絶縁膜２
０７の上に第２の絶縁膜２１６を堆積し、その後、第２
の絶縁膜２１６に、金属配線２１４Ｃひいてはコンタク
ト２１４Ｂと連通し、ｄ3 の深さを有するコンタクトホ
ール２１７を形成したときの断面構造を示している。図
５（ｂ）は、従来のように、コンタクト２１４Ｂ及び金
属配線２１４Ｃを形成することなく、第１の絶縁膜２０
７の上に第２の絶縁膜２１６を堆積し、その後、第１の
絶縁膜２０７及び第２の絶縁膜２１６に、ｄ4 （＞
ｄ3 ）の深さを有するコンタクトホール２１８を形成し
たときの断面構造を示している。
Ｔ字型のゲート電極２１４Ａ、コンタクト２１４Ｂ及び
金属配線２１４Ｃを同時に形成した後、第１の絶縁膜２
０７の上に第２の絶縁膜２１６を堆積し、その後、第２
の絶縁膜２１６に、金属配線２１４Ｃひいてはコンタク
ト２１４Ｂと連通し、ｄ3 の深さを有するコンタクトホ
ール２１７を形成したときの断面構造を示している。図
５（ｂ）は、従来のように、コンタクト２１４Ｂ及び金
属配線２１４Ｃを形成することなく、第１の絶縁膜２０
７の上に第２の絶縁膜２１６を堆積し、その後、第１の
絶縁膜２０７及び第２の絶縁膜２１６に、ｄ4 （＞
ｄ3 ）の深さを有するコンタクトホール２１８を形成し
たときの断面構造を示している。
【００９０】図５（ａ）と図５（ｂ）との対比から明ら
かなように、従来の方法によると、アスペクト比が大き
いコンタクトホール２１８に金属膜を埋め込んで、第２
の絶縁膜２１６の上に形成される金属配線と高濃度不純
物層２０６とを接続するコンタクトを形成しなければな
らないが、第２の実施形態によると、アスペクト比が小
さいコンタクトホール２１７に金属膜を埋め込むと、第
２の絶縁膜２１６の上に形成される金属配線と高濃度不
純物層２０６とを接続するコンタクトを形成することが
できるので、半導体装置の微細化が進み、コンタクトの
アスペクト比が大きくなっても、コンタクトホールに金
属膜を埋め込む工程が困難になる事態を回避することが
できる。
かなように、従来の方法によると、アスペクト比が大き
いコンタクトホール２１８に金属膜を埋め込んで、第２
の絶縁膜２１６の上に形成される金属配線と高濃度不純
物層２０６とを接続するコンタクトを形成しなければな
らないが、第２の実施形態によると、アスペクト比が小
さいコンタクトホール２１７に金属膜を埋め込むと、第
２の絶縁膜２１６の上に形成される金属配線と高濃度不
純物層２０６とを接続するコンタクトを形成することが
できるので、半導体装置の微細化が進み、コンタクトの
アスペクト比が大きくなっても、コンタクトホールに金
属膜を埋め込む工程が困難になる事態を回避することが
できる。
【００９１】また、第２の実施形態によると、Ｔ字型の
ゲート電極２１４Ａを構成するゲート電極上部２１４ｂ
とローカル配線となる金属配線２１４Ｃとを同時に形成
することができる。このため、工程数の増加を招くこと
なく、ゲート電極２１４ＡをＴ字型にすることによる低
抵抗化と、金属配線２１４Ｃを設けることによる高集積
化及び配線遅延の低減とを実現することができる。
ゲート電極２１４Ａを構成するゲート電極上部２１４ｂ
とローカル配線となる金属配線２１４Ｃとを同時に形成
することができる。このため、工程数の増加を招くこと
なく、ゲート電極２１４ＡをＴ字型にすることによる低
抵抗化と、金属配線２１４Ｃを設けることによる高集積
化及び配線遅延の低減とを実現することができる。
【００９２】また、第２の実施形態によると、ゲート電
極２１４Ａとゲート絶縁膜２０９Ａとの間に第１の高融
点金属膜２１０が介在している一方、コンタクト２１４
Ｂと高濃度不純物層２０６との間には第１の高融点金属
膜２１０が介在していない。また、ゲート電極２１４
Ａ、コンタクト２１４Ｂ及び金属配線２１４Ｃには第２
の高融点金属膜２１３が接している。このため、第１の
高融点金属膜２１０を構成する金属としては、他の条件
をあまり考慮することなく、ＭＯＳＦＥＴのしきい値電
圧を制御するのに最適な材料を用いることができる。特
に、第１の高融点金属膜２１０を構成する高融点金属と
して、その仕事関数がシリコンのバンドギャップの中間
付近に位置しているものを選択すると、相補型のＭＯＳ
ＦＥＴを安定して動作させることができる。また、第２
の高融点金属膜２１３を構成する金属としては、他の条
件をあまり考慮することなく、ゲート電極２１４Ａ、コ
ンタクト２１４Ｂ及び金属配線２１４Ｃを構成する金属
が、後に行なわれる熱処理工程において拡散する事態を
阻止するのに最適な材料を用いることができる。
極２１４Ａとゲート絶縁膜２０９Ａとの間に第１の高融
点金属膜２１０が介在している一方、コンタクト２１４
Ｂと高濃度不純物層２０６との間には第１の高融点金属
膜２１０が介在していない。また、ゲート電極２１４
Ａ、コンタクト２１４Ｂ及び金属配線２１４Ｃには第２
の高融点金属膜２１３が接している。このため、第１の
高融点金属膜２１０を構成する金属としては、他の条件
をあまり考慮することなく、ＭＯＳＦＥＴのしきい値電
圧を制御するのに最適な材料を用いることができる。特
に、第１の高融点金属膜２１０を構成する高融点金属と
して、その仕事関数がシリコンのバンドギャップの中間
付近に位置しているものを選択すると、相補型のＭＯＳ
ＦＥＴを安定して動作させることができる。また、第２
の高融点金属膜２１３を構成する金属としては、他の条
件をあまり考慮することなく、ゲート電極２１４Ａ、コ
ンタクト２１４Ｂ及び金属配線２１４Ｃを構成する金属
が、後に行なわれる熱処理工程において拡散する事態を
阻止するのに最適な材料を用いることができる。
【００９３】従って、ゲート電極２１４Ａを構成する金
属としては、拡散し易いが低抵抗である材料を用いるこ
とができるので、ゲート電極２１４ＡがＴ字型であるこ
とと相俟って、極めて低抵抗なゲート電極を備えている
と共に所望のしきい値電圧を有するＭＯＳＦＥＴを実現
することができる。
属としては、拡散し易いが低抵抗である材料を用いるこ
とができるので、ゲート電極２１４ＡがＴ字型であるこ
とと相俟って、極めて低抵抗なゲート電極を備えている
と共に所望のしきい値電圧を有するＭＯＳＦＥＴを実現
することができる。
【００９４】また、第２の実施形態によると、金属配線
２１４Ｃと第１の絶縁膜２０７との間に、第２の高融点
金属膜２１３からなる上側バリア層２１３Ｂと、第１の
高融点金属膜２１０からなる下側バリア層２１０Ｂとが
介在しているため、下側バリア層２１０Ｂに第１の絶縁
膜２０７との密着性を向上させる機能を持たせると共
に、上側バリア層２１３Ｂに金属配線２１４Ｃを構成す
る金属が第１の絶縁膜２０７に拡散する事態を阻止する
機能を持たせることができる。
２１４Ｃと第１の絶縁膜２０７との間に、第２の高融点
金属膜２１３からなる上側バリア層２１３Ｂと、第１の
高融点金属膜２１０からなる下側バリア層２１０Ｂとが
介在しているため、下側バリア層２１０Ｂに第１の絶縁
膜２０７との密着性を向上させる機能を持たせると共
に、上側バリア層２１３Ｂに金属配線２１４Ｃを構成す
る金属が第１の絶縁膜２０７に拡散する事態を阻止する
機能を持たせることができる。
【００９５】さらに、第２の実施形態によると、ゲート
絶縁膜２０９Ａと第２の高融点金属膜２１３からなる内
側バリア層２１３Ａとの間に第１の高融点金属膜２１０
からなる外側バリア層２１０Ａが介在しているため、内
側バリア層２１３Ａがゲート絶縁膜２０９Ａを還元させ
てゲート絶縁膜２０９Ａの機能を損なうことがないの
で、内側バリア層２１３Ａを構成する第２の高融点金属
膜２１３としては、密着性に優れるがゲート絶縁膜を還
元させるおそれのあるチタン膜を用いることができる。
絶縁膜２０９Ａと第２の高融点金属膜２１３からなる内
側バリア層２１３Ａとの間に第１の高融点金属膜２１０
からなる外側バリア層２１０Ａが介在しているため、内
側バリア層２１３Ａがゲート絶縁膜２０９Ａを還元させ
てゲート絶縁膜２０９Ａの機能を損なうことがないの
で、内側バリア層２１３Ａを構成する第２の高融点金属
膜２１３としては、密着性に優れるがゲート絶縁膜を還
元させるおそれのあるチタン膜を用いることができる。
【００９６】尚、第２の実施形態においては、第１の高
融点金属膜２１０、第２の高融点金属膜２１３及び金属
膜２１４をスパッタ法により形成したが、これに代え
て、ＣＶＤ法により形成してもよい。
融点金属膜２１０、第２の高融点金属膜２１３及び金属
膜２１４をスパッタ法により形成したが、これに代え
て、ＣＶＤ法により形成してもよい。
【００９７】また、第１の高融点金属膜２１０を窒化タ
ングステンにより形成すると共に、第２の高融点金属膜
２１３をチタン膜と窒化チタン膜との積層膜により形成
したが、第１の高融点金属膜２１０及び第２の高融点金
属膜２１３としては、ゲート絶縁膜２０９Ａと第１の高
融点金属膜２１０とが熱的に反応しない範囲で各種の高
融点金属（ＷＮｘ、Ｔｉ、ＴｉＮ、ＴａＮ等）の単層膜
又は積層膜を用いることができる。例えば、第１の高融
点金属膜２１０を窒化チタンにより形成すると共に第２
の高融点金属膜２１３を窒化タングステンにより形成し
てもよいし、第１の高融点金属膜２１０と第２の高融点
金属膜２１３を同じ材料により形成してもよい。
ングステンにより形成すると共に、第２の高融点金属膜
２１３をチタン膜と窒化チタン膜との積層膜により形成
したが、第１の高融点金属膜２１０及び第２の高融点金
属膜２１３としては、ゲート絶縁膜２０９Ａと第１の高
融点金属膜２１０とが熱的に反応しない範囲で各種の高
融点金属（ＷＮｘ、Ｔｉ、ＴｉＮ、ＴａＮ等）の単層膜
又は積層膜を用いることができる。例えば、第１の高融
点金属膜２１０を窒化チタンにより形成すると共に第２
の高融点金属膜２１３を窒化タングステンにより形成し
てもよいし、第１の高融点金属膜２１０と第２の高融点
金属膜２１３を同じ材料により形成してもよい。
【００９８】また、第１の高融点金属膜２１０の膜厚を
約１０ｎｍに設定すると共に、第２の高融点金属膜２１
３の膜厚を約３０ｎｍに設定したが、第１の高融点金属
膜２１０及び第２の高融点金属膜２１３の膜厚は、ゲー
ト電極２１４Ａ及びコンタクト２１４Ｂの高さに応じて
適宜変更することができると共に、第１の高融点金属膜
２１０の膜厚と第２の高融点金属膜２１３の膜厚とを同
じにしてもよい。
約１０ｎｍに設定すると共に、第２の高融点金属膜２１
３の膜厚を約３０ｎｍに設定したが、第１の高融点金属
膜２１０及び第２の高融点金属膜２１３の膜厚は、ゲー
ト電極２１４Ａ及びコンタクト２１４Ｂの高さに応じて
適宜変更することができると共に、第１の高融点金属膜
２１０の膜厚と第２の高融点金属膜２１３の膜厚とを同
じにしてもよい。
【００９９】また、ゲート電極２１４Ａ、コンタクト２
１４Ｂ及び金属配線２１４Ｃを構成する金属膜２１４
は、タングステン膜により形成したが、これに代えて、
モリブデン若しくはチタンシリサイド等の高融点金属膜
又は銅若しくはアルミニウム等の抵抗値が低い低融点金
属膜により形成してもよい。尚、金属膜２１４を銅膜に
より形成する場合には、第２の高融点金属膜２１３は、
窒化タンタルを用いることが好ましい。このようにする
と、ゲート電極２１４Ａ及びコンタクト１１４Ｂが拡散
し易い銅膜から構成されていても、窒化タンタルからな
る第２の高融点金属膜２１３が銅膜を構成する銅の拡散
を確実に防止する。
１４Ｂ及び金属配線２１４Ｃを構成する金属膜２１４
は、タングステン膜により形成したが、これに代えて、
モリブデン若しくはチタンシリサイド等の高融点金属膜
又は銅若しくはアルミニウム等の抵抗値が低い低融点金
属膜により形成してもよい。尚、金属膜２１４を銅膜に
より形成する場合には、第２の高融点金属膜２１３は、
窒化タンタルを用いることが好ましい。このようにする
と、ゲート電極２１４Ａ及びコンタクト１１４Ｂが拡散
し易い銅膜から構成されていても、窒化タンタルからな
る第２の高融点金属膜２１３が銅膜を構成する銅の拡散
を確実に防止する。
【０１００】さらに、ゲート絶縁膜２０９Ａは、シリコ
ン窒化酸化膜により形成したが、これに代えて、シリコ
ン酸化膜を用いてもよいし、Ｔａ2Ｏ5等のように耐熱性
が劣るが比誘電率が高い材料を用いてもよい。
ン窒化酸化膜により形成したが、これに代えて、シリコ
ン酸化膜を用いてもよいし、Ｔａ2Ｏ5等のように耐熱性
が劣るが比誘電率が高い材料を用いてもよい。
【０１０１】（第３の実施形態）以下、第３の実施形態
に係る半導体装置の製造方法について、図６（ａ）〜
（ｄ）を参照しながら説明する。
に係る半導体装置の製造方法について、図６（ａ）〜
（ｄ）を参照しながら説明する。
【０１０２】まず、第１の実施形態と同様、図６（ａ）
に示すように、ｐ型のシリコン基板３００に、素子分離
領域３０１、低濃度不純物層３０４、サイドウォール３
０５、高濃度不純物層３０６、第１の絶縁膜３０７、ゲ
ート電極形成用の凹状溝３０８、シリコン酸化膜３０９
及び第１の高融点金属膜３１０を形成する。尚、第１の
実施形態においては、急速加熱熱処理によりゲート絶縁
膜となるシリコン窒化酸化膜１０９を形成したが、第３
の実施形態においては、ＣＶＤ法によりゲート絶縁膜と
なる約２ｎｍの膜厚を有するシリコン酸化膜３０９を形
成する。また、第１の実施形態においては、第１の高融
点金属膜１１０を窒化タングステンにより構成したが、
第３の実施形態においては、第１の高融点金属膜３１０
を窒化チタン（ＴｉＮ）等の高融点金属の化合物により
構成する。
に示すように、ｐ型のシリコン基板３００に、素子分離
領域３０１、低濃度不純物層３０４、サイドウォール３
０５、高濃度不純物層３０６、第１の絶縁膜３０７、ゲ
ート電極形成用の凹状溝３０８、シリコン酸化膜３０９
及び第１の高融点金属膜３１０を形成する。尚、第１の
実施形態においては、急速加熱熱処理によりゲート絶縁
膜となるシリコン窒化酸化膜１０９を形成したが、第３
の実施形態においては、ＣＶＤ法によりゲート絶縁膜と
なる約２ｎｍの膜厚を有するシリコン酸化膜３０９を形
成する。また、第１の実施形態においては、第１の高融
点金属膜１１０を窒化タングステンにより構成したが、
第３の実施形態においては、第１の高融点金属膜３１０
を窒化チタン（ＴｉＮ）等の高融点金属の化合物により
構成する。
【０１０３】次に、図６（ｂ）に示すように、第１の高
融点金属膜３１０及びシリコン酸化膜３０９における第
１の絶縁膜３０７の上に露出している部分をＣＭＰによ
り除去して、第１の高融点金属膜３１０からなる外側バ
リア層３１０Ａを形成すると共に、シリコン酸化膜３０
９からなるゲート絶縁膜３０９Ａを形成する。
融点金属膜３１０及びシリコン酸化膜３０９における第
１の絶縁膜３０７の上に露出している部分をＣＭＰによ
り除去して、第１の高融点金属膜３１０からなる外側バ
リア層３１０Ａを形成すると共に、シリコン酸化膜３０
９からなるゲート絶縁膜３０９Ａを形成する。
【０１０４】次に、図６（ｃ）に示すように、第１の絶
縁膜３０７の上に、コンタクトホール形成領域に開口部
を有する第１のレジストパターン３１１を形成した後、
該第１のレジストパターン３１１をマスクとして、第１
の絶縁膜３０７に対してドライエッチングを行なって、
高濃度不純物層３０６と連通するコンタクトホール３１
２を形成する。
縁膜３０７の上に、コンタクトホール形成領域に開口部
を有する第１のレジストパターン３１１を形成した後、
該第１のレジストパターン３１１をマスクとして、第１
の絶縁膜３０７に対してドライエッチングを行なって、
高濃度不純物層３０６と連通するコンタクトホール３１
２を形成する。
【０１０５】次に、図７（ａ）に示すように、第１のレ
ジストパターン３１１を除去した後、スパッタ法によ
り、凹状溝３０８及びコンタクトホール３１２の内部並
びに第１の高融点金属膜３１０の上に、例えば約１０ｎ
ｍの膜厚のチタン膜と約２０ｎｍの膜厚の窒化チタン膜
との積層膜からなる第２の高融点金属膜３１３を堆積し
た後、該第２の高融点金属膜３１３の上に例えばタング
ステンからなり約１００ｎｍの膜厚を有する金属膜３１
４を凹状溝３０８及びコンタクトホール３１２が充填さ
れるように堆積する。
ジストパターン３１１を除去した後、スパッタ法によ
り、凹状溝３０８及びコンタクトホール３１２の内部並
びに第１の高融点金属膜３１０の上に、例えば約１０ｎ
ｍの膜厚のチタン膜と約２０ｎｍの膜厚の窒化チタン膜
との積層膜からなる第２の高融点金属膜３１３を堆積し
た後、該第２の高融点金属膜３１３の上に例えばタング
ステンからなり約１００ｎｍの膜厚を有する金属膜３１
４を凹状溝３０８及びコンタクトホール３１２が充填さ
れるように堆積する。
【０１０６】次に、図７（ｂ）に示すように、金属膜３
１４の上に、ゲート電極形成領域及び金属配線形成領域
を覆う第２のレジストパターン３１５を形成する。この
場合、第２のレジストパターン３１５におけるゲート電
極形成領域を覆う部分の幅は凹状溝３０８の幅よりも大
きい。
１４の上に、ゲート電極形成領域及び金属配線形成領域
を覆う第２のレジストパターン３１５を形成する。この
場合、第２のレジストパターン３１５におけるゲート電
極形成領域を覆う部分の幅は凹状溝３０８の幅よりも大
きい。
【０１０７】次に、図７（ｃ）に示すように、第２のレ
ジストパターン３１５をマスクとして、金属膜３１４及
び第２の高融点金属膜３１３に対してドライエッチング
を行なって、凹状溝３０８に埋め込まれた金属膜３１４
からなるゲート電極下部３１４ａ、及び第１の絶縁膜３
０７の上に形成された金属膜３１４からなりゲート電極
下部３１４ａよりも大きい幅を有するゲート電極上部３
１４ｂから構成されるＴ字型のゲート電極３１４Ａ、金
属膜３１４からなるコンタクト３１４Ｂ及び金属配線３
１４Ｃ、第２の高融点金属膜３１３からなる、内側バリ
ア層３１３Ａ、配線用バリア層３１３Ｂ及びコンタクト
用バリア層３１３Ｃを形成する。尚、内側バリア層３１
３Ａ及び外側バリア層３１０Ａによってゲート電極用バ
リア層が構成されている。その後、第２のレジストパタ
ーン３１５を除去する。
ジストパターン３１５をマスクとして、金属膜３１４及
び第２の高融点金属膜３１３に対してドライエッチング
を行なって、凹状溝３０８に埋め込まれた金属膜３１４
からなるゲート電極下部３１４ａ、及び第１の絶縁膜３
０７の上に形成された金属膜３１４からなりゲート電極
下部３１４ａよりも大きい幅を有するゲート電極上部３
１４ｂから構成されるＴ字型のゲート電極３１４Ａ、金
属膜３１４からなるコンタクト３１４Ｂ及び金属配線３
１４Ｃ、第２の高融点金属膜３１３からなる、内側バリ
ア層３１３Ａ、配線用バリア層３１３Ｂ及びコンタクト
用バリア層３１３Ｃを形成する。尚、内側バリア層３１
３Ａ及び外側バリア層３１０Ａによってゲート電極用バ
リア層が構成されている。その後、第２のレジストパタ
ーン３１５を除去する。
【０１０８】第３の実施形態によると、第２の実施形態
と同様、Ｔ字型のゲート電極３１４Ａを構成するゲート
電極上部３１４ｂと金属配線３１４Ｃとを同時に形成で
きるので、工程数の増加を招くことなく、ゲート電極３
１４ＡをＴ字型にすることによる低抵抗化と、ローカル
配線となる金属配線３１４Ｃを設けることによる高集積
化及び配線遅延の低減とを実現することができる。もっ
とも、第３の実施形態によると、第２の実施形態に比べ
て、第１の高融点金属膜３１０における第１の絶縁膜３
０７の上に露出する部分をＣＭＰにより除去する工程が
増えるが、ＣＭＰの工程が増加しても、従来のようにゲ
ート電極を形成した後に金属配線を形成する方法に比べ
ると、工程数を低減することができる。
と同様、Ｔ字型のゲート電極３１４Ａを構成するゲート
電極上部３１４ｂと金属配線３１４Ｃとを同時に形成で
きるので、工程数の増加を招くことなく、ゲート電極３
１４ＡをＴ字型にすることによる低抵抗化と、ローカル
配線となる金属配線３１４Ｃを設けることによる高集積
化及び配線遅延の低減とを実現することができる。もっ
とも、第３の実施形態によると、第２の実施形態に比べ
て、第１の高融点金属膜３１０における第１の絶縁膜３
０７の上に露出する部分をＣＭＰにより除去する工程が
増えるが、ＣＭＰの工程が増加しても、従来のようにゲ
ート電極を形成した後に金属配線を形成する方法に比べ
ると、工程数を低減することができる。
【０１０９】また、第３の実施形態によると、第１及び
第２の実施形態に比べて、エッチングによりコンタクト
ホール３１２を形成する際に、第１の高融点金属膜３１
０が存在していないため、コンタクトホール３１２を形
成するためのエッチング工程が容易になると共に、ゲー
ト電極上部３１４ｂ及び金属配線３１４Ｃと第１の絶縁
膜３０７との間に介在するバリア層の膜厚が薄くなるの
で、ゲート電極上部３１４ｂ及び金属配線３１４Ｃを形
成するためのエッチング工程が容易になる。
第２の実施形態に比べて、エッチングによりコンタクト
ホール３１２を形成する際に、第１の高融点金属膜３１
０が存在していないため、コンタクトホール３１２を形
成するためのエッチング工程が容易になると共に、ゲー
ト電極上部３１４ｂ及び金属配線３１４Ｃと第１の絶縁
膜３０７との間に介在するバリア層の膜厚が薄くなるの
で、ゲート電極上部３１４ｂ及び金属配線３１４Ｃを形
成するためのエッチング工程が容易になる。
【０１１０】また、第３の実施形態によると、第１及び
第２の実施形態と同様、ＭＯＳＦＥＴの上に形成される
金属配線と高濃度不純物層３０６とを接続するためのコ
ンタクトホールのアスペクト比を小さくすることができ
るので、半導体装置の微細化が進み、コンタクトのアス
ペクト比が大きくなっても、コンタクトホールに金属膜
を埋め込む工程が困難になる事態を回避することができ
る。
第２の実施形態と同様、ＭＯＳＦＥＴの上に形成される
金属配線と高濃度不純物層３０６とを接続するためのコ
ンタクトホールのアスペクト比を小さくすることができ
るので、半導体装置の微細化が進み、コンタクトのアス
ペクト比が大きくなっても、コンタクトホールに金属膜
を埋め込む工程が困難になる事態を回避することができ
る。
【０１１１】また、第３の実施形態によると、第２の実
施形態と同様、ゲート電極３１４Ａとゲート絶縁膜３０
９Ａとの間に第１の高融点金属膜３１０が介在している
一方、コンタクト３１４Ｂと高濃度不純物層３０６との
間には第１の高融点金属膜３１０が介在しておらず、ま
た、ゲート電極３１４Ａ、コンタクト３１４Ｂ及び金属
配線３１４Ｃには第２の高融点金属膜３１３が接してい
る。このため、第１の高融点金属膜３１０を構成する金
属としては、他の条件をあまり考慮することなく、ＭＯ
ＳＦＥＴのしきい値電圧を制御するのに最適な材料を用
いることができる。特に、第１の高融点金属膜３１０を
構成する高融点金属として、その仕事関数がシリコンの
バンドギャップの中間付近に位置しているものを選択す
ると、相補型のＭＯＳＦＥＴを安定して動作させること
ができる。第２の高融点金属膜３１３を構成する金属と
しては、他の条件をあまり考慮することなく、ゲート電
極３１４Ａ、コンタクト３１４Ｂ及び金属配線３１４Ｃ
を構成する金属が、後に行なわれる熱処理工程において
拡散する事態を阻止するのに最適な材料を用いることが
できる。
施形態と同様、ゲート電極３１４Ａとゲート絶縁膜３０
９Ａとの間に第１の高融点金属膜３１０が介在している
一方、コンタクト３１４Ｂと高濃度不純物層３０６との
間には第１の高融点金属膜３１０が介在しておらず、ま
た、ゲート電極３１４Ａ、コンタクト３１４Ｂ及び金属
配線３１４Ｃには第２の高融点金属膜３１３が接してい
る。このため、第１の高融点金属膜３１０を構成する金
属としては、他の条件をあまり考慮することなく、ＭＯ
ＳＦＥＴのしきい値電圧を制御するのに最適な材料を用
いることができる。特に、第１の高融点金属膜３１０を
構成する高融点金属として、その仕事関数がシリコンの
バンドギャップの中間付近に位置しているものを選択す
ると、相補型のＭＯＳＦＥＴを安定して動作させること
ができる。第２の高融点金属膜３１３を構成する金属と
しては、他の条件をあまり考慮することなく、ゲート電
極３１４Ａ、コンタクト３１４Ｂ及び金属配線３１４Ｃ
を構成する金属が、後に行なわれる熱処理工程において
拡散する事態を阻止するのに最適な材料を用いることが
できる。
【０１１２】従って、極めて低抵抗なＴ字型のゲート電
極を備えていると共に所望のしきい値電圧を有するＭＯ
ＳＦＥＴを実現することができる。
極を備えていると共に所望のしきい値電圧を有するＭＯ
ＳＦＥＴを実現することができる。
【０１１３】さらに、第３の実施形態によると、ゲート
絶縁膜３０９Ａと第２の高融点金属膜３１３からなる内
側バリア層３１３Ａとの間に第１の高融点金属膜３１０
からなる外側バリア層３１０Ａが介在しているため、内
側バリア層３１３Ａがゲート絶縁膜３０９Ａを還元させ
てゲート絶縁膜３０９Ａの機能を損なうことがないの
で、第２の高融点金属膜３１３としては、密着性に優れ
るがゲート絶縁膜を還元させるおそれのあるチタン膜を
用いることができる。
絶縁膜３０９Ａと第２の高融点金属膜３１３からなる内
側バリア層３１３Ａとの間に第１の高融点金属膜３１０
からなる外側バリア層３１０Ａが介在しているため、内
側バリア層３１３Ａがゲート絶縁膜３０９Ａを還元させ
てゲート絶縁膜３０９Ａの機能を損なうことがないの
で、第２の高融点金属膜３１３としては、密着性に優れ
るがゲート絶縁膜を還元させるおそれのあるチタン膜を
用いることができる。
【０１１４】尚、第３の実施形態においては、第１の高
融点金属膜３１０、第２の高融点金属膜３１３及び金属
膜３１４をスパッタ法により形成したが、これに代え
て、ＣＶＤ法により形成してもよい。
融点金属膜３１０、第２の高融点金属膜３１３及び金属
膜３１４をスパッタ法により形成したが、これに代え
て、ＣＶＤ法により形成してもよい。
【０１１５】また、第１の高融点金属膜３１０を窒化チ
タン膜により形成すると共に、第２の高融点金属膜３１
３をチタン膜と窒化チタン膜との積層膜により形成した
が、第１の高融点金属膜３１０及び第２の高融点金属膜
３１３としては、ゲート絶縁膜３０９Ａと第１の高融点
金属膜３１０とが熱的に反応しない範囲で各種の高融点
金属（ＷＮx 、Ｔｉ、ＴｉＮ、ＴａＮ等）の単層膜又は
積層膜を用いることができる。例えば、第１の高融点金
属膜３１０及び第２の高融点金属膜３１３を窒化タング
ステンにより形成してもよい。
タン膜により形成すると共に、第２の高融点金属膜３１
３をチタン膜と窒化チタン膜との積層膜により形成した
が、第１の高融点金属膜３１０及び第２の高融点金属膜
３１３としては、ゲート絶縁膜３０９Ａと第１の高融点
金属膜３１０とが熱的に反応しない範囲で各種の高融点
金属（ＷＮx 、Ｔｉ、ＴｉＮ、ＴａＮ等）の単層膜又は
積層膜を用いることができる。例えば、第１の高融点金
属膜３１０及び第２の高融点金属膜３１３を窒化タング
ステンにより形成してもよい。
【０１１６】また、第１の高融点金属膜３１０の膜厚を
約１０ｎｍに設定すると共に、第２の高融点金属膜３１
３の膜厚を約３０ｎｍに設定したが、第１の高融点金属
膜３１０及び第２の高融点金属膜３１３の膜厚は、ゲー
ト電極３１４Ａ及びコンタクト３１４Ｂの高さに応じて
適宜変更することができると共に、第１の高融点金属膜
３１０の膜厚と第２の高融点金属膜３１３の膜厚とを同
じにしてもよい。
約１０ｎｍに設定すると共に、第２の高融点金属膜３１
３の膜厚を約３０ｎｍに設定したが、第１の高融点金属
膜３１０及び第２の高融点金属膜３１３の膜厚は、ゲー
ト電極３１４Ａ及びコンタクト３１４Ｂの高さに応じて
適宜変更することができると共に、第１の高融点金属膜
３１０の膜厚と第２の高融点金属膜３１３の膜厚とを同
じにしてもよい。
【０１１７】また、ゲート電極３１４Ａ、コンタクト３
１４Ｂ及び金属配線３１４Ｃを構成する金属膜３１４
は、タングステン膜により形成したが、これに代えて、
モリブデン若しくはチタンシリサイド等の高融点金属膜
又は銅若しくはアルミニウム等の抵抗値が低い低融点金
属膜により形成してもよい。尚、金属膜３１４を銅膜に
より形成する場合には、第２の高融点金属膜３１３は、
窒化タンタルを用いることが好ましい。このようにする
と、ゲート電極３１４Ａ及びコンタクト３１４Ｂが拡散
し易い銅膜から構成されていても、窒化タンタルからな
る第２の高融点金属膜３１３が銅膜を構成する銅の拡散
を確実に防止する。
１４Ｂ及び金属配線３１４Ｃを構成する金属膜３１４
は、タングステン膜により形成したが、これに代えて、
モリブデン若しくはチタンシリサイド等の高融点金属膜
又は銅若しくはアルミニウム等の抵抗値が低い低融点金
属膜により形成してもよい。尚、金属膜３１４を銅膜に
より形成する場合には、第２の高融点金属膜３１３は、
窒化タンタルを用いることが好ましい。このようにする
と、ゲート電極３１４Ａ及びコンタクト３１４Ｂが拡散
し易い銅膜から構成されていても、窒化タンタルからな
る第２の高融点金属膜３１３が銅膜を構成する銅の拡散
を確実に防止する。
【０１１８】さらに、ゲート絶縁膜３０９Ａは、シリコ
ン酸化膜により形成したが、これに代えて、シリコン窒
化酸化膜を用いてもよいし、Ｔａ2Ｏ5等のように耐熱性
が劣るが比誘電率が高い材料を用いてもよい。
ン酸化膜により形成したが、これに代えて、シリコン窒
化酸化膜を用いてもよいし、Ｔａ2Ｏ5等のように耐熱性
が劣るが比誘電率が高い材料を用いてもよい。
【０１１９】（第４の実施形態）以下、第４の実施形態
に係る半導体装置の製造方法について、図８（ａ）、
（ｂ）、図９（ａ）、（ｂ）及び図１０（ａ）を参照し
ながら説明する。尚、図８（ａ）、（ｂ）、図９
（ａ）、（ｂ）及び図１０（ａ）においては、破断線よ
りも右側は、ゲート電極の間隔が相対的に大きい第１の
ＭＯＳＦＥＴを形成する領域を示し、破断線よりも左側
はゲート電極の間隔が相対的に小さい第２のＭＯＳＦＥ
Ｔを形成する領域を示している。
に係る半導体装置の製造方法について、図８（ａ）、
（ｂ）、図９（ａ）、（ｂ）及び図１０（ａ）を参照し
ながら説明する。尚、図８（ａ）、（ｂ）、図９
（ａ）、（ｂ）及び図１０（ａ）においては、破断線よ
りも右側は、ゲート電極の間隔が相対的に大きい第１の
ＭＯＳＦＥＴを形成する領域を示し、破断線よりも左側
はゲート電極の間隔が相対的に小さい第２のＭＯＳＦＥ
Ｔを形成する領域を示している。
【０１２０】まず、第１の実施形態と同様、図８（ａ）
に示すように、ｐ型のシリコン基板４００に、素子分離
領域４０１、低濃度不純物層４０４、サイドウォール４
０５、高濃度不純物層４０６、第１の絶縁膜４０７及び
ゲート電極形成用の凹状溝４０８を形成した後、サイド
ウォール４０５及び第１の絶縁膜４０７の表面に対し
て、一酸化窒素ガスの雰囲気中において急速加熱熱処理
を施すことにより、ゲート絶縁膜となる約２ｎｍの膜厚
を有するシリコン窒化酸化膜４０９を形成する。その
後、スパッタ法により、シリコン窒化酸化膜４０９の上
に全面に亘って、例えば窒化タングステン（ＷＮx ）等
の高融点金属の化合物からなる第１の高融点金属膜４１
０を凹状溝４０８が充填されるように堆積する。
に示すように、ｐ型のシリコン基板４００に、素子分離
領域４０１、低濃度不純物層４０４、サイドウォール４
０５、高濃度不純物層４０６、第１の絶縁膜４０７及び
ゲート電極形成用の凹状溝４０８を形成した後、サイド
ウォール４０５及び第１の絶縁膜４０７の表面に対し
て、一酸化窒素ガスの雰囲気中において急速加熱熱処理
を施すことにより、ゲート絶縁膜となる約２ｎｍの膜厚
を有するシリコン窒化酸化膜４０９を形成する。その
後、スパッタ法により、シリコン窒化酸化膜４０９の上
に全面に亘って、例えば窒化タングステン（ＷＮx ）等
の高融点金属の化合物からなる第１の高融点金属膜４１
０を凹状溝４０８が充填されるように堆積する。
【０１２１】次に、図８（ｂ）に示すように、第１の高
融点金属膜４１０及びシリコン窒化酸化膜４０９におけ
る第１の絶縁膜４０７の上に露出している部分を除去し
て、第１の高融点金属膜４１０からなる、第１のゲート
電極の下部４１０Ａ及び第２のゲート電極４１０Ｂ、並
びにシリコン窒化酸化膜４０９からなるゲート絶縁膜４
０９Ａを形成する。次に、絶縁膜４０７の上に、コンタ
クトホール形成領域に開口部を有する第１のレジストパ
ターン４１１を形成した後、該第１のレジストパターン
４１１をマスクとして第１の絶縁膜４０７に対してドラ
イエッチングを行なって、高濃度不純物層４０６と連通
するコンタクトホール４１２を形成する。
融点金属膜４１０及びシリコン窒化酸化膜４０９におけ
る第１の絶縁膜４０７の上に露出している部分を除去し
て、第１の高融点金属膜４１０からなる、第１のゲート
電極の下部４１０Ａ及び第２のゲート電極４１０Ｂ、並
びにシリコン窒化酸化膜４０９からなるゲート絶縁膜４
０９Ａを形成する。次に、絶縁膜４０７の上に、コンタ
クトホール形成領域に開口部を有する第１のレジストパ
ターン４１１を形成した後、該第１のレジストパターン
４１１をマスクとして第１の絶縁膜４０７に対してドラ
イエッチングを行なって、高濃度不純物層４０６と連通
するコンタクトホール４１２を形成する。
【０１２２】次に、図９（ａ）に示すように、第１のレ
ジストパターン４１１を除去した後、スパッタ法によ
り、コンタクトホール４１２の内部及び第１の絶縁膜４
０７の上に全面に亘って、例えば約１０ｎｍの膜厚のチ
タン膜と約２０ｎｍの膜厚の窒化チタン膜との積層膜か
らなる第２の高融点金属膜４１３を堆積した後、該第２
の高融点金属膜４１３の上に、例えばタングステンから
なり約１００ｎｍの膜厚を有する金属膜４１４をコンタ
クトホール４１２に充填されるように堆積する。尚、第
２の高融点金属膜４１３を構成する高融点金属は、第１
の高融点金属膜４１０を構成する高融点金属膜と異なる
種類にして、第２の高融点金属膜４１３と第１の高融点
金属膜４１０との間にエッチング選択性が得られるよう
にする。
ジストパターン４１１を除去した後、スパッタ法によ
り、コンタクトホール４１２の内部及び第１の絶縁膜４
０７の上に全面に亘って、例えば約１０ｎｍの膜厚のチ
タン膜と約２０ｎｍの膜厚の窒化チタン膜との積層膜か
らなる第２の高融点金属膜４１３を堆積した後、該第２
の高融点金属膜４１３の上に、例えばタングステンから
なり約１００ｎｍの膜厚を有する金属膜４１４をコンタ
クトホール４１２に充填されるように堆積する。尚、第
２の高融点金属膜４１３を構成する高融点金属は、第１
の高融点金属膜４１０を構成する高融点金属膜と異なる
種類にして、第２の高融点金属膜４１３と第１の高融点
金属膜４１０との間にエッチング選択性が得られるよう
にする。
【０１２３】次に、図９（ｂ）に示すように、金属膜４
１４の上に、第１のゲート電極形成領域及び金属配線形
成領域を覆う第２のレジストパターン４１５を形成す
る。この場合、第２のレジストパターン４１５における
第１のゲート電極形成領域を覆う部分の幅は凹状溝４０
８の幅（第１のゲート電極の下部４１０Ａの幅）よりも
大きいと共に、第２のレジストパターン４１５は第２の
ゲート電極４１０Ｂの上を覆わない。
１４の上に、第１のゲート電極形成領域及び金属配線形
成領域を覆う第２のレジストパターン４１５を形成す
る。この場合、第２のレジストパターン４１５における
第１のゲート電極形成領域を覆う部分の幅は凹状溝４０
８の幅（第１のゲート電極の下部４１０Ａの幅）よりも
大きいと共に、第２のレジストパターン４１５は第２の
ゲート電極４１０Ｂの上を覆わない。
【０１２４】次に、図１０（ａ）に示すように、第２の
レジストパターン４１５をマスクとして、金属膜４１４
及び第２の高融点金属膜４１３に対してドライエッチン
グを行なって、金属膜４１４からなる、第１のゲート電
極の上部４１４Ａ、コンタクト４１４Ｂ及び金属配線４
１４Ｃ、並びに第２の高融点金属膜４１３からなる、ゲ
ート電極用バリア層４１３Ａ、コンタクト用バリア層４
１３Ｂ及び金属配線用バリア層４１３Ｃを形成する。
尚、第１のゲート電極の下部４１０Ａ及び第１のゲート
電極の上部４１４ＡによってＴ字型の第１のゲート電極
が構成される。その後、第２のレジストパターン４１５
を除去する。
レジストパターン４１５をマスクとして、金属膜４１４
及び第２の高融点金属膜４１３に対してドライエッチン
グを行なって、金属膜４１４からなる、第１のゲート電
極の上部４１４Ａ、コンタクト４１４Ｂ及び金属配線４
１４Ｃ、並びに第２の高融点金属膜４１３からなる、ゲ
ート電極用バリア層４１３Ａ、コンタクト用バリア層４
１３Ｂ及び金属配線用バリア層４１３Ｃを形成する。
尚、第１のゲート電極の下部４１０Ａ及び第１のゲート
電極の上部４１４ＡによってＴ字型の第１のゲート電極
が構成される。その後、第２のレジストパターン４１５
を除去する。
【０１２５】ところで、金属膜４１４及び第２の高融点
金属膜４１３に対するドライエッチング工程において
は、金属配線４１４Ｃと第２のゲート電極４１０Ｂとが
短絡しないように、つまり金属膜４１４及び第２の高融
点金属膜４１３が第２のゲート電極４１０Ｂの上に残存
しないように、十分なエッチングを行なう。このように
十分なエッチングを行なっても、金属膜４１４及び第２
の高融点金属膜４１３を構成する高融点金属と、第２の
ゲート電極４１０Ｂとなる第１の高融点金属膜４１０を
構成する高融点金属とは種類が異なり、エッチング選択
性が得られるので、ゲート電極４１０Ｂは殆どエッチン
グされない。
金属膜４１３に対するドライエッチング工程において
は、金属配線４１４Ｃと第２のゲート電極４１０Ｂとが
短絡しないように、つまり金属膜４１４及び第２の高融
点金属膜４１３が第２のゲート電極４１０Ｂの上に残存
しないように、十分なエッチングを行なう。このように
十分なエッチングを行なっても、金属膜４１４及び第２
の高融点金属膜４１３を構成する高融点金属と、第２の
ゲート電極４１０Ｂとなる第１の高融点金属膜４１０を
構成する高融点金属とは種類が異なり、エッチング選択
性が得られるので、ゲート電極４１０Ｂは殆どエッチン
グされない。
【０１２６】第４の実施形態によると、ゲート電極の間
隔が相対的に大きい第１のＭＯＳＦＥＴを形成する領域
においては、第２の実施形態と同様、第１のゲート電極
の上部４１４Ａと金属配線４１４Ｃとを同時に形成でき
るので、工程数の増加を招くことなく、第１のゲート電
極をＴ字型にすることによる低抵抗化と、ローカル配線
となる金属配線を設けることによる高集積化及び配線遅
延の低減とを実現することができる。
隔が相対的に大きい第１のＭＯＳＦＥＴを形成する領域
においては、第２の実施形態と同様、第１のゲート電極
の上部４１４Ａと金属配線４１４Ｃとを同時に形成でき
るので、工程数の増加を招くことなく、第１のゲート電
極をＴ字型にすることによる低抵抗化と、ローカル配線
となる金属配線を設けることによる高集積化及び配線遅
延の低減とを実現することができる。
【０１２７】図１０（ｂ）は、第３の実施形態（図７
（ｃ）を参照）において、ＭＯＳＦＥＴの微細化が進
み、Ｔ字型のゲート電極３１４Ａと金属配線３１４Ｃと
の間隔が小さくなったときのＭＯＳＦＥＴの断面構造を
示している。第３の実施形態によると、エッチングによ
りゲート電極３１４Ａ及び金属配線３１４Ｃをパターニ
ングする工程に誤差が発生すると、ゲート電極３１４Ａ
と金属配線３１４Ｃとが短絡するおそれがある。ところ
が、第４の実施形態によると、ゲート電極の間隔が相対
的に小さい第２のＭＯＳＦＥＴを形成する領域において
は、第２のゲート電極４１０ＢはＴ字型ではなく通常の
形状であるから、第２のゲート電極４１０Ｂと金属配線
４１４Ｃとが短絡するおそれはない。
（ｃ）を参照）において、ＭＯＳＦＥＴの微細化が進
み、Ｔ字型のゲート電極３１４Ａと金属配線３１４Ｃと
の間隔が小さくなったときのＭＯＳＦＥＴの断面構造を
示している。第３の実施形態によると、エッチングによ
りゲート電極３１４Ａ及び金属配線３１４Ｃをパターニ
ングする工程に誤差が発生すると、ゲート電極３１４Ａ
と金属配線３１４Ｃとが短絡するおそれがある。ところ
が、第４の実施形態によると、ゲート電極の間隔が相対
的に小さい第２のＭＯＳＦＥＴを形成する領域において
は、第２のゲート電極４１０ＢはＴ字型ではなく通常の
形状であるから、第２のゲート電極４１０Ｂと金属配線
４１４Ｃとが短絡するおそれはない。
【０１２８】また、第４の実施形態によると、ゲート電
極の間隔が相対的に大きい第１のＭＯＳＦＥＴを形成す
る領域においては、第３の実施形態と同様、Ｔ字型のゲ
ート電極を構成する第１のゲート電極の上部４１４Ａと
金属配線４１４Ｃとを同時に形成できるので、工程数の
増加を招くことなく、第１のゲート電極をＴ字型にする
ことによる低抵抗化と、ローカル配線となる金属配線４
１４Ｃを設けることによる高集積化及び配線遅延の低減
とを実現することができる。
極の間隔が相対的に大きい第１のＭＯＳＦＥＴを形成す
る領域においては、第３の実施形態と同様、Ｔ字型のゲ
ート電極を構成する第１のゲート電極の上部４１４Ａと
金属配線４１４Ｃとを同時に形成できるので、工程数の
増加を招くことなく、第１のゲート電極をＴ字型にする
ことによる低抵抗化と、ローカル配線となる金属配線４
１４Ｃを設けることによる高集積化及び配線遅延の低減
とを実現することができる。
【０１２９】このため、ゲート電極の間隔が相対的に大
きい第１のＭＯＳＦＥＴを形成する領域は、第１のゲー
ト電極の低抵抗化及びしきい値電圧を所望値に制御でき
るので、ロジック回路部又は高周波回路部に適している
と共に、ゲート電極の間隔が相対的に小さい第２のＭＯ
ＳＦＥＴを形成する領域は、第２のゲート電極４１０Ｂ
を密集できると共に金属配線４１４Ｃをビットラインに
用いることができるので、ＤＲＡＭ部に適している。
きい第１のＭＯＳＦＥＴを形成する領域は、第１のゲー
ト電極の低抵抗化及びしきい値電圧を所望値に制御でき
るので、ロジック回路部又は高周波回路部に適している
と共に、ゲート電極の間隔が相対的に小さい第２のＭＯ
ＳＦＥＴを形成する領域は、第２のゲート電極４１０Ｂ
を密集できると共に金属配線４１４Ｃをビットラインに
用いることができるので、ＤＲＡＭ部に適している。
【０１３０】従って、第４の実施形態は、ＤＲＡＭと、
ロジック回路又は高周波回路とが混載されたシステムＬ
ＳＩのコンパクト化及び高集積化を実現することができ
る。
ロジック回路又は高周波回路とが混載されたシステムＬ
ＳＩのコンパクト化及び高集積化を実現することができ
る。
【０１３１】尚、第４の実施形態においては、第１の高
融点金属膜４１０、第２の高融点金属膜４１３及び金属
膜４１４をスパッタ法により形成したが、これに代え
て、ＣＶＤ法により形成してもよい。
融点金属膜４１０、第２の高融点金属膜４１３及び金属
膜４１４をスパッタ法により形成したが、これに代え
て、ＣＶＤ法により形成してもよい。
【０１３２】また、第１の高融点金属膜４１０を窒化タ
ングステンにより形成すると共に、第２の高融点金属膜
４１３をチタン膜と窒化チタン膜との積層膜により形成
したが、第１の高融点金属膜４１０及び第２の高融点金
属膜４１３としては、ドライエッチングにおける選択性
が十分に確保でき且つゲート絶縁膜４０９Ａと第１の高
融点金属膜４１０とが熱的に反応しない範囲で各種の高
融点金属（ＷＮx 、Ｔｉ、ＴｉＮ、ＴａＮ等）の単層膜
又は積層膜を用いることができる。例えば、第１の高融
点金属膜４１０を窒化チタンにより形成すると共に第２
の高融点金属膜４１３を窒化タングステンにより形成し
てもよい。
ングステンにより形成すると共に、第２の高融点金属膜
４１３をチタン膜と窒化チタン膜との積層膜により形成
したが、第１の高融点金属膜４１０及び第２の高融点金
属膜４１３としては、ドライエッチングにおける選択性
が十分に確保でき且つゲート絶縁膜４０９Ａと第１の高
融点金属膜４１０とが熱的に反応しない範囲で各種の高
融点金属（ＷＮx 、Ｔｉ、ＴｉＮ、ＴａＮ等）の単層膜
又は積層膜を用いることができる。例えば、第１の高融
点金属膜４１０を窒化チタンにより形成すると共に第２
の高融点金属膜４１３を窒化タングステンにより形成し
てもよい。
【０１３３】また、第１のゲート電極の下部４１４Ａ、
コンタクト４１４Ｂ及び金属配線４１４Ｃを構成する金
属膜４１４は、タングステン膜により形成したが、これ
に代えて、モリブデン若しくはチタンシリサイド等の高
融点金属膜又は銅若しくはアルミニウム等の抵抗値が低
い低融点金属膜により形成してもよい。尚、金属膜４１
４を銅膜により形成する場合には、第２の高融点金属膜
４１３としては窒化タンタルを用いることが好ましい。
コンタクト４１４Ｂ及び金属配線４１４Ｃを構成する金
属膜４１４は、タングステン膜により形成したが、これ
に代えて、モリブデン若しくはチタンシリサイド等の高
融点金属膜又は銅若しくはアルミニウム等の抵抗値が低
い低融点金属膜により形成してもよい。尚、金属膜４１
４を銅膜により形成する場合には、第２の高融点金属膜
４１３としては窒化タンタルを用いることが好ましい。
【０１３４】さらに、ゲート絶縁膜４０９Ａは、シリコ
ン窒化酸化膜により形成したが、これに代えて、シリコ
ン酸化膜を用いてもよいし、Ｔａ2Ｏ5等のように耐熱性
が劣るが比誘電率が高い材料を用いてもよい。
ン窒化酸化膜により形成したが、これに代えて、シリコ
ン酸化膜を用いてもよいし、Ｔａ2Ｏ5等のように耐熱性
が劣るが比誘電率が高い材料を用いてもよい。
【０１３５】
【発明の効果】第１〜第３の半導体装置及び半導体装置
の製造方法によると、半導体装置の微細化が進み、コン
タクトのアスペクト比が大きくなっても、コンタクトホ
ールに金属膜を埋め込む工程が困難になる事態を回避す
ることができ、低抵抗なゲート電極を備えていると共に
所望のしきい値電圧を有するＭＯＳＦＥＴを実現するこ
とができ、ゲート電極用バリア層を構成する２層のバリ
ア層のうちゲート電極と接する内側バリア層として、密
着性に優れるがゲート絶縁膜を還元させるおそれのある
チタン膜を用いることができる。
の製造方法によると、半導体装置の微細化が進み、コン
タクトのアスペクト比が大きくなっても、コンタクトホ
ールに金属膜を埋め込む工程が困難になる事態を回避す
ることができ、低抵抗なゲート電極を備えていると共に
所望のしきい値電圧を有するＭＯＳＦＥＴを実現するこ
とができ、ゲート電極用バリア層を構成する２層のバリ
ア層のうちゲート電極と接する内側バリア層として、密
着性に優れるがゲート絶縁膜を還元させるおそれのある
チタン膜を用いることができる。
【０１３６】第４の半導体装置及び半導体装置の製造方
法によると、第１のＭＯＳＦＥＴの領域においては、工
程数の増加を招くことなく、ゲート電極をＴ字型にする
ことによる低抵抗化と、ローカル配線となる金属配線を
設けることによる高集積化及び配線遅延の低減とを図る
ことができると共に、第２のＭＯＳＦＥＴの領域におい
ては、ゲート電極と金属配線とが短絡するおそれがない
ので、ゲート電極を密集させて配置することができる。
法によると、第１のＭＯＳＦＥＴの領域においては、工
程数の増加を招くことなく、ゲート電極をＴ字型にする
ことによる低抵抗化と、ローカル配線となる金属配線を
設けることによる高集積化及び配線遅延の低減とを図る
ことができると共に、第２のＭＯＳＦＥＴの領域におい
ては、ゲート電極と金属配線とが短絡するおそれがない
ので、ゲート電極を密集させて配置することができる。
【図１】（ａ）〜（ｄ）は第１の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
装置の製造方法の各工程を示す断面図である。
【図２】（ａ）〜（ｄ）は第１の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
装置の製造方法の各工程を示す断面図である。
【図３】（ａ）は第１の実施形態に係る半導体装置の効
果を説明する断面図であり、（ｂ）は従来の半導体装置
の問題点を説明する断面図である。
果を説明する断面図であり、（ｂ）は従来の半導体装置
の問題点を説明する断面図である。
【図４】（ａ）〜（ｄ）は第２の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
装置の製造方法の各工程を示す断面図である。
【図５】（ａ）は第２の実施形態に係る半導体装置の効
果を説明する断面図であり、（ｂ）は従来の半導体装置
の問題点を説明する断面図である。
果を説明する断面図であり、（ｂ）は従来の半導体装置
の問題点を説明する断面図である。
【図６】（ａ）〜（ｃ）は第３の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
装置の製造方法の各工程を示す断面図である。
【図７】（ａ）〜（ｃ）は第３の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
装置の製造方法の各工程を示す断面図である。
【図８】（ａ）及び（ｂ）は第４の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）及び（ｂ）は第４の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）は第４の実施形態に係る半導体装置の
製造方法の各工程を示す断面図であり、（ｂ）は第３の
実施形態に係る半導体装置の問題点を説明する断面図で
ある。
製造方法の各工程を示す断面図であり、（ｂ）は第３の
実施形態に係る半導体装置の問題点を説明する断面図で
ある。
【図１１】（ａ）〜（ｅ）は従来の半導体装置の製造方
法の各工程を示す断面図である。
法の各工程を示す断面図である。
【図１２】本発明の前提となる半導体装置を示す断面図
である。
である。
１００ シリコン基板 １０１ 素子分離領域 １０２ ダミーゲート絶縁膜 １０３ ダミーゲート電極 １０４ 低濃度不純物層 １０５ サイドウォール １０６ 高濃度不純物層 １０７ 第１の絶縁膜 １０８ 凹状溝 １０９ シリコン窒化酸化膜 １０９Ａ ゲート絶縁膜 １１０ 第１の高融点金属膜 １１０Ａ 外側バリア層 １１１ レジストパターン １１２ コンタクトホール １１３ 第２の高融点金属膜 １１３Ａ 内側バリア層 １１３Ｂ コンタクト用バリア層 １１４ 金属膜 １１４Ａ ゲート電極 １１４Ｂ コンタクトの下部 １１５ 第２の絶縁膜 １１６ コンタクトホールの上部 ２００ シリコン基板 ２０１ 素子分離領域 ２０４ 低濃度不純物層 ２０５ サイドウォール ２０６ 高濃度不純物層 ２０７ 第１の絶縁膜 ２０８ 凹状溝 ２０９ シリコン窒化酸化膜 ２０９Ａ ゲート絶縁膜 ２１０ 第１の高融点金属膜 ２１０Ａ 外側バリア層 ２１０Ｂ 下側バリア層 ２１１ 第１のレジストパターン ２１２ コンタクトホール ２１３ 第２の高融点金属膜 ２１３Ａ 内側バリア層 ２１３Ｂ 上側バリア層 ２１３Ｃ コンタクト用バリア層 ２１４ 金属膜 ２１４ａ ゲート電極下部 ２１４ｂ ゲート電極上部 ２１４Ａ ゲート電極 ２１４Ｂ コンタクト ２１４Ｃ 金属配線 ２１５ 第２のレジストパターン ２１６ 第２の絶縁膜 ２１７ コンタクトホール ３００ シリコン基板 ３０１ 素子分離領域 ３０４ 低濃度不純物層 ３０５ サイドウォール ３０６ 高濃度不純物層 ３０７ 第１の絶縁膜 ３０８ 凹状溝 ３０９ シリコン酸化膜 ３０９Ａ ゲート絶縁膜 ３１０ 第１の高融点金属膜 ３１０Ａ 外側バリア層 ３１１ 第１のレジストパターン ３１２ コンタクトホール ３１３ 第２の高融点金属膜 ３１３Ａ 内側バリア層 ３１３Ｂ 配線用バリア層 ３１３Ｃ コンタクト用バリア層 ３１４ 金属膜 ３１４ａ ゲート電極下部 ３１４ｂ ゲート電極上部 ３１４Ａ ゲート電極 ３１４Ｂ コンタクト ３１４Ｃ 金属配線 ３１５ 第２のレジストパターン ４００ シリコン基板 ４０１ 素子分離領域 ４０４ 低濃度不純物層 ４０５ サイドウォール ４０６ 高濃度不純物層 ４０７ 第１の絶縁膜 ４０８ 凹状溝 ４０９ シリコン窒化酸化膜 ４０９Ａ ゲート絶縁膜 ４１０ 第１の高融点金属膜 ４１０Ａ 第１のゲート電極の下部 ４１０Ｂ 第２のゲート電極 ４１１ 第１のレジストパターン ４１２ コンタクトホール ４１３ 第２の高融点金属膜 ４１３Ａ ゲート電極用バリア層 ４１３Ｂ コンタクト用バリア層 ４１３Ｃ 金属配線用バリア層 ４１４ 金属膜 ４１４Ａ 第１のゲート電極の上部 ４１４Ｂ コンタクト ４１４Ｃ 金属配線 ４１５ 第２のレジストパターン
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/088 Ｈ０１Ｌ 27/10 ６８１Ｚ 27/108 29/62 Ｇ 21/8242 29/43 Ｆターム(参考） 4M104 AA01 BB14 BB30 BB32 BB33 BB36 CC05 DD03 DD04 DD08 DD16 DD18 DD23 DD26 DD37 DD43 DD65 DD75 DD94 EE03 EE09 EE14 EE16 EE17 FF07 FF13 FF17 FF18 FF22 GG09 GG10 GG14 GG16 HH05 HH08 HH13 HH16 HH20 5F033 HH08 HH11 HH18 HH27 HH33 HH34 JJ08 JJ11 JJ18 JJ27 JJ33 KK01 MM01 MM12 MM18 NN06 NN07 NN20 NN31 PP06 PP15 QQ08 QQ09 QQ10 QQ11 QQ16 QQ37 QQ48 QQ58 QQ65 QQ94 RR04 RR06 RR08 SS11 SS25 SS27 TT02 TT08 VV06 VV16 WW02 XX02 XX10 XX24 XX28 XX33 5F040 DC01 EA08 EA09 EC02 EC03 EC04 EC08 EC12 EC19 ED03 EF02 EH02 EH07 EK05 FA02 FA03 FA07 FB02 FC10 5F048 AA01 AA09 AB01 AB03 AC01 BA01 BB08 BB09 BB11 BB13 BB14 BC06 BF02 BF06 BF07 BF12 DA27 5F083 AD01 BS46 GA02 GA03 GA28 JA05 JA06 JA35 JA36 JA37 JA39 JA40 JA56 KA05 MA06 MA17 MA20 PR13 PR21 PR22 PR36 PR40 PR43 PR44 PR53 PR54 ZA06 ZA12
Claims (18)
- 【請求項１】 半導体基板上の絶縁膜に形成された凹状
溝に、前記半導体基板との間にゲート絶縁膜を介在させ
て埋め込まれた金属膜からなるゲート電極と、 前記絶縁膜に形成されたコンタクトホールに、前記ゲー
ト電極と同一工程において、前記半導体基板に形成され
ている不純物層と接するように埋め込まれたコンタクト
と、 前記絶縁膜及びゲート絶縁膜と前記ゲート電極との間に
設けられており、前記凹状溝の壁面及び前記ゲート絶縁
膜と接するように形成された第１の高融点金属膜からな
る外側バリア層と、前記ゲート電極の側面及び下面と接
するように形成された第２の高融点金属膜からなる内側
バリア層とから構成されるゲート電極用バリア層と、 前記コンタクトホールの壁面及び底面と前記コンタクト
との間に設けられており、前記内側バリア層と同一工程
において形成されたコンタクト用バリア層とを備えてい
ることを特徴とする半導体装置。 - 【請求項２】 半導体基板上の絶縁膜に形成された凹状
溝に、前記半導体基板との間にゲート絶縁膜を介在させ
て埋め込まれた金属膜からなるゲート電極下部と、前記
ゲート電極下部と同一工程において前記絶縁膜の上に堆
積され、前記ゲート電極下部よりも大きい幅を有するゲ
ート電極上部とから構成されるＴ字型のゲート電極と、 前記絶縁膜に形成されたコンタクトホールに、前記ゲー
ト電極下部と同一工程において埋め込まれ、前記半導体
基板に形成されている不純物層と接するコンタクトと、 前記ゲート電極上部と同一工程において前記絶縁膜の上
に形成され、前記コンタクトと接する金属配線と、 前記絶縁膜及びゲート絶縁膜と前記ゲート電極との間に
設けられており、前記絶縁膜の上面、前記凹状溝の壁面
及び前記ゲート絶縁膜と接するように形成された第１の
高融点金属膜からなる外側バリア層と、前記ゲート電極
上部の下面並びに前記ゲート電極下部の側面及び下面と
接するように形成された第２の高融点金属膜からなる内
側バリア層とから構成されるゲート電極用バリア層と、 前記コンタクトホールの壁面及び底面と前記コンタクト
との間に設けられており、前記内側バリア層と同一工程
において形成されたコンタクト用バリア層と、 前記絶縁膜と前記金属配線との間に設けられており、前
記外側バリア層と同一工程において形成され前記絶縁膜
の上面と接する下側バリア層と、前記内側バリア層と同
一工程において形成され前記金属配線の下面と接する上
側バリア層とから構成される金属配線用バリア層とを備
えていることを特徴とする半導体装置。 - 【請求項３】 半導体基板上の絶縁膜に形成された凹状
溝に、前記半導体基板との間にゲート絶縁膜を介在させ
て埋め込まれた金属膜からなるゲート電極下部と、前記
ゲート電極下部と同一工程において前記絶縁膜の上に堆
積され前記ゲート電極下部よりも大きい幅を有するゲー
ト電極上部とから構成されるＴ字型のゲート電極と、 前記絶縁膜に形成されたコンタクトホールに、前記ゲー
ト電極下部と同一工程において埋め込まれ、前記半導体
基板に形成されている不純物層と接するコンタクトと、 前記ゲート電極上部と同一工程において前記絶縁膜の上
に形成され、前記コンタクトと接する金属配線と、 前記絶縁膜及びゲート絶縁膜と前記ゲート電極との間に
設けられており、前記絶縁膜の上面、前記凹状溝の壁面
及び前記ゲート絶縁膜と接するように形成された第１の
高融点金属膜からなる外側バリア層と、前記ゲート電極
上部の下面並びに前記ゲート電極下部の側面及び下面と
接するように形成された第２の高融点金属膜からなる内
側バリア層とから構成されるゲート電極用バリア層と、 前記コンタクトホールの壁面及び底面と前記コンタクト
との間に設けられており、前記内側バリア層と同一工程
において形成されたコンタクト用バリア層と、 前記絶縁膜と前記金属配線との間に設けられており、前
記内側バリア層と同一工程において形成された金属配線
用バリア層とを備えていることを特徴とする半導体装
置。 - 【請求項４】 半導体基板上におけるゲート電極同士の
間隔が相対的に広い領域に形成された第１のＭＯＳＦＥ
Ｔと、 前記半導体基板上におけるゲート電極同士の間隔が相対
的に狭い領域に形成された第２のＭＯＳＦＥＴとを備
え、 前記第１のＭＯＳＦＥＴは、 前記半導体基板上の絶縁膜に形成された第１の凹状溝
に、前記半導体基板との間に第１のゲート絶縁膜を介在
させて埋め込まれた第１の高融点金属膜からなるゲート
電極下部と、前記絶縁膜の上に堆積された第２の高融点
金属膜からなり前記ゲート電極下部よりも大きい幅を有
するゲート電極用バリア層と、前記ゲート電極用バリア
層の上に堆積された金属膜からなり前記ゲート電極用バ
リア層と同じ幅を有するゲート電極上部とから構成され
るＴ字型の第１のゲート電極と、前記絶縁膜に形成され
た第１のコンタクトホールに、前記ゲート電極上部と同
一工程において埋め込まれ、前記半導体基板に形成され
ている第１の不純物層と接する第１のコンタクトと、 前記ゲート電極上部と同一工程において前記絶縁膜の上
に形成され、前記第１のコンタクトと接する第１の金属
配線と、 前記第１のコンタクトホールの壁面及び底面と前記第１
のコンタクトとの間に設けられており、前記ゲート電極
用バリア層と同一工程において形成された第１のコンタ
クト用バリア層と、 前記絶縁膜と前記第１の金属配線との間に設けられてお
り、前記ゲート電極用バリア層と同一工程において形成
された第１の金属配線用バリア層とを有し、 前記第２のＭＯＳＦＥＴは、 前記ゲート電極下部と同一工程において、前記絶縁膜に
形成された第２の凹状溝に前記半導体基板との間に第２
のゲート絶縁膜を介在させて埋め込まれた第２のゲート
電極と、 前記第１のコンタクトと同一の工程において、前記絶縁
膜に形成された第２のコンタクトホールに埋め込まれ、
前記半導体基板に形成されている第２の不純物層と接す
る第２のコンタクトと、 前記第１の金属配線と同一工程において前記絶縁膜の上
に形成され、前記第２のコンタクトと接する第２の金属
配線と、 前記第２のコンタクトホールの壁面及び底面と前記第２
のコンタクトとの間に設けられており、前記第１のコン
タクト用バリア層と同一工程において形成された第２の
コンタクト用バリア層と、 前記絶縁膜と前記第２の金属配線との間に設けられてお
り、前記第１の金属配線用バリア層と同一工程において
形成された第２の金属配線用バリア層とを有しているこ
とを特徴とする半導体装置。 - 【請求項５】 前記第１の高融点金属膜と前記第２の高
融点金属膜とは同じ高融点金属からなることを特徴とす
る請求項１〜３のいずれか１項に記載の半導体装置。 - 【請求項６】 前記第１の高融点金属膜と前記第２の高
融点金属膜とは異なる高融点金属からなることを特徴と
する請求項１〜４のいずれか１項に記載の半導体装置。 - 【請求項７】 前記第１の高融点金属膜を構成する高融
点金属の仕事関数は、シリコンのバンドギャップの中間
付近に位置していることを特徴とする請求項１〜３のい
ずれか１項に記載の半導体装置。 - 【請求項８】 前記金属膜は銅からなり、前記第２の高
融点金属膜は窒化タンタルからなることを特徴とする請
求項１〜３のいずれか１項に記載の半導体装置。 - 【請求項９】 前記第１のＭＯＳＦＥＴは高周波回路領
域又はロジック回路領域に形成されており、前記第２の
ＭＯＳＦＥＴはＤＲＡＭセル領域に形成されていること
を特徴とする請求項４に記載の半導体装置。 - 【請求項１０】 半導体基板上に堆積された絶縁膜にゲ
ート電極形成用の凹状溝を形成する工程と、 前記凹状溝の少なくとも底面にゲート絶縁膜を形成した
後、前記凹状溝の内部及び前記絶縁膜の上に第１の高融
点金属膜を堆積する工程と、 前記第１の高融点金属膜及び絶縁膜に、前記半導体基板
に形成されている不純物層と連通するコンタクトホール
を形成する工程と、 前記コンタクトホールの内部及び前記第１の高融点金属
膜の上に第２の高融点金属膜を堆積する工程と、 前記第２の高融点金属膜の上に金属膜を前記凹状溝及び
コンタクトホールが充填されるように堆積する工程と、 前記金属膜、第２の高融点金属膜及び第１の高融点金属
膜における前記絶縁膜の上に露出している部分を除去し
て、前記金属膜からなるゲート電極、前記第２の高融点
金属膜からなる内側バリア層及び第１の高融点金属膜か
らなる外側バリア層から構成されるゲート電極用バリア
層、前記金属膜からなるコンタクト並びに前記第２の高
融点金属膜からなるコンタクト用バリア層を形成する工
程とを備えていることを特徴とする半導体装置の製造方
法。 - 【請求項１１】 半導体基板上に堆積された絶縁膜にゲ
ート電極形成用の凹状溝を形成する工程と、 前記凹状溝の少なくとも底面にゲート絶縁膜を形成した
後、前記凹状溝の内部及び前記絶縁膜の上に第１の高融
点金属膜を堆積する工程と、 前記第１の高融点金属膜及び前記絶縁膜に、前記半導体
基板に形成されている不純物層と連通するコンタクトホ
ールを形成する工程と、 前記コンタクトホールの内部及び前記第１の高融点金属
膜の上に第２の高融点金属膜を堆積する工程と、 前記第２の高融点金属膜の上に金属膜を前記凹状溝及び
コンタクトホールが充填されるように堆積する工程と、 前記金属膜、第２の高融点金属膜及び第１の高融点金属
膜をパターニングして、前記金属膜からなるＴ字型のゲ
ート電極、前記第２の高融点金属膜からなる内側バリア
層及び前記第１の高融点金属膜からなる外側バリア層か
ら構成されるゲート電極用バリア層、前記金属膜からな
るコンタクト、前記第２の高融点金属膜からなるコンタ
クト用バリア層、前記金属膜からなる金属配線、並びに
前記第２の高融点金属膜からなる上側バリア層及び前記
第１の高融点金属膜からなる下側バリア層から構成され
る金属配線用バリア層を形成する工程とを備えているこ
とを特徴とする半導体装置の製造方法。 - 【請求項１２】 半導体基板上に堆積された絶縁膜にゲ
ート電極形成用の凹状溝を形成する工程と、 前記凹状溝の少なくとも底面にゲート絶縁膜を形成した
後、前記凹状溝の内部及び前記絶縁膜の上に第１の高融
点金属膜を堆積する工程と、 前記第１の高融点金属膜における前記絶縁膜の上に露出
している部分を除去して、前記第１の高融点金属膜から
なる外側バリア層を形成する工程と、 前記絶縁膜に、前記半導体基板に形成されている不純物
層と連通するコンタクトホールを形成する工程と、 前記コンタクトホールの内部並びに前記絶縁膜及び外側
バリア層の上に第２の高融点金属膜を堆積する工程と、 前記第２の高融点金属膜の上に金属膜を前記凹状溝及び
コンタクトホールが充填されるように堆積する工程と、 前記金属膜及び第２の高融点金属膜をパターニングし
て、前記金属膜からなるＴ字型のゲート電極、前記第２
の高融点金属膜からなり前記外側バリア層と共にゲート
電極用バリア層を構成する内側バリア層、前記金属膜か
らなるコンタクト、前記第２の高融点金属膜からなるコ
ンタクト用バリア層、前記金属膜からなる金属配線並び
に前記第２の高融点金属膜からなる金属配線用バリア層
を形成する工程とを備えていることを特徴とする半導体
装置の製造方法。 - 【請求項１３】 半導体基板上に堆積された絶縁膜にお
けるゲート電極同士の間隔が相対的に広い第１のＭＯＳ
ＦＥＴ形成領域に第１のゲート電極形成用の第１の凹状
溝を形成すると共に、前記絶縁膜におけるゲート電極同
士の間隔が相対的に狭い第２のＭＯＳＦＥＴ形成領域に
第２のゲート電極形成用の第２の凹状溝を形成する工程
と、 前記絶縁膜の上に第１の高融点金属膜を前記第１の凹状
溝及び第２の凹状溝が充填されるように堆積する工程
と、 前記第１の高融点金属膜における前記絶縁膜の上に露出
している部分を除去して、前記第１の凹状溝に第１のゲ
ート電極の下部を形成すると共に、前記第２の凹状溝に
第２のゲート電極を形成する工程と、 前記絶縁膜の第１のＭＯＳＦＥＴ形成領域に、前記半導
体基板に形成されている第１の不純物層と連通する第１
のコンタクトホールを形成すると共に、前記絶縁膜の第
２のＭＯＳＦＥＴ形成領域に、前記半導体基板に形成さ
れている第２の不純物層と連通する第２のコンタクトホ
ールを形成する工程と、 前記第１のコンタクトホール及び第２のコンタクトホー
ルの内部、並びに前記第１のゲート電極の下部、第２の
ゲート電極及び絶縁膜の上に、第２の高融点金属膜を堆
積する工程と、 前記第２の高融点金属膜の上に金属膜を前記第１のコン
タクトホール及び第２のコンタクトホールに充填される
ように堆積する工程と、 前記金属膜及び第２の高融点金属膜をパターニングし
て、前記第１のＭＯＳＦＥＴ形成領域に、前記金属膜及
び第２の高融点金属膜からなり前記第１のゲート電極の
下部と共にＴ字型のゲート電極を構成する第１のゲート
電極の上部、前記金属膜からなる第１のコンタクト、前
記金属膜からなる第１の金属配線を形成すると共に、前
記第２のＭＯＳＦＥＴ形成領域に、前記金属膜からなる
第２のコンタクト及び前記金属膜からなる第２の金属配
線を形成する工程とを備えていることを特徴とする半導
体装置の製造方法。 - 【請求項１４】 前記第１の高融点金属膜と前記第２の
高融点金属膜とは同じ高融点金属からなることを特徴と
する請求項１０〜１２のいずれか１項に記載の半導体装
置の製造方法。 - 【請求項１５】 前記第１の高融点金属膜と前記第２の
高融点金属膜とは異なる高融点金属からなることを特徴
とする請求項１０〜１３のいずれか１項に記載の半導体
装置の製造方法。 - 【請求項１６】 前記第１の高融点金属の仕事関数は、
シリコンのバンドギャップの中間付近に位置しているこ
とを特徴とする請求項１０〜１２のいずれか１項に記載
の半導体装置の製造方法。 - 【請求項１７】 前記金属膜は銅からなり、前記第２の
高融点金属膜は窒化タンタルからなることを特徴とする
請求項１０〜１２のいずれか１項に記載の半導体装置の
製造方法。 - 【請求項１８】 前記第１のＭＯＳＦＥＴ形成領域は高
周波回路領域又はロジック回路領域であり、前記第２の
ＭＯＳＦＥＴ形成領域はＤＲＡＭセル領域であることを
特徴とする請求項１３に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11214597A JP2001044423A (ja) | 1999-07-29 | 1999-07-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11214597A JP2001044423A (ja) | 1999-07-29 | 1999-07-29 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044423A true JP2001044423A (ja) | 2001-02-16 |
Family
ID=16658362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11214597A Pending JP2001044423A (ja) | 1999-07-29 | 1999-07-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001044423A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334938A (ja) * | 2001-03-09 | 2002-11-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| WO2006051816A1 (ja) * | 2004-11-11 | 2006-05-18 | Nec Corporation | 半導体装置、及びその製造方法 |
| JP2007505482A (ja) * | 2003-09-09 | 2007-03-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路のトランジスタにおける金属ゲート構造および形成方法（高性能デバイスの金属置換ゲートのための構造および方法） |
| JP2012527746A (ja) * | 2010-04-09 | 2012-11-08 | 中国科学院微電子研究所 | 半導体デバイス及びその製造方法 |
| US8513740B2 (en) | 2009-11-20 | 2013-08-20 | Samsung Electronics Co., Ltd. | Complementary metal oxide semiconductor device having metal gate stack structure and method of manufacturing the same |
-
1999
- 1999-07-29 JP JP11214597A patent/JP2001044423A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334938A (ja) * | 2001-03-09 | 2002-11-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2007505482A (ja) * | 2003-09-09 | 2007-03-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路のトランジスタにおける金属ゲート構造および形成方法（高性能デバイスの金属置換ゲートのための構造および方法） |
| WO2006051816A1 (ja) * | 2004-11-11 | 2006-05-18 | Nec Corporation | 半導体装置、及びその製造方法 |
| JPWO2006051816A1 (ja) * | 2004-11-11 | 2008-05-29 | 日本電気株式会社 | 半導体装置、及びその製造方法 |
| JP5007932B2 (ja) * | 2004-11-11 | 2012-08-22 | 日本電気株式会社 | 半導体装置、及びその製造方法 |
| US8513740B2 (en) | 2009-11-20 | 2013-08-20 | Samsung Electronics Co., Ltd. | Complementary metal oxide semiconductor device having metal gate stack structure and method of manufacturing the same |
| JP2012527746A (ja) * | 2010-04-09 | 2012-11-08 | 中国科学院微電子研究所 | 半導体デバイス及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7148113B2 (en) | Semiconductor device and fabricating method thereof | |
| US6750503B2 (en) | Stacked gate electrode for a MOS transistor of a semiconductor device | |
| JP2003536259A (ja) | ダマシーンアーキテクチャーにおいて自己位置合わせされたソース・ドレイン・ゲートを有してなる電子素子の形成方法 | |
| US7432566B2 (en) | Method and system for forming dual work function gate electrodes in a semiconductor device | |
| US20080280407A1 (en) | Cmos device with dual polycide gates and method of manufacturing the same | |
| JP2002305302A (ja) | 半導体装置及びその製造方法 | |
| KR20200022147A (ko) | 반도체 장치 및 제조방법 | |
| KR100236248B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US6667204B2 (en) | Semiconductor device and method of forming the same | |
| JPH09260655A (ja) | 半導体装置の製造方法 | |
| JPH11135779A (ja) | 半導体装置及びその製造方法 | |
| JP2001044423A (ja) | 半導体装置及びその製造方法 | |
| US6103608A (en) | Method of forming a contact window | |
| JPH05166835A (ja) | 自己整合ポリシリコン接触 | |
| US20070069312A1 (en) | Semiconductor device and method for fabricating the same | |
| US6720657B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6136698A (en) | Method of increasing contact area of a contact window | |
| US6656825B2 (en) | Semiconductor device having an improved local interconnect structure and a method for forming such a device | |
| JP2005530347A (ja) | 局所的埋め込み相互接続のための改善された構造および方法 | |
| JP2002208643A (ja) | 半導体装置の構造およびその製造方法 | |
| JPH1140679A (ja) | 半導体装置およびその製造方法 | |
| JP3141825B2 (ja) | 半導体装置の製造方法 | |
| JP2000315735A (ja) | 半導体装置およびその製造方法 | |
| JPH1187701A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3517523B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040324 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20040514 Free format text: JAPANESE INTERMEDIATE CODE: A912 |