JP2001037221A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2001037221A JP2001037221A JP11209334A JP20933499A JP2001037221A JP 2001037221 A JP2001037221 A JP 2001037221A JP 11209334 A JP11209334 A JP 11209334A JP 20933499 A JP20933499 A JP 20933499A JP 2001037221 A JP2001037221 A JP 2001037221A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- sub
- voltage
- main
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
を直列接続した回路がブリッジ回路110に並列接続さ
れており、直列接続回路の接続点Cと、ブリッジ回路1
10の出力端子Bの間は、共振コイル108と副一次巻
線106とを介して接続されている。ブリッジ回路11
0を構成する各主スイッチ素子111a、112a、1
11b、112bには、共振コンデンサ113a、11
4a、113b、114bがそれぞれ並列接続されてお
り、共振コイル108と共振動作するようになってい
る。副一次巻線106と磁気結合したA相又はB相の副
二次巻線107a、107bの両端の電圧は電源電圧で
クランプされており、副一次巻線106には巻数比に応
じた大きさの定電圧が発生し、共振コイル108に印加
される電圧が小さくなり、電流変化が小さくなる。
Description
の技術分野にかかり、特に、共振技術を用いたスイッチ
ング電源に関する。
の電源装置が得られることから、近年では同期整流方式
の電源装置が注目されている。
術の電源装置を示しており、一次側ブリッジ回路510
と、二次側整流平滑回路520と、主トランス530
と、制御回路540とを有している。
ッジトランジスタ511a、511b、512a、51
2b(ここでは、全てnチャネルMOSFETである。)
を有している。
相に分けた場合、A相動作のときに導通するブリッジト
ランジスタを、符号511a、512aで示し、B相動
作のときに導通するブリッジトランジスタを符号511
b、512bで示す。
と、該一次巻線531と磁気結合した二次巻線532
(532a、532b)が設けられている。
回路510の出力部分に接続されており、該一次側巻線
531と、4個のブリッジトランジスタ511a、51
1b、512a、512bとがHブリッジ接続されてい
る。
圧を模式的に示した直流電圧源であり、その高電圧側は
電源電圧ライン517に接続され、低電圧側はグラウン
ドライン518に接続されている。
17とグラウンドライン518に接続されており、B相
のブリッジトランジスタ511b、512bが遮断して
いる状態で、A相のブリッジトランジスタ511a、5
12aが導通すると、直流電圧源519から一次巻線5
31に、A相の電流iAが供給される。
a、512aが遮断している状態で、B相のブリッジト
ランジスタ511b、512bが導通すると、一次巻線
531にはB相の電流iBが供給される。A相の電流iA
とB相の電流iBとは互いに逆向きである。
れており、A相の二次巻線532aとB相の二次巻線5
32bとに分割されている。
イル525と、出力コンデンサ526と、2個の整流用
トランジスタ523a、523bを有している。
bの共通端子(センタータップ部分)は、グラウンド端子
528に接続されており、他の端子は、それぞれ整流用
トランジスタ542a、523bのソース端子に接続さ
れている。
のドレイン端子は、チョークコイル525の一端に共通
に接続されている。
を示しており、出力端子にされており、該出力端子52
7とグラウンド端子528の間に出力コンデンサ526
が接続されている。また、符号529は負荷を示してお
り、出力端子527とグラウンド端子の間に接続されて
いる。
49で絶縁された状態で、制御回路540に入力されて
いる。
誤差増幅器542と、発振器543と、比較器544
と、駆動回路545とを有しており、誤差増幅器542
が、フォトカプラ549から入力された電圧と基準電圧
源541の出力電圧との差分を増幅し、比較器544に
出力するように構成されている。
力された電圧と、発振器543の出力波形とを比較し、
比較結果を駆動回路545に出力するように構成されて
いる。
果に基づいて、誤差増幅器142が検出するフォトカプ
ラ549の出力電圧と、基準電圧源541の出力電圧の
差分が小さくなる方向に、ブリッジトランジスタ511
a、512a、511b、512bの導通時間を制御す
るように構成されている。
7の出力電圧が変動しても、制御回路540の動作によ
って、その変動分を吸収するようにブリッジ回路510
が制御され、出力端子527の出力電圧は一定電圧を維
持するようになっている。
12は電源装置501が運転中であって、A相及びB相
のブリッジトランジスタ511a、512a、511
b、512bが遮断状態にあり、チョークコイル525
に蓄積されたエネルギーにより、二次側に電流が流れて
いる状態を示している。
内部には、それぞれ寄生ダイオード524a、524b
が形成されており、チョークコイル525に生じた起電
力によって寄生ダイオード524a、524bが順バイ
アスされ、それぞれ電流I55 1、I552が流れている。
イミングチャートであり、その状態は、タイミングチャ
ート中の時刻t1以前の波形で表される。
511a、512aのゲート端子に正電圧が印加され、
導通すると、一次巻線531の両端は、電源電圧ライン
517とグラウンドライン518に接続される。その結
果、図13の符号I553で示す電流が流れる。
ジトランジスタ511a、512aが導通したときに
は、A相の整流用トランジスタ523aのソース端子に
正電圧を印加する極性で接続されており、そのとき、B
相の二次巻線523bには、B相の整流用トランジスタ
523aのソース端子に負電圧を印加する極性の電圧が
誘起される。
スタ523aのゲート端子に、A相のブリッジトランジ
スタ511a、512aのゲート端子と一緒に正電圧を
印加する。
端子の電圧がドレイン端子の電圧よりも高い状態で、ゲ
ート端子にスレッショルド電圧以上の電圧が印加される
と、通常の動作とは逆向きに、ソース端子からドレイン
端子に向けて電流が流れる。
と呼ばれている(pチャネルMOSFETでは、ソース
端子にドレイン端子よりも低い電圧が印加され、且つ、
ゲート端子にもドレイン端子よりも低い電圧が印加され
る状態が第3象限動作と呼ばれる。)。
の特性を示すグラフであり、横軸がソース端子を基準と
したドレイン端子の電圧VDSを示しており、縦軸がドレ
イン端子からソース端子に向けて流れる方向を正方向に
とった場合のドレイン電流I Dを示している。
SFETの動作であり、第3象限の範囲にある実線の特
性が第3象限動作である。ドレイン電圧VDSが小さいう
ちは抵抗特性を示しているが、ドレイン電圧VDSが大き
くなり、寄生ダイオード524aが導通以上の電圧にな
ると、ダイオード特性になる。
のグラフは、MOSFETが導通状態にない場合の寄生
ダイオードの特性であり、第3象限動作を行っている場
合は、寄生ダイオードに電流が流れる場合に比べ、電力
損失が小さくなることが分かる。
部の寄生ダイオード524aが導通しており、ソース端
子の電圧がドレイン端子の電圧よりも高くなっている。
るから、A相の整流用トランジスタ523aは第三象限
動作をし、ソース端子からドレイン端子に向けて図13
中の電流I554が流れる。従って、このときのA相の整
流用トランジスタ523aに生じる損失は小さい。
る電流I554は、チョークコイル525を通って負荷5
29及び出力コンデンサ526に供給されるため、チョ
ークコイル525に磁気エネルギーが蓄積される。
ブリッジトランジスタ511a、512aと整流用トラ
ンジスタ523aとが遮断すると、図14に示すよう
に、チョークコイル525に起電力が生じ、チョークコ
イル525に蓄積されたエネルギーによって、2個の寄
生ダイオード524a、524bに、それぞれ電流I55
5、I556が流される。
トランジスタ511b、512bが導通すると、一次巻
線531には、図15に示すように、直流電圧源517
から電流I557で示す電流が供給される。このとき、B
相の整流用トランジスタ523bのゲート端子には正電
圧が印加されるので、その整流用トランジスタ523b
は第3象限動作をし、電流I558をチョークコイル52
5に流し、エネルギーを蓄積させる。
ジスタ511a、512a、511b、512b、及び
整流用トランジスタ523a、523bが遮断すると、
最初に説明した状態に戻る。以後は、上記と同じ動作を
繰り返す。
ジスタを用い、ゲート端子を制御し、第3象限動作をさ
せて電流を流す場合には、整流回路にダイオード素子を
用いる場合よりも損失が少なくて済む。
12a、511b、512b、523a、523bが導
通するときに、電流が寄生ダイオード524a、524
bに流れている状態で逆電圧が印加されるため、リカバ
リーの影響が大である。その結果、図16のタイミング
チャート中で符号561a、562a、561b、56
2bに示す波形のように、瞬間的に大電流が流れてしま
う。その電流が流れるときには、ソース・ドレイン間に
電圧が印加された状態なので、損失が生じてしまう。
められるようになっており、その損失を無視することが
できなくなってきた。
の不都合を解決するために創作されたものであり、その
目的は、損失の小さいスイッチング電源を提供すること
にある。
に、請求項1記載の発明は、4個の主スイッチ素子がブ
リッジ接続され、直流電圧源から電流を供給されるよう
に接続されたブリッジ回路と、主トランス内に配置さ
れ、前記ブリッジ回路にHブリッジ接続された主一次巻
線と、前記主トランス内に配置され、前記一次巻線に磁
気結合されたA相とB相の主二次巻線と、前記A相と前
記B相の主二次巻線に誘起された電圧を整流平滑し、負
荷に電力を供給する主整流平滑回路と、前記各主スイッ
チ素子に並列接続された共振コンデンサと、前記主スイ
ッチ素子に逆並列接続された整流素子と、互いに直列接
続され、該直列接続回路が前記ブリッジ回路に並列接続
されたA相の副スイッチ素子とB相の副スイッチ素子
と、前記A相の副スイッチ素子と前記B相の副スイッチ
素子の接続点と前記主一次巻線の一端との間を接続する
共振コイルと、前記共振コイルと直列接続され、前記接
続点と前記主一次巻線の一端の間に挿入された副一次巻
線と、前記副一次巻線と磁気結合され、前記副一次巻線
に流れた電流によって電圧が誘起されるように構成され
た副二次巻線とを有する電源装置である。請求項2記載
の発明は、請求項1記載の電源装置であって、前記副二
次巻線は、誘起された電圧で前記直流電圧源に電流を回
生するように構成された電源装置である。請求項3記載
の発明は、請求項1記載の電源装置であって、前記副二
次巻線は、誘起された電圧で前記負荷に電力を電力を供
給するように構成された電源装置である。請求項4記載
の発明は、請求項1記載の電源装置であって、前記副二
次巻線には電力消費回路が接続され、誘起された電圧で
前記電力消費回路に電流を流し、電力を消費するように
構成された電源装置である。請求項5記載の発明は、請
求項1乃至請求項4のいずれか1項記載の電源装置であ
って、前記共振コンデンサは、前記主スイッチ素子の容
量成分が用いられた電源装置である。請求項6記載の発
明は、請求項1乃至請求項5のいずれか1項記載の電源
装置であって、前記共振コイルには、前記副一次巻線の
漏れインダクタンス成分が用いられた電源装置である。
請求項7記載の発明は、請求項1乃至請求項6のいずれ
か1項記載の電源装置であって、前記副二次巻線を構成
するA相の副二次巻線とB相の副二次巻線と、前記A相
と前記B相の副二次巻線に誘起された電圧を整流するA
相とB相の副整流素子とを有し、前記A相又は前記B相
の副整流素子が導通すると、前記A相又は前記B相の副
二次巻線の両端には、ほぼ前記直流電圧源の出力電圧が
印加されるように構成された電源装置である。請求項8
記載の発明は、請求項1乃至請求項7のいずれか1項記
載の電源装置であって、前記各主スイッチ素子にはMO
SFETが用いられ、前記逆並列接続された整流素子に
は前記各MOSFET内の寄生ダイオードが用いられた
電源装置である。請求項9記載の発明は、請求項1乃至
請求項7のいずれか1項記載の電源装置であって、前記
各主スイッチ素子にはIGBTが用いられ、前記各IG
BTには、ダイオード素子が逆並列接続された電源装置
である。請求項10記載の発明は、請求項1乃至請求項
9のいずれか1項記載の電源装置であって、前記主整流
平滑回路は、前記A相と前記B相の主二次巻線に誘起さ
れた電圧を整流するA相とB相の主整流素子と、前記A
相と前記B相の主整流素子が出力する電圧を平滑し、負
荷に供給するチョークコイルとを有する電源装置であ
る。
個の主スイッチ素子を有するブリッジ回路と、主トラン
ス内の主一次巻線とがHブリッジ接続されている。ブリ
ッジ回路は直流電圧源に接続されており、4個の主スイ
ッチ素子のうち、A相の2個の主スイッチ素子が導通し
たときに直流電圧源から主一次巻線に供給されるA相の
電流と、B相の2個の主スイッチ素子が導通したときに
供給されるB相の電流とは、主一次巻線を互いに逆向き
に流れるようになっていなる。
したA相及びB相の主二次巻線が設けられており、その
主二次巻線には整流平滑回路が接続されている。
に主二次巻線に誘起された電圧と、B相の電流が供給さ
れたときに主二次巻線に誘起された電圧を整流平滑回路
で平滑し、負荷に供給するようになっている。
チ素子が直列接続された回路がブリッジ回路に並列接続
されており、副スイッチ素子同士の接続点と、ブリッジ
回路の出力端子(主一次巻線の一端)との間は、共振コイ
ルを介して接続されている。
列接続されており、その共振コンデンサと共振コイルと
は共振動作をできるようになっている。従って、主スイ
ッチ素子は、両端に電圧が印加されていない状態で遮断
又は導通することができる。
し、主一次巻線と副スイッチ素子の接続点をと、共振コ
イルと副一次巻線を介して接続しておくと、共振コイル
に印加される電圧は、副一次巻線の両端に生じる電圧だ
け減少する。副一次巻線と磁気結合した副二次巻線を設
け、副二次巻線の両端の電圧をクランプするようにして
おくと、副一次巻線には、副二次巻線の電圧を巻数比倍
した電圧が現れるから、共振コイルに印加される電圧
は、その分だけ小さくなる。
やかになり、主スイッチ素子が導通する際の損失が減少
する。
共振電流は副一次巻線を流れ、副一次巻線から副二次巻
線にエネルギーが伝達される。副二次巻線に伝達された
エネルギーを抵抗やツェナーダイオードで消費したり、
直流電圧源や負荷に供給すると、共振電流を減少させる
ことができる。抵抗などで消費するよりも、直流電圧源
や負荷に供給した方が効率は向上する。
スタやMOSFETやIGBTを用いることができる。
MOSFETを用いた場合には、内蔵の寄生ダイオード
を整流素子として利用することができる。主スイッチ素
子にバイポーラトランジスタやIGBTを用いた場合に
は、整流素子(ダイオード素子)を各主スイッチ素子に逆
並列接続するとよい。
振コイルを並列接続してもよいが、共振コイルを外付け
せずに、主スイッチ素子の内部容量成分を利用すること
ができる。動作周波数が高い場合には、共振コイルの容
量値は小さくて済むので、内部容量成分を利用すること
ができる。
ンダクタンスを利用することもできる。
の電源装置を示している。この電源装置1は、一次側ブ
リッジ回路110と、二次側整流平滑回路120と、主
トランス130と、制御回路140と、高効率化回路1
00とを有している。
号119は、商用電圧を整流平滑した電圧や、蓄電池か
ら供給される直流電圧を模式的に表した直流電圧源であ
る。この直流電圧源119の高電圧側に接続されたライ
ンを電圧ライン117で示し、低電圧側に接続されたラ
インをグラウンドライン118で示す。
MOSFETで構成された4個の主スイッチ素子111
a、111b、112a、112bを有している。
a、111b、112bはブリッジ接続されている(4
個の主スイッチ素子111a、112a、111b、1
12bのうち、2個の主スイッチ素子111a、112
bと、他の2個の主スイッチ素子111b、112aと
がそれぞれ直列接続され、その両端が電源電圧ライン1
17とグラウンドライン118に接続されている。)。
1が設けられている。符号A、Bは、主スイッチ素子1
11a、112a、111b、112bが互いに直列接
続された部分を示しており、その部分はブリッジ回路1
10の出力端子なっている。主一次巻線131の両端
は、出力端子A、Bにそれぞれ接続されており、ブリッ
ジ回路110(4個の主スイッチ素子111a、111
b、112a、112b)と、主一次巻線131とでH
ブリッジ回路が構成されている。
ッジ回路110の一つの出力端子Aとの間には、偏励磁
防止用のコンデンサ159が挿入されており、主一次巻
線131に流れる直流成分をカットするようになってい
る。このコンデンサ159の両端は短絡されていても、
後述する本発明の電源装置1の動作には影響がないの
で、コンデンサ159に関する電圧変化は説明を省略す
る。
b、112a、112bのうち、導通した場合に、直流
電圧源119から図中の符号iAで示す電流が主一次巻
線131に供給される組をA相の主スイッチ素子111
a、112aとし、符号iBで示す電流が供給される組
をB相の主スイッチ素子111b、112bとする。
も各主スイッチ素子111a、112a、111b、1
12b内部をドレイン端子からソース端子に向けて流れ
る。
Bのうち、A相の主スイッチ素子111a、112aが
導通したときに、高電圧側になる方を第1の出力端子A
とし、B相の主スイッチ素子111b、112bが導通
したときに高電圧側になる方を第2の出力端子Bとす
る。
b、112a、112bには、それぞれ共振コンデンサ
113a、113b、114a、114bが並列接続さ
れており、後述する高効率化回路100内の共振コイル
108と共振動作するように構成されている。
6bは、主スイッチ素子111a、112a、111
b、112b内部の寄生ダイオードを示している。各寄
生ダイオード115a、116a、115b、116b
は整流素子であり、主スイッチ素子111a、112
a、111b、112bに対して逆並列接続されてい
る。
次側整流平滑回路120は、チョークコイル125と、
出力コンデンサ126と、nチャネルMOSFETで構
成された主整流素子123a、123bとを有してい
る。
1と磁気結合した主二次巻線132が設けられている。
主二次巻線132は、センタータップ構成にされてお
り、A相の主二次巻線132aとB相の主二次巻線13
2bとに分割されている。
巻線132bの共通端子(センタータップ部分)は、グラ
ウンド端子128に接続されており、他の端子は、A相
の主整流素子123aのソース端子とB相の主整流素子
123bのソース端子にそれぞれ接続されている。
とB相の主整流素子123bのドレイン端子は、チョー
クコイル125の一端に共通に接続されている。符号1
24a、124bは、主整流素子123a、123b内
部の寄生ダイオードを示している。
イル125の他端はその出力端子に接続されている。出
力端子127とグラウンド端子128の間には出力コン
デンサ126が接続されており、主整流素子123a、
123bが整流した電圧は、チョークコイル125と出
力コンデンサ126とで平滑され、出力端子127から
負荷129に供給される。
35等で絶縁された状態で、制御回路140に入力され
ている。
誤差増幅器142と、発振器143と、比較器144
と、駆動回路145とを有しており、誤差増幅器142
が、フォトカプラ149から入力された電圧と基準電圧
源141の出力電圧との差分を増幅し、比較器144に
出力するように構成されている。
力された電圧と、発振器143の出力波形とを比較し、
比較結果を駆動回路145に出力するように構成されて
いる。
果に基づいて、誤差増幅器142が検出するフォトカプ
ラ149の出力電圧と、基準電圧源141の出力電圧の
差分が小さくなる方向に、主スイッチ素子111a、1
12a、111b、112bの導通時間を制御するよう
に構成されている。
1と同様に、この電源装置1においても、出力端子12
7の出力電圧が変動した場合、制御回路140の動作に
よってその変動分が吸収され、出力端子127の出力電
圧は一定に維持される。
と主一次巻線131との接続点P(ブリッジ回路110
の出力端子)に、高効率化回路100が接続されてい
る。
と、共振コイル108と、nチャネルMOSFETで構
成されたA相及びB相の副スイッチ素子101a、10
1bと、ダイオード素子で構成されたA相及びB相の副
整流素子102a、103bとを有している。
端子は電源電圧ライン117に接続され、B相の副スイ
ッチ素子101bのソース端子はグラウンドライン11
8に接続されている。
子とB相の副スイッチ素子101bのドレイン端子は接
続点Cで互いに接続されている。A相及びB相の副スイ
ッチ素子101a、101bのゲート端子は駆動回路1
45に接続され、後述するように、ブリッジ回路110
や二次側整流平滑回路120とともに、制御回路140
によって制御されている。
6が設けられており、副一次巻線106の一端は、ブリ
ッジ回路110の出力端子に接続されている。ここで
は、ドレイン端子が電源電圧ラインに接続されたB相の
主スイッチ素子115bと、ソース端子がグラウンドラ
イン118に接続されたA相の主スイッチ素子112a
とが互いに接続された第2の出力端子Bに接続されてい
る。
08を介して、接続点Cに接続されている。
6と磁気結合した副二次巻線107が設けられている。
副二次巻線107はセンタータップ構成であり、A相の
副二次巻線107aとB相の副二次巻線107bに分割
されている。
子はグラウンドライン118に接続されており、他端子
は、A相の副整流素子102aのアノード端子とB相の
副整流素子102bのアノード端子にそれぞれ接続され
ている。
2bのカソード端子は電源電圧ライン117に接続され
ている。従って、副一次巻線106に電流が流れ、副二
次巻線107に電圧が誘起された場合、A相の副整流素
子102aかB相の副整流素子102bのいずれか一方
が順バイアスされる。このように、副二次巻線107に
流れる電流は、直流電圧源119に回生されるようにな
っている。
は、この電源装置1の動作を説明するためのタイミング
チャートであり、図2〜図7は、電源装置1の回路中を
流れる電流とその方向を説明するための回路図である。
図2〜図7では、図1中の回路ブロックを示す一点鎖線
および、その回路ブロックの符号は省略する。
Vg112a、Vg111b、Vg112bは、A相及びB相の主ス
イッチ素子111a、112a、111b、112bの
ゲート電圧を示している。
イッチ素子101a、101bのゲート電圧を示してお
り、Vg123a、Vg123bは、A相及びB相の主整流素子
123a、123bのゲート電圧を示している。
に流れる電流を示している。B相の副スイッチ素子10
1bに流れる電流は省略してある。
素子111a、112bに並列接続された共振コンデン
サ113a、114aに流れる電流を示している。充電
方向を正、放電方向を負として示している。
子111a、112aのドレイン電流を示し、Vds
111a、Vds112aはドレイン・ソース間の電圧を示して
いる。B相の主スイッチ素子111b、112bのドレ
イン電流とドレイン・ソース間の電圧は省略する。
示している。A相の主スイッチ素子111a、112a
が導通したときに直流電圧源119から主一次巻線13
1に電流が供給される方向を正、B相の主スイッチ素子
111b、112bが導通したときに供給される方向を
負として表している。
の主整流素子123a、123bのドレイン・ソース間
の電圧を示しており、ソース端子の電圧がドレイン端子
の電圧よりも高い方向を正として表している。
二次巻線132a、132bに流れる電流を示してい
る。
t0〜時刻t1の間に電源装置1に流れる電流を示してい
る。時刻t0〜時刻t1の間は、A相及びB相の主スイッ
チ素子111a、112a、111b、112bと、A
相及びB相の副スイッチ素子101a、101bとは遮
断状態にあり、時刻t0よりも前に二次側のチョークコ
イル125に蓄積されたエネルギーによってチョークコ
イル125に起電力が生じ、二次側整流平滑回路120
内に電流181が流れている状態を示している。
チ素子123a、123bは遮断しているため、チョー
クコイル125から供給される電流I181は、寄生ダイオ
ード124a、124bの両方に分流し、電流I181a、
I181bとなってA相及びB相の主二次巻線132a、1
32bに流れる。
源電圧側の主スイッチ素子111aと、二次側のA相の
主整流素子123aと、A相の副スイッチ素子101a
が導通する。
ソース端子にはドレイン端子よりも高い電圧が印加され
ているため、その主整流素子123aは第三象限動作を
し、低インピーダンスになる。その結果、図3に示すよ
うに、チョークコイル125が供給する電流I181は、
B相の主整流素子123bの寄生ダイオード124bに
は流れなくなり、A相側(A相の主整流素子123aと
A相の主二次巻線132a)だけに流れる。
流れることにより、二次側から一次側にエネルギーが戻
され、主一次巻線131に電圧が誘起される。その電圧
は、第2の出力端子Bに正電圧を印加する極性であり、
高電圧側のB相の主スイッチ素子111bの寄生ダイオ
ード115bが順バイアスされる。
ネルギーにより、主一次巻線131と、寄生ダイオード
115bと、高電圧側のA相の主スイッチ素子111a
とで形成される閉ループ中を、電流I183が流れる。
31に向け、電源電圧ライン117、高電圧側のA相の
主スイッチ素子111a、主一次巻線131、副トラン
ス105内の副一次巻線106、共振コイル108、A
相の副スイッチ素子101a、グラウンドライン118
の順に電流I184が供給される。
線131に流れる電流IT1は、 IT1 = I183+I184 となる。
二次巻線132aの巻数をn2aとすると、 IT1 × n1 = I181 × n2a となる。
コイル125から電流が供給されており、チョークコイ
ル125は定電流源であると近似できるから、主一次巻
線131に流れる電流IT1も一定値である。
5内の副一次巻線106に電流が流れ始めるため、副一
次巻線106には逆起電力が生じ、その結果、副二次巻
線107に電圧が誘起される。
相の副整流素子102aを順バイアスする極性になって
おり、副一次巻線106からA相側の副二次巻線107
aにエネルギーが伝達され、A相側の副二次巻線107
aに生じた起電力により、電流I185が流される。その
電流185は、直流電圧源119を充電する回生電流で
ある。
巻線107bの巻数は等しくなっており、A相又はB相
の副二次巻線107a、107bの巻数と、副一次巻線
106の巻数の比はm:1になっている。
側の副二次巻線107aには直流電圧源119の出力電
圧Vinが印加されるから、副一次巻線106に生じる逆
起電力の大きさは、出力電圧のm分の1の値(Vin/m)
でクランプされることになる。
184の電流経路上、主スイッチ素子111a、主一次巻
線131、副スイッチ素子101aに生じる電圧を無視
すると、共振コイル108に印加される電圧V108は、 V108 =Vin−Vin/m となる。
108に印加される電圧V108は定電圧であり、直流電
圧源119から供給され、A相の主スイッチ素子111
aと共振コイル108に流される電流I184は徐々に増
加する。
主スイッチ素子111aのドレインとソース間の電圧が
ゼロVで遮断状態から導通状態に転じることができるた
め、損失が小さくなる。
は、Vin/mの分だけ直流電圧源119の出力電圧Vin
よりも小さくなっているため、電流I184の増加もゆる
やかになっている。
流は徐々に増加するのに対し、主主一次巻線131に流
れる電流IT1は一定であるから、二次側から一次側に戻
される電流I183は徐々に減少する。
表すと、時刻t2では、主一次巻線131には、直流電
圧源119から供給される電流I184だけが流れる。即
ち、時刻t2では、 n2a =n1×I184 である。
チ素子112aに並列接続された共振コンデンサ114
aは、副一次巻線106と共振コイル108に生じた電
圧で充電されており、時刻t2で主一次巻線131に流
れる電流が定電流となり、その電流I184だけでは共振
コイル108に流れる電流が増加できなくなると共振コ
ンデンサ114aと共振コイル108とが共振動作を開
始し、共振コンデンサ114aの放電電流により、共振
コイル108に流れる電流が増加する。
によって流れる電流を示しており、共振コンデンサ11
4aの放電により、共振コンデンサ114aの高電圧側
の端子(ブリッジ回路110の第2の出力端子B)の電圧
は徐々に低下する。
2の出力端子Bと電源電圧ライン117の間に接続され
た共振コンデンサ113bが充電される(この共振コン
デンサ113bは、高電圧側のB相の主スイッチ素子1
11bに並列接続されているコンデンサである。)。
113への充電電流を示しており、直流電圧源119の
高電圧側から、共振コンデンサ113b、副一次巻線1
06、共振コイル108、A相の副スイッチ素子101
aを通って、グラウンドライン118に流れる。
aの共振動作により、共振コンデンサ114aの放電が
終了すると、共振コンデンサ114aに蓄積されていた
エネルギーは共振コイル108に全部移行される。する
と、共振コイル108には、共振コンデンサ114aを
逆向きに充電する方向の起電力が生じる。
並列接続されている主スイッチ素子112aの内部寄生
ダイオード116aを順バイアスする極性なので、共振
コイル108に蓄積されていたエネルギーにより、寄生
ダイオード116a中を、図5の符号I189で示す電流
が流される。
108には、電流I184と電流I189が流れ、副二次巻線
107には、その電流によって電圧が誘起され、直流電
圧原119に電流I185が回生される。直流電圧源11
9に電流I185が回生されることにより、共振コイル1
08のエネルギーが直流電圧源119の戻り、その結
果、共振コイル108の起電力により流れている電流I
189は徐々に減少する。もし、副一次巻線106と副二
次巻線107によって、共振コイル106のエネルギー
を直流電圧源119に回生しなかった場合(又は、後述
するように、共振コイル106のエネルギーを二次側に
移行させるか、または消費しなかった場合)には、共振
コイル106の起電力による電流I189は減少しないこ
とになる。
コンデンサ114aの放電が終了し、寄生ダイオード1
16aに電流I189が流れ始めた時刻は符号t3で示され
ている。
寄生ダイオード116aに電流I189が流れている間
に、A相のグラウンド側の主スイッチ素子112aを導
通させる。この場合、主スイッチ素子112aのソース
・ドレイン間に電圧は印加されていないので、損失が生
じない。
素子112aは、ソース・ドレイン間に電圧が印加され
ていない状態で導通すると、図6の符号I190で示す電
流が主スイッチ素子112aを流れる。
れるため、主スイッチ素子112aに流れる電流I190
は徐々に増加し、他方、副スイッチ素子101aに流れ
る電流I184は徐々に減少する。
流が流れ始めても、共振コイル108は放電を続ける。
t4後の時刻t5において、グラウンド側のA相の主スイ
ッチ素子112aに流れる電流I190が、 I190 × n1 = I181 × n2a になったものとすると(IT1 =I190 )、このとき副ス
イッチ素子101aに流れる電流I184はゼロになる。
この時刻t5では、制御回路140により、副スイッチ
素子101aは遮断させられる。
は、図7に示すように、電源側及びグラウンド側のA相
の主スイッチ素子111a、112aによって、電源電
圧ライン117とグラウンドライン118に接続されて
おり、直流電圧源119から電流I190が供給されてい
る。
電流が増加し、主一次巻線131から主二次巻線132
にエネルギーが伝達される。このとき、A相の主二次巻
線132aには、A相の主整流素子123aのソース端
子に正電圧を印加する極性の電圧が誘起される。A相の
主整流素子123aのゲート端子には正電圧が印加され
ているから、第三象限動作によってA相の主二次巻線1
32aから図7の符号I192で示す電流が流され、チョ
ークコイル125にエネルギーが蓄積される。
相の主スイッチ素子111aが遮断すると、その主スイ
ッチ素子111aに並列接続されている共振コンデンサ
113aに充電電流が流れ、時刻t7において、その共
振コンデンサ113aが電源電圧Vinで充電された後、
時刻t8において、グラウンド側のA相の主スイッチ素
子112aが遮断すると、ブリッジ回路110内の全て
の主スイッチ素子111a、112a、111b、11
2bが遮断状態になる。
今度は、B相側の主スイッチ素子111b、112b、
主整流素子123b、副スイッチ素子101bの動作に
より、A相が動作した場合と同様に、B相側に電流が流
れる。
132bの巻数は同数にされており、B相側に流れる電
流の大きさはA相側に流れる電流と等しくなっている。
グラウンド側のB相の主スイッチ素子112bとB相の
副スイッチ素子101bとが導通した後、電源側のB相
の主スイッチ素子111bが導通するが、その動作はA
相と対称的なので、説明は省略する。
23a、123bにnチャネルMOSFETを用いた
が、ダイオード素子を用いることもできる。 図9の電
源装置2は、本発明の第二例の電源装置であり、その整
流平滑回路220は、図1の電源装置1の整流平滑回路
120がnチャネルMOSFETで構成された主整流素
子123a、123bを有していたのに対し、ダイオー
ド素子で構成された主整流素子223a、223を有し
ている。それらの主整流素子223a、223bはゲー
ト端子を有していないので、制御回路140には接続さ
れていない。
路、配線は図1の電源装置1と同一であるので、同じ回
路や素子には同じ符号を付して説明を省略する。
チャートに示すように、主スイッチ素子111a、11
2a、111b、112bのソース・ドレイン間に電圧
が印加されていない状態で、遮断から導通に転じてお
り、損失が少なくなっている。
V223bは、A相、B相の主整流素子223a、223b
の両端の電圧を示している。時刻t2〜t7の間、A相の
主整流素子223aが導通している。
路100の動作は図1の電源装置1の動作と同様であ
る。
10の第2の出力端子Bに副一次巻線106の一端を接
続し、他端を共振コイル108を介して接続点Cに接続
したが、それとは逆に、第2の出力端子Bに共振コイル
108の一端を接続し、他端を副一次巻線106を介し
て接続点Cに接続してもよい。また、第2の出力端子B
ではなく、第1の出力端子Aに接続してもよい。
1の一端は、偏励磁防止用のコンデンサ159を介して
ブリッジ回路110の第1の出力端子Aに接続されてい
たが、コンデンサ159は、主一次巻線131の一端と
第1、第2の出力端子A、Bのいずれか一方又は両方の
間に挿入されていればよい。更に、偏励磁が無い場合は
コンデンサ159は省略することができる。
から副二次巻線107に移行されたエネルギーは、直流
電圧源119に回生させていたが、本発明はそれに限定
されるものではない。
は、複整流素子102a、102bのカソード側の端子
が出力コンデンサ126の高電圧側の端子(出力コンデ
ンサ126とチョークコイル125の接続部分)に接続
されており、副二次巻線107のセンタータップ部分が
出力コンデンサ126の低電圧側の端子(二次側のグラ
ウンドライン)に接続されている。
から副二次巻線107に移行されたエネルギーは、負荷
129に供給されるから、共振コイル108の起電力で
流れる共振電流のエネルギーを、一次側ではなく二次側
に供給できるようになっている。
ルギーは、直流電圧源119や負荷129に供給するこ
となく消費することもできる。
a、102bのカソード端子と、副二次巻線107のセ
ンタータップ部分の間に、抵抗素子によって構成された
電力消費回路155を接続した電源装置である。
に生じた起電力により、電力消費回路(抵抗素子)155
に電流が流れるから、副一次巻線106から副二次巻線
107に移行されエネルギーは、電力消費回路(抵抗素
子)155で消費される。
に替え、互いに逆向きに直列接続されたツェナーダイオ
ード1561、1562で構成された電力消費回路156
を有している。この電力消費回路156は、複整流素子
102a、102bのカソード端子と、副二次巻線10
7のセンタータップ部分の間に接続されている。
に移行されたエネルギーは、電力消費回路156内のツ
ェナーダイオード1561、1562によって消費され
る。
イオード1561、1562によって副二次巻線107に
移行されたエネルギーを消費してもよいし、抵抗素子1
55やツェナーダイオード1561、1562を組合わせ
てもよい。また、他の素子の抵抗成分や定電圧素子等を
利用してもよい。要するに、共振コイル106の起電力
によって生じる共振電流を副二次巻線107側で消費又
は回生等で利用し、共振電流を減少させられればよい。
はnチャネル型のものを用いたが、pチャネル型のもの
を用いたり、一つの電源装置内で、nチャネル型のMO
SFETとpチャネル型のMOSFETとを用いること
もできる。
いる場合に限定されるものではない。図21の符号1d
は、主スイッチ素子にIGBTが用いられており、4個
のIGBT151a、151b、152a、152bが
ブリッジ接続されている。
することができないので、各IGBT151a、151
b、152a、152bには、外付けのダイオード素子
165a、165b、166a、166bが逆並列接続
されており、MOSFETを用いた場合と同じように動
作できるようになっている。
ンジスタを用いることもできる。この場合も、各バイポ
ーラトランジスタにダイオード素子を逆並列接続する必
要があるが、図21の電源装置1dのIGBTをバイポ
ーラトランジスタ(NPN型のバイポーラトランジスタ)
に変更すればよいので、回路図は省略する。
る。
図
流れ方を示す図
流れ方を示す図
サ114aが放電している間の電流の流れ方を示す図
ダイオードに電流が流れ始めてから時刻t3までの間の
電流の流れ方を示す図
子の導通〜時刻t5の間の電流の流れ方を示す図
流の流れ方を示す図
ート
図
ャート
りも前の電流の流れ方を示す図
流の流れ方を示す図
流の流れ方を示す図
流の流れ方を示す図
チャート
のグラフ
の電源装置
例の電源装置
の一例の電源装置
装置
子 111b……B相の電源電圧ライン側の主スイッチ素子 112b……B相のグラウンドライン側の主スイッチ素
子 113a、113b、114a、114b……共振コン
デンサ 119……直流電圧源 123a……A相の主整流素子 123b……B相の主整流素子 125……チョークコイル 130……主トランス 131……主一次巻線 132……主二次巻線 132a……A相の主二次巻線 132b……B相の主二次巻線 151a、151b、152a、152b……IGBT 155、156……電力消費回路 165a、165b、166a、166b……ダイオー
ド
Claims (10)
- 【請求項1】4個の主スイッチ素子がブリッジ接続さ
れ、直流電圧源から電流を供給されるように接続された
ブリッジ回路と、 主トランス内に配置され、前記ブリッジ回路にHブリッ
ジ接続された主一次巻線と、 前記主トランス内に配置され、前記一次巻線に磁気結合
されたA相とB相の主二次巻線と、 前記A相と前記B相の主二次巻線に誘起された電圧を整
流平滑し、負荷に電力を供給する主整流平滑回路と、 前記各主スイッチ素子に並列接続された共振コンデンサ
と、 前記各主スイッチ素子に逆並列接続された整流素子と、 互いに直列接続され、該直列接続回路が前記ブリッジ回
路に並列接続されたA相の副スイッチ素子とB相の副ス
イッチ素子と、 前記A相の副スイッチ素子と前記B相の副スイッチ素子
の接続点と前記主一次巻線の一端との間を接続する共振
コイルと、 前記共振コイルと直列接続され、前記接続点と前記主一
次巻線の一端の間に挿入された副一次巻線と、 前記副一次巻線と磁気結合され、前記副一次巻線に流れ
た電流によって電圧が誘起されるように構成された副二
次巻線とを有する電源装置。 - 【請求項2】前記副二次巻線は、誘起された電圧で前記
直流電圧源に電流を回生するように構成された請求項1
記載の電源装置。 - 【請求項3】前記副二次巻線は、誘起された電圧で前記
負荷に電力を供給するように構成された請求項1記載の
電源装置。 - 【請求項4】前記副二次巻線には電力消費回路が接続さ
れ、誘起された電圧で前記電力消費回路に電流を流し、
電力を消費するように構成された請求項1記載の電源装
置。 - 【請求項5】前記共振コンデンサは、前記主スイッチ素
子の容量成分が用いられた請求項1乃至請求項4のいず
れか1項記載の電源装置。 - 【請求項6】前記共振コイルには、前記副一次巻線の漏
れインダクタンス成分が用いられた請求項1乃至請求項
5のいずれか1項記載の電源装置。 - 【請求項7】前記副二次巻線を構成するA相の副二次巻
線とB相の副二次巻線と、 前記A相と前記B相の副二次巻線に誘起された電圧を整
流するA相とB相の副整流素子とを有し、 前記A相又は前記B相の副整流素子が導通すると、前記
A相又は前記B相の副二次巻線の両端には、ほぼ前記直
流電圧源の出力電圧が印加されるように構成された請求
項1乃至請求項6のいずれか1項記載の電源装置。 - 【請求項8】前記各主スイッチ素子にはMOSFETが
用いられ、前記逆並列接続された整流素子は、前記各M
OSFET内の寄生ダイオードが用いられた請求項1乃
至請求項7のいずれか1項記載の電源装置。 - 【請求項9】前記各主スイッチ素子にはIGBTが用い
られた請求項1乃至請求項7のいずれか1項記載の電源
装置。 - 【請求項10】前記主整流平滑回路は、前記A相と前記
B相の主二次巻線に誘起された電圧を整流するA相とB
相の主整流素子と、 前記A相と前記B相の主整流素子が出力する電圧を平滑
し、負荷に供給するチョークコイルとを有する請求項1
乃至請求項9のいずれか1項記載の電源装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20933499A JP4365942B2 (ja) | 1999-07-23 | 1999-07-23 | 電源装置 |
US09/618,729 US6246594B1 (en) | 1999-07-23 | 2000-07-18 | Switching power supply having low loss characteristics |
CA002314191A CA2314191C (en) | 1999-07-23 | 2000-07-20 | Power supply |
EP00115770A EP1071199A3 (en) | 1999-07-23 | 2000-07-21 | Power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20933499A JP4365942B2 (ja) | 1999-07-23 | 1999-07-23 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001037221A true JP2001037221A (ja) | 2001-02-09 |
JP4365942B2 JP4365942B2 (ja) | 2009-11-18 |
Family
ID=16571238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20933499A Expired - Fee Related JP4365942B2 (ja) | 1999-07-23 | 1999-07-23 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4365942B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1748539A2 (en) * | 2005-07-29 | 2007-01-31 | TDK Corporation | Switching power supply with surge voltage suppression |
JP2007124869A (ja) * | 2005-10-31 | 2007-05-17 | Tdk Corp | スイッチング電源装置 |
JP2009118648A (ja) * | 2007-11-07 | 2009-05-28 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
WO2023047694A1 (ja) * | 2021-09-21 | 2023-03-30 | 株式会社日立パワーデバイス | 整流回路およびそれを用いた電源 |
-
1999
- 1999-07-23 JP JP20933499A patent/JP4365942B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1748539A2 (en) * | 2005-07-29 | 2007-01-31 | TDK Corporation | Switching power supply with surge voltage suppression |
US7313003B2 (en) | 2005-07-29 | 2007-12-25 | Tdk Corporation | Switching power supply unit |
EP1748539A3 (en) * | 2005-07-29 | 2010-11-17 | TDK Corporation | Switching power supply with surge voltage suppression |
JP2007124869A (ja) * | 2005-10-31 | 2007-05-17 | Tdk Corp | スイッチング電源装置 |
JP4529869B2 (ja) * | 2005-10-31 | 2010-08-25 | Tdk株式会社 | スイッチング電源装置 |
JP2009118648A (ja) * | 2007-11-07 | 2009-05-28 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
WO2023047694A1 (ja) * | 2021-09-21 | 2023-03-30 | 株式会社日立パワーデバイス | 整流回路およびそれを用いた電源 |
Also Published As
Publication number | Publication date |
---|---|
JP4365942B2 (ja) | 2009-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100852550B1 (ko) | 자기-구동 동기식 정류를 위한 방법 및 회로 | |
US8711593B2 (en) | Generalized AC-DC synchronous rectification techniques for single- and multi-phase systems | |
US7016203B2 (en) | Self-driven circuit for synchronous rectifier DC/DC converter | |
JP4426115B2 (ja) | フローティングゲートを有する同期整流器のための一般的なセルフドライブ同期整流方式 | |
US9118259B2 (en) | Phase-shifted dual-bridge DC/DC converter with wide-range ZVS and zero circulating current | |
US7869237B1 (en) | Phase-shifted bridge with auxiliary circuit to maintain zero-voltage-switching | |
US8619438B2 (en) | Resonant converter | |
US7196913B2 (en) | DC conversion apparatus | |
US6819574B2 (en) | Self-driven circuit for synchronous rectifier DC/DC converter | |
US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
JP2004536543A (ja) | スイッチモード電力コンバータで使用される絶縁駆動回路 | |
JP2002262551A (ja) | ボルテージステップダウンdc−dcコンバータ | |
JP2017085808A (ja) | スイッチング電源装置 | |
US6906931B1 (en) | Zero-voltage switching half-bridge DC-DC converter topology by utilizing the transformer leakage inductance trapped energy | |
JP6241334B2 (ja) | 電流共振型dcdcコンバータ | |
US7400519B2 (en) | Switching power supply | |
JPH07123717A (ja) | スイッチング電源装置 | |
JP2513381B2 (ja) | 電源回路 | |
JP2001037221A (ja) | 電源装置 | |
WO2004001937A1 (ja) | Dc−dcコンバータ | |
JPH1118426A (ja) | スイッチング電源回路 | |
JPH10136646A (ja) | 同期整流器 | |
JP4365943B2 (ja) | 電源装置 | |
CN107769570B (zh) | 一种反激电路 | |
JP4717621B2 (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081226 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |