JP4365942B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP4365942B2 JP4365942B2 JP20933499A JP20933499A JP4365942B2 JP 4365942 B2 JP4365942 B2 JP 4365942B2 JP 20933499 A JP20933499 A JP 20933499A JP 20933499 A JP20933499 A JP 20933499A JP 4365942 B2 JP4365942 B2 JP 4365942B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- main
- sub
- voltage
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源の技術分野にかかり、特に、共振技術を用いたスイッチング電源に関する。
【０００２】
【従来の技術】
従来のスイッチング電源に比べ、高効率の電源装置が得られることから、近年では同期整流方式の電源装置が注目されている。
【０００３】
図１１の符号５０１は、そのような従来技術の電源装置を示しており、一次側ブリッジ回路５１０と、二次側整流平滑回路５２０と、主トランス５３０と、制御回路５４０とを有している。
【０００４】
一次側ブリッジ回路５１０は、４個のブリッジトランジスタ５１１ａ、５１１ｂ、５１２ａ、５１２ｂ(ここでは、全てｎチャネルＭＯＳＦＥＴである。)を有している。
【０００５】
このブリッジ回路５１０の動作をＡ相とＢ相に分けた場合、Ａ相動作のときに導通するブリッジトランジスタを、符号５１１ａ、５１２ａで示し、Ｂ相動作のときに導通するブリッジトランジスタを符号５１１ｂ、５１２ｂで示す。
【０００６】
主トランス５３０内には、一次巻線５３１と、該一次巻線５３１と磁気結合した二次巻線５３２(５３２ａ、５３２ｂ)が設けられている。
【０００７】
一次巻線５３１の両端は、一次側ブリッジ回路５１０の出力部分に接続されており、該一次側巻線５３１と、４個のブリッジトランジスタ５１１ａ、５１１ｂ、５１２ａ、５１２ｂとがＨブリッジ接続されている。
【０００８】
符号５１９は、商用電圧を整流平滑した電圧を模式的に示した直流電圧源であり、その高電圧側は電源電圧ライン５１７に接続され、低電圧側はグラウンドライン５１８に接続されている。
【０００９】
ブリッジ回路５１０は、電源電圧ライン５１７とグラウンドライン５１８に接続されており、Ｂ相のブリッジトランジスタ５１１ｂ、５１２ｂが遮断している状態で、Ａ相のブリッジトランジスタ５１１ａ、５１２ａが導通すると、直流電圧源５１９から一次巻線５３１に、Ａ相の電流ｉAが供給される。
【００１０】
他方、Ａ相のブリッジトランジスタ５１１ａ、５１２ａが遮断している状態で、Ｂ相のブリッジトランジスタ５１１ｂ、５１２ｂが導通すると、一次巻線５３１にはＢ相の電流ｉBが供給される。Ａ相の電流ｉAとＢ相の電流ｉBとは互いに逆向きである。
【００１１】
二次巻線５３２はセンタータップ構成にされており、Ａ相の二次巻線５３２ａとＢ相の二次巻線５３２ｂとに分割されている。
【００１２】
二次側整流平滑回路５２０は、チョークコイル５２５と、出力コンデンサ５２６と、２個の整流用トランジスタ５２３ａ、５２３ｂを有している。
【００１３】
Ａ相及びＢ相の二次巻線５３２ａ、５３２ｂの共通端子(センタータップ部分)は、グラウンド端子５２８に接続されており、他の端子は、それぞれ整流用トランジスタ５４２ａ、５２３ｂのソース端子に接続されている。
【００１４】
各整流用トランジスタ５２３ａ、５２３ｂのドレイン端子は、チョークコイル５２５の一端に共通に接続されている。
【００１５】
符号５２７はチョークコイル５２５の他端を示しており、出力端子にされており、該出力端子５２７とグラウンド端子５２８の間に出力コンデンサ５２６が接続されている。また、符号５２９は負荷を示しており、出力端子５２７とグラウンド端子の間に接続されている。
【００１６】
出力端子５２７の電圧は、フォトカプラ５４９で絶縁された状態で、制御回路５４０に入力されている。
【００１７】
制御回路５４０は、基準電圧源５４１と、誤差増幅器５４２と、発振器５４３と、比較器５４４と、駆動回路５４５とを有しており、誤差増幅器５４２が、フォトカプラ５４９から入力された電圧と基準電圧源５４１の出力電圧との差分を増幅し、比較器５４４に出力するように構成されている。
【００１８】
比較器５４４は、誤差増幅器５４２から入力された電圧と、発振器５４３の出力波形とを比較し、比較結果を駆動回路５４５に出力するように構成されている。
【００１９】
駆動回路５４５は、比較器５４４の比較結果に基づいて、誤差増幅器１４２が検出するフォトカプラ５４９の出力電圧と、基準電圧源５４１の出力電圧の差分が小さくなる方向に、ブリッジトランジスタ５１１ａ、５１２ａ、５１１ｂ、５１２ｂの導通時間を制御するように構成されている。
【００２０】
従って、負荷変動等によって出力端子５２７の出力電圧が変動しても、制御回路５４０の動作によって、その変動分を吸収するようにブリッジ回路５１０が制御され、出力端子５２７の出力電圧は一定電圧を維持するようになっている。
【００２１】
この電源装置５０１の動作を説明する。
図１２は電源装置５０１が運転中であって、Ａ相及びＢ相のブリッジトランジスタ５１１ａ、５１２ａ、５１１ｂ、５１２ｂが遮断状態にあり、チョークコイル５２５に蓄積されたエネルギーにより、二次側に電流が流れている状態を示している。
【００２２】
整流用トランジスタ５２３ａ、５２３ｂの内部には、それぞれ寄生ダイオード５２４ａ、５２４ｂが形成されており、チョークコイル５２５に生じた起電力によって寄生ダイオード５２４ａ、５２４ｂが順バイアスされ、それぞれ電流Ｉ551、Ｉ552が流れている。
【００２３】
図１６は、電源装置５０１の動作を示すタイミングチャートであり、その状態は、タイミングチャート中の時刻ｔ1以前の波形で表される。
【００２４】
その状態からＡ相のブリッジトランジスタ５１１ａ、５１２ａのゲート端子に正電圧が印加され、導通すると、一次巻線５３１の両端は、電源電圧ライン５１７とグラウンドライン５１８に接続される。その結果、図１３の符号Ｉ553で示す電流が流れる。
【００２５】
Ａ相の二次巻線５３２ａは、Ａ相のブリッジトランジスタ５１１ａ、５１２ａが導通したときには、Ａ相の整流用トランジスタ５２３ａのソース端子に正電圧を印加する極性で接続されており、そのとき、Ｂ相の二次巻線５２３ｂには、Ｂ相の整流用トランジスタ５２３ａのソース端子に負電圧を印加する極性の電圧が誘起される。
【００２６】
駆動回路５４５は、Ａ相の整流用トランジスタ５２３ａのゲート端子に、Ａ相のブリッジトランジスタ５１１ａ、５１２ａのゲート端子と一緒に正電圧を印加する。
【００２７】
ｎチャネルＭＯＳＦＥＴにおいて、ソース端子の電圧がドレイン端子の電圧よりも高い状態で、ゲート端子にスレッショルド電圧以上の電圧が印加されると、通常の動作とは逆向きに、ソース端子からドレイン端子に向けて電流が流れる。
【００２８】
この動作は、ＭＯＳＦＥＴの第３象限動作と呼ばれている(ｐチャネルＭＯＳＦＥＴでは、ソース端子にドレイン端子よりも低い電圧が印加され、且つ、ゲート端子にもドレイン端子よりも低い電圧が印加される状態が第３象限動作と呼ばれる。)。
【００２９】
図１７の実線は、ｎチャネルＭＯＳＦＥＴの特性を示すグラフであり、横軸がソース端子を基準としたドレイン端子の電圧ＶDSを示しており、縦軸がドレイン端子からソース端子に向けて流れる方向を正方向にとった場合のドレイン電流ＩDを示している。
【００３０】
このグラフの第１象限の範囲が通常のＭＯＳＦＥＴの動作であり、第３象限の範囲にある実線の特性が第３象限動作である。ドレイン電圧ＶDSが小さいうちは抵抗特性を示しているが、ドレイン電圧ＶDSが大きくなり、寄生ダイオード５２４ａが導通以上の電圧になると、ダイオード特性になる。
【００３１】
同図のグラフの第３象限の範囲にある破線のグラフは、ＭＯＳＦＥＴが導通状態にない場合の寄生ダイオードの特性であり、第３象限動作を行っている場合は、寄生ダイオードに電流が流れる場合に比べ、電力損失が小さくなることが分かる。
【００３２】
Ａ相の整流用トランジスタ５２３ａは、内部の寄生ダイオード５２４ａが導通しており、ソース端子の電圧がドレイン端子の電圧よりも高くなっている。
【００３３】
その状態でゲート端子に正電圧が印加されるから、Ａ相の整流用トランジスタ５２３ａは第三象限動作をし、ソース端子からドレイン端子に向けて図１３中の電流Ｉ554が流れる。
従って、このときのＡ相の整流用トランジスタ５２３ａに生じる損失は小さい。
【００３４】
Ａ相の整流用トランジスタ５２３ａに流れる電流Ｉ554は、チョークコイル５２５を通って負荷５２９及び出力コンデンサ５２６に供給されるため、チョークコイル５２５に磁気エネルギーが蓄積される。
【００３５】
その状態から、時刻ｔ2において、Ａ相のブリッジトランジスタ５１１ａ、５１２ａと整流用トランジスタ５２３ａとが遮断すると、図１４に示すように、チョークコイル５２５に起電力が生じ、チョークコイル５２５に蓄積されたエネルギーによって、２個の寄生ダイオード５２４ａ、５２４ｂに、それぞれ電流Ｉ555、Ｉ556が流される。
【００３６】
次に、時刻ｔ3において、Ｂ相のブリッジトランジスタ５１１ｂ、５１２ｂが導通すると、一次巻線５３１には、図１５に示すように、直流電圧源５１７から電流Ｉ557で示す電流が供給される。このとき、Ｂ相の整流用トランジスタ５２３ｂのゲート端子には正電圧が印加されるので、その整流用トランジスタ５２３ｂは第３象限動作をし、電流Ｉ558をチョークコイル５２５に流し、エネルギーを蓄積させる。
【００３７】
時刻ｔ4において、全部のブリッジトランジスタ５１１ａ、５１２ａ、５１１ｂ、５１２ｂ、及び整流用トランジスタ５２３ａ、５２３ｂが遮断すると、最初に説明した状態に戻る。以後は、上記と同じ動作を繰り返す。
【００３８】
以上のように、二次側の整流回路にトランジスタを用い、ゲート端子を制御し、第３象限動作をさせて電流を流す場合には、整流回路にダイオード素子を用いる場合よりも損失が少なくて済む。
【００３９】
しかしながら、トランジスタ５１１ａ、５１２ａ、５１１ｂ、５１２ｂ、５２３ａ、５２３ｂが導通するときに、電流が寄生ダイオード５２４ａ、５２４ｂに流れている状態で逆電圧が印加されるため、リカバリーの影響が大である。その結果、図１６のタイミングチャート中で符号５６１ａ、５６２ａ、５６１ｂ、５６２ｂに示す波形のように、瞬間的に大電流が流れてしまう。その電流が流れるときには、ソース・ドレイン間に電圧が印加された状態なので、損失が生じてしまう。
【００４０】
近年では電源装置の高効率化が増々強く求められるようになっており、その損失を無視することができなくなってきた。
【００４１】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、損失の小さいスイッチング電源を提供することにある。
【００４２】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、二個のＡ相の主スイッチ素子と二個のＢ相の主スイッチ素子とがブリッジ接続され、直流電圧源から電流を供給されるように接続されたブリッジ回路と、主トランス内に配置され、前記ブリッジ回路にＨブリッジ接続された主一次巻線と、前記主トランス内に配置され、前記主一次巻線に磁気結合されたＡ相とＢ相の主二次巻線と、前記Ａ相と前記Ｂ相の主二次巻線に誘起された電圧を整流平滑し、負荷に電力を供給する主整流平滑回路と、前記各主スイッチ素子に並列接続された共振コンデンサと、前記各主スイッチ素子に逆並列接続された整流素子と、互いに直列接続され、該直列接続回路が前記ブリッジ回路に並列接続されたＡ相の副スイッチ素子とＢ相の副スイッチ素子と、前記Ａ相の副スイッチ素子と前記Ｂ相の副スイッチ素子の接続点と前記主一次巻線の一端との間を接続する共振コイルと、前記共振コイルと直列接続され、前記接続点と前記主一次巻線の一端の間に挿入された副一次巻線と、前記副一次巻線と磁気結合され、前記副一次巻線に流れた電流によって電圧が誘起されるように構成された副二次巻線とを有し、前記ブリッジ回路内の四個の前記主スイッチ素子と前記Ａ相、Ｂ相の副スイッチ素子とが遮断した状態から、Ａ相とＢ相のいずれか一方の前記副スイッチ素子と、前記ブリッジ回路内のその副スイッチ素子と同相の一個の前記主スイッチ素子とが導通し、導通した前記主スイッチ素子と、前記主一次巻線と、前記副一次巻線と、前記共振コイルと、導通した前記副スイッチ素子との直列回路に前記直流電圧源の電圧が印加されて電流が流れ、次いで、前記共振コイルと、導通された前記主スイッチ素子と同相で遮断状態にある他の一個の主スイッチ素子に並列接続された前記共振コンデンサとが共振動作し、前記他の一個の主スイッチ素子に逆並列接続された前記整流素子に前記共振コイルの起電力による共振電流が流れる間に前記他の一個の主スイッチ素子が導通される電源装置であって、前記共振電流は前記副一次巻線に流れて前記副二次巻線に電流が誘起されて前記直流電圧源に回生され、前記共振電流が減少するように構成された電源装置である。
請求項２記載の発明は、請求項１記載の電源装置であって、前記共振コンデンサは、前記主スイッチ素子の容量成分が用いられた電源装置である。
請求項３記載の発明は、請求項１又は請求項２のいずれか１項記載の電源装置であって、前記共振コイルには、前記副一次巻線の漏れインダクタンス成分が用いられた電源装置である。
請求項４記載の発明は、請求項１乃至請求項３のいずれか１項記載の電源装置であって、前記副二次巻線を構成するＡ相の副二次巻線とＢ相の副二次巻線と、前記Ａ相と前記Ｂ相の副二次巻線に誘起された電圧を整流するＡ相とＢ相の副整流素子とを有し、前記Ａ相又は前記Ｂ相の副整流素子が導通すると、前記Ａ相又は前記Ｂ相の副二次巻線の両端には、ほぼ前記直流電圧源の出力電圧が印加されるように構成された電源装置である。
請求項５記載の発明は、請求項１乃至請求項４のいずれか１項記載の電源装置であって、前記各主スイッチ素子にはＭＯＳＦＥＴが用いられ、前記逆並列接続された整流素子は、前記各ＭＯＳＦＥＴ内の寄生ダイオードが用いられた電源装置である。
請求項６記載の発明は、請求項１乃至請求項４のいずれか１項記載の電源装置であって、前記各主スイッチ素子にはＩＧＢＴが用いられた電源装置である。
請求項７記載の発明は、請求項１乃至請求項６のいずれか１項記載の電源装置であって、前記主整流平滑回路は、前記Ａ相と前記Ｂ相の主二次巻線に誘起された電圧を整流するＡ相とＢ相の主整流素子と、前記Ａ相と前記Ｂ相の主整流素子が出力する電圧を平滑し、負荷に供給するチョークコイルとを有する電源装置である。
【００４３】
本発明は上記のように構成されており、４個の主スイッチ素子を有するブリッジ回路と、主トランス内の主一次巻線とがＨブリッジ接続されている。ブリッジ回路は直流電圧源に接続されており、４個の主スイッチ素子のうち、Ａ相の２個の主スイッチ素子が導通したときに直流電圧源から主一次巻線に供給されるＡ相の電流と、Ｂ相の２個の主スイッチ素子が導通したときに供給されるＢ相の電流とは、主一次巻線を互いに逆向きに流れるようになっていなる。
【００４４】
主トランス内には、主一次巻線と磁気結合したＡ相及びＢ相の主二次巻線が設けられており、その主二次巻線には整流平滑回路が接続されている。
【００４５】
主一次巻線にＡ相の電流が供給されたときに主二次巻線に誘起された電圧と、Ｂ相の電流が供給されたときに主二次巻線に誘起された電圧を整流平滑回路で平滑し、負荷に供給するようになっている。
【００４６】
この電源装置では、Ａ相とＢ相の副スイッチ素子が直列接続された回路がブリッジ回路に並列接続されており、副スイッチ素子同士の接続点と、ブリッジ回路の出力端子(主一次巻線の一端)との間は、共振コイルを介して接続されている。
【００４７】
各主スイッチ素子には共振コンデンサが並列接続されており、その共振コンデンサと共振コイルとは共振動作をできるようになっている。従って、主スイッチ素子は、両端に電圧が印加されていない状態で遮断又は導通することができる。
【００４８】
また、共振コイルに副一次巻線を直列接続し、主一次巻線と副スイッチ素子の接続点をと、共振コイルと副一次巻線を介して接続しておくと、共振コイルに印加される電圧は、副一次巻線の両端に生じる電圧だけ減少する。副一次巻線と磁気結合した副二次巻線を設け、副二次巻線の両端の電圧をクランプするようにしておくと、副一次巻線には、副二次巻線の電圧を巻数比倍した電圧が現れるから、共振コイルに印加される電圧は、その分だけ小さくなる。
【００４９】
従って、共振コイルに流れる電流変化が緩やかになり、主スイッチ素子が導通する際の損失が減少する。
【００５０】
また、共振コイルの起電力によって流れる共振電流は副一次巻線を流れ、副一次巻線から副二次巻線にエネルギーが伝達される。副二次巻線に伝達されたエネルギーを抵抗やツェナーダイオードで消費したり、直流電圧源や負荷に供給すると、共振電流を減少させることができる。抵抗などで消費するよりも、直流電圧源や負荷に供給した方が効率は向上する。
【００５１】
主スイッチ素子には、バイポーラトランジスタやＭＯＳＦＥＴやＩＧＢＴを用いることができる。ＭＯＳＦＥＴを用いた場合には、内蔵の寄生ダイオードを整流素子として利用することができる。主スイッチ素子にバイポーラトランジスタやＩＧＢＴを用いた場合には、整流素子(ダイオード素子)を各主スイッチ素子に逆並列接続するとよい。
【００５２】
また、各主スイッチ素子には、外付けの共振コイルを並列接続してもよいが、共振コイルを外付けせずに、主スイッチ素子の内部容量成分を利用することができる。動作周波数が高い場合には、共振コイルの容量値は小さくて済むので、内部容量成分を利用することができる。
【００５３】
また、共振コイルは、副一次巻線の漏れインダクタンスを利用することもできる。
【００５４】
【発明の実施の形態】
図１の符号１は、本発明の第一例の電源装置を示している。この電源装置１は、一次側ブリッジ回路１１０と、二次側整流平滑回路１２０と、主トランス１３０と、制御回路１４０と、高効率化回路１００とを有している。
【００５５】
先ず、一次側の回路構成を説明すると、符号１１９は、商用電圧を整流平滑した電圧や、蓄電池から供給される直流電圧を模式的に表した直流電圧源である。この直流電圧源１１９の高電圧側に接続されたラインを電圧ライン１１７で示し、低電圧側に接続されたラインをグラウンドライン１１８で示す。
【００５６】
一次側ブリッジ回路１１０は、ｎチャネルＭＯＳＦＥＴで構成された４個の主スイッチ素子１１１ａ、１１１ｂ、１１２ａ、１１２ｂを有している。
【００５７】
４個の主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂはブリッジ接続されている(４個の主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂのうち、２個の主スイッチ素子１１１ａ、１１２ｂと、他の２個の主スイッチ素子１１１ｂ、１１２ａとがそれぞれ直列接続され、その両端が電源電圧ライン１１７とグラウンドライン１１８に接続されている。)。
【００５８】
主トランス１３０内には、主一次巻線１３１が設けられている。
符号Ａ、Ｂは、主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂが互いに直列接続された部分を示しており、その部分はブリッジ回路１１０の出力端子なっている。主一次巻線１３１の両端は、出力端子Ａ、Ｂにそれぞれ接続されており、ブリッジ回路１１０(４個の主スイッチ素子１１１ａ、１１１ｂ、１１２ａ、１１２ｂ)と、主一次巻線１３１とでＨブリッジ回路が構成されている。
【００５９】
なお、ここでは、主一次巻線１３１とブリッジ回路１１０の一つの出力端子Ａとの間には、偏励磁防止用のコンデンサ１５９が挿入されており、主一次巻線１３１に流れる直流成分をカットするようになっている。このコンデンサ１５９の両端は短絡されていても、後述する本発明の電源装置１の動作には影響がないので、コンデンサ１５９に関する電圧変化は説明を省略する。
【００６０】
４個の主スイッチ素子１１１ａ、１１１ｂ、１１２ａ、１１２ｂのうち、導通した場合に、直流電圧源１１９から図中の符号ｉAで示す電流が主一次巻線１３１に供給される組をＡ相の主スイッチ素子１１１ａ、１１２ａとし、符号ｉBで示す電流が供給される組をＢ相の主スイッチ素子１１１ｂ、１１２ｂとする。
【００６１】
Ａ相の電流ｉAとＢ相の電流ｉBは、どちらも各主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂ内部をドレイン端子からソース端子に向けて流れる。
【００６２】
ブリッジ回路１１０の２個の出力端子Ａ、Ｂのうち、Ａ相の主スイッチ素子１１１ａ、１１２ａが導通したときに、高電圧側になる方を第１の出力端子Ａとし、Ｂ相の主スイッチ素子１１１ｂ、１１２ｂが導通したときに高電圧側になる方を第２の出力端子Ｂとする。
【００６３】
また、各主スイッチ素子１１１ａ、１１１ｂ、１１２ａ、１１２ｂには、それぞれ共振コンデンサ１１３ａ、１１３ｂ、１１４ａ、１１４ｂが並列接続されており、後述する高効率化回路１００内の共振コイル１０８と共振動作するように構成されている。
【００６４】
符号１１５ａ、１１６ａ、１１５ｂ、１１６ｂは、主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂ内部の寄生ダイオードを示している。各寄生ダイオード１１５ａ、１１６ａ、１１５ｂ、１１６ｂは整流素子であり、主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂに対して逆並列接続されている。
【００６５】
次に、二次側の回路構成を説明すると、二次側整流平滑回路１２０は、チョークコイル１２５と、出力コンデンサ１２６と、ｎチャネルＭＯＳＦＥＴで構成された主整流素子１２３ａ、１２３ｂとを有している。
【００６６】
主トランス１３０内には、主一次巻線１３１と磁気結合した主二次巻線１３２が設けられている。主二次巻線１３２は、センタータップ構成にされており、Ａ相の主二次巻線１３２ａとＢ相の主二次巻線１３２ｂとに分割されている。
【００６７】
Ａ相の主二次巻線１３２ａとＢ相の主二次巻線１３２ｂの共通端子(センタータップ部分)は、グラウンド端子１２８に接続されており、他の端子は、Ａ相の主整流素子１２３ａのソース端子とＢ相の主整流素子１２３ｂのソース端子にそれぞれ接続されている。
【００６８】
Ａ相の主整流素子１２３ａのドレイン端子とＢ相の主整流素子１２３ｂのドレイン端子は、チョークコイル１２５の一端に共通に接続されている。符号１２４ａ、１２４ｂは、主整流素子１２３ａ、１２３ｂ内部の寄生ダイオードを示している。
【００６９】
符号１２７は出力端子であり、チョークコイル１２５の他端はその出力端子に接続されている。出力端子１２７とグラウンド端子１２８の間には出力コンデンサ１２６が接続されており、主整流素子１２３ａ、１２３ｂが整流した電圧は、チョークコイル１２５と出力コンデンサ１２６とで平滑され、出力端子１２７から負荷１２９に供給される。
【００７０】
出力端子１２７の電圧は、フォトカプラ１３５等で絶縁された状態で、制御回路１４０に入力されている。
【００７１】
制御回路１４０は、基準電圧源１４１と、誤差増幅器１４２と、発振器１４３と、比較器１４４と、駆動回路１４５とを有しており、誤差増幅器１４２が、フォトカプラ１４９から入力された電圧と基準電圧源１４１の出力電圧との差分を増幅し、比較器１４４に出力するように構成されている。
【００７２】
比較器１４４は、誤差増幅器１４２から入力された電圧と、発振器１４３の出力波形とを比較し、比較結果を駆動回路１４５に出力するように構成されている。
【００７３】
駆動回路１４５は、比較器１４４の比較結果に基づいて、誤差増幅器１４２が検出するフォトカプラ１４９の出力電圧と、基準電圧源１４１の出力電圧の差分が小さくなる方向に、主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂの導通時間を制御するように構成されている。
【００７４】
従って、従来技術で説明した電源装置５０１と同様に、この電源装置１においても、出力端子１２７の出力電圧が変動した場合、制御回路１４０の動作によってその変動分が吸収され、出力端子１２７の出力電圧は一定に維持される。
【００７５】
この電源装置１では、ブリッジ回路１１０と主一次巻線１３１との接続点Ｐ(ブリッジ回路１１０の出力端子)に、高効率化回路１００が接続されている。
【００７６】
高効率化回路１００は、副トランス１０５と、共振コイル１０８と、ｎチャネルＭＯＳＦＥＴで構成されたＡ相及びＢ相の副スイッチ素子１０１ａ、１０１ｂと、ダイオード素子で構成されたＡ相及びＢ相の副整流素子１０２ａ、１０３ｂとを有している。
【００７７】
Ａ相の副スイッチ素子１０１ａのドレイン端子は電源電圧ライン１１７に接続され、Ｂ相の副スイッチ素子１０１ｂのソース端子はグラウンドライン１１８に接続されている。
【００７８】
Ａ相の副スイッチ素子１０１ａのソース端子とＢ相の副スイッチ素子１０１ｂのドレイン端子は接続点Ｃで互いに接続されている。Ａ相及びＢ相の副スイッチ素子１０１ａ、１０１ｂのゲート端子は駆動回路１４５に接続され、後述するように、ブリッジ回路１１０や二次側整流平滑回路１２０とともに、制御回路１４０によって制御されている。
【００７９】
副トランス１０５内には、副一次巻線１０６が設けられており、副一次巻線１０６の一端は、ブリッジ回路１１０の出力端子に接続されている。ここでは、ドレイン端子が電源電圧ラインに接続されたＢ相の主スイッチ素子１１５ｂと、ソース端子がグラウンドライン１１８に接続されたＡ相の主スイッチ素子１１２ａとが互いに接続された第２の出力端子Ｂに接続されている。
【００８０】
副一次巻線１０６の他端は、共振コイル１０８を介して、接続点Ｃに接続されている。
【００８１】
副トランス１０５内には、副一次巻線１０６と磁気結合した副二次巻線１０７が設けられている。副二次巻線１０７はセンタータップ構成であり、Ａ相の副二次巻線１０７ａとＢ相の副二次巻線１０７ｂに分割されている。
【００８２】
Ａ相、及びＢ相のセンタータップ部分の端子はグラウンドライン１１８に接続されており、他端子は、Ａ相の副整流素子１０２ａのアノード端子とＢ相の副整流素子１０２ｂのアノード端子にそれぞれ接続されている。
【００８３】
Ａ相及びＢ相の副整流素子１０２ａ、１０２ｂのカソード端子は電源電圧ライン１１７に接続されている。従って、副一次巻線１０６に電流が流れ、副二次巻線１０７に電圧が誘起された場合、Ａ相の副整流素子１０２ａかＢ相の副整流素子１０２ｂのいずれか一方が順バイアスされる。このように、副二次巻線１０７に流れる電流は、直流電圧源１１９に回生されるようになっている。
【００８４】
この電源装置１の動作を説明する。図８は、この電源装置１の動作を説明するためのタイミングチャートであり、図２〜図７は、電源装置１の回路中を流れる電流とその方向を説明するための回路図である。図２〜図７では、図１中の回路ブロックを示す一点鎖線および、その回路ブロックの符号は省略する。
【００８５】
図８のタイミングチャート中、Ｖｇ111a、Ｖｇ112a、Ｖｇ111b、Ｖｇ112bは、Ａ相及びＢ相の主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂのゲート電圧を示している。
【００８６】
Ｖｇ101a、Ｖｇ101bはＡ相及びＢ相の副スイッチ素子１０１ａ、１０１ｂのゲート電圧を示しており、Ｖｇ123a、Ｖｇ123bは、Ａ相及びＢ相の主整流素子１２３ａ、１２３ｂのゲート電圧を示している。
【００８７】
Ｉｄ101aはＡ相の副スイッチ素子１０１ａに流れる電流を示している。Ｂ相の副スイッチ素子１０１ｂに流れる電流は省略してある。
【００８８】
Ｉｃ113a、Ｉｃ114aは、Ａ相の主スイッチ素子１１１ａ、１１２ｂに並列接続された共振コンデンサ１１３ａ、１１４ａに流れる電流を示している。充電方向を正、放電方向を負として示している。
【００８９】
Ｉｄ111a、Ｉｄ112aはＡ相の主スイッチ素子１１１ａ、１１２ａのドレイン電流を示し、Ｖｄｓ111a、Ｖｄｓ112aはドレイン・ソース間の電圧を示している。Ｂ相の主スイッチ素子１１１ｂ、１１２ｂのドレイン電流とドレイン・ソース間の電圧は省略する。
【００９０】
Iｔ131は主一次巻線１３１に流れる電流を示している。Ａ相の主スイッチ素子１１１ａ、１１２ａが導通したときに直流電圧源１１９から主一次巻線１３１に電流が供給される方向を正、Ｂ相の主スイッチ素子１１１ｂ、１１２ｂが導通したときに供給される方向を負として表している。
【００９１】
Ｖｄｓ123a、Ｖｄｓ123bは、Ａ相及びＢ相の主整流素子１２３ａ、１２３ｂのドレイン・ソース間の電圧を示しており、ソース端子の電圧がドレイン端子の電圧よりも高い方向を正として表している。
【００９２】
Ｉｔ132a、Ｉｔ132bは、Ａ相及びＢ相の主二次巻線１３２a、１３２ｂに流れる電流を示している。
【００９３】
図２は、図８のタイミングチャートの時刻ｔ0〜時刻ｔ1の間に電源装置１に流れる電流を示している。時刻ｔ0〜時刻ｔ1の間は、Ａ相及びＢ相の主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂと、Ａ相及びＢ相の副スイッチ素子１０１ａ、１０１ｂとは遮断状態にあり、時刻ｔ0よりも前に二次側のチョークコイル１２５に蓄積されたエネルギーによってチョークコイル１２５に起電力が生じ、二次側整流平滑回路１２０内に電流１８１が流れている状態を示している。
【００９４】
時刻ｔ0〜時刻ｔ1では、二次側の主スイッチ素子１２３ａ、１２３ｂは遮断しているため、チョークコイル１２５から供給される電流I181は、寄生ダイオード１２４ａ、１２４ｂの両方に分流し、電流Ｉ181a、Ｉ181bとなってＡ相及びＢ相の主二次巻線１３２ａ、１３２ｂに流れる。
【００９５】
その状態から時刻ｔ1において、Ａ相の電源電圧側の主スイッチ素子１１１ａと、二次側のＡ相の主整流素子１２３ａと、Ａ相の副スイッチ素子１０１ａが導通する。
【００９６】
二次側では、Ａ相の主整流素子１２３ａのソース端子にはドレイン端子よりも高い電圧が印加されているため、その主整流素子１２３ａは第三象限動作をし、低インピーダンスになる。その結果、図３に示すように、チョークコイル１２５が供給する電流Ｉ181は、Ｂ相の主整流素子１２３ｂの寄生ダイオード１２４ｂには流れなくなり、Ａ相側(Ａ相の主整流素子１２３ａとＡ相の主二次巻線１３２ａ)だけに流れる。
【００９７】
Ａ相の主二次巻線１３２ａに電流Ｉ181が流れることにより、二次側から一次側にエネルギーが戻され、主一次巻線１３１に電圧が誘起される。その電圧は、第２の出力端子Ｂに正電圧を印加する極性であり、高電圧側のＢ相の主スイッチ素子１１１ｂの寄生ダイオード１１５ｂが順バイアスされる。
【００９８】
その結果、主一次巻線１３１に戻されたエネルギーにより、主一次巻線１３１と、寄生ダイオード１１５ｂと、高電圧側のＡ相の主スイッチ素子１１１ａとで形成される閉ループ中を、電流Ｉ183が流れる。
【００９９】
また、直流電圧源１１９から主一次巻線１３１に向け、電源電圧ライン１１７、高電圧側のＡ相の主スイッチ素子１１１ａ、主一次巻線１３１、副トランス１０５内の副一次巻線１０６、共振コイル１０８、Ａ相の副スイッチ素子１０１ａ、グラウンドライン１１８の順に電流Ｉ184が供給される。
【０１００】
従って、時刻ｔ1〜時刻ｔ2の間に主一次巻線１３１に流れる電流ＩT1は、
ＩT1 ＝ Ｉ183＋Ｉ184
となる。
【０１０１】
主一次巻線１３１の巻数をｎ1、Ａ相の主二次巻線１３２ａの巻数をｎ2aとすると、
ＩT1 × ｎ1 ＝ Ｉ181 × ｎ2a
となる。
【０１０２】
Ａ相の主二次巻線１３２ａには、チョークコイル１２５から電流が供給されており、チョークコイル１２５は定電流源であると近似できるから、主一次巻線１３１に流れる電流ＩT1も一定値である。
【０１０３】
また、時刻ｔ1において、副トランス１０５内の副一次巻線１０６に電流が流れ始めるため、副一次巻線１０６には逆起電力が生じ、その結果、副二次巻線１０７に電圧が誘起される。
【０１０４】
副二次巻線１０７に誘起される電圧は、Ａ相の副整流素子１０２ａを順バイアスする極性になっており、副一次巻線１０６からＡ相側の副二次巻線１０７ａにエネルギーが伝達され、Ａ相側の副二次巻線１０７ａに生じた起電力により、電流Ｉ185が流される。その電流１８５は、直流電圧源１１９を充電する回生電流である。
【０１０５】
Ａ相の副二次巻線１０７ａとＢ相の副二次巻線１０７ｂの巻数は等しくなっており、Ａ相又はＢ相の副二次巻線１０７ａ、１０７ｂの巻数と、副一次巻線１０６の巻数の比はｍ：１になっている。
【０１０６】
回生電流Ｉ185が流れることにより、Ａ相側の副二次巻線１０７ａには直流電圧源１１９の出力電圧Ｖinが印加されるから、副一次巻線１０６に生じる逆起電力の大きさは、出力電圧のｍ分の１の値(Ｖin／ｍ)でクランプされることになる。
【０１０７】
直流電圧源１１９から供給される電流Ｉ184の電流経路上、主スイッチ素子１１１ａ、主一次巻線１３１、副スイッチ素子１０１ａに生じる電圧を無視すると、共振コイル１０８に印加される電圧Ｖ108は、
Ｖ108 ＝Ｖin−Ｖin／ｍ
となる。
【０１０８】
Ｖin、ｍは一定値であるから、共振コイル１０８に印加される電圧Ｖ108は定電圧であり、直流電圧源１１９から供給され、Ａ相の主スイッチ素子１１１ａと共振コイル１０８に流される電流Ｉ184は徐々に増加する。
【０１０９】
また、Ａ相の主スイッチ素子１１１ａは、主スイッチ素子１１１ａのドレインとソース間の電圧がゼロＶで遮断状態から導通状態に転じることができるため、損失が小さくなる。
【０１１０】
また、共振コイル１０８に印加される電圧は、Ｖin／ｍの分だけ直流電圧源１１９の出力電圧Ｖinよりも小さくなっているため、電流Ｉ184の増加もゆるやかになっている。
【０１１１】
このように、共振コイル１０８に流れる電流は徐々に増加するのに対し、主主一次巻線１３１に流れる電流ＩT1は一定であるから、二次側から一次側に戻される電流Ｉ183は徐々に減少する。
【０１１２】
その電流Ｉ183がゼロになった時刻をｔ2で表すと、時刻ｔ2では、主一次巻線１３１には、直流電圧源１１９から供給される電流Ｉ184だけが流れる。即ち、時刻ｔ2では、
ｎ2a ×Ｉ 181 ＝ｎ1×Ｉ184
である。
【０１１３】
このとき、Ａ相のグラウンド側の主スイッチ素子１１２ａに並列接続された共振コンデンサ１１４ａは、副一次巻線１０６と共振コイル１０８に生じた電圧で充電されており、時刻ｔ2で主一次巻線１３１に流れる電流が定電流となり、その電流Ｉ184だけでは共振コイル１０８に流れる電流が増加できなくなると共振コンデンサ１１４ａと共振コイル１０８とが共振動作を開始し、共振コンデンサ１１４ａの放電電流により、共振コイル１０８に流れる電流が増加する。
【０１１４】
図４の符号Ｉ187、Ｉ188は、その共振動作によって流れる電流を示しており、共振コンデンサ１１４ａの放電により、共振コンデンサ１１４ａの高電圧側の端子(ブリッジ回路１１０の第２の出力端子Ｂ)の電圧は徐々に低下する。
【０１１５】
第２の出力端子Ｂの電圧が低下すると、第２の出力端子Ｂと電源電圧ライン１１７の間に接続された共振コンデンサ１１３ｂが充電される(この共振コンデンサ１１３ｂは、高電圧側のＢ相の主スイッチ素子１１１ｂに並列接続されているコンデンサである。)。
【０１１６】
図４の符号Ｉ188は、その共振コンデンサ１１３への充電電流を示しており、直流電圧源１１９の高電圧側から、共振コンデンサ１１３ｂ、副一次巻線１０６、共振コイル１０８、Ａ相の副スイッチ素子１０１ａを通って、グラウンドライン１１８に流れる。
【０１１７】
共振コイル１０８と共振コンデンサ１１４ａの共振動作により、共振コンデンサ１１４ａの放電が終了すると、共振コンデンサ１１４ａに蓄積されていたエネルギーは共振コイル１０８に全部移行される。すると、共振コイル１０８には、共振コンデンサ１１４ａを逆向きに充電する方向の起電力が生じる。
【０１１８】
その起電力は、共振コンデンサ１１４ａに並列接続されている主スイッチ素子１１２ａの内部寄生ダイオード１１６ａを順バイアスする極性なので、共振コイル１０８に蓄積されていたエネルギーにより、寄生ダイオード１１６ａ中を、図５の符号Ｉ189で示す電流が流される。
【０１１９】
このとき、副一次巻線１０６と共振コイル１０８には、電流Ｉ184と電流Ｉ189が流れ、副二次巻線１０７には、その電流によって電圧が誘起され、直流電圧原１１９に電流Ｉ185が回生される。直流電圧源１１９に電流Ｉ185が回生されることにより、共振コイル１０８のエネルギーが直流電圧源１１９の戻り、その結果、共振コイル１０８の起電力により流れている電流Ｉ189は徐々に減少する。もし、副一次巻線１０６と副二次巻線１０７によって、共振コイル１０６のエネルギーを直流電圧源１１９に回生しなかった場合(又は、後述するように、共振コイル１０６のエネルギーを二次側に移行させるか、または消費しなかった場合)には、共振コイル１０６の起電力による電流Ｉ189は減少しないことになる。
【０１２０】
図８のタイミングチャートにおいて、共振コンデンサ１１４ａの放電が終了し、寄生ダイオード１１６ａに電流Ｉ189が流れ始めた時刻は符号ｔ3で示されている。
【０１２１】
制御回路１４０は、時刻ｔ3後であって、寄生ダイオード１１６ａに電流Ｉ189が流れている間に、Ａ相のグラウンド側の主スイッチ素子１１２ａを導通させる。この場合、主スイッチ素子１１２ａのソース・ドレイン間に電圧は印加されていないので、損失が生じない。
【０１２２】
従って、Ａ相のグラウンド側の主スイッチ素子１１２ａは、ソース・ドレイン間に電圧が印加されていない状態で導通すると、図６の符号Ｉ190で示す電流が主スイッチ素子１１２ａを流れる。
【０１２３】
このとき、主一次巻線１３１は定電流が流れるため、主スイッチ素子１１２ａに流れる電流Ｉ190は徐々に増加し、他方、副スイッチ素子１０１ａに流れる電流Ｉ184は徐々に減少する。
【０１２４】
時刻ｔ3後、副スイッチ素子１０１ａに電流が流れ始めても、共振コイル１０８は放電を続ける。
【０１２５】
放電が終了した時刻をｔ4とすると、時刻ｔ4後の時刻ｔ5において、グラウンド側のＡ相の主スイッチ素子１１２ａに流れる電流Ｉ190が、
Ｉ190 × ｎ1 ＝ Ｉ181 × ｎ2a
になったものとすると(ＩT1 ＝Ｉ190 )、このとき副スイッチ素子１０１ａに流れる電流Ｉ184はゼロになる。この時刻ｔ5では、制御回路１４０により、副スイッチ素子１０１ａは遮断させられる。
【０１２６】
この状態では、主一次巻線１３１の両端は、図７に示すように、電源側及びグラウンド側のＡ相の主スイッチ素子１１１ａ、１１２ａによって、電源電圧ライン１１７とグラウンドライン１１８に接続されており、直流電圧源１１９から電流Ｉ190が供給されている。
【０１２７】
時刻ｔ5後は、主一次巻線１３１に流れる電流が増加し、主一次巻線１３１から主二次巻線１３２にエネルギーが伝達される。このとき、Ａ相の主二次巻線１３２ａには、Ａ相の主整流素子１２３ａのソース端子に正電圧を印加する極性の電圧が誘起される。Ａ相の主整流素子１２３ａのゲート端子には正電圧が印加されているから、第三象限動作によってＡ相の主二次巻線１３２ａから図７の符号Ｉ192で示す電流が流され、チョークコイル１２５にエネルギーが蓄積される。
【０１２８】
次に、時刻ｔ6において先ず、電源側のＡ相の主スイッチ素子１１１aが遮断すると、その主スイッチ素子１１１ａに並列接続されている共振コンデンサ１１３ａに充電電流が流れ、時刻ｔ7において、その共振コンデンサ１１３ａが電源電圧Ｖinで充電された後、時刻ｔ8において、グラウンド側のＡ相の主スイッチ素子１１２ａが遮断すると、ブリッジ回路１１０内の全ての主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂが遮断状態になる。
【０１２９】
この状態は、時刻ｔ0と同じ状態であり、今度は、Ｂ相側の主スイッチ素子１１１ｂ、１１２ｂ、主整流素子１２３ｂ、副スイッチ素子１０１ｂの動作により、Ａ相が動作した場合と同様に、Ｂ相側に電流が流れる。
【０１３０】
Ａ相の二次巻線１３２ａとＢ相の二次巻線１３２ｂの巻数は同数にされており、Ｂ相側に流れる電流の大きさはＡ相側に流れる電流と等しくなっている。
【０１３１】
但し、Ｂ相側に電流が流れる場合、先ず、グラウンド側のＢ相の主スイッチ素子１１２ｂとＢ相の副スイッチ素子１０１ｂとが導通した後、電源側のＢ相の主スイッチ素子１１１ｂが導通するが、その動作はＡ相と対称的なので、説明は省略する。
【０１３２】
上記電源装置１は、二次側の主整流素子１２３ａ、１２３ｂにｎチャネルＭＯＳＦＥＴを用いたが、ダイオード素子を用いることもできる。 図９の電源装置２は、本発明の第二例の電源装置であり、その整流平滑回路２２０は、図１の電源装置１の整流平滑回路１２０がｎチャネルＭＯＳＦＥＴで構成された主整流素子１２３ａ、１２３ｂを有していたのに対し、ダイオード素子で構成された主整流素子２２３ａ、２２３を有している。それらの主整流素子２２３ａ、２２３ｂはゲート端子を有していないので、制御回路１４０には接続されていない。
【０１３３】
図９の第二例の電源装置２では、他の回路、配線は図１の電源装置１と同一であるので、同じ回路や素子には同じ符号を付して説明を省略する。
【０１３４】
この電源装置２でも、図１０のタイミングチャートに示すように、主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂのソース・ドレイン間に電圧が印加されていない状態で、遮断から導通に転じており、損失が少なくなっている。
【０１３５】
図１０のタイミングチャート中、Ｖ223a、Ｖ223bは、Ａ相、Ｂ相の主整流素子２２３ａ、２２３ｂの両端の電圧を示している。時刻ｔ2〜ｔ7の間、Ａ相の主整流素子２２３ａが導通している。
【０１３６】
一次側のブリッジ回路１１０や高効率化回路１００の動作は図１の電源装置１の動作と同様である。
【０１３７】
なお、上記各実施例では、ブリッジ回路１１０の第２の出力端子Ｂに副一次巻線１０６の一端を接続し、他端を共振コイル１０８を介して接続点Ｃに接続したが、それとは逆に、第２の出力端子Ｂに共振コイル１０８の一端を接続し、他端を副一次巻線１０６を介して接続点Ｃに接続してもよい。また、第２の出力端子Ｂではなく、第１の出力端子Ａに接続してもよい。
【０１３８】
また、上記各実施例では、主一次巻線１３１の一端は、偏励磁防止用のコンデンサ１５９を介してブリッジ回路１１０の第１の出力端子Ａに接続されていたが、コンデンサ１５９は、主一次巻線１３１の一端と第１、第２の出力端子Ａ、Ｂのいずれか一方又は両方の間に挿入されていればよい。更に、偏励磁が無い場合はコンデンサ１５９は省略することができる。
【０１３９】
また、以上の実施例では副一次巻線１０６から副二次巻線１０７に移行されたエネルギーは、直流電圧源１１９に回生させていたが、本発明はそれに限定されるものではない。
【０１４０】
図１８の符号１ａに示した電源装置はでは、複整流素子１０２ａ、１０２ｂのカソード側の端子が出力コンデンサ１２６の高電圧側の端子(出力コンデンサ１２６とチョークコイル１２５の接続部分)に接続されており、副二次巻線１０７のセンタータップ部分が出力コンデンサ１２６の低電圧側の端子(二次側のグラウンドライン)に接続されている。
【０１４１】
この電源装置１ａでは、副一次巻線１０６から副二次巻線１０７に移行されたエネルギーは、負荷１２９に供給されるから、共振コイル１０８の起電力で流れる共振電流のエネルギーを、一次側ではなく二次側に供給できるようになっている。
【０１４２】
また、副二次巻線１０７に移行されたエネルギーは、直流電圧源１１９や負荷１２９に供給することなく消費することもできる。
【０１４３】
図１９の符号１ｂは、複整流素子１０２ａ、１０２ｂのカソード端子と、副二次巻線１０７のセンタータップ部分の間に、抵抗素子によって構成された電力消費回路１５５を接続した電源装置である。
【０１４４】
この電源装置１ｂでは、副二次巻線１０７に生じた起電力により、電力消費回路(抵抗素子)１５５に電流が流れるから、副一次巻線１０６から副二次巻線１０７に移行されエネルギーは、電力消費回路(抵抗素子)１５５で消費される。
【０１４５】
図２０に示した電源装置１ｃは、抵抗素子に替え、互いに逆向きに直列接続されたツェナーダイオード１５６1、１５６2で構成された電力消費回路１５６を有している。この電力消費回路１５６は、複整流素子１０２ａ、１０２ｂのカソード端子と、副二次巻線１０７のセンタータップ部分の間に接続されている。
【０１４６】
この電源装置１ｃでは、副二次巻線１０７に移行されたエネルギーは、電力消費回路１５６内のツェナーダイオード１５６1、１５６2によって消費される。
【０１４７】
このように、抵抗素子１５５やツェナーダイオード１５６1、１５６2によって副二次巻線１０７に移行されたエネルギーを消費してもよいし、抵抗素子１５５やツェナーダイオード１５６1、１５６2を組合わせてもよい。また、他の素子の抵抗成分や定電圧素子等を利用してもよい。要するに、共振コイル１０６の起電力によって生じる共振電流を副二次巻線１０７側で消費又は回生等で利用し、共振電流を減少させられればよい。
【０１４８】
また、上記各実施例では、ＭＯＳＦＥＴにはｎチャネル型のものを用いたが、ｐチャネル型のものを用いたり、一つの電源装置内で、ｎチャネル型のＭＯＳＦＥＴとｐチャネル型のＭＯＳＦＥＴとを用いることもできる。
【０１４９】
更に、主スイッチ素子はＭＯＳＦＥＴを用いる場合に限定されるものではない。図２１の符号１ｄは、主スイッチ素子にＩＧＢＴが用いられており、４個のＩＧＢＴ１５１ａ、１５１ｂ、１５２ａ、１５２ｂがブリッジ接続されている。
【０１５０】
ＩＧＢＴでは、内部寄生ダイオードを利用することができないので、各ＩＧＢＴ１５１ａ、１５１ｂ、１５２ａ、１５２ｂには、外付けのダイオード素子１６５ａ、１６５ｂ、１６６ａ、１６６ｂが逆並列接続されており、ＭＯＳＦＥＴを用いた場合と同じように動作できるようになっている。
【０１５１】
更に、ＩＧＢＴではなく、バイポーラトランジスタを用いることもできる。この場合も、各バイポーラトランジスタにダイオード素子を逆並列接続する必要があるが、図２１の電源装置１ｄのＩＧＢＴをバイポーラトランジスタ(ＮＰＮ型のバイポーラトランジスタ)に変更すればよいので、回路図は省略する。
【０１５２】
【発明の効果】
高効率の電源装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第一例の電源装置を示す回路ブロック図
【図２】第一例の電源装置の時刻ｔ0〜ｔ1の間の電流の流れ方を示す図
【図３】第一例の電源装置の時刻ｔ1〜ｔ2の間の電流の流れ方を示す図
【図４】第一例の電源装置の時刻ｔ2後、共振コンデンサ１１４ａが放電している間の電流の流れ方を示す図
【図５】第一例の電源装置のグラウンドライン側の寄生ダイオードに電流が流れ始めてから時刻ｔ3までの間の電流の流れ方を示す図
【図６】第一例の電源装置のグラウンド側のスイッチ素子の導通〜時刻ｔ5の間の電流の流れ方を示す図
【図７】第一例の電源装置の時刻ｔ5〜時刻ｔ6の間の電流の流れ方を示す図
【図８】第一例の電源装置の動作を示すタイミングチャート
【図９】本発明の第二例の電源装置を示す回路ブロック図
【図１０】第二例の電源装置の動作を示すタイミングチャート
【図１１】従来技術の電源装置の回路ブロック図
【図１２】従来技術の電源装置の電源装置の時刻ｔ1よりも前の電流の流れ方を示す図
【図１３】従来技術の電源装置の時刻ｔ1〜ｔ2の間の電流の流れ方を示す図
【図１４】従来技術の電源装置の時刻ｔ2〜ｔ3の間の電流の流れ方を示す図
【図１５】従来技術の電源装置の時刻ｔ3〜ｔ4の間の電流の流れ方を示す図
【図１６】従来技術の電源装置の動作を示すタイミングチャート
【図１７】ＭＯＳＦＥＴの第三象限動作を説明するためのグラフ
【図１８】負荷側に電流を供給する場合の本発明の一例の電源装置
【図１９】抵抗素子で電力を消費する場合の本発明の一例の電源装置
【図２０】ツェナー素子で電力を消費する場合の本発明の一例の電源装置
【図２１】ＩＧＢＴを用いた場合の本発明の一例の電源装置
【符号の説明】
１、２、１ａ、１ｂ、１ｃ、１ｄ……電源装置
１０１ａ……Ａ相の副スイッチ素子
１０１ｂ……Ｂ相の副スイッチ素子
１０２ａ……Ａ相の副整流素子
１０２ｂ……Ｂ相の副整流素子
１０６……副一次巻線
１０７……副二次巻線
１０８……共振コイル
１１０……ブリッジ回路
１１１ａ……Ａ相の電源電圧ライン側の主スイッチ素子
１１２ａ……Ａ相のグラウンドライン側の主スイッチ素子
１１１ｂ……Ｂ相の電源電圧ライン側の主スイッチ素子
１１２ｂ……Ｂ相のグラウンドライン側の主スイッチ素子
１１３ａ、１１３ｂ、１１４ａ、１１４ｂ……共振コンデンサ
１１９……直流電圧源
１２３ａ……Ａ相の主整流素子
１２３ｂ……Ｂ相の主整流素子
１２５……チョークコイル
１３０……主トランス
１３１……主一次巻線
１３２……主二次巻線
１３２ａ……Ａ相の主二次巻線
１３２ｂ……Ｂ相の主二次巻線
１５１ａ、１５１ｂ、１５２ａ、１５２ｂ……ＩＧＢＴ
１５５、１５６……電力消費回路
１６５ａ、１６５ｂ、１６６ａ、１６６ｂ……ダイオード
【発明の属する技術分野】
本発明は、スイッチング電源の技術分野にかかり、特に、共振技術を用いたスイッチング電源に関する。
【０００２】
【従来の技術】
従来のスイッチング電源に比べ、高効率の電源装置が得られることから、近年では同期整流方式の電源装置が注目されている。
【０００３】
図１１の符号５０１は、そのような従来技術の電源装置を示しており、一次側ブリッジ回路５１０と、二次側整流平滑回路５２０と、主トランス５３０と、制御回路５４０とを有している。
【０００４】
一次側ブリッジ回路５１０は、４個のブリッジトランジスタ５１１ａ、５１１ｂ、５１２ａ、５１２ｂ(ここでは、全てｎチャネルＭＯＳＦＥＴである。)を有している。
【０００５】
このブリッジ回路５１０の動作をＡ相とＢ相に分けた場合、Ａ相動作のときに導通するブリッジトランジスタを、符号５１１ａ、５１２ａで示し、Ｂ相動作のときに導通するブリッジトランジスタを符号５１１ｂ、５１２ｂで示す。
【０００６】
主トランス５３０内には、一次巻線５３１と、該一次巻線５３１と磁気結合した二次巻線５３２(５３２ａ、５３２ｂ)が設けられている。
【０００７】
一次巻線５３１の両端は、一次側ブリッジ回路５１０の出力部分に接続されており、該一次側巻線５３１と、４個のブリッジトランジスタ５１１ａ、５１１ｂ、５１２ａ、５１２ｂとがＨブリッジ接続されている。
【０００８】
符号５１９は、商用電圧を整流平滑した電圧を模式的に示した直流電圧源であり、その高電圧側は電源電圧ライン５１７に接続され、低電圧側はグラウンドライン５１８に接続されている。
【０００９】
ブリッジ回路５１０は、電源電圧ライン５１７とグラウンドライン５１８に接続されており、Ｂ相のブリッジトランジスタ５１１ｂ、５１２ｂが遮断している状態で、Ａ相のブリッジトランジスタ５１１ａ、５１２ａが導通すると、直流電圧源５１９から一次巻線５３１に、Ａ相の電流ｉAが供給される。
【００１０】
他方、Ａ相のブリッジトランジスタ５１１ａ、５１２ａが遮断している状態で、Ｂ相のブリッジトランジスタ５１１ｂ、５１２ｂが導通すると、一次巻線５３１にはＢ相の電流ｉBが供給される。Ａ相の電流ｉAとＢ相の電流ｉBとは互いに逆向きである。
【００１１】
二次巻線５３２はセンタータップ構成にされており、Ａ相の二次巻線５３２ａとＢ相の二次巻線５３２ｂとに分割されている。
【００１２】
二次側整流平滑回路５２０は、チョークコイル５２５と、出力コンデンサ５２６と、２個の整流用トランジスタ５２３ａ、５２３ｂを有している。
【００１３】
Ａ相及びＢ相の二次巻線５３２ａ、５３２ｂの共通端子(センタータップ部分)は、グラウンド端子５２８に接続されており、他の端子は、それぞれ整流用トランジスタ５４２ａ、５２３ｂのソース端子に接続されている。
【００１４】
各整流用トランジスタ５２３ａ、５２３ｂのドレイン端子は、チョークコイル５２５の一端に共通に接続されている。
【００１５】
符号５２７はチョークコイル５２５の他端を示しており、出力端子にされており、該出力端子５２７とグラウンド端子５２８の間に出力コンデンサ５２６が接続されている。また、符号５２９は負荷を示しており、出力端子５２７とグラウンド端子の間に接続されている。
【００１６】
出力端子５２７の電圧は、フォトカプラ５４９で絶縁された状態で、制御回路５４０に入力されている。
【００１７】
制御回路５４０は、基準電圧源５４１と、誤差増幅器５４２と、発振器５４３と、比較器５４４と、駆動回路５４５とを有しており、誤差増幅器５４２が、フォトカプラ５４９から入力された電圧と基準電圧源５４１の出力電圧との差分を増幅し、比較器５４４に出力するように構成されている。
【００１８】
比較器５４４は、誤差増幅器５４２から入力された電圧と、発振器５４３の出力波形とを比較し、比較結果を駆動回路５４５に出力するように構成されている。
【００１９】
駆動回路５４５は、比較器５４４の比較結果に基づいて、誤差増幅器１４２が検出するフォトカプラ５４９の出力電圧と、基準電圧源５４１の出力電圧の差分が小さくなる方向に、ブリッジトランジスタ５１１ａ、５１２ａ、５１１ｂ、５１２ｂの導通時間を制御するように構成されている。
【００２０】
従って、負荷変動等によって出力端子５２７の出力電圧が変動しても、制御回路５４０の動作によって、その変動分を吸収するようにブリッジ回路５１０が制御され、出力端子５２７の出力電圧は一定電圧を維持するようになっている。
【００２１】
この電源装置５０１の動作を説明する。
図１２は電源装置５０１が運転中であって、Ａ相及びＢ相のブリッジトランジスタ５１１ａ、５１２ａ、５１１ｂ、５１２ｂが遮断状態にあり、チョークコイル５２５に蓄積されたエネルギーにより、二次側に電流が流れている状態を示している。
【００２２】
整流用トランジスタ５２３ａ、５２３ｂの内部には、それぞれ寄生ダイオード５２４ａ、５２４ｂが形成されており、チョークコイル５２５に生じた起電力によって寄生ダイオード５２４ａ、５２４ｂが順バイアスされ、それぞれ電流Ｉ551、Ｉ552が流れている。
【００２３】
図１６は、電源装置５０１の動作を示すタイミングチャートであり、その状態は、タイミングチャート中の時刻ｔ1以前の波形で表される。
【００２４】
その状態からＡ相のブリッジトランジスタ５１１ａ、５１２ａのゲート端子に正電圧が印加され、導通すると、一次巻線５３１の両端は、電源電圧ライン５１７とグラウンドライン５１８に接続される。その結果、図１３の符号Ｉ553で示す電流が流れる。
【００２５】
Ａ相の二次巻線５３２ａは、Ａ相のブリッジトランジスタ５１１ａ、５１２ａが導通したときには、Ａ相の整流用トランジスタ５２３ａのソース端子に正電圧を印加する極性で接続されており、そのとき、Ｂ相の二次巻線５２３ｂには、Ｂ相の整流用トランジスタ５２３ａのソース端子に負電圧を印加する極性の電圧が誘起される。
【００２６】
駆動回路５４５は、Ａ相の整流用トランジスタ５２３ａのゲート端子に、Ａ相のブリッジトランジスタ５１１ａ、５１２ａのゲート端子と一緒に正電圧を印加する。
【００２７】
ｎチャネルＭＯＳＦＥＴにおいて、ソース端子の電圧がドレイン端子の電圧よりも高い状態で、ゲート端子にスレッショルド電圧以上の電圧が印加されると、通常の動作とは逆向きに、ソース端子からドレイン端子に向けて電流が流れる。
【００２８】
この動作は、ＭＯＳＦＥＴの第３象限動作と呼ばれている(ｐチャネルＭＯＳＦＥＴでは、ソース端子にドレイン端子よりも低い電圧が印加され、且つ、ゲート端子にもドレイン端子よりも低い電圧が印加される状態が第３象限動作と呼ばれる。)。
【００２９】
図１７の実線は、ｎチャネルＭＯＳＦＥＴの特性を示すグラフであり、横軸がソース端子を基準としたドレイン端子の電圧ＶDSを示しており、縦軸がドレイン端子からソース端子に向けて流れる方向を正方向にとった場合のドレイン電流ＩDを示している。
【００３０】
このグラフの第１象限の範囲が通常のＭＯＳＦＥＴの動作であり、第３象限の範囲にある実線の特性が第３象限動作である。ドレイン電圧ＶDSが小さいうちは抵抗特性を示しているが、ドレイン電圧ＶDSが大きくなり、寄生ダイオード５２４ａが導通以上の電圧になると、ダイオード特性になる。
【００３１】
同図のグラフの第３象限の範囲にある破線のグラフは、ＭＯＳＦＥＴが導通状態にない場合の寄生ダイオードの特性であり、第３象限動作を行っている場合は、寄生ダイオードに電流が流れる場合に比べ、電力損失が小さくなることが分かる。
【００３２】
Ａ相の整流用トランジスタ５２３ａは、内部の寄生ダイオード５２４ａが導通しており、ソース端子の電圧がドレイン端子の電圧よりも高くなっている。
【００３３】
その状態でゲート端子に正電圧が印加されるから、Ａ相の整流用トランジスタ５２３ａは第三象限動作をし、ソース端子からドレイン端子に向けて図１３中の電流Ｉ554が流れる。
従って、このときのＡ相の整流用トランジスタ５２３ａに生じる損失は小さい。
【００３４】
Ａ相の整流用トランジスタ５２３ａに流れる電流Ｉ554は、チョークコイル５２５を通って負荷５２９及び出力コンデンサ５２６に供給されるため、チョークコイル５２５に磁気エネルギーが蓄積される。
【００３５】
その状態から、時刻ｔ2において、Ａ相のブリッジトランジスタ５１１ａ、５１２ａと整流用トランジスタ５２３ａとが遮断すると、図１４に示すように、チョークコイル５２５に起電力が生じ、チョークコイル５２５に蓄積されたエネルギーによって、２個の寄生ダイオード５２４ａ、５２４ｂに、それぞれ電流Ｉ555、Ｉ556が流される。
【００３６】
次に、時刻ｔ3において、Ｂ相のブリッジトランジスタ５１１ｂ、５１２ｂが導通すると、一次巻線５３１には、図１５に示すように、直流電圧源５１７から電流Ｉ557で示す電流が供給される。このとき、Ｂ相の整流用トランジスタ５２３ｂのゲート端子には正電圧が印加されるので、その整流用トランジスタ５２３ｂは第３象限動作をし、電流Ｉ558をチョークコイル５２５に流し、エネルギーを蓄積させる。
【００３７】
時刻ｔ4において、全部のブリッジトランジスタ５１１ａ、５１２ａ、５１１ｂ、５１２ｂ、及び整流用トランジスタ５２３ａ、５２３ｂが遮断すると、最初に説明した状態に戻る。以後は、上記と同じ動作を繰り返す。
【００３８】
以上のように、二次側の整流回路にトランジスタを用い、ゲート端子を制御し、第３象限動作をさせて電流を流す場合には、整流回路にダイオード素子を用いる場合よりも損失が少なくて済む。
【００３９】
しかしながら、トランジスタ５１１ａ、５１２ａ、５１１ｂ、５１２ｂ、５２３ａ、５２３ｂが導通するときに、電流が寄生ダイオード５２４ａ、５２４ｂに流れている状態で逆電圧が印加されるため、リカバリーの影響が大である。その結果、図１６のタイミングチャート中で符号５６１ａ、５６２ａ、５６１ｂ、５６２ｂに示す波形のように、瞬間的に大電流が流れてしまう。その電流が流れるときには、ソース・ドレイン間に電圧が印加された状態なので、損失が生じてしまう。
【００４０】
近年では電源装置の高効率化が増々強く求められるようになっており、その損失を無視することができなくなってきた。
【００４１】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、損失の小さいスイッチング電源を提供することにある。
【００４２】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、二個のＡ相の主スイッチ素子と二個のＢ相の主スイッチ素子とがブリッジ接続され、直流電圧源から電流を供給されるように接続されたブリッジ回路と、主トランス内に配置され、前記ブリッジ回路にＨブリッジ接続された主一次巻線と、前記主トランス内に配置され、前記主一次巻線に磁気結合されたＡ相とＢ相の主二次巻線と、前記Ａ相と前記Ｂ相の主二次巻線に誘起された電圧を整流平滑し、負荷に電力を供給する主整流平滑回路と、前記各主スイッチ素子に並列接続された共振コンデンサと、前記各主スイッチ素子に逆並列接続された整流素子と、互いに直列接続され、該直列接続回路が前記ブリッジ回路に並列接続されたＡ相の副スイッチ素子とＢ相の副スイッチ素子と、前記Ａ相の副スイッチ素子と前記Ｂ相の副スイッチ素子の接続点と前記主一次巻線の一端との間を接続する共振コイルと、前記共振コイルと直列接続され、前記接続点と前記主一次巻線の一端の間に挿入された副一次巻線と、前記副一次巻線と磁気結合され、前記副一次巻線に流れた電流によって電圧が誘起されるように構成された副二次巻線とを有し、前記ブリッジ回路内の四個の前記主スイッチ素子と前記Ａ相、Ｂ相の副スイッチ素子とが遮断した状態から、Ａ相とＢ相のいずれか一方の前記副スイッチ素子と、前記ブリッジ回路内のその副スイッチ素子と同相の一個の前記主スイッチ素子とが導通し、導通した前記主スイッチ素子と、前記主一次巻線と、前記副一次巻線と、前記共振コイルと、導通した前記副スイッチ素子との直列回路に前記直流電圧源の電圧が印加されて電流が流れ、次いで、前記共振コイルと、導通された前記主スイッチ素子と同相で遮断状態にある他の一個の主スイッチ素子に並列接続された前記共振コンデンサとが共振動作し、前記他の一個の主スイッチ素子に逆並列接続された前記整流素子に前記共振コイルの起電力による共振電流が流れる間に前記他の一個の主スイッチ素子が導通される電源装置であって、前記共振電流は前記副一次巻線に流れて前記副二次巻線に電流が誘起されて前記直流電圧源に回生され、前記共振電流が減少するように構成された電源装置である。
請求項２記載の発明は、請求項１記載の電源装置であって、前記共振コンデンサは、前記主スイッチ素子の容量成分が用いられた電源装置である。
請求項３記載の発明は、請求項１又は請求項２のいずれか１項記載の電源装置であって、前記共振コイルには、前記副一次巻線の漏れインダクタンス成分が用いられた電源装置である。
請求項４記載の発明は、請求項１乃至請求項３のいずれか１項記載の電源装置であって、前記副二次巻線を構成するＡ相の副二次巻線とＢ相の副二次巻線と、前記Ａ相と前記Ｂ相の副二次巻線に誘起された電圧を整流するＡ相とＢ相の副整流素子とを有し、前記Ａ相又は前記Ｂ相の副整流素子が導通すると、前記Ａ相又は前記Ｂ相の副二次巻線の両端には、ほぼ前記直流電圧源の出力電圧が印加されるように構成された電源装置である。
請求項５記載の発明は、請求項１乃至請求項４のいずれか１項記載の電源装置であって、前記各主スイッチ素子にはＭＯＳＦＥＴが用いられ、前記逆並列接続された整流素子は、前記各ＭＯＳＦＥＴ内の寄生ダイオードが用いられた電源装置である。
請求項６記載の発明は、請求項１乃至請求項４のいずれか１項記載の電源装置であって、前記各主スイッチ素子にはＩＧＢＴが用いられた電源装置である。
請求項７記載の発明は、請求項１乃至請求項６のいずれか１項記載の電源装置であって、前記主整流平滑回路は、前記Ａ相と前記Ｂ相の主二次巻線に誘起された電圧を整流するＡ相とＢ相の主整流素子と、前記Ａ相と前記Ｂ相の主整流素子が出力する電圧を平滑し、負荷に供給するチョークコイルとを有する電源装置である。
【００４３】
本発明は上記のように構成されており、４個の主スイッチ素子を有するブリッジ回路と、主トランス内の主一次巻線とがＨブリッジ接続されている。ブリッジ回路は直流電圧源に接続されており、４個の主スイッチ素子のうち、Ａ相の２個の主スイッチ素子が導通したときに直流電圧源から主一次巻線に供給されるＡ相の電流と、Ｂ相の２個の主スイッチ素子が導通したときに供給されるＢ相の電流とは、主一次巻線を互いに逆向きに流れるようになっていなる。
【００４４】
主トランス内には、主一次巻線と磁気結合したＡ相及びＢ相の主二次巻線が設けられており、その主二次巻線には整流平滑回路が接続されている。
【００４５】
主一次巻線にＡ相の電流が供給されたときに主二次巻線に誘起された電圧と、Ｂ相の電流が供給されたときに主二次巻線に誘起された電圧を整流平滑回路で平滑し、負荷に供給するようになっている。
【００４６】
この電源装置では、Ａ相とＢ相の副スイッチ素子が直列接続された回路がブリッジ回路に並列接続されており、副スイッチ素子同士の接続点と、ブリッジ回路の出力端子(主一次巻線の一端)との間は、共振コイルを介して接続されている。
【００４７】
各主スイッチ素子には共振コンデンサが並列接続されており、その共振コンデンサと共振コイルとは共振動作をできるようになっている。従って、主スイッチ素子は、両端に電圧が印加されていない状態で遮断又は導通することができる。
【００４８】
また、共振コイルに副一次巻線を直列接続し、主一次巻線と副スイッチ素子の接続点をと、共振コイルと副一次巻線を介して接続しておくと、共振コイルに印加される電圧は、副一次巻線の両端に生じる電圧だけ減少する。副一次巻線と磁気結合した副二次巻線を設け、副二次巻線の両端の電圧をクランプするようにしておくと、副一次巻線には、副二次巻線の電圧を巻数比倍した電圧が現れるから、共振コイルに印加される電圧は、その分だけ小さくなる。
【００４９】
従って、共振コイルに流れる電流変化が緩やかになり、主スイッチ素子が導通する際の損失が減少する。
【００５０】
また、共振コイルの起電力によって流れる共振電流は副一次巻線を流れ、副一次巻線から副二次巻線にエネルギーが伝達される。副二次巻線に伝達されたエネルギーを抵抗やツェナーダイオードで消費したり、直流電圧源や負荷に供給すると、共振電流を減少させることができる。抵抗などで消費するよりも、直流電圧源や負荷に供給した方が効率は向上する。
【００５１】
主スイッチ素子には、バイポーラトランジスタやＭＯＳＦＥＴやＩＧＢＴを用いることができる。ＭＯＳＦＥＴを用いた場合には、内蔵の寄生ダイオードを整流素子として利用することができる。主スイッチ素子にバイポーラトランジスタやＩＧＢＴを用いた場合には、整流素子(ダイオード素子)を各主スイッチ素子に逆並列接続するとよい。
【００５２】
また、各主スイッチ素子には、外付けの共振コイルを並列接続してもよいが、共振コイルを外付けせずに、主スイッチ素子の内部容量成分を利用することができる。動作周波数が高い場合には、共振コイルの容量値は小さくて済むので、内部容量成分を利用することができる。
【００５３】
また、共振コイルは、副一次巻線の漏れインダクタンスを利用することもできる。
【００５４】
【発明の実施の形態】
図１の符号１は、本発明の第一例の電源装置を示している。この電源装置１は、一次側ブリッジ回路１１０と、二次側整流平滑回路１２０と、主トランス１３０と、制御回路１４０と、高効率化回路１００とを有している。
【００５５】
先ず、一次側の回路構成を説明すると、符号１１９は、商用電圧を整流平滑した電圧や、蓄電池から供給される直流電圧を模式的に表した直流電圧源である。この直流電圧源１１９の高電圧側に接続されたラインを電圧ライン１１７で示し、低電圧側に接続されたラインをグラウンドライン１１８で示す。
【００５６】
一次側ブリッジ回路１１０は、ｎチャネルＭＯＳＦＥＴで構成された４個の主スイッチ素子１１１ａ、１１１ｂ、１１２ａ、１１２ｂを有している。
【００５７】
４個の主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂはブリッジ接続されている(４個の主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂのうち、２個の主スイッチ素子１１１ａ、１１２ｂと、他の２個の主スイッチ素子１１１ｂ、１１２ａとがそれぞれ直列接続され、その両端が電源電圧ライン１１７とグラウンドライン１１８に接続されている。)。
【００５８】
主トランス１３０内には、主一次巻線１３１が設けられている。
符号Ａ、Ｂは、主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂが互いに直列接続された部分を示しており、その部分はブリッジ回路１１０の出力端子なっている。主一次巻線１３１の両端は、出力端子Ａ、Ｂにそれぞれ接続されており、ブリッジ回路１１０(４個の主スイッチ素子１１１ａ、１１１ｂ、１１２ａ、１１２ｂ)と、主一次巻線１３１とでＨブリッジ回路が構成されている。
【００５９】
なお、ここでは、主一次巻線１３１とブリッジ回路１１０の一つの出力端子Ａとの間には、偏励磁防止用のコンデンサ１５９が挿入されており、主一次巻線１３１に流れる直流成分をカットするようになっている。このコンデンサ１５９の両端は短絡されていても、後述する本発明の電源装置１の動作には影響がないので、コンデンサ１５９に関する電圧変化は説明を省略する。
【００６０】
４個の主スイッチ素子１１１ａ、１１１ｂ、１１２ａ、１１２ｂのうち、導通した場合に、直流電圧源１１９から図中の符号ｉAで示す電流が主一次巻線１３１に供給される組をＡ相の主スイッチ素子１１１ａ、１１２ａとし、符号ｉBで示す電流が供給される組をＢ相の主スイッチ素子１１１ｂ、１１２ｂとする。
【００６１】
Ａ相の電流ｉAとＢ相の電流ｉBは、どちらも各主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂ内部をドレイン端子からソース端子に向けて流れる。
【００６２】
ブリッジ回路１１０の２個の出力端子Ａ、Ｂのうち、Ａ相の主スイッチ素子１１１ａ、１１２ａが導通したときに、高電圧側になる方を第１の出力端子Ａとし、Ｂ相の主スイッチ素子１１１ｂ、１１２ｂが導通したときに高電圧側になる方を第２の出力端子Ｂとする。
【００６３】
また、各主スイッチ素子１１１ａ、１１１ｂ、１１２ａ、１１２ｂには、それぞれ共振コンデンサ１１３ａ、１１３ｂ、１１４ａ、１１４ｂが並列接続されており、後述する高効率化回路１００内の共振コイル１０８と共振動作するように構成されている。
【００６４】
符号１１５ａ、１１６ａ、１１５ｂ、１１６ｂは、主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂ内部の寄生ダイオードを示している。各寄生ダイオード１１５ａ、１１６ａ、１１５ｂ、１１６ｂは整流素子であり、主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂに対して逆並列接続されている。
【００６５】
次に、二次側の回路構成を説明すると、二次側整流平滑回路１２０は、チョークコイル１２５と、出力コンデンサ１２６と、ｎチャネルＭＯＳＦＥＴで構成された主整流素子１２３ａ、１２３ｂとを有している。
【００６６】
主トランス１３０内には、主一次巻線１３１と磁気結合した主二次巻線１３２が設けられている。主二次巻線１３２は、センタータップ構成にされており、Ａ相の主二次巻線１３２ａとＢ相の主二次巻線１３２ｂとに分割されている。
【００６７】
Ａ相の主二次巻線１３２ａとＢ相の主二次巻線１３２ｂの共通端子(センタータップ部分)は、グラウンド端子１２８に接続されており、他の端子は、Ａ相の主整流素子１２３ａのソース端子とＢ相の主整流素子１２３ｂのソース端子にそれぞれ接続されている。
【００６８】
Ａ相の主整流素子１２３ａのドレイン端子とＢ相の主整流素子１２３ｂのドレイン端子は、チョークコイル１２５の一端に共通に接続されている。符号１２４ａ、１２４ｂは、主整流素子１２３ａ、１２３ｂ内部の寄生ダイオードを示している。
【００６９】
符号１２７は出力端子であり、チョークコイル１２５の他端はその出力端子に接続されている。出力端子１２７とグラウンド端子１２８の間には出力コンデンサ１２６が接続されており、主整流素子１２３ａ、１２３ｂが整流した電圧は、チョークコイル１２５と出力コンデンサ１２６とで平滑され、出力端子１２７から負荷１２９に供給される。
【００７０】
出力端子１２７の電圧は、フォトカプラ１３５等で絶縁された状態で、制御回路１４０に入力されている。
【００７１】
制御回路１４０は、基準電圧源１４１と、誤差増幅器１４２と、発振器１４３と、比較器１４４と、駆動回路１４５とを有しており、誤差増幅器１４２が、フォトカプラ１４９から入力された電圧と基準電圧源１４１の出力電圧との差分を増幅し、比較器１４４に出力するように構成されている。
【００７２】
比較器１４４は、誤差増幅器１４２から入力された電圧と、発振器１４３の出力波形とを比較し、比較結果を駆動回路１４５に出力するように構成されている。
【００７３】
駆動回路１４５は、比較器１４４の比較結果に基づいて、誤差増幅器１４２が検出するフォトカプラ１４９の出力電圧と、基準電圧源１４１の出力電圧の差分が小さくなる方向に、主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂの導通時間を制御するように構成されている。
【００７４】
従って、従来技術で説明した電源装置５０１と同様に、この電源装置１においても、出力端子１２７の出力電圧が変動した場合、制御回路１４０の動作によってその変動分が吸収され、出力端子１２７の出力電圧は一定に維持される。
【００７５】
この電源装置１では、ブリッジ回路１１０と主一次巻線１３１との接続点Ｐ(ブリッジ回路１１０の出力端子)に、高効率化回路１００が接続されている。
【００７６】
高効率化回路１００は、副トランス１０５と、共振コイル１０８と、ｎチャネルＭＯＳＦＥＴで構成されたＡ相及びＢ相の副スイッチ素子１０１ａ、１０１ｂと、ダイオード素子で構成されたＡ相及びＢ相の副整流素子１０２ａ、１０３ｂとを有している。
【００７７】
Ａ相の副スイッチ素子１０１ａのドレイン端子は電源電圧ライン１１７に接続され、Ｂ相の副スイッチ素子１０１ｂのソース端子はグラウンドライン１１８に接続されている。
【００７８】
Ａ相の副スイッチ素子１０１ａのソース端子とＢ相の副スイッチ素子１０１ｂのドレイン端子は接続点Ｃで互いに接続されている。Ａ相及びＢ相の副スイッチ素子１０１ａ、１０１ｂのゲート端子は駆動回路１４５に接続され、後述するように、ブリッジ回路１１０や二次側整流平滑回路１２０とともに、制御回路１４０によって制御されている。
【００７９】
副トランス１０５内には、副一次巻線１０６が設けられており、副一次巻線１０６の一端は、ブリッジ回路１１０の出力端子に接続されている。ここでは、ドレイン端子が電源電圧ラインに接続されたＢ相の主スイッチ素子１１５ｂと、ソース端子がグラウンドライン１１８に接続されたＡ相の主スイッチ素子１１２ａとが互いに接続された第２の出力端子Ｂに接続されている。
【００８０】
副一次巻線１０６の他端は、共振コイル１０８を介して、接続点Ｃに接続されている。
【００８１】
副トランス１０５内には、副一次巻線１０６と磁気結合した副二次巻線１０７が設けられている。副二次巻線１０７はセンタータップ構成であり、Ａ相の副二次巻線１０７ａとＢ相の副二次巻線１０７ｂに分割されている。
【００８２】
Ａ相、及びＢ相のセンタータップ部分の端子はグラウンドライン１１８に接続されており、他端子は、Ａ相の副整流素子１０２ａのアノード端子とＢ相の副整流素子１０２ｂのアノード端子にそれぞれ接続されている。
【００８３】
Ａ相及びＢ相の副整流素子１０２ａ、１０２ｂのカソード端子は電源電圧ライン１１７に接続されている。従って、副一次巻線１０６に電流が流れ、副二次巻線１０７に電圧が誘起された場合、Ａ相の副整流素子１０２ａかＢ相の副整流素子１０２ｂのいずれか一方が順バイアスされる。このように、副二次巻線１０７に流れる電流は、直流電圧源１１９に回生されるようになっている。
【００８４】
この電源装置１の動作を説明する。図８は、この電源装置１の動作を説明するためのタイミングチャートであり、図２〜図７は、電源装置１の回路中を流れる電流とその方向を説明するための回路図である。図２〜図７では、図１中の回路ブロックを示す一点鎖線および、その回路ブロックの符号は省略する。
【００８５】
図８のタイミングチャート中、Ｖｇ111a、Ｖｇ112a、Ｖｇ111b、Ｖｇ112bは、Ａ相及びＢ相の主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂのゲート電圧を示している。
【００８６】
Ｖｇ101a、Ｖｇ101bはＡ相及びＢ相の副スイッチ素子１０１ａ、１０１ｂのゲート電圧を示しており、Ｖｇ123a、Ｖｇ123bは、Ａ相及びＢ相の主整流素子１２３ａ、１２３ｂのゲート電圧を示している。
【００８７】
Ｉｄ101aはＡ相の副スイッチ素子１０１ａに流れる電流を示している。Ｂ相の副スイッチ素子１０１ｂに流れる電流は省略してある。
【００８８】
Ｉｃ113a、Ｉｃ114aは、Ａ相の主スイッチ素子１１１ａ、１１２ｂに並列接続された共振コンデンサ１１３ａ、１１４ａに流れる電流を示している。充電方向を正、放電方向を負として示している。
【００８９】
Ｉｄ111a、Ｉｄ112aはＡ相の主スイッチ素子１１１ａ、１１２ａのドレイン電流を示し、Ｖｄｓ111a、Ｖｄｓ112aはドレイン・ソース間の電圧を示している。Ｂ相の主スイッチ素子１１１ｂ、１１２ｂのドレイン電流とドレイン・ソース間の電圧は省略する。
【００９０】
Iｔ131は主一次巻線１３１に流れる電流を示している。Ａ相の主スイッチ素子１１１ａ、１１２ａが導通したときに直流電圧源１１９から主一次巻線１３１に電流が供給される方向を正、Ｂ相の主スイッチ素子１１１ｂ、１１２ｂが導通したときに供給される方向を負として表している。
【００９１】
Ｖｄｓ123a、Ｖｄｓ123bは、Ａ相及びＢ相の主整流素子１２３ａ、１２３ｂのドレイン・ソース間の電圧を示しており、ソース端子の電圧がドレイン端子の電圧よりも高い方向を正として表している。
【００９２】
Ｉｔ132a、Ｉｔ132bは、Ａ相及びＢ相の主二次巻線１３２a、１３２ｂに流れる電流を示している。
【００９３】
図２は、図８のタイミングチャートの時刻ｔ0〜時刻ｔ1の間に電源装置１に流れる電流を示している。時刻ｔ0〜時刻ｔ1の間は、Ａ相及びＢ相の主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂと、Ａ相及びＢ相の副スイッチ素子１０１ａ、１０１ｂとは遮断状態にあり、時刻ｔ0よりも前に二次側のチョークコイル１２５に蓄積されたエネルギーによってチョークコイル１２５に起電力が生じ、二次側整流平滑回路１２０内に電流１８１が流れている状態を示している。
【００９４】
時刻ｔ0〜時刻ｔ1では、二次側の主スイッチ素子１２３ａ、１２３ｂは遮断しているため、チョークコイル１２５から供給される電流I181は、寄生ダイオード１２４ａ、１２４ｂの両方に分流し、電流Ｉ181a、Ｉ181bとなってＡ相及びＢ相の主二次巻線１３２ａ、１３２ｂに流れる。
【００９５】
その状態から時刻ｔ1において、Ａ相の電源電圧側の主スイッチ素子１１１ａと、二次側のＡ相の主整流素子１２３ａと、Ａ相の副スイッチ素子１０１ａが導通する。
【００９６】
二次側では、Ａ相の主整流素子１２３ａのソース端子にはドレイン端子よりも高い電圧が印加されているため、その主整流素子１２３ａは第三象限動作をし、低インピーダンスになる。その結果、図３に示すように、チョークコイル１２５が供給する電流Ｉ181は、Ｂ相の主整流素子１２３ｂの寄生ダイオード１２４ｂには流れなくなり、Ａ相側(Ａ相の主整流素子１２３ａとＡ相の主二次巻線１３２ａ)だけに流れる。
【００９７】
Ａ相の主二次巻線１３２ａに電流Ｉ181が流れることにより、二次側から一次側にエネルギーが戻され、主一次巻線１３１に電圧が誘起される。その電圧は、第２の出力端子Ｂに正電圧を印加する極性であり、高電圧側のＢ相の主スイッチ素子１１１ｂの寄生ダイオード１１５ｂが順バイアスされる。
【００９８】
その結果、主一次巻線１３１に戻されたエネルギーにより、主一次巻線１３１と、寄生ダイオード１１５ｂと、高電圧側のＡ相の主スイッチ素子１１１ａとで形成される閉ループ中を、電流Ｉ183が流れる。
【００９９】
また、直流電圧源１１９から主一次巻線１３１に向け、電源電圧ライン１１７、高電圧側のＡ相の主スイッチ素子１１１ａ、主一次巻線１３１、副トランス１０５内の副一次巻線１０６、共振コイル１０８、Ａ相の副スイッチ素子１０１ａ、グラウンドライン１１８の順に電流Ｉ184が供給される。
【０１００】
従って、時刻ｔ1〜時刻ｔ2の間に主一次巻線１３１に流れる電流ＩT1は、
ＩT1 ＝ Ｉ183＋Ｉ184
となる。
【０１０１】
主一次巻線１３１の巻数をｎ1、Ａ相の主二次巻線１３２ａの巻数をｎ2aとすると、
ＩT1 × ｎ1 ＝ Ｉ181 × ｎ2a
となる。
【０１０２】
Ａ相の主二次巻線１３２ａには、チョークコイル１２５から電流が供給されており、チョークコイル１２５は定電流源であると近似できるから、主一次巻線１３１に流れる電流ＩT1も一定値である。
【０１０３】
また、時刻ｔ1において、副トランス１０５内の副一次巻線１０６に電流が流れ始めるため、副一次巻線１０６には逆起電力が生じ、その結果、副二次巻線１０７に電圧が誘起される。
【０１０４】
副二次巻線１０７に誘起される電圧は、Ａ相の副整流素子１０２ａを順バイアスする極性になっており、副一次巻線１０６からＡ相側の副二次巻線１０７ａにエネルギーが伝達され、Ａ相側の副二次巻線１０７ａに生じた起電力により、電流Ｉ185が流される。その電流１８５は、直流電圧源１１９を充電する回生電流である。
【０１０５】
Ａ相の副二次巻線１０７ａとＢ相の副二次巻線１０７ｂの巻数は等しくなっており、Ａ相又はＢ相の副二次巻線１０７ａ、１０７ｂの巻数と、副一次巻線１０６の巻数の比はｍ：１になっている。
【０１０６】
回生電流Ｉ185が流れることにより、Ａ相側の副二次巻線１０７ａには直流電圧源１１９の出力電圧Ｖinが印加されるから、副一次巻線１０６に生じる逆起電力の大きさは、出力電圧のｍ分の１の値(Ｖin／ｍ)でクランプされることになる。
【０１０７】
直流電圧源１１９から供給される電流Ｉ184の電流経路上、主スイッチ素子１１１ａ、主一次巻線１３１、副スイッチ素子１０１ａに生じる電圧を無視すると、共振コイル１０８に印加される電圧Ｖ108は、
Ｖ108 ＝Ｖin−Ｖin／ｍ
となる。
【０１０８】
Ｖin、ｍは一定値であるから、共振コイル１０８に印加される電圧Ｖ108は定電圧であり、直流電圧源１１９から供給され、Ａ相の主スイッチ素子１１１ａと共振コイル１０８に流される電流Ｉ184は徐々に増加する。
【０１０９】
また、Ａ相の主スイッチ素子１１１ａは、主スイッチ素子１１１ａのドレインとソース間の電圧がゼロＶで遮断状態から導通状態に転じることができるため、損失が小さくなる。
【０１１０】
また、共振コイル１０８に印加される電圧は、Ｖin／ｍの分だけ直流電圧源１１９の出力電圧Ｖinよりも小さくなっているため、電流Ｉ184の増加もゆるやかになっている。
【０１１１】
このように、共振コイル１０８に流れる電流は徐々に増加するのに対し、主主一次巻線１３１に流れる電流ＩT1は一定であるから、二次側から一次側に戻される電流Ｉ183は徐々に減少する。
【０１１２】
その電流Ｉ183がゼロになった時刻をｔ2で表すと、時刻ｔ2では、主一次巻線１３１には、直流電圧源１１９から供給される電流Ｉ184だけが流れる。即ち、時刻ｔ2では、
ｎ2a ×Ｉ 181 ＝ｎ1×Ｉ184
である。
【０１１３】
このとき、Ａ相のグラウンド側の主スイッチ素子１１２ａに並列接続された共振コンデンサ１１４ａは、副一次巻線１０６と共振コイル１０８に生じた電圧で充電されており、時刻ｔ2で主一次巻線１３１に流れる電流が定電流となり、その電流Ｉ184だけでは共振コイル１０８に流れる電流が増加できなくなると共振コンデンサ１１４ａと共振コイル１０８とが共振動作を開始し、共振コンデンサ１１４ａの放電電流により、共振コイル１０８に流れる電流が増加する。
【０１１４】
図４の符号Ｉ187、Ｉ188は、その共振動作によって流れる電流を示しており、共振コンデンサ１１４ａの放電により、共振コンデンサ１１４ａの高電圧側の端子(ブリッジ回路１１０の第２の出力端子Ｂ)の電圧は徐々に低下する。
【０１１５】
第２の出力端子Ｂの電圧が低下すると、第２の出力端子Ｂと電源電圧ライン１１７の間に接続された共振コンデンサ１１３ｂが充電される(この共振コンデンサ１１３ｂは、高電圧側のＢ相の主スイッチ素子１１１ｂに並列接続されているコンデンサである。)。
【０１１６】
図４の符号Ｉ188は、その共振コンデンサ１１３への充電電流を示しており、直流電圧源１１９の高電圧側から、共振コンデンサ１１３ｂ、副一次巻線１０６、共振コイル１０８、Ａ相の副スイッチ素子１０１ａを通って、グラウンドライン１１８に流れる。
【０１１７】
共振コイル１０８と共振コンデンサ１１４ａの共振動作により、共振コンデンサ１１４ａの放電が終了すると、共振コンデンサ１１４ａに蓄積されていたエネルギーは共振コイル１０８に全部移行される。すると、共振コイル１０８には、共振コンデンサ１１４ａを逆向きに充電する方向の起電力が生じる。
【０１１８】
その起電力は、共振コンデンサ１１４ａに並列接続されている主スイッチ素子１１２ａの内部寄生ダイオード１１６ａを順バイアスする極性なので、共振コイル１０８に蓄積されていたエネルギーにより、寄生ダイオード１１６ａ中を、図５の符号Ｉ189で示す電流が流される。
【０１１９】
このとき、副一次巻線１０６と共振コイル１０８には、電流Ｉ184と電流Ｉ189が流れ、副二次巻線１０７には、その電流によって電圧が誘起され、直流電圧原１１９に電流Ｉ185が回生される。直流電圧源１１９に電流Ｉ185が回生されることにより、共振コイル１０８のエネルギーが直流電圧源１１９の戻り、その結果、共振コイル１０８の起電力により流れている電流Ｉ189は徐々に減少する。もし、副一次巻線１０６と副二次巻線１０７によって、共振コイル１０６のエネルギーを直流電圧源１１９に回生しなかった場合(又は、後述するように、共振コイル１０６のエネルギーを二次側に移行させるか、または消費しなかった場合)には、共振コイル１０６の起電力による電流Ｉ189は減少しないことになる。
【０１２０】
図８のタイミングチャートにおいて、共振コンデンサ１１４ａの放電が終了し、寄生ダイオード１１６ａに電流Ｉ189が流れ始めた時刻は符号ｔ3で示されている。
【０１２１】
制御回路１４０は、時刻ｔ3後であって、寄生ダイオード１１６ａに電流Ｉ189が流れている間に、Ａ相のグラウンド側の主スイッチ素子１１２ａを導通させる。この場合、主スイッチ素子１１２ａのソース・ドレイン間に電圧は印加されていないので、損失が生じない。
【０１２２】
従って、Ａ相のグラウンド側の主スイッチ素子１１２ａは、ソース・ドレイン間に電圧が印加されていない状態で導通すると、図６の符号Ｉ190で示す電流が主スイッチ素子１１２ａを流れる。
【０１２３】
このとき、主一次巻線１３１は定電流が流れるため、主スイッチ素子１１２ａに流れる電流Ｉ190は徐々に増加し、他方、副スイッチ素子１０１ａに流れる電流Ｉ184は徐々に減少する。
【０１２４】
時刻ｔ3後、副スイッチ素子１０１ａに電流が流れ始めても、共振コイル１０８は放電を続ける。
【０１２５】
放電が終了した時刻をｔ4とすると、時刻ｔ4後の時刻ｔ5において、グラウンド側のＡ相の主スイッチ素子１１２ａに流れる電流Ｉ190が、
Ｉ190 × ｎ1 ＝ Ｉ181 × ｎ2a
になったものとすると(ＩT1 ＝Ｉ190 )、このとき副スイッチ素子１０１ａに流れる電流Ｉ184はゼロになる。この時刻ｔ5では、制御回路１４０により、副スイッチ素子１０１ａは遮断させられる。
【０１２６】
この状態では、主一次巻線１３１の両端は、図７に示すように、電源側及びグラウンド側のＡ相の主スイッチ素子１１１ａ、１１２ａによって、電源電圧ライン１１７とグラウンドライン１１８に接続されており、直流電圧源１１９から電流Ｉ190が供給されている。
【０１２７】
時刻ｔ5後は、主一次巻線１３１に流れる電流が増加し、主一次巻線１３１から主二次巻線１３２にエネルギーが伝達される。このとき、Ａ相の主二次巻線１３２ａには、Ａ相の主整流素子１２３ａのソース端子に正電圧を印加する極性の電圧が誘起される。Ａ相の主整流素子１２３ａのゲート端子には正電圧が印加されているから、第三象限動作によってＡ相の主二次巻線１３２ａから図７の符号Ｉ192で示す電流が流され、チョークコイル１２５にエネルギーが蓄積される。
【０１２８】
次に、時刻ｔ6において先ず、電源側のＡ相の主スイッチ素子１１１aが遮断すると、その主スイッチ素子１１１ａに並列接続されている共振コンデンサ１１３ａに充電電流が流れ、時刻ｔ7において、その共振コンデンサ１１３ａが電源電圧Ｖinで充電された後、時刻ｔ8において、グラウンド側のＡ相の主スイッチ素子１１２ａが遮断すると、ブリッジ回路１１０内の全ての主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂが遮断状態になる。
【０１２９】
この状態は、時刻ｔ0と同じ状態であり、今度は、Ｂ相側の主スイッチ素子１１１ｂ、１１２ｂ、主整流素子１２３ｂ、副スイッチ素子１０１ｂの動作により、Ａ相が動作した場合と同様に、Ｂ相側に電流が流れる。
【０１３０】
Ａ相の二次巻線１３２ａとＢ相の二次巻線１３２ｂの巻数は同数にされており、Ｂ相側に流れる電流の大きさはＡ相側に流れる電流と等しくなっている。
【０１３１】
但し、Ｂ相側に電流が流れる場合、先ず、グラウンド側のＢ相の主スイッチ素子１１２ｂとＢ相の副スイッチ素子１０１ｂとが導通した後、電源側のＢ相の主スイッチ素子１１１ｂが導通するが、その動作はＡ相と対称的なので、説明は省略する。
【０１３２】
上記電源装置１は、二次側の主整流素子１２３ａ、１２３ｂにｎチャネルＭＯＳＦＥＴを用いたが、ダイオード素子を用いることもできる。 図９の電源装置２は、本発明の第二例の電源装置であり、その整流平滑回路２２０は、図１の電源装置１の整流平滑回路１２０がｎチャネルＭＯＳＦＥＴで構成された主整流素子１２３ａ、１２３ｂを有していたのに対し、ダイオード素子で構成された主整流素子２２３ａ、２２３を有している。それらの主整流素子２２３ａ、２２３ｂはゲート端子を有していないので、制御回路１４０には接続されていない。
【０１３３】
図９の第二例の電源装置２では、他の回路、配線は図１の電源装置１と同一であるので、同じ回路や素子には同じ符号を付して説明を省略する。
【０１３４】
この電源装置２でも、図１０のタイミングチャートに示すように、主スイッチ素子１１１ａ、１１２ａ、１１１ｂ、１１２ｂのソース・ドレイン間に電圧が印加されていない状態で、遮断から導通に転じており、損失が少なくなっている。
【０１３５】
図１０のタイミングチャート中、Ｖ223a、Ｖ223bは、Ａ相、Ｂ相の主整流素子２２３ａ、２２３ｂの両端の電圧を示している。時刻ｔ2〜ｔ7の間、Ａ相の主整流素子２２３ａが導通している。
【０１３６】
一次側のブリッジ回路１１０や高効率化回路１００の動作は図１の電源装置１の動作と同様である。
【０１３７】
なお、上記各実施例では、ブリッジ回路１１０の第２の出力端子Ｂに副一次巻線１０６の一端を接続し、他端を共振コイル１０８を介して接続点Ｃに接続したが、それとは逆に、第２の出力端子Ｂに共振コイル１０８の一端を接続し、他端を副一次巻線１０６を介して接続点Ｃに接続してもよい。また、第２の出力端子Ｂではなく、第１の出力端子Ａに接続してもよい。
【０１３８】
また、上記各実施例では、主一次巻線１３１の一端は、偏励磁防止用のコンデンサ１５９を介してブリッジ回路１１０の第１の出力端子Ａに接続されていたが、コンデンサ１５９は、主一次巻線１３１の一端と第１、第２の出力端子Ａ、Ｂのいずれか一方又は両方の間に挿入されていればよい。更に、偏励磁が無い場合はコンデンサ１５９は省略することができる。
【０１３９】
また、以上の実施例では副一次巻線１０６から副二次巻線１０７に移行されたエネルギーは、直流電圧源１１９に回生させていたが、本発明はそれに限定されるものではない。
【０１４０】
図１８の符号１ａに示した電源装置はでは、複整流素子１０２ａ、１０２ｂのカソード側の端子が出力コンデンサ１２６の高電圧側の端子(出力コンデンサ１２６とチョークコイル１２５の接続部分)に接続されており、副二次巻線１０７のセンタータップ部分が出力コンデンサ１２６の低電圧側の端子(二次側のグラウンドライン)に接続されている。
【０１４１】
この電源装置１ａでは、副一次巻線１０６から副二次巻線１０７に移行されたエネルギーは、負荷１２９に供給されるから、共振コイル１０８の起電力で流れる共振電流のエネルギーを、一次側ではなく二次側に供給できるようになっている。
【０１４２】
また、副二次巻線１０７に移行されたエネルギーは、直流電圧源１１９や負荷１２９に供給することなく消費することもできる。
【０１４３】
図１９の符号１ｂは、複整流素子１０２ａ、１０２ｂのカソード端子と、副二次巻線１０７のセンタータップ部分の間に、抵抗素子によって構成された電力消費回路１５５を接続した電源装置である。
【０１４４】
この電源装置１ｂでは、副二次巻線１０７に生じた起電力により、電力消費回路(抵抗素子)１５５に電流が流れるから、副一次巻線１０６から副二次巻線１０７に移行されエネルギーは、電力消費回路(抵抗素子)１５５で消費される。
【０１４５】
図２０に示した電源装置１ｃは、抵抗素子に替え、互いに逆向きに直列接続されたツェナーダイオード１５６1、１５６2で構成された電力消費回路１５６を有している。この電力消費回路１５６は、複整流素子１０２ａ、１０２ｂのカソード端子と、副二次巻線１０７のセンタータップ部分の間に接続されている。
【０１４６】
この電源装置１ｃでは、副二次巻線１０７に移行されたエネルギーは、電力消費回路１５６内のツェナーダイオード１５６1、１５６2によって消費される。
【０１４７】
このように、抵抗素子１５５やツェナーダイオード１５６1、１５６2によって副二次巻線１０７に移行されたエネルギーを消費してもよいし、抵抗素子１５５やツェナーダイオード１５６1、１５６2を組合わせてもよい。また、他の素子の抵抗成分や定電圧素子等を利用してもよい。要するに、共振コイル１０６の起電力によって生じる共振電流を副二次巻線１０７側で消費又は回生等で利用し、共振電流を減少させられればよい。
【０１４８】
また、上記各実施例では、ＭＯＳＦＥＴにはｎチャネル型のものを用いたが、ｐチャネル型のものを用いたり、一つの電源装置内で、ｎチャネル型のＭＯＳＦＥＴとｐチャネル型のＭＯＳＦＥＴとを用いることもできる。
【０１４９】
更に、主スイッチ素子はＭＯＳＦＥＴを用いる場合に限定されるものではない。図２１の符号１ｄは、主スイッチ素子にＩＧＢＴが用いられており、４個のＩＧＢＴ１５１ａ、１５１ｂ、１５２ａ、１５２ｂがブリッジ接続されている。
【０１５０】
ＩＧＢＴでは、内部寄生ダイオードを利用することができないので、各ＩＧＢＴ１５１ａ、１５１ｂ、１５２ａ、１５２ｂには、外付けのダイオード素子１６５ａ、１６５ｂ、１６６ａ、１６６ｂが逆並列接続されており、ＭＯＳＦＥＴを用いた場合と同じように動作できるようになっている。
【０１５１】
更に、ＩＧＢＴではなく、バイポーラトランジスタを用いることもできる。この場合も、各バイポーラトランジスタにダイオード素子を逆並列接続する必要があるが、図２１の電源装置１ｄのＩＧＢＴをバイポーラトランジスタ(ＮＰＮ型のバイポーラトランジスタ)に変更すればよいので、回路図は省略する。
【０１５２】
【発明の効果】
高効率の電源装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第一例の電源装置を示す回路ブロック図
【図２】第一例の電源装置の時刻ｔ0〜ｔ1の間の電流の流れ方を示す図
【図３】第一例の電源装置の時刻ｔ1〜ｔ2の間の電流の流れ方を示す図
【図４】第一例の電源装置の時刻ｔ2後、共振コンデンサ１１４ａが放電している間の電流の流れ方を示す図
【図５】第一例の電源装置のグラウンドライン側の寄生ダイオードに電流が流れ始めてから時刻ｔ3までの間の電流の流れ方を示す図
【図６】第一例の電源装置のグラウンド側のスイッチ素子の導通〜時刻ｔ5の間の電流の流れ方を示す図
【図７】第一例の電源装置の時刻ｔ5〜時刻ｔ6の間の電流の流れ方を示す図
【図８】第一例の電源装置の動作を示すタイミングチャート
【図９】本発明の第二例の電源装置を示す回路ブロック図
【図１０】第二例の電源装置の動作を示すタイミングチャート
【図１１】従来技術の電源装置の回路ブロック図
【図１２】従来技術の電源装置の電源装置の時刻ｔ1よりも前の電流の流れ方を示す図
【図１３】従来技術の電源装置の時刻ｔ1〜ｔ2の間の電流の流れ方を示す図
【図１４】従来技術の電源装置の時刻ｔ2〜ｔ3の間の電流の流れ方を示す図
【図１５】従来技術の電源装置の時刻ｔ3〜ｔ4の間の電流の流れ方を示す図
【図１６】従来技術の電源装置の動作を示すタイミングチャート
【図１７】ＭＯＳＦＥＴの第三象限動作を説明するためのグラフ
【図１８】負荷側に電流を供給する場合の本発明の一例の電源装置
【図１９】抵抗素子で電力を消費する場合の本発明の一例の電源装置
【図２０】ツェナー素子で電力を消費する場合の本発明の一例の電源装置
【図２１】ＩＧＢＴを用いた場合の本発明の一例の電源装置
【符号の説明】
１、２、１ａ、１ｂ、１ｃ、１ｄ……電源装置
１０１ａ……Ａ相の副スイッチ素子
１０１ｂ……Ｂ相の副スイッチ素子
１０２ａ……Ａ相の副整流素子
１０２ｂ……Ｂ相の副整流素子
１０６……副一次巻線
１０７……副二次巻線
１０８……共振コイル
１１０……ブリッジ回路
１１１ａ……Ａ相の電源電圧ライン側の主スイッチ素子
１１２ａ……Ａ相のグラウンドライン側の主スイッチ素子
１１１ｂ……Ｂ相の電源電圧ライン側の主スイッチ素子
１１２ｂ……Ｂ相のグラウンドライン側の主スイッチ素子
１１３ａ、１１３ｂ、１１４ａ、１１４ｂ……共振コンデンサ
１１９……直流電圧源
１２３ａ……Ａ相の主整流素子
１２３ｂ……Ｂ相の主整流素子
１２５……チョークコイル
１３０……主トランス
１３１……主一次巻線
１３２……主二次巻線
１３２ａ……Ａ相の主二次巻線
１３２ｂ……Ｂ相の主二次巻線
１５１ａ、１５１ｂ、１５２ａ、１５２ｂ……ＩＧＢＴ
１５５、１５６……電力消費回路
１６５ａ、１６５ｂ、１６６ａ、１６６ｂ……ダイオード
Claims (7)
- 二個のＡ相の主スイッチ素子と二個のＢ相の主スイッチ素子とがブリッジ接続され、直流電圧源から電流を供給されるように接続されたブリッジ回路と、
主トランス内に配置され、前記ブリッジ回路にＨブリッジ接続された主一次巻線と、
前記主トランス内に配置され、前記主一次巻線に磁気結合されたＡ相とＢ相の主二次巻線と、
前記Ａ相と前記Ｂ相の主二次巻線に誘起された電圧を整流平滑し、負荷に電力を供給する主整流平滑回路と、
前記各主スイッチ素子に並列接続された共振コンデンサと、
前記各主スイッチ素子に逆並列接続された整流素子と、
互いに直列接続され、該直列接続回路が前記ブリッジ回路に並列接続されたＡ相の副スイッチ素子とＢ相の副スイッチ素子と、
前記Ａ相の副スイッチ素子と前記Ｂ相の副スイッチ素子の接続点と前記主一次巻線の一端との間を接続する共振コイルと、
前記共振コイルと直列接続され、前記接続点と前記主一次巻線の一端の間に挿入された副一次巻線と、
前記副一次巻線と磁気結合され、前記副一次巻線に流れた電流によって電圧が誘起されるように構成された副二次巻線とを有し、
前記ブリッジ回路内の四個の前記主スイッチ素子と前記Ａ相、Ｂ相の副スイッチ素子とが遮断した状態から、
Ａ相とＢ相のいずれか一方の前記副スイッチ素子と、前記ブリッジ回路内のその副スイッチ素子と同相の一個の前記主スイッチ素子とが導通し、
導通した前記主スイッチ素子と、前記主一次巻線と、前記副一次巻線と、前記共振コイルと、導通した前記副スイッチ素子との直列回路に前記直流電圧源の電圧が印加されて電流が流れ、
次いで、前記共振コイルと、導通された前記主スイッチ素子と同相で遮断状態にある他の一個の主スイッチ素子に並列接続された前記共振コンデンサとが共振動作し、前記他の一個の主スイッチ素子に逆並列接続された前記整流素子に前記共振コイルの起電力による共振電流が流れる間に前記他の一個の主スイッチ素子が導通される電源装置であって、
前記共振電流は前記副一次巻線に流れて前記副二次巻線に電流が誘起されて前記直流電圧源に回生され、前記共振電流が減少するように構成された電源装置。 - 前記共振コンデンサは、前記主スイッチ素子の容量成分が用いられた請求項１記載の電源装置。
- 前記共振コイルには、前記副一次巻線の漏れインダクタンス成分が用いられた請求項１又は請求項２のいずれか１項記載の電源装置。
- 前記副二次巻線を構成するＡ相の副二次巻線とＢ相の副二次巻線と、
前記Ａ相と前記Ｂ相の副二次巻線に誘起された電圧を整流するＡ相とＢ相の副整流素子とを有し、
前記Ａ相又は前記Ｂ相の副整流素子が導通すると、前記Ａ相又は前記Ｂ相の副二次巻線の両端には、ほぼ前記直流電圧源の出力電圧が印加されるように構成された請求項１乃至請求項３のいずれか１項記載の電源装置。 - 前記各主スイッチ素子にはＭＯＳＦＥＴが用いられ、前記逆並列接続された整流素子は、前記各ＭＯＳＦＥＴ内の寄生ダイオードが用いられた請求項１乃至請求項４のいずれか１項記載の電源装置。
- 前記各主スイッチ素子にはＩＧＢＴが用いられた請求項１乃至請求項４のいずれか１項記載の電源装置。
- 前記主整流平滑回路は、前記Ａ相と前記Ｂ相の主二次巻線に誘起された電圧を整流するＡ相とＢ相の主整流素子と、
前記Ａ相と前記Ｂ相の主整流素子が出力する電圧を平滑し、負荷に供給するチョークコイルとを有する請求項１乃至請求項６のいずれか１項記載の電源装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20933499A JP4365942B2 (ja) | 1999-07-23 | 1999-07-23 | 電源装置 |
| US09/618,729 US6246594B1 (en) | 1999-07-23 | 2000-07-18 | Switching power supply having low loss characteristics |
| CA002314191A CA2314191C (en) | 1999-07-23 | 2000-07-20 | Power supply |
| EP00115770A EP1071199A3 (en) | 1999-07-23 | 2000-07-21 | Power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20933499A JP4365942B2 (ja) | 1999-07-23 | 1999-07-23 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001037221A JP2001037221A (ja) | 2001-02-09 |
| JP4365942B2 true JP4365942B2 (ja) | 2009-11-18 |
Family
ID=16571238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20933499A Expired - Fee Related JP4365942B2 (ja) | 1999-07-23 | 1999-07-23 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4365942B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2348626A3 (en) | 2005-07-29 | 2017-04-19 | TDK Corporation | Switching power supply with surge voltage suppression |
| JP4529869B2 (ja) * | 2005-10-31 | 2010-08-25 | Ｔｄｋ株式会社 | スイッチング電源装置 |
| JP5153299B2 (ja) * | 2007-11-07 | 2013-02-27 | 新電元工業株式会社 | スイッチング電源装置 |
| JP2023044912A (ja) * | 2021-09-21 | 2023-04-03 | 株式会社 日立パワーデバイス | 整流回路およびそれを用いた電源 |
-
1999
- 1999-07-23 JP JP20933499A patent/JP4365942B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001037221A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8441812B2 (en) | Series resonant converter having a circuit configuration that prevents leading current | |
| US8711593B2 (en) | Generalized AC-DC synchronous rectification techniques for single- and multi-phase systems | |
| US6853569B2 (en) | DC to DC converter | |
| US8564984B2 (en) | Soft switching DC/DC converters and methods | |
| US7196913B2 (en) | DC conversion apparatus | |
| US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
| JP4613915B2 (ja) | スイッチング電源装置 | |
| EP1071199A2 (en) | Power supply | |
| JP2011097688A (ja) | 電力変換装置及び電力変換方法 | |
| JP2017085808A (ja) | スイッチング電源装置 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| Escudero et al. | Synchronous rectifiers drain voltage overshoot reduction in PSFB converters | |
| US6487094B1 (en) | High efficiency DC-DC power converter | |
| JP4355712B2 (ja) | スイッチング電源装置 | |
| US20140140103A1 (en) | Switching power supply | |
| JP2513381B2 (ja) | 電源回路 | |
| JP4365942B2 (ja) | 電源装置 | |
| JP4434010B2 (ja) | 直流変換装置 | |
| Balakrishnan et al. | Phase Shift Controlled Full Bridge DC-DC Converter with Less Circulating Loss | |
| JP5578234B2 (ja) | スイッチング電源装置およびこれを用いた電源システム、電子装置 | |
| KR101656021B1 (ko) | 직렬공진형 컨버터 | |
| JP4365943B2 (ja) | 電源装置 | |
| JP2002044946A (ja) | スイッチング電源装置 | |
| WO2017122579A1 (ja) | 位相シフト方式フルブリッジ型電源回路 | |
| JP3993704B2 (ja) | アクティブフィルタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081226 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |