JP2001007877A - クロック再生装置およびクロック再生方法 - Google Patents

クロック再生装置およびクロック再生方法

Info

Publication number
JP2001007877A
JP2001007877A JP11179503A JP17950399A JP2001007877A JP 2001007877 A JP2001007877 A JP 2001007877A JP 11179503 A JP11179503 A JP 11179503A JP 17950399 A JP17950399 A JP 17950399A JP 2001007877 A JP2001007877 A JP 2001007877A
Authority
JP
Japan
Prior art keywords
baseband signal
signal
analog
digital
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11179503A
Other languages
English (en)
Other versions
JP3487221B2 (ja
Inventor
Tetsuo Goto
哲雄 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17950399A priority Critical patent/JP3487221B2/ja
Publication of JP2001007877A publication Critical patent/JP2001007877A/ja
Application granted granted Critical
Publication of JP3487221B2 publication Critical patent/JP3487221B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 多値位相変調の復調においてもジッタの少な
いクロック再生装置およびクロック再生方法を提供す
る。 【解決手段】 受信信号より得たベースバンド信号I,
Qの両方を位相比較器10に入力し、その出力の帯域を
ループフィルタ110で制限する。電圧制御発振器11
1は、このフィルタの出力電圧に従って、その発振周波
数を変化させる。つまり、直交する2つのベースバンド
信号I,Qの両方の振幅より計算した誤差位相と、それ
に基づく発振周波数を使用してシンボルクロックの再生
を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、ディジタ
ル通信等に用いられる位相変調方式の復調装置に使用す
るクロック再生装置およびクロック再生方法に関するも
のである。
【0002】
【従来の技術】クロック再生方式として、従来より知ら
れているものに、例えば、図3に示す方式がある。同図
は、従来のクロック再生方式に係るクロック再生装置の
回路構成を示しており、同回路では、受信信号が、IN
端子100から分配器(DIV)101に入力され、分
配された信号の一部は、乗算器102とローパスフィル
タ(LPF)106を経てアナログ・ベースバンド信号
となり、さらに、アナログ/ディジタル(A/D)コン
バータ108による変換を受けてディジタル・ベースバ
ンド信号Iとなる。
【0003】一方、分配された他方の信号は、乗算器1
03とローパスフィルタ107を経てアナログ・ベース
バンド信号となる。そして、その信号が、A/Dコンバ
ータ109によって、ディジタル・ベースバンド信号Q
に変換される。
【0004】上記の乗算器102には、再生搬送波発振
器105からの再生搬送波が入力され、乗算器103に
は、90゜移相器104からの出力が入力される。ま
た、ベースバンド信号Iは、位相比較器11に入力さ
れ、位相比較器11からの出力は、ループフィルタ11
0によって帯域制限される。そして、そのフィルタの出
力が、電圧制御発振器111に入力される。
【0005】電圧制御発振器111の出力クロックは、
A/Dコンバータ108,109のクロックとなり、P
LL(位相同期ループ)を構成し、受信信号のシンボル
クロックを再生している。これらA/Dコンバータは、
このシンボルクロックの2倍の周波数で変換を行う。
【0006】電圧制御発振器111の出力クロックもシ
ンボルクロックの2倍の周波数であるが、これは、アイ
・パターンの開いた点同士の、ちょうど中間点で位相比
較信号の生成を行うためである。なお、電圧制御発振器
111の出力からシンボルクロックを取り出すには、不
図示の1/2分周器等で行う。
【0007】そこで、従来のクロック再生方式に係る位
相比較器11の動作を説明する。図4は、上記従来の装
置に係る位相比較器における出力生成の様子を示す。従
来の位相比較器11には、図3に示すように信号Iの振
幅が入力されるが、その出力生成は、以下のようにして
なされる。
【0008】すなわち、あるシンボルのサンプリング点
aが“1”で、次のシンボルのサンプリング点cが
“0”の場合、クロックの位相が正しいとき、アイパタ
ーンは一点鎖線46のように移動し、サンプリング点
a,cの中間点bでは、振幅の中間点Tを通る。よっ
て、この中間点Tからの誤差振幅は0である。
【0009】一方、クロックの位相が遅れたときには、
アイパターンは点線45のように移動し、サンプリング
点bでは、誤差振幅はhとなる。また、クロックの位相
が進んだとき、アイパターンは、図4の実線47のよう
に移動し、サンプリング点bでは、誤差振幅が−hとな
る。従来の位相比較器11は、このような誤差振幅を位
相比較器11の出力としている。
【0010】逆に、あるシンボルのサンプリング点aが
“0”で、次のシンボルのサンプリング点cが“1”の
ときは、誤差振幅hの符号は上記と逆になる。これは、
サンプリング点cのシンボルが“1”のときに“−1”
をかける操作を行い、先と同じ方向の誤差振幅を得て、
これを位相比較器11の出力とするものである(図4の
線41〜43参照)。なお、ここでは、位相比較器11
の入力として信号Iの振幅を使用した場合を図示してい
るが、Iに代えて信号Qでもよい。
【0011】
【発明が解決しようとする課題】しかしながら、上記従
来の位相比較器は、例えば、“11”または“00”の
ごとく同一シンボルが連続するときには、位相比較出力
を出力しないように構成されている。このため、全シン
ボルに対する位相比較出力が得られる割合が少なくな
る、という問題がある。
【0012】すなわち、従来の位相比較器における、全
シンボルに対する位相比較出力の得られる割合は、1/
2の確率となる。そして、結果として、これがジッタ発
生の原因となっている。
【0013】第2の問題として、この従来の位相比較方
式を、徐々に需要の増えつつある8相位相変調等の変調
方式に適用する場合、クロックの位相が正しくても、中
間点bの誤差振幅が0にならない場合が生じ、これも同
様にジッタの原因となる。
【0014】本発明は、上述の課題に鑑みてなされたも
ので、その目的とするところは、4相位相変調、8相位
相変調等の多値位相変調の復調においてもジッタの少な
いクロック再生装置を提供することである。
【0015】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、受信信号をダウン・コンバートしてベー
スバンド信号を生成し、このベースバンド信号から上記
受信信号のクロックを再生するクロック再生装置におい
て、上記受信信号に所定の周波数を有する第1の再生搬
送波を乗算してアナログ・ベースバンド信号Iを生成す
る第1の乗算手段と、上記第1の再生搬送波に直交する
第2の再生搬送波を上記受信信号に乗算してアナログ・
ベースバンド信号Qを生成する第2の乗算手段と、上記
アナログ・ベースバンド信号Iをアナログ/ディジタル
変換してディジタル・ベースバンド信号Iを生成する第
1のアナログ/ディジタル変換手段と、上記アナログ・
ベースバンド信号Qをアナログ/ディジタル変換してデ
ィジタル・ベースバンド信号Qを生成する第2のアナロ
グ/ディジタル変換手段と、上記ディジタル・ベースバ
ンド信号Iおよびディジタル・ベースバンド信号Qから
上記ベースバンド信号の位相を算出する位相算出手段
と、上記位相算出手段によって算出された2以上の位相
から上記ベースバンド信号の位相誤差信号を生成する手
段とを備え、上記位相誤差信号により上記クロックを補
正するクロック再生装置を提供する。
【0016】好適には、上記第1のアナログ/ディジタ
ル変換手段および第2のアナログ/ディジタル変換手段
は、上記アナログ・ベースバンド信号Iおよびアナログ
・ベースバンド信号Qを上記クロックの2倍の速度のク
ロックでアナログ/ディジタル変換する。
【0017】好ましくは、本発明に係るクロック再生装
置は、さらに、上記位相誤差信号の帯域を制限するルー
プフィルタと、上記ループフィルタの出力電圧に従って
発振周波数を変化させる発振器とを備え、上記発振器の
発振周波数を使用して上記クロックを再生する。
【0018】他の発明は、受信信号をダウン・コンバー
トしてベースバンド信号を生成し、このベースバンド信
号から上記受信信号のクロックを再生するクロック再生
方法において、上記受信信号に所定の周波数を有する第
1の再生搬送波を乗算してアナログ・ベースバンド信号
Iを生成する第1の乗算工程と、上記第1の再生搬送波
に直交する第2の再生搬送波を上記受信信号に乗算して
アナログ・ベースバンド信号Qを生成する第2の乗算工
程と、上記アナログ・ベースバンド信号Iをアナログ/
ディジタル変換してディジタル・ベースバンド信号Iを
生成する第1のアナログ/ディジタル変換工程と、上記
アナログ・ベースバンド信号Qをアナログ/ディジタル
変換してディジタル・ベースバンド信号Qを生成する第
2のアナログ/ディジタル変換工程と、上記ディジタル
・ベースバンド信号Iおよびディジタル・ベースバンド
信号Qから上記ベースバンド信号の位相を算出する位相
算出工程と、上記位相算出工程で算出された2以上の位
相から上記ベースバンド信号の位相誤差信号を生成する
工程とを備え、上記位相誤差信号により上記クロックを
補正するクロック再生方法を提供する。
【0019】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係る実施の形態について説明する。図1は、本発明
の実施の形態に係るクロック再生装置の構成を示すブロ
ック図である。同図に示す装置において、図3に示す、
上記従来の装置と同一構成要素には同一符号を付してあ
る。すなわち、IN端子100から入力され、分配器
(DIV)101で分配された受信信号は、その一方
が、乗算器102とローパスフィルタ(LPF)106
を経てアナログ・ベースバンド信号となり、その信号
が、アナログ/ディジタル(A/D)コンバータ108
によって、ディジタル・ベースバンド信号Iに変換され
る。
【0020】分配された他方の信号は、乗算器103と
ローパスフィルタ107を経てアナログ・ベースバンド
信号となる。そして、その信号が、A/Dコンバータ1
09によってディジタル・ベースバンド信号Qに変換さ
れる。また、乗算器102には、再生搬送波発振器10
5からの再生搬送波が入力され、乗算器103には、9
0゜移相器104からの出力が入力される。
【0021】ここでも、上記従来の装置と同様、再生ク
ロック発振器としての電圧制御発振器111からの出力
クロックが、A/Dコンバータ108,109のクロッ
クとなり、PLL(位相同期ループ)を構成して、受信
信号のシンボルクロックを再生している。なお、これら
のA/Dコンバータは、このシンボルクロックの2倍の
周波数で変換を行う。
【0022】本実施の形態に係るクロック再生装置で
は、ベースバンド信号I,Qは、その両方が位相比較器
10に入力され、位相比較器10からの出力が、ループ
フィルタ110により帯域制限される。そして、このフ
ィルタの出力が、電圧制御発振器111に入力される。
電圧制御発振器111は、ループフィルタ110からの
出力電圧に従って、その発振周波数を変化させる。
【0023】ループフィルタ110の出力クロックもシ
ンボルクロックの2倍の周波数を有し、電圧制御発振器
111の出力からシンボルクロックを取り出すのも、不
図示の1/2分周器等で行うことは、上記従来例と同じ
である。
【0024】そこで、本実施の形態に係るクロック再生
装置に特徴的な位相比較器について説明する。上述した
ように、ディジタル・ベースバンド信号I,Qは、ここ
では、その両方が位相比較器10に入力される。位相比
較器10は、入力されたベースバンド信号I,Qから位
相誤差信号を生成し、それをループフィルタ110に出
力する。その結果、後述する位相誤差信号が帯域制限さ
れる。なお、ループフィルタ110の出力が電圧制御発
振器111へ入力されるが、それ以降の処理は、上記従
来の例と同じである。
【0025】以下、位相比較器10の動作を説明する。
図2は、本実施の形態に係る位相比較器10の動作を説
明するための図である。なお、ここでは、8相位相変調
信号を復調するとした場合の位相平面を示す。すなわ
ち、図2の横軸は、入力されたベースバンド信号Iの振
幅であり、縦軸は、入力されたベースバンド信号Qの振
幅を示す。また、図2の白丸あるいは黒丸1〜8は、同
期がとれた場合の信号点配置を示している。
【0026】位相比較器10に入力されるベースバンド
信号I,Qは、A/Dコンバータ108,109におい
て、各々シンボルクロックの2倍のクロックでサンプリ
ングされた信号である。図2では、あるシンボルにおけ
るサンプリング点を、次のシンボルにおけるサンプリ
ング点をとし、その中間点のサンプリング点をで示
す。
【0027】そこで、位相比較器10において誤差位相
を生成する方法を示す。なお、ここでは、上記に係る
サンプリング点が黒丸2で、に係るサンプリング点が
黒丸8から黒三角にずれた場合を考える。言うまでもな
く、同期がとれた場合の信号点が、黒丸8そのものであ
る。このとき中間点を考えると、白丸1から白三角にず
れる。そして、これら白丸1と原点を結んだ線と、白三
角と原点を結んだ線とがなす角度をαとすると、位相比
較器10からは、この角度αが誤差位相として出力され
る。
【0028】なお、図2では、再生したクロック信号が
実際のクロック信号より早い場合を示したが、それが遅
れた場合には、誤差位相は−αの方向となる。また、ク
ロックの同期がとれ、位相が正しいときは、白三角は白
丸1と重なり、誤差位相は0となる。
【0029】このように、本実施の形態では、信号Iの
振幅ではなく、直交する2つのベースバンド信号I,Q
の両方の振幅より計算した誤差位相を位相比較器10の
出力とするが、位相比較器10そのものは、例えば、R
OMやRAM等の素子で構成できる。
【0030】上記の構成によって、全シンボルに対する
位相比較出力が得られる割合が多くなる理由は、以下の
通りである。図2に示す信号配置において、あるシンボ
ルを基準にした場合、8通りのシンボルの移り変わりが
あることになる。例えば、シンボル1を基準にしたとき
は、1→1,1→2,1→3,1→4,1→5,1→
6,1→7,1→8の8通りの推移がある。
【0031】ここでは、これらの内、1→1を除く7通
りについて、その位相比較出力を得ることができるの
で、7/8の確率で位相比較出力が得られることにな
る。なお、残りの1→1は、シンボルが動かないので、
再生クロックの位相が早くても遅くても、常に誤差位相
は0となり、それがループのフィードバックに影響しな
いよう、位相比較出力が行われないようにする必要があ
る。
【0032】以上説明したように、本実施の形態によれ
ば、直交する2つのベースバンド信号I,Qの振幅より
計算した誤差位相を位相比較器の出力とすることで、例
えば、8相位相変調信号を復調する場合、1/2の確率
でしか位相比較出力が得られない従来の方式に比べて、
7/8の確率で位相比較出力が得られるため、ジッタの
少ないクロック再生方式を得ることができる。
【0033】さらに、本実施の形態に係るクロック再生
装置では、複数あるシンボルの内、どのシンボルの移り
変わりも見ても、クロックの位相が正しいときには誤差
位相は0となるので、ジッタをさらに軽減した再生クロ
ックを得ることができる。
【0034】なお、本発明に係るクロック再生装置は、
図1に示すハードウエア構成に限定されず、例えば、ロ
ーパスフィルタ106,107の出力をマイクロプロセ
ッサのアナログ・ポートに入力し、上述したA/D変換
や位相比較処理を、あらかじめ設定したプログラムに従
って、そのマイクロプロセッサ内で実行させることで、
位相比較出力、およびベースバンド信号I,Qを得るよ
うにしてもよい。
【0035】また、図2に例示した復調は、8相位相変
調の復調例であるが、本発明はこれに限定されず、4相
位相変調あるいは16相位相変調、さらには、多値位相
変調にも応用できる。また、本発明は、16QAMや2
56QAM等の多値位相振幅変調にも、そのまま適用す
ることができる。
【0036】
【発明の効果】以上説明したように、本発明に係るクロ
ック再生装置は、受信信号をダウン・コンバートしてベ
ースバンド信号を生成し、このベースバンド信号から上
記受信信号のクロックを再生するクロック再生装置にお
いて、上記受信信号に所定の周波数を有する第1の再生
搬送波を乗算してアナログ・ベースバンド信号Iを生成
する第1の乗算手段と、上記第1の再生搬送波に直交す
る第2の再生搬送波を上記受信信号に乗算してアナログ
・ベースバンド信号Qを生成する第2の乗算手段と、上
記アナログ・ベースバンド信号Iをアナログ/ディジタ
ル変換してディジタル・ベースバンド信号Iを生成する
第1のアナログ/ディジタル変換手段と、上記アナログ
・ベースバンド信号Qをアナログ/ディジタル変換して
ディジタル・ベースバンド信号Qを生成する第2のアナ
ログ/ディジタル変換手段と、上記ディジタル・ベース
バンド信号Iおよびディジタル・ベースバンド信号Qか
ら上記ベースバンド信号の位相を算出する位相算出手段
と、上記位相算出手段により算出された2以上の位相か
ら上記ベースバンド信号の位相誤差信号を生成する手段
とを備え、上記位相誤差信号により上記クロックを補正
することで、位相比較出力の得られる確率が向上し、ジ
ッタの少ないクロック再生を行うことができる。
【0037】また、上記第1のアナログ/ディジタル変
換手段および第2のアナログ/ディジタル変換手段は、
上記アナログ・ベースバンド信号Iおよびアナログ・ベ
ースバンド信号Qを上記クロックの2倍の速度のクロッ
クでアナログ/ディジタル変換するので、確実なクロッ
ク再生が可能となる。
【0038】本発明に係るクロック再生装置が、さら
に、上記位相誤差信号の帯域を制限するループフィルタ
と、上記ループフィルタの出力電圧に従って発振周波数
を変化させる発振器とを備え、上記発振器の発振周波数
を使用して上記クロックを再生するので、安定したサン
プリング周波数でクロック再生を行うことができる。
【0039】他の発明に係るクロック再生方法によれ
ば、受信信号をダウン・コンバートしてベースバンド信
号を生成し、このベースバンド信号から上記受信信号の
クロックを再生するクロック再生方法において、上記受
信信号に所定の周波数を有する第1の再生搬送波を乗算
してアナログ・ベースバンド信号Iを生成する第1の乗
算工程と、上記第1の再生搬送波に直交する第2の再生
搬送波を上記受信信号に乗算してアナログ・ベースバン
ド信号Qを生成する第2の乗算工程と、上記アナログ・
ベースバンド信号Iをアナログ/ディジタル変換してデ
ィジタル・ベースバンド信号Iを生成する第1のアナロ
グ/ディジタル変換工程と、上記アナログ・ベースバン
ド信号Qをアナログ/ディジタル変換してディジタル・
ベースバンド信号Qを生成する第2のアナログ/ディジ
タル変換工程と、上記ディジタル・ベースバンド信号I
およびディジタル・ベースバンド信号Qから上記ベース
バンド信号の位相を算出する位相算出工程と、上記位相
算出工程で算出された2以上の位相から上記ベースバン
ド信号の位相誤差信号を生成する工程とを備え、上記位
相誤差信号により上記クロックを補正するので、位相比
較出力の得られる確率が向上し、結果として、ジッタを
軽減したクロック再生ができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係るクロック再生装置
の構成を示すブロック図である。
【図2】 本実施の形態に係る位相比較器の動作を説明
するための図である。
【図3】 従来のクロック再生方式に係るクロック再生
装置の回路構成を示す図である。
【図4】 従来の装置に係る位相比較器における出力生
成の様子を示す図である。
【符号の説明】
10,11…位相比較器、101…分配器(DIV)、
102,103…乗算器、104…90゜移相器、10
5…再生搬送波発振器、106,107…ローパスフィ
ルタ、108,109…A/Dコンバータ、110…ル
ープフィルタ、111…電圧制御発振器

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 受信信号をダウン・コンバートしてベー
    スバンド信号を生成し、このベースバンド信号から前記
    受信信号のクロックを再生するクロック再生装置におい
    て、 前記受信信号に所定の周波数を有する第1の再生搬送波
    を乗算してアナログ・ベースバンド信号Iを生成する第
    1の乗算手段と、 前記第1の再生搬送波に直交する第2の再生搬送波を前
    記受信信号に乗算してアナログ・ベースバンド信号Qを
    生成する第2の乗算手段と、 前記アナログ・ベースバンド信号Iをアナログ/ディジ
    タル変換してディジタル・ベースバンド信号Iを生成す
    る第1のアナログ/ディジタル変換手段と、 前記アナログ・ベースバンド信号Qをアナログ/ディジ
    タル変換してディジタル・ベースバンド信号Qを生成す
    る第2のアナログ/ディジタル変換手段と、 前記ディジタル・ベースバンド信号Iおよびディジタル
    ・ベースバンド信号Qから前記ベースバンド信号の位相
    を算出する位相算出手段と、 前記位相算出手段によって算出された2以上の位相から
    前記ベースバンド信号の位相誤差信号を生成する手段と
    を備え、 前記位相誤差信号により前記クロックを補正することを
    特徴とするクロック再生装置。
  2. 【請求項2】 前記第1のアナログ/ディジタル変換手
    段および第2のアナログ/ディジタル変換手段は、前記
    アナログ・ベースバンド信号Iおよびアナログ・ベース
    バンド信号Qを前記クロックの2倍の速度のクロックで
    アナログ/ディジタル変換することを特徴とする請求項
    1記載のクロック再生装置。
  3. 【請求項3】 さらに、前記位相誤差信号の帯域を制限
    するループフィルタと、 前記ループフィルタの出力電圧に従って発振周波数を変
    化させる発振器とを備え、 前記発振器の発振周波数を使用して前記クロックを再生
    することを特徴とする請求項1記載のクロック再生装
    置。
  4. 【請求項4】 受信信号をダウン・コンバートしてベー
    スバンド信号を生成し、このベースバンド信号から前記
    受信信号のクロックを再生するクロック再生方法におい
    て、 前記受信信号に所定の周波数を有する第1の再生搬送波
    を乗算してアナログ・ベースバンド信号Iを生成する第
    1の乗算工程と、 前記第1の再生搬送波に直交する第2の再生搬送波を前
    記受信信号に乗算してアナログ・ベースバンド信号Qを
    生成する第2の乗算工程と、 前記アナログ・ベースバンド信号Iをアナログ/ディジ
    タル変換してディジタル・ベースバンド信号Iを生成す
    る第1のアナログ/ディジタル変換工程と、 前記アナログ・ベースバンド信号Qをアナログ/ディジ
    タル変換してディジタル・ベースバンド信号Qを生成す
    る第2のアナログ/ディジタル変換工程と、 前記ディジタル・ベースバンド信号Iおよびディジタル
    ・ベースバンド信号Qから前記ベースバンド信号の位相
    を算出する位相算出工程と、 前記位相算出工程で算出された2以上の位相から前記ベ
    ースバンド信号の位相誤差信号を生成する工程とを備
    え、 前記位相誤差信号により前記クロックを補正することを
    特徴とするクロック再生方法。
JP17950399A 1999-06-25 1999-06-25 クロック再生装置およびクロック再生方法 Expired - Fee Related JP3487221B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17950399A JP3487221B2 (ja) 1999-06-25 1999-06-25 クロック再生装置およびクロック再生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17950399A JP3487221B2 (ja) 1999-06-25 1999-06-25 クロック再生装置およびクロック再生方法

Publications (2)

Publication Number Publication Date
JP2001007877A true JP2001007877A (ja) 2001-01-12
JP3487221B2 JP3487221B2 (ja) 2004-01-13

Family

ID=16066963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17950399A Expired - Fee Related JP3487221B2 (ja) 1999-06-25 1999-06-25 クロック再生装置およびクロック再生方法

Country Status (1)

Country Link
JP (1) JP3487221B2 (ja)

Also Published As

Publication number Publication date
JP3487221B2 (ja) 2004-01-13

Similar Documents

Publication Publication Date Title
JP3361995B2 (ja) 搬送波再生回路並びに搬送波再生方法
US6127897A (en) Zero-crossing detection type clock recovery circuit operated at symbol rate
US6778589B1 (en) Symbol synchronous device and frequency hopping receiver
US6597725B1 (en) Carrier phase follower and frequency hopping receiver
JP2001292188A (ja) 無線通信装置及びその無線周波数補正方式
JP2000041074A (ja) 復調装置
JP3120833B2 (ja) バースト信号復調装置
JP2001007877A (ja) クロック再生装置およびクロック再生方法
JP3359927B2 (ja) 直交振幅変調方式ディジタル無線装置の復調装置
JP3369291B2 (ja) 位相誤差検出回路およびクロック再生回路
JPH0732391B2 (ja) クロック同期回路
JPH10229423A (ja) タイミング再生回路及びこれを用いた復調器
JP3377858B2 (ja) クロック再生回路及びこれを用いた復調器
JPH066397A (ja) 遅延検波器
JP2001177590A (ja) 復調器
JP3313403B2 (ja) Qpsk変調器
JPS62118660A (ja) 搬送波再生回路
JP3503745B2 (ja) 準同期検波方式による復調器
JP4101777B2 (ja) タイミング同期回路
JPH04172734A (ja) 遅延検波器
JPH03205940A (ja) ディジタル復調器
JP2001136221A (ja) 搬送波再生装置
JPH11177645A (ja) 搬送波再生回路および搬送波再生方法
JPS60189354A (ja) 通信方式
JPH11103327A (ja) 搬送波再生回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees