JP2000513875A - 小型寸法の電気的、電子的又は電気機械的な素子の製造方法 - Google Patents
小型寸法の電気的、電子的又は電気機械的な素子の製造方法Info
- Publication number
- JP2000513875A JP2000513875A JP10529338A JP52933898A JP2000513875A JP 2000513875 A JP2000513875 A JP 2000513875A JP 10529338 A JP10529338 A JP 10529338A JP 52933898 A JP52933898 A JP 52933898A JP 2000513875 A JP2000513875 A JP 2000513875A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- metal
- electrical
- sealing member
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0091—Housing specially adapted for small components
- H05K5/0095—Housing specially adapted for small components hermetically-sealed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Micromachines (AREA)
- Manufacture Of Switches (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.電気的絶縁材料で封止された電気的、電子的又は電気機械的素子を製造する に際し、 (a)封止されるべき素子と電気的に接触するように表面に金属膜が被着され ている電気的絶縁材料のプレート上に又はこのプレートのキャビティ内に 素子を配置し、 (b)前記素子を配置した後、前記絶縁材料のプレートの一方の側、又は前記 素子が貫通孔内に位置する場合には両側を、前記素子を支持する電気的絶 縁材料のプレートに気密状に固定される電気的絶縁材料のプレートで覆い 、これにより前記素子を外界から封止し、 (c)分割線に沿って前記素子と電気的に接触するように作用する金属膜を切 断し、この本体を、それぞれ電気的絶縁材料で封止された素子から成る複 数のブロックに分割し、 (d)次に、これらブロックにハンダ付け可能な金属層の形態の2個又はそれ 以上の電気的コンタクトを形成し、この金属層は、必要な場合封止部材の 部分間で突出する金属膜と電気的に接触するように前記ブロックを十分に 取り囲み、前記金属膜が封止されている素子と電気的に接触するように作 用する ことを特徴とする電気的絶縁材料で封止されている素子の製造方法。 2.請求項1に記載の方法において、 (a)電気的絶縁材料の2個のプレートに同一のパターンにしたがって空孔を 形成し、これら空孔の結合深さ及び他の寸法を素子を収納するのに十分な ものとし、 (b)前記プレートに、前記キャビティの底部まで延在する金属膜の細条の形 態のパターン形成された電気的コンタクト層を形成し、 (c)プレートのキャビティに素子を配置し、 (d)前記他方のプレートを、キャビティが形成されている側が素子を支持す る側と対向するように、素子を支持するプレートに気密状に固定し、その 後、最終的な本体を、電気的コンタクトが形成されている複数のブロック に分割する ことを特徴とする方法。 3.請求項1に記載の方法において、 (a)電気的絶縁材料の支持プレートに貫通孔を形成し、 (b)前記に貫通孔に素子を配置し、 (c)前記支持プレートを、その両側において、金属細条のパターンが形成さ れているプレートで覆い、この金属細条は前記プレートを支持プレート上 に配置したとき素子と電気的に接触し、前記金属細条は、工程(d)にお いてブロックに分割した後、貫通孔内に素子を収容するブロックの部分の 互いに対向する側に位置する金属細条が封止部材の部分間においてブロッ クの対向する端部において突出するように配置し、前記本体を、電気的コ ンタクトが形成されているブロックに分割する ことを特徴とする方法。 4.請求項1から3までのいずれか1項に記載の方法において、 (a)前記ブロックのシャープな端縁を機械的手段により除去し、 (b)前記ブロックに金属の核層を形成し、 (c)前記ブロックの、その後の工程において金属層が形成される予定の部分 をマスキング層で覆い、 (d)マスキング層で覆われていない部分から金属の核層を除去し、 (e)前記マスキング層を除去し、 (f)露出した核層に金属層及びブロックを取り囲むハンダ層を形成する ことを特徴とする方法。 5.請求項1から4までのいずれか1項に記載の方法において、一度に1個の素 子を形成する代わりに、電気的コンタクトを有する共通の封止部材を具える電 気回路又は電子回路に含まれ又は含まれない機能的に等しい素子及び/又は機 能的に異なる素子の組合せを形成できることを特徴とする方法。 6.ガラス及び/又はセラミック材料の気密性封止部材中に埋設され、前記封止 部材が複数の部分から構成されると共に金属の電気的コンタクトが形成され、 この電気的コンタクトが、前記封止部材の側部を部分的に取り囲むと共に封止 部材の構成部分間に位置する金属膜を介して封止部材内に埋設された素子と電 気的に接触することを特徴とする封止された電気的、電子的又は電気機械的な 素子。 7.請求項6に記載の封止された素子において、前記封止部材間に位置し、素子 と電気的コンタクトとの間で電気接続を行うように作用するの金属膜が、封止 部材間でボンディング膜としても作用することを特徴とする封止された素子。 8.電気回路又は電子回路に含まれることができ又は含まれることのできない、 同一の素子又は機能的に異なる素子の封止された組合せにおいて、ガラス及び /又はセラミック材料の気密性封止部材中に埋設され、前記封止部材が複数の 部分から構成されると共に金属の電気的コンタクトが形成され、この電気的コ ンタクトが、前記封止部材の側部を部分的に取り囲むと共に封止部材の構成部 分間に位置する金属膜を介して封止部材内に埋設された回路の複数の素子の組 合せと電気的に接触することを特徴とする封止された素子の組合せ。 9.請求項8に記載の封止された素子の組合せにおいて、前記封止部材の部分間 に位置し、素子と電気的接続部との間で接触するように作用する金属膜が、前 記封止部材の部分間でボンディング膜として作用することを特徴とする封止さ れた素子の組合せ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP97201241.3 | 1997-04-25 | ||
EP97201241 | 1997-04-25 | ||
PCT/IB1998/000352 WO1998049878A1 (en) | 1997-04-25 | 1998-03-16 | Method of manufacturing enveloped electric, electronic or electromechanical components of small dimensions |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000513875A true JP2000513875A (ja) | 2000-10-17 |
JP3884085B2 JP3884085B2 (ja) | 2007-02-21 |
Family
ID=8228257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52933898A Expired - Fee Related JP3884085B2 (ja) | 1997-04-25 | 1998-03-16 | 小型寸法の電気的、電子的又は電気機械的な素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0914758B1 (ja) |
JP (1) | JP3884085B2 (ja) |
DE (1) | DE69827221T2 (ja) |
WO (1) | WO1998049878A1 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4079511A (en) * | 1976-07-30 | 1978-03-21 | Amp Incorporated | Method for packaging hermetically sealed integrated circuit chips on lead frames |
US4633573A (en) * | 1982-10-12 | 1987-01-06 | Aegis, Inc. | Microcircuit package and sealing method |
DE3539518A1 (de) * | 1985-11-07 | 1987-05-14 | Siemens Ag | Anschlusselemente, insbesondere anschlussfahnen fuer auf traeger angeordnete umhuellte elektrische bauelemente, bauelementegruppen oder integrierte schaltungen, insbesondere oberflaechenwellenfilter |
US4852250A (en) * | 1988-01-19 | 1989-08-01 | Microelectronics And Computer Technology Corporation | Hermetically sealed package having an electronic component and method of making |
DE3913066A1 (de) * | 1989-04-21 | 1990-11-08 | Schoppe & Faeser Gmbh | Verfahren zur herstellung eines hermetisch dichten gehaeuses sowie nach diesem verfahren hergestelltes gehaeuse |
FR2666190B1 (fr) * | 1990-08-24 | 1996-07-12 | Thomson Csf | Procede et dispositif d'encapsulation hermetique de composants electroniques. |
-
1998
- 1998-03-16 EP EP98905569A patent/EP0914758B1/en not_active Expired - Lifetime
- 1998-03-16 WO PCT/IB1998/000352 patent/WO1998049878A1/en active IP Right Grant
- 1998-03-16 JP JP52933898A patent/JP3884085B2/ja not_active Expired - Fee Related
- 1998-03-16 DE DE69827221T patent/DE69827221T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0914758B1 (en) | 2004-10-27 |
WO1998049878A1 (en) | 1998-11-05 |
JP3884085B2 (ja) | 2007-02-21 |
DE69827221T2 (de) | 2005-11-10 |
EP0914758A1 (en) | 1999-05-12 |
DE69827221D1 (de) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4992771A (en) | Chip resistor and method of manufacturing a chip resistor | |
JP2002280480A (ja) | 回路装置の製造方法 | |
US6321429B1 (en) | Method of manufacturing an enveloped multilayer capacitor | |
JP2002076246A (ja) | 回路装置の製造方法 | |
US10076031B2 (en) | Electronic device and method of manufacturing electronic device | |
JP2000513875A (ja) | 小型寸法の電気的、電子的又は電気機械的な素子の製造方法 | |
US20050051905A1 (en) | Semiconductor component having a plastic housing and methods for its production | |
JP4605945B2 (ja) | 多数個取り配線基板、電子装置の製造方法 | |
JP2668375B2 (ja) | 回路部品の電極製造方法 | |
JP2001044068A (ja) | 小型な表面実装用部品及びその製造方法 | |
JP3429837B2 (ja) | チップ状固体電解コンデンサの製造方法 | |
GB2223354A (en) | Mounting semiconductor devices | |
JP2849607B2 (ja) | メタライズ金属層を有するセラミック基板の製造方法 | |
JPH069293B2 (ja) | 印刷配線板の製法 | |
JP3457748B2 (ja) | 配線基板 | |
JPH04119659A (ja) | リードフレーム | |
JP2548871Y2 (ja) | 半導体素子収納用パッケージ | |
JPH0739235Y2 (ja) | プラグイン型半導体素子収納用パッケージ | |
JP2632151B2 (ja) | 回路ブロツクの製造方法 | |
JPS62219948A (ja) | 半導体用パツケ−ジ | |
JPH05121278A (ja) | チツプ状固体電解コンデンサ | |
JPH0327588A (ja) | 回路基板の製造方法 | |
JPH0345524B2 (ja) | ||
JPS61208257A (ja) | 集積回路装置 | |
JPS62214648A (ja) | 半導体素子用パツケ−ジの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061116 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |