JP3884085B2 - 小型寸法の電気的、電子的又は電気機械的な素子の製造方法 - Google Patents
小型寸法の電気的、電子的又は電気機械的な素子の製造方法 Download PDFInfo
- Publication number
- JP3884085B2 JP3884085B2 JP52933898A JP52933898A JP3884085B2 JP 3884085 B2 JP3884085 B2 JP 3884085B2 JP 52933898 A JP52933898 A JP 52933898A JP 52933898 A JP52933898 A JP 52933898A JP 3884085 B2 JP3884085 B2 JP 3884085B2
- Authority
- JP
- Japan
- Prior art keywords
- plate
- layer
- metal
- insulating material
- electrically insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0091—Housing specially adapted for small components
- H05K5/0095—Housing specially adapted for small components hermetically-sealed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Manufacture Of Switches (AREA)
- Micromachines (AREA)
Description
【発明の属する技術分野】
本発明は、電気的絶縁材料中に封止された電気的、電子的又は電気機械的素子の製造方法に関するものである。特に、本発明は導体パターンが形成されている基板(プリント回路基板)上に適切に機械的に実装でき、これにより電気回路又は電子回路を構成する小型寸法の素子に関するものである。
【0002】
【従来技術】
このような素子は既知である。この既知の素子は、リード線が無く表面実装可能なデバイス(SMD)と称せられている。この素子の電気的コンタクトを用いることにより素子をプリント回路基板上に簡単な方法でハンダ付けすることができる。この素子の寸法が小型であること及びリード線が無いことにより、PCBへの高い実装密度を達成することができる。
【0003】
【発明が解決しようとする課題】
小型化を達成するためには、これらの素子の寸法を一層小さくする必要がある。PCB上に実装される素子の場合、その寸法は1×0.5×0.5mm程度である。このような小さな素子が例えば配置装置のような機械的な手段により供給される場合、素子が高い寸法精度を有することが極めて重要である。
【0004】
本発明の目的は、小さな寸法の電気的に絶縁された素子を高い寸法精度で製造することができる方法を提供することにある。本発明は、この方法において適切に用いることができる素子を提供することも目的とする。
【0005】
【課題を解決するための手段】
本発明によれば、この目的は、
(a)封止されるべき素子と電気的に接触するように表面に金属膜が被着されている電気的絶縁材料のプレート上に又はこのプレートのキャビティ内に素子を配置し、
(b)前記素子を配置した後、前記絶縁材料のプレートの一方の側、又は前記素子が貫通孔内に位置する場合には両側を、前記素子を支持する電気的絶縁材料のプレートに気密状に固定される電気的絶縁材料のプレートで覆い、これにより前記素子を外界から封止し、前記素子に電気接点が作られることを可能にするように、金属膜を前記プレートの少なくとも1つの表面に設け、
(c)前記素子と電気的に接触するように作用する金属膜を切断する分割線で、本体を、それぞれ電気的絶縁材料で封止された素子から成る複数のブロックに分割し、
(d)次に、これらブロックにハンダ付け可能な金属層の形態の2個又はそれ以上の電気的コンタクトを形成し、この金属層は、必要な場合封止部材の部分間で突出する金属膜と電気的に接触するように前記ブロックを十分に取り囲み、前記金属膜が封止されている素子と電気的に接触するように作用することを特徴とする方法により現在の実際的な観点において満足されるように達成される。
【0006】
これに関連して、「金属膜を切断する」とは、例えばパターンに従って形成された金属の細条の形態の金属膜を、ブロックに分割する際に切断し、又はこれら金属膜又は金属細条の側面がブロックの封止部材の部分間で十分に突出して封止された素子とブロックに形成された電気的コンタクトとの間で電気的接続を形成するように少なくとも接触することを意味する。
【0007】
本発明による方法において、個別に製造された素子又は素子の部分は電気的絶縁材料のプレートの表面上に又はこのプレートの表面に形成したキャビティ内に配置することができる。一方、適当な導電性及び/又は半導電性及び絶縁性の層をパターンに従って形成することにより、これらの素子をこのプレートの表面上に又はこのプレートのキャビィティ内に組み込むことができる。これは、薄膜技術(気相堆積、スパッタリング等)及び厚膜技術(スクリーン印刷、印刷等)のような層を形成する既知の技術により達成することができる。プレートのキャビィティは、表面に形成した小さなピット又は空孔或いは貫通孔又は開口とすることができる。このキャビィティの形状及び寸法は、所望の素子を収納できるように選択する必要がある。全ての場合において、電気的コンタクト用のパターン化された金属膜は素子と共にプレートの表面上に配置され、必要な場合には素子の形状によりプレートの空孔又は開口内に或いはプレートの両方の表面上に配置される。
【0008】
プレートは、本発明に適切に適合する例えば0.2〜0.5mm又はそれ以上或いはそれ以下の厚さを有する電気的絶縁材料の薄いプレートで構成することができる。極めて好適に用いることができる材料はガラスである。アルミニウム酸化物及びジルコニウム酸化物のようなセラミック材料のプレートも用いることができる。空孔及び貫通孔又は開口は、パウダバラスティング、化学エッチング、レーザエッチング等のような既知の技術によりプレートに形成することができる。このようなキャビィティを形成しようとする場合、用いるプレートは好ましくは選択的にエッチング可能な形式のガラスとする。
【0009】
プレート上に素子を配置し電気的コンタクトを構成するように作用する金属膜を形成した後、同一の又は異なる電気的絶縁性材料の別のプレートを、表面に素子が位置し又は表面のキャビィティに素子が存在するプレートの側に配置する。プレートが貫通孔を有する場合、素子を配置した後、同一の又は異なる電気的絶縁性材料のプレートを両側で覆う。これらのプレートは、素子及びカバープレートを支持するプレートがガラスで構成される場合、例えばガラスフリットを用いて素子が配置されているプレートに接着する。このガラスフリットの溶融温度は、用いるプレートのガラスの溶融温度よりも低くする必要がある。さらに、これらの素子は耐熱性を有する必要がある。或いは、本発明の順次の工程における処理に耐久性を有する場合合成樹脂を主成分とする接着剤を用いることができる。封止部材の特定の構造に関して、素子が配置されているプレート及び別のプレート或いは素子と電気的コンタクトを形成するように作用するプレート上の金属膜は、素子が配置されているプレートとカバープレートとの間のボンディング層として用いることができる。
【0010】
次に、このようにして形成された本体を、電気的絶縁材料中に封止されている少なくとも1個の素子をそれぞれ具える小さなブロックに分割する。分割工程において、素子と電気的に接触する金属膜はブロック間の分割線に沿って切断する。ブロックへの切断は、例えばソーイング、ブレイキング、カッティング又はレーザ等により機械的に行うことができる。これらの処理により高い寸法精度を達成することができる。
【0011】
電気的コンタクトを形成するように作用する金属の側面は、封止部材の部分間の側面において局部的に突出する。本発明による方法のその後の工程において、ブロックには2個の位置において電気的コンタクトを形成し、これらのコンタクトは金属膜の側面つまり実際の素子に電気的に接続され、封止部材の構造の観点において必要な場合金属層はブロックを取り囲むことができる。封止された素子の回路中における機能に応じて、封止された素子は2個以上のコンタクトを有することができる。
【0012】
或いは、素子は電気的絶縁材料の2個のプレートの2個の対応する空孔により構成されるキャビィティ内に収納することができる。これを達成するため、本発明による方法は、(a)電気的絶縁材料の2個のプレートに同一のパターンにしたがって空孔を形成し、これら空孔の結合深さ及び他の寸法を素子を収納するのに十分なものとし、
(b)前記プレートに、前記キャビティの底部まで延在する金属膜の細条の形態のパターン形成された電気的コンタクト層を形成し、
(c)プレートのキャビティに素子を配置し、
(d)前記他方のプレートを、キャビティが形成されている側が素子を支持する側と対向するように、素子を支持するプレートに気密状に固定し、その後、最終的な本体を、電気的コンタクトが形成されている複数のブロックに分割することを特徴とする。
【0013】
本発明による方法の当該実施例の重要な変形例は、素子の互いに対向する端部に端部コンタクトが形成されている素子を電気的絶縁材料の支持プレートの貫通孔内に各素子の各端部コンタクトが支持プレートの表面まで延在し又はこの表面から上方に突出するように配置する。その後、貫通孔内に素子を有する支持プレートをその両側から、電極層として作用すると共に素子の端部コンタクトと電気的に接触するパターン状の金属細条が形成されているプレートで覆う。貫通孔を有する支持プレートの厚さを貫通孔内に配置されている素子の端部コタクトのコンタクト面間の距離に等しくすれば、平坦なカバープレートを用いることができ、しかも両方のカバープレートが配置された後これらの素子はプレートの表面の電極層と電気的に接触する。端部コンタクト又は金属細条の接触面に好ましくは金のような変形可能な金属の薄い層を形成することにより、満足し得る電気的接触を得る電気的接触を得ることができる。
【0014】
素子の端部コンタクトの接触面間の距離が支持プレートの厚さよりも厚い場合、素子の端部コンタクトは支持プレートの表面から突出する。この場合、一方又は両方のカバープレートに素子の突出部分を収容するのに十分な深さの空孔を形成する。素子を支持する支持プレートにカバープレートを設けた後、金属細条により各素子が列として異なる2個の素子に電気的に接続されるように、金属細条をカバープレート上に適切なパターンに従って形成する。
【0015】
貫通孔内に素子を有するプレートの一方の側又は他方の側の金属細条を常時通る長手軸線上で金属細条と直角に延在する分割面に沿って本体をブロックに分割するとき、貫通孔内に素子を収容するブロックの上記部分の対向する側に位置する金属細条は、ブロックの対向する端部において封止部材の部分間で突出する。次に、これらブロックの端部に表面がハンダ付け可能な金属から成る電気的端部コンタクトを形成する。
【0016】
本発明の方法の別の好適実施例において、電気的コンタクトを形成する前に、研摩剤の存在のもとで例えばタンブリングによりブロックのシャープな縁部を機械的に除去する。これにより電気的コンタクトの形成、測定及び仕分け並びに最終的に封止された素子の電気又は電子回路への実装のような以後の処理中に封止されたチィップの表面の一部が欠けるような不具合が防止される。
【0017】
電気的コンタクトは、例えば始めにブロックの表面に金属の核層を形成することにより形成することができる。この核層は、例えば真空チャンバ内でバルクサンプルをマグネトロン−スパッタリング(バレル−スパッタリング)することにより形成されるニッケル−クロム合金で構成することができる。このような核層は、気相堆積又はウェット化学処理により形成することもできる。次に、除去可能なマスク層をブロックの以後の工程において電気的コンタクトを構成する金属層が形成される予定の位置に形成する。このマスキング層は、容易に溶解し又は低融点のラッカ又はワックスで構成することができる。
【0018】
次に、金属の核層を例えば化学エッチングによりマスキング層で覆われていない部分から除去し、その後マスキング層も除去する。核層の露出した部分に、金属層(電着により)及びハング層(浸漬コーティングにより)を順次形成する。所望の場合、例えば封止部材の構造の見地において、このようにして形成した電気的コンタクトはブロックの端部に拡がって封止部材の部分間に位置し少なくとも部分的に封止された素子の電気的コンタクトとして作用する金属膜と電気的に接触することができる。
【0019】
本発明の方法は、例えば封止された単層及び多層の薄膜と厚膜のキャパシタ、薄膜と厚膜の抵抗、ダイオード、センサ(NTC)、薄膜コイル、安全フューズ、リードコンタクト等の製造、並びにキャパシタ、抵抗、センサ、ダイオード及び/又はトランジスタ等の組み合わせのようなこれらの素子の組み合わせの製造に用いることができ、本発明の方法はこのような素子を含む電気回路及び電子回路にも用いることができる。前述した説明、以後の説明及び請求の範囲で用いられる「素子」の用語は、機能的に等しい素子及び異なる素子の組み合わせ並びにこれらの素子を含む電気的及び電子的回路を含むものと理解すべきである。
【0020】
これらの素子は電気的絶材料のプレートに全体的に又は部分的に構築することができ、或いは個別に、一体的に又は部分的に製造することができ、並びに必要な場合電気的又は電子的回路の形成中にプレートの凹部内に配置することができ、この目的のために支持プレートには既知方法により例えば金属膜から適当なパターンに基づいて導電性のトラックをエッチングすることにより導電性の配線を形成することができる。
【0021】
本発明の方法はPCB上の電気的回路又は電子的回路に容易に実装することができる封止された素子又はこれらの素子の組み合わせを実現することができ、これらの素子が外界から気密に閉成することができる。封止された素子又は極めて良好な寸法公差を有し、この寸法公差はパターンにしたがってブロックに分割することにより達成される。封止部材は外界から適切に閉成する。この理由は、封止部材をガラス及び/又はセラミック材料で構成できるからである。必要な場合、封止された素子についてタンブリング処理を行ない、この処理の結果として封止された素子からシャープな縁部が除去される。角ばった縁部は、選択、測定、バッキング、バルクフィーダを用いた処理等のような別の処理中に欠けるおそれがある。素子の封止部材の端部が電気的コンタクトにより包囲されている場合、良好なハンダ付け可能性及び検査性能並びにコンタクトの封止部材への良好な機械的接着が達成される。
【0022】
本発明による電気的、電子的又は電気機械的素子は、ガラス及び/又はセラミック材料の気密性封止部材中に埋設され、前記封止部材が複数の部分から構成されると共に好ましくは伸長状をなし、この封止部材の少なくとも両端に金属の電気的コンタクトが形成され、電気的接続部材は、封止部材の側部を部分的に取り囲むと共に封止部材の構成部分間に位置する金属膜を介して封止部材内に埋設された素子と電気的に接触する端部コンタクトの形態とすることを特徴とする。
【0023】
本発明による封止された素子の好適実施例は、素子と電気的コンタクトとの間の電気的接続部材を構成するように作用する封止部材の部分間の金属膜は、封止部材の部分間のボンティング膜としても作用する。このようにして、封止部材の部分間において極めて強力で気密性の接続部材が達成され、特にこれらの部分がガラスで構成される場合に有益である。
【0024】
【発明の実施の形態】
これらの及び他の概念は、実施例および図面に基づいて明確にする。
【0025】
図面はスケール通りに表示されていないことに注意されたい。図面において、同様な部材には同一符号を付することにする。
【0026】
実施例1(図1〜7)
厚さ0.3mmのガラス基板1に金属膜、例えばアルミニウムの膜をスパッタリンク又は蒸着により形成する。次に、アルミニウム膜の一部をフォトリソグラフィ法により除去し、マトリッスク状に配置された第1の電極層を残存させる。次に、化学気相堆積法により全面に窒化シリコンの誘電体層3を形成する(図2において、右上側のコーナ部分において層3が部分的に除去され電極層2が表れている)。誘電体層3にはアルミニウムの金属膜を形成し、この金属膜により電極層2について説明した方法と同一の方法により電極層4を形成し、各電極層4はそれぞれ下側の2個の電極層2と部分的にオーバラップする。
【0027】
図2は図1のII−II線で切った断面を示し、上述した層構造体を図示する。次に、この本体に例えばエポキシラッカのラッカ層5及び厚さ0.2mmのガラスのカバープレート6を接着する。この本体の厚さは、支持プレート1に被着されるラッカ層の厚さが数10μmであるので、0.5mmを僅かに超える程度である。
【0028】
得られた本体は、それぞれ少なくとも1個の素子を有するブロックに分割する。図1及び2において、多数の分割線A,B,C,D,E並びにC’,D’及びE’がそれぞれ図示され、分割線C,D,E及びC’,D’,E’は電極層2及び4を通過するように延在する。ブロックへの分割は、好ましくはソーイングにより行う。図3は電気的コンタクトが形成される前の封止された素子の斜視図である。
【0029】
電気的コンタクトの形成に先立って、好ましくはタンブリングのような機械的な手段により封止された素子からシャープな縁部を除去する。このようにして、多数のブロックを機械的に整列させる以後の処理中にブロックの縁部の一部が欠けるのが防止される。このタンブリング処理の結果を図4及び5に示し、これら図4及び5はブロックの両方の端部(素子及び封止部材)を示す。
【0030】
次に、真空中でのスパッタリング(バレルスパッタリング)により、ブロック全体をニッケル−クロミウム合金の核層で覆う。次の工程で端部コンタクトの形態の電気的コンタクトが形成される予定の部分に例えばビーズワックスのマスク層をコートする。核層のうちコートされなかった部分を適当なエッチング剤を用いてエッチングにより除去する。例えば高温の水溶性石鹸溶液によりマスク層を除去した後、部分の両端に電気的コンタクト及びハンダ層を形成する。
【0031】
図6は、上述した方法により得られた両方の端部に核層7が形成されているブロックの線図的側面図である。これらの多数のブロックには、電着により1μm程度の厚さの第1の銅層を同時に形成する。次に、電着処理中に、1μm程度の厚さを有するニッケル層をその上に形成し、次に10μm程度の厚さのハンダ金属(PbSn)をニッケル層上に被着する。得られたブロックを図7において側面として図示し、ハンダ層が形成されている電気的端部コンタクトを符号8で示す。このようにして、封止された単一層のキャパシタが得られる。
【0032】
実施例2
単一層の抵抗器を実施例1で説明した方法で製造でき、実施例1との差異は、電気的に絶縁性の誘電体層3の代わりに、薄膜技術により例えばクロミウム−ニッケル−シリコン合金の抵抗層を被着することである。
【0033】
実施例3(図8〜10)
例えば30×40cmの寸法及び0.5mmの厚さを有するガラスの2個のプレート10に、パターン形成された、300×300μmの表面開口及び深さ150μmの空孔11を形成する。これらの開口部は所望のパターンを有する開口が形成されているマスクを用いてサンドブラスト処理により或いはエッチング剤を用いフォトリソグラフィ法により形成することができる。後者の場合、商品名FOTURANとしてSCHOTT社から市販されているガラスの形式のものを用いるのが極めて有益である。UV光をパターン照射した後、このガラスの露光された領域をフッ化水素酸により選択的にエッチングすることができる。
【0034】
次に、空孔が形成されているプレートの表面に銅の膜を形成する。電極層12はフォトリソグラフィ法によりこの銅層により形成され、次にこれら電極層に電気機械処理により金層を形成する。次に、プレート10の凹部に例えば250×250×200μmの寸法のダイオード13を配置し、その後第2のプレートを第1のプレート上に設ける。この状態を図8のIV−IV線断面図である図9に示す。
【0035】
ダイオードの端部コンタクトと両方のプレート10の表面上の金属箔との間で良好な電気的接触を得るため、ダイオードと金属箔との間に微小な金片を挟むことができる。2個のプレート10は薄い接着層により又はガラスフリットにより互いに結合する。次に、この本体を複数のブロックに分割し、これらブロックに実施例1で説明した方法で端部コンタクト14及び15を形成する。図10は封止されているダイオード13の断面図である。プレート10の封止部材の部分に関して、この断面図は図8のX−X線断面である。
【0036】
実施例4(図11〜16)
商品名FOTURANの厚さ0.6mmのガラスプレート16をマスクを介してUV光で照射する。ガラスプレートの露光された部分のガラスを変換する熱処理の後、0.3mmの直径を有する貫通孔16Aをフッ化水素の10%水溶液を用いてエッチングにより形成する。次に、2個の対向する端部コンタクト17A及び17Bが形成されている例えばダイオードの形態の素子17を貫通孔16Aに配置する。
【0037】
例えば電気化学処理において、好ましくは同一のガラス組成の2個のカバープレート18及び19の一方の側に薄い銅箔を形成する。次に、フォトリソグラフィ処理により、細条18A及び18Bをこれらの箔から形成する。これらの細条には金層を電気化学的に形成する。次に、カバープレート18及び19を例えばエポキシド樹脂接着剤を用いて、それぞれ金属細条18A及び19Aを支持する側部において支持プレート16に固定する。ダイオード17の端部コンタクト17A及び17Bと対応する金属細条18A及び19Bとの間の電気的接触を改善するため、これらの間に微量の金(図示せず)を介在させることができる。
【0038】
この方法の次の工程でブロックに分割した後、金属細条がブロックの種々の端部において突出するようにカバープレート18及び19を支持プレート16に固定する。この状態を図15に示し、図15はブロックに分割する前の本体の断面図である。図11から図15において破線x,y及びzで示す分割線及び分割面、及び図11から図14の破線a,b及びcで示す分割線及び分割面に互いに対応する。次に、この本体は好ましくはソーイングにより複数のブロックに分割し、その後実施例3で示した方法により端部コンタクトを形成する。図16は完成した封止されたダイオード17の断面図である。図16の符号はそれ以前の図面で用いた部材と同一の意義を有する。
【0039】
実施例3及び4で図示したキャビティは矩形断面又は円形断面とする。一方、本発明の範囲内において、三角形、伸長状のような種々の断面形状を有するキャビティを用いることができる。本例で示す伸長状の素子は2個の電気的端部又はヘッドコンタクトを具える。電気回路又は電子回路に含まれることができ本発明に基づいて共通の封止部材を設けることができる封止された素子、又は機能的に等しい素子及び/又は機能的に異なる素子の組合せは、必要に応じて2個以上のコンタクトを具えることができる。
【0040】
【発明の効果】
本発明による方法により製造された封止された素子は極めて高い寸法精度を発揮する。この効果は、これらの素子が配置装置によりPCB上に配置される場合、配置効率について積極的な効果となる。
【0041】
【図面の簡単な説明】
【図1】 図1は種々の層が形成されているプレートの一部を示す平面図である。
【図2】 図2は図1のII−II線で切った側方断面図である。
【図3】 図3は電気的接続部材がが形成されていない素子の斜視図である。
【図4】 図4はシャープな縁部を除去した後の図3の素子の一部を示す。
【図5】 図5は図3の素子の別の部分の線図である。
【図6】 図6は核層が部分的に形成されている素子の側面図である。
【図7】 図7は電気的端部コンタクトが形成されている素子の側面図である。
【図8】 図8空孔及び金属膜の細条が形成されているプレートの一部の平面図である。
【図9】 図9はキャビィティないダイオードが収納されている図8に基づく一方のプレートが他方のプレートの上側に配置されている2個のプレートの断面図である。
【図10】 図10は電気的端部コンタクトを有する伸長状ダイオードの長手方向断面図である。
【図11】 図11は貫通孔が形成されているプレートの一部の断面図である。
【図12】 図12は図11に示すプレートのVII−VII線で切った断面図である。
【図13】 図13は金属細条を有するカバープレートの平面図である。
【図14】 図14は金属細条を有するカバープレートの平面図である。
【図15】 図15は素子を支持するプレート及びカバープレートの組立体の断面図である。
【図16】 図16は最終的な封止された素子の断面図である。
Claims (5)
- 電気的絶縁材料で封止された電気的、電子的又は電気機械的素子を製造する
方法において、
(a)電気的絶縁材料のプレートのキャビティ内に素子を配置し、
(b)前記素子を配置した後、前記絶縁材料のプレートの一方の側、又は前記素子が貫通孔内に位置する場合には両側を、前記素子を支持する電気的絶縁材料のプレートに気密状に固定される電気的絶縁材料のプレートで覆い、これにより前記素子を外界から封止し、前記素子に電気接点が作られることを可能にするように、金属膜を前記プレートの少なくとも1つの表面に設け、
(c)前記素子と電気的に接触するように作用する金属膜を切断する分割線で、本体を、それぞれ電気的絶縁材料で封止された素子から成る複数のブロックに分割し、
(d)次に、これらブロックにハンダ付け可能な金属層の形態の2個又はそれ以上の電気的コンタクトを形成し、この金属層は、封止部材の部分間で突出する前記金属膜と電気的に接触し、前記金属膜が封止されている素子と電気的に接触するように作用する、
ことを特徴とする電気的絶縁材料で封止されている素子の製造方法。 - 請求項1に記載の方法において、
(a)電気的絶縁材料の2個のプレートに同一のパターンにしたがって空孔を形成し、これら空孔の結合深さ及び他の寸法を素子を収納するのに十分なものとし、
(b)前記プレートに、前記キャビティの底部まで延在する金属膜の細条の形態のパターン形成された電気的コンタクト層を形成し、
(c)プレートのキャビティに素子を配置し、
(d)前記他方のプレートを、キャビティが形成されている側が素子を支持する側と対向するように、素子を支持するプレートに気密状に固定し、その後、最終的な本体を、電気的コンタクトが形成されている複数のブロックに分割する、ことを特徴とする方法。 - 請求項1に記載の方法において、
(a)電気的絶縁材料の支持プレートに貫通孔を形成し、
(b)前記に貫通孔に素子を配置し、
(c)前記支持プレートを、その両側において、金属細条のパターンが形成されているプレートで覆い、この金属細条は前記プレートを支持プレート上に配置したとき素子と電気的に接触し、前記金属細条は、工程(d)においてブロックに分割した後、貫通孔内に素子を収容するブロックの部分の互いに対向する側に位置する金属細条が封止部材の部分間においてブロックの対向する端部において突出するように配置し、前記本体を、電気的コンタクトが形成されているブロックに分割する、ことを特徴とする方法。 - 請求項1から3までのいずれか1項に記載の方法において、
(a)前記ブロックのシャープな端縁を機械的手段により除去し、
(b)前記ブロックに金属の核層を形成し、
(c)前記ブロックの、その後の工程において金属層が形成される予定の部分
をマスキング層で覆い、
(d)マスキング層で覆われていない部分から金属の核層を除去し、
(e)前記マスキング層を除去し、
(f)露出した核層に金属層及びブロックを取り囲むハンダ層を形成する
ことを特徴とする方法。 - 請求項1から4までのいずれか1項に記載の方法において、
一度に1個の素子を形成する代わりに、電気的コンタクトを有する共通の封止部材を具える電気回路又は電子回路に含まれ又は含まれない機能的に等しい素子及び/又は機能的に異なる素子の組合せを形成できることを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP97201241.3 | 1997-04-25 | ||
EP97201241 | 1997-04-25 | ||
PCT/IB1998/000352 WO1998049878A1 (en) | 1997-04-25 | 1998-03-16 | Method of manufacturing enveloped electric, electronic or electromechanical components of small dimensions |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000513875A JP2000513875A (ja) | 2000-10-17 |
JP3884085B2 true JP3884085B2 (ja) | 2007-02-21 |
Family
ID=8228257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52933898A Expired - Fee Related JP3884085B2 (ja) | 1997-04-25 | 1998-03-16 | 小型寸法の電気的、電子的又は電気機械的な素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0914758B1 (ja) |
JP (1) | JP3884085B2 (ja) |
DE (1) | DE69827221T2 (ja) |
WO (1) | WO1998049878A1 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4079511A (en) * | 1976-07-30 | 1978-03-21 | Amp Incorporated | Method for packaging hermetically sealed integrated circuit chips on lead frames |
US4633573A (en) * | 1982-10-12 | 1987-01-06 | Aegis, Inc. | Microcircuit package and sealing method |
DE3539518A1 (de) * | 1985-11-07 | 1987-05-14 | Siemens Ag | Anschlusselemente, insbesondere anschlussfahnen fuer auf traeger angeordnete umhuellte elektrische bauelemente, bauelementegruppen oder integrierte schaltungen, insbesondere oberflaechenwellenfilter |
US4852250A (en) * | 1988-01-19 | 1989-08-01 | Microelectronics And Computer Technology Corporation | Hermetically sealed package having an electronic component and method of making |
DE3913066A1 (de) * | 1989-04-21 | 1990-11-08 | Schoppe & Faeser Gmbh | Verfahren zur herstellung eines hermetisch dichten gehaeuses sowie nach diesem verfahren hergestelltes gehaeuse |
FR2666190B1 (fr) * | 1990-08-24 | 1996-07-12 | Thomson Csf | Procede et dispositif d'encapsulation hermetique de composants electroniques. |
-
1998
- 1998-03-16 EP EP98905569A patent/EP0914758B1/en not_active Expired - Lifetime
- 1998-03-16 JP JP52933898A patent/JP3884085B2/ja not_active Expired - Fee Related
- 1998-03-16 DE DE69827221T patent/DE69827221T2/de not_active Expired - Lifetime
- 1998-03-16 WO PCT/IB1998/000352 patent/WO1998049878A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
WO1998049878A1 (en) | 1998-11-05 |
DE69827221T2 (de) | 2005-11-10 |
EP0914758A1 (en) | 1999-05-12 |
JP2000513875A (ja) | 2000-10-17 |
DE69827221D1 (de) | 2004-12-02 |
EP0914758B1 (en) | 2004-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4992771A (en) | Chip resistor and method of manufacturing a chip resistor | |
US3773628A (en) | Method of making a lead assembly | |
JPS62216259A (ja) | 混成集積回路の製造方法および構造 | |
US6321429B1 (en) | Method of manufacturing an enveloped multilayer capacitor | |
US6011683A (en) | Thin multilayer ceramic capacitors | |
US5760466A (en) | Semiconductor device having improved heat resistance | |
US5440802A (en) | Method of making wire element ceramic chip fuses | |
JP3884085B2 (ja) | 小型寸法の電気的、電子的又は電気機械的な素子の製造方法 | |
JPS6041847B2 (ja) | チップ型電子部品の製造法 | |
US3579811A (en) | Method of making passive electronic components including laminating terminals | |
JP4605945B2 (ja) | 多数個取り配線基板、電子装置の製造方法 | |
JPH0684716A (ja) | 固体電解コンデンサの製造方法 | |
JPS59194460A (ja) | 半導体装置 | |
JPH01143389A (ja) | ハイブリッド集積回路装置 | |
JP2001044068A (ja) | 小型な表面実装用部品及びその製造方法 | |
JPH0448616A (ja) | 固体電解コンデンサおよびその製造方法 | |
JPH0567878A (ja) | 混成回路基板及びその製造方法 | |
JPH069293B2 (ja) | 印刷配線板の製法 | |
GB2223354A (en) | Mounting semiconductor devices | |
JP2000133546A (ja) | 積層セラミックチップ部品及びその製造方法 | |
JPH04119659A (ja) | リードフレーム | |
JP2632151B2 (ja) | 回路ブロツクの製造方法 | |
JP3457748B2 (ja) | 配線基板 | |
JPH0739235Y2 (ja) | プラグイン型半導体素子収納用パッケージ | |
JP2003197486A (ja) | チップ型固体電解コンデンサ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061116 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |