JP2000504536A - 高いコモンモード信号除去を有する電荷増幅器 - Google Patents

Abstract

(57)【要約】 高い共通モード信号除去を有する電荷増幅器は、トーテムポール回路の形状で接続されているＮＰＮバイポーラ接合トランジスタ(ＢJＴ)およびＰ‐チャンネル金属酸化膜半導体電界効果トランジスタ(ＭＯＳＦＥＴ)を含んでいる。ＢJＴベース端子は、直流基準電圧を受け取り、ＭＯＳＦＥＴゲート端子は入力データ信号を受信し、ＭＯＳＦＥＴドレイン端子はアースされ、ＢJＴコレクタ端子は出力電圧信号を供給し、抵抗性回路素子を通る給電によってバイアスされる。ＭＯＳＦＥＴは、ソース端子の負荷の役をするＢJＴの相互コンダクタンスを有するソースホロワ増幅器として作動するのに対して、ＢJＴは、エミッタ縮退を与えるＭＯＳＦＥＴの相互コンダクタンスを有する共通エミッタ増幅器として作動する。このようなソースホロワおよび共通エミッタ増幅器の信号利得は、実質的に等しく、逆極性のものである。したがって、そうでなければ出力信号内に生じる、入力端子(すなわち、ＢJＴベース端子およびＭＯＳＦＥＴゲート端子)にある共通モード入力信号によるいかなる共通モード信号成分も実質的に相殺され、それによって高度の共通モード信号除去を生じる。

Description

【発明の詳細な説明】 高いコモンモード信号除去を有する電荷増幅器発明の分野 本発明は、電荷増幅器、特に、差動入力端子および高いコモンモード信号除去 を有する電荷増幅器に関するものである。発明の背景 電荷増幅器は、電流による低い被写体信号の容量、すなわち電荷およびデュー ティサイクルのためにイメージングシステムで重要な役割を演じている。例えば 、医学用イメージングシステム、およびアモルファスシリコンに基づいた文書イ メージング応用のような大面積フラットパネルイメージングシステムにおいて、 画像センサは、その各々が感光素子および薄膜トランジスタ(ＴＦＴ)からなるパ ネルのアレーとして一般的に配置されている。 ビデオ処理およびディスプレイに適当なイメージングフレーム速度を得るため に、センサのための全てのゲート接続部およびデータライン接続部は、ロー選択 を含むオフアレー制御回路および電荷検出回路に接 続するアレーのエッジまで引き出される。このようなアレーの分解能が増加する につれて、より多くの画素が各データラインに必要になり、その結果は各画素に 対してより少ない信号容量となる。さらに、多数の画素が所与の能動センサ領域 に対して増加すると、各ＴＦＴのサイズは、イメージング情報がアレーから読み 出されるかあるいはサンプルされる速度によって左右され、したがって一般に画 素ピッチに従って線形的にスケーリングすることができないので、各データライ ンの全寄生容量は増加する。 Ｘ線透視法イメージングにおいて、最少放射線量に関連する信号レベルは600 個の電子と同じぐらい低くてもよいが、各データラインの寄生容量は約100ピコ ファラッドである。これらの状況下で、このようなデータラインに接続された任 意の電荷増幅器に対する難点は、増幅器の１/ｆおよび熱ノイズの成分および入 力参照電源ノイズの両方を１マイクロボルトよりも小さい値に制限することにあ る。 電荷増幅器ノイズを制限する従来の方法は、入力装置として大きなｐチャンネ ル金属酸化膜半導体電界効果トランジスタ(ｐ‐ＭＯＳＦＥＴ)を有する単側面ア ーキテクチャを使用することにある。この単側面アーキテクチャは、２の平方根 と同じくらいの大きさの係数だけ増幅器ノイズを減少できる。 多数の応用に関しては、電源に関連する最大ノイズ問題はオンチップディジタ ルスイッチング回路からの電源ノイズを含む。大面積イメージングにおいて、画 素は、直接的でないならば、少なくとも容量的にデータラインに結合されるバイ アスを必要とする。したがって、アレーをバイアスする電源のノイズは、データ ラインに接続される電荷増幅器の入力に直接結合されている。電源ノイズを１マ イクロボルトＲＭＳの値に制限することは非常に困難な課題であるので、入力に 導入される電源ノイズを多少除去することは必要である。残念ながら、このノイ ズを除去する理想的な構造体は、第２のｐ‐ＭＯＳＦＥＴを必要とする差動入力 増幅器であり、それによって少なくとも２の平方根の係数だけ寄生データライン 容量にわたる増幅器ノイズを増加する。 したがって、それ自体の増幅器ノイズを増加させないで電源ノイズを除去でき る電荷増幅器を有することは望ましい。発明の概要 本発明による電荷増幅器は、入力参照ノイズを除去する高い共通モード信号除 去ならびに高い電源ノイズ除去を有する。このような電荷増幅器は、医学用イメ ージングシステムおよびアモルファスシリコンに基づいた文書イメージング応用 のような大面積イメージセンサからのイメージ ングデータを読み出す多重チャンネル電荷増幅器チップで使用できることが有利 なことである。 本発明の一実施例による高い共通モード信号除去を有する電荷増幅器は、電流 制御トランジスタ回路と、電圧制御トランジスタ回路と、出力回路とを含んでい る。電流制御トランジスタ回路は、共通モード入力信号とともに直流入力基準を 受信し、それに従って第１の共通モード信号成分を供給するように構成される。 第１の共通モード信号成分対共通モード入力信号の比は第１の信号利得に等しい 。電圧制御トランジスタ回路は、電流制御トランジスタ回路に結合され、共通モ ード入力信号とともにデータ入力信号を受信し、それに従ってデータ信号成分お よび第２の共通モード信号成分を供給するように構成される。第２の共通モード 信号成分対共通モード入力信号の比は第２の信号利得に等しい。出力回路は、電 流制御トランジスタ回路および電圧制御トランジスタ回路の中の１つあるいは両 方に結合され、データ信号成分を受信し、データ信号成分を第１および第２の共 通モード信号成分と結合し、それに従ってデータ入力信号に一致する出力信号を 供給するように構成される。出力信号対データ入力信号の比はほぼ第２の信号利 得に等しい。第１および第２の信号利得はほぼ等しく、逆極性の信号利得で、第 １および第２の共通モード信号成分はほぼ互いに相殺する。 本発明の好適実施例において、電流制御トランジスタ回路および電圧制御トラ ンジスタ回路は、トーテムポール回路構成で一緒に結合され、逆導電タイプの半 導体出力領域(例えば、ＮＰＮバイポーラ接合トランジスタ(ＢJＴ)およびＰ‐チ ャンネル金属酸化膜半導体電界効果トランジスタ(ＭＯＳＦＥＴ)をそれぞれ、あ るいはＰＮＰ ＢJＴおよびＮ‐チャンネルＭＯＳＦＥＴをそれぞれ)を有する。 他の実施例において、電流制御トランジスタ回路および電圧制御トランジスタ回 路は、反対回路構成で一緒に結合され、同じ導電タイプの半導体出力領域(例え ば、ＮＰＮ ＢJＴおよびＮ‐チャンネルＭＯＳＦＥＴをそれぞれ、あるいはＰ ＮＰ ＢJＴおよびＰ‐チャンネルＭＯＳＦＥＴをそれぞれ)を有する。 本発明の他の利点および特徴は、本発明の下記の詳細な説明および添付図面の 考察に基づいて理解される。図面の簡単な説明 図１は、本発明の一実施例による電荷増幅器の簡略概略図である。 図２は、図１の電荷増幅器の他の実施例の簡略概略図である。 図３は、本発明の他の実施例による電荷増幅器の簡略概略図である。 図４は、図３の電荷増幅器の他の実施例の簡略概略図である。 図５は、図１の電荷増幅器を含む増幅器の詳細概略図である。図面の詳細な説明 図１を参照するに、本発明の一実施例による高い共通モード信号除去を有する 電荷増幅器は、図示されるようなトーテムポール回路構成で相互接続されるＮＰ Ｎバイポーラ接合トランジスタ(ＢJＴ)Ｑ１と、Ｐ‐チャンネル金属酸化膜半導 体電界効果トランジスタ(Ｐ‐ＭＯＳＦＥＴ)Ｍ１と、負荷抵抗Rloadとを含んで いる。この差動増幅器構成は、トランジスタＱ１のベースでその“正の”、すな わち非反転入力端子を、およびトランジスタＭ１のゲートでその“負の”、すな わち反転入力を有する。非反転入力にＢJＴを使用することは、ＢJＴのエミッタ 電流のショットノイズ発生器をＭＯＳＦＥＴゲートに関連するノイズ電圧発生器 と置き換えることは有利なことである。(高い共通モード信号除去を有する電荷 増幅器には、大部分の応用ではフィードバックループ内にある反転利得段階が一 般に続くことに注目すべきである。したがって、“反転”および“非反転”の名 称は、このような反転利得段があるという仮定に基づいてここに使用される。) トランジスタＱ１のベース端子は非反転入力信号IＮ＋を受信するのに対して 、トランジスタＭ１のゲートは反転入力信号IＮ−を受信する。イ メージングシステムで使用される場合、非反転入力信号IＮ＋は正の基準電圧で あるのに対して、反転入力信号IＮ−は、センサアレー内の選択された画素エレ メントのカラムからの入力信号である。トランジスタＱ１のコレクタの抵抗性負 荷Rloadに対しては、出力信号ＯＵＴは、高い共通モード入力信号除去を有する 増幅された信号である。この高い共通モード入力信号除去は、入力IＮ＋、IＮ− から出力ＯＵＴまでのほぼ等しい信号利得により実現される。 入力IＮ＋、IＮ−から出力ＯＵＴまでのほぼ等しい信号利得A+、A-は、下記の 分析に基づいて分かる。反転入力−から出力ＯＵＴまでの信号利得Ａ−は、トラ ンジスタＱ１のエミッタから出力ＯＵＴまでの利得と反転入力IＮ−からトラン ジスタＱ１のエミッタまでの利得とが乗算された積である。したがって、反転入 力信号利得Ａ−は、トランジスタＱ１および負荷抵抗Rloadによって形成された 共通ベース増幅器の利得(相互コンダクタンス)ｇｍ^Q1と乗算される、その負荷と してトランジスタＱ１の相互コンダクタンスを有するソースホロワとしてのトラ ンジスタＭ１の利得(相互コンダクタンス)ｇｍ^M1である。これは、 であり、下記のように表される式１であり得る。 非反転入力信号IＮ＋に関して、入力段は、下記のトランジスタＭ１の相互コ ンダクタンスに等しいそのエミッタ縮退を有する共通エミッタ増幅器としてのト ランジスタＱ１である。 したがって、非反転入力信号利得Ａ＋は下記のように示すことができる。 前述に基づいて、少なくとも第１次近似まで、反転Ａ−入力信号利得および非 反転A＋入力信号利得はほぼ等しいことが分かる。この解析は、（トランジスタ Ｍ１のバックゲート変調のような）多数のより高い次数の結果が考察されないと いう意味で近似であるが、0.8ミクロンのＢiＣＭＯＳ 処理のためのモデルを使用する回路シミュレーションは、0.5％、すなわち共通 モード信号除去の46dB以内で一致する利得を示している。 与えられた高い共通モード信号除去に加えて、図１の回路も、その電源端子Ｖ ＤＤ、ＶＳＳを介して受信された大きなノイズ除去を示している。このような除 去は、電源端子ＶＤＤおよびＶＳＳから増幅器の中を見るインピーダンス(すな わち、トランジスタＱ１のコレクタインピーダンスおよびトランジスタＭ１のド レインインピーダンスとそれぞれと直列の負荷抵抗Rload)が非常に高く、それに よって入力端子IＮ＋、IＮ−を変調信号、例えば、電源端子ＶＤＤ、ＶＳＳのノ イズから効果的に絶縁されるという事実によるものである。 特定の用途に応じて、短所とみなされるかもしれないこの回路の１つの特徴は 、２つの入力端子IＮ＋、IＮ−間に必要である比較的大きな入力オフセット電圧 （約1.5ボルト）である。しかしながら、これのような電荷増幅器を含む多数の 応用に関しては、非反転入力信号IＮ＋は一般的にはＤＣ基準電圧である。した がって、このような入力オフセット電圧要求は問題点でない。 図２を参照すると、図１の電荷増幅器の他の実施例は、トランジスタＱ１に対 してＰＮＰ ＢJＴをおよびトランジスタＭ１に対してＮチャンネルＭＯＳＦＥＴ を使用し、そのそれぞれの相互接続部はそれに応じて反転し ている。図１の電荷増幅器と実質的に同一の利点を示すが、この実施例は、信号 入力装置のようなＮ‐ＭＯＳＦＥＴを使用することはより高い1/fノイズレベル を生じるという１つの不利点を有する。 図３を参照すると、本発明による電荷増幅器の変形例は、電流源ISSでバイア スされ、差動出力信号ＯＵＴを供給する反対回路構成でＮＰＮＢJＴＱ１および Ｎ‐ＭＯＳＦＥＴ Ｍ１を使用する。本実施例は図１の電荷増幅器と実質的に同 一の利点を示すのに対して、１つの不利点は、信号入力装置としてＮ‐ＭＯＳＦ ＥＴを使用するためのより高い1/fノイズである。 図４を参照すると、図３の電荷増幅器の変形例は、電流源ＩＤＤでバイアスさ れ、差動出力信号ＯＵＴを供給する反対回路構成でＰＮＰＢJＴＱ１およびＰ‐ ＭＯＳＦＥＴ Ｍ１を使用する。この実施例も図１の電荷増幅器と実質的に同一 の利点を示すのに対して、１つの不利点はＰＮＰ ＢJＴを使用するためのより低 い利得である。 図５を参照すると、本発明による電荷増幅器を含む増幅器回路、特に図１の回 路は、正のＶＤＤ電源端子と負のＶＳＳ電源端子との間に結合されるＮＰＮＢJ ＴＱ１およびＰ‐ＭＯＳＦＥＴＭ１を有する。トランジスタＱ１のコレクタの負 荷抵抗は、Ｐ‐ＭＯＳＦＥＴ Ｍ４およびＮＰＮ ＢJＴＱ４およびＮＰＮ ＢJＴ Ｑ５により提供される抵抗性回路素子の形で実現さ れる。トランジスタＭ１のドレイン端子は、Ｐ‐ＭＯＳＦＥＴ Ｍ１０のチャネ ルを介して負の電源端子ＶＳＳに結合されている。前述のように、非反転入力Ａ IＮＢは、およそ2.5ボルトの直流基準電圧であるのに対して、反転入力信号ＡI Ｎはおよそ１ボルトの直流レベルの周りに中心があるデータ信号である。 前述に基づいて、本発明による電荷増幅器は、電荷積分増幅器に使用される場 合、多数の長所、すなわち、差動入力、低入力参照熱・1／fノイズ、高い電力供 給除去比、高い共通モード除去比、および高いインピーダンス入力端子を有する ことが分かる。 本発明の構成上のいろいろな変更物および変形物および動作方法は、本発明の 範囲および精神から逸脱しないで当業者に明らかである。本発明は特定の好適実 施例に関して記載されているけれども、クレームされるような本発明はこのよう な特定の実施例に不当に限定されるべきでないことを理解すべきである。下記の 請求の範囲は本発明の範囲を規定し、これらの請求の範囲の範囲内の構成および 方法ならびその均等物はそれによってカバーされるべきことが意図される。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マリンソン、マーティン カナダ、ブリティッシュ・コロンビア、ヴ イ１エックス・４ケー６、ハックルベリ ー・ロード1306 【要約の続き】 て高度の共通モード信号除去を生じる。

Claims (1)

1. 【特許請求の範囲】 １． 高い共通モード信号除去を有する電荷増幅器を含む装置であって、 前記電荷増幅器が、 共通モード入力信号とともに直流入力基準を受信し、かつそれに従って 第１の共通モード信号成分を与えるように構成される電流制御トランジスタ回路 であって、前記第１の共通モード信号成分対前記共通モード入力信号の比が第１ の信号利得に等しい、ところの電流制御トランジスタ回路、 前記電流制御トランジスタ回路に結合され、前記共通モード入力信号と ともにデータ入力信号を受信し、かつそれに従ってデータ信号成分および第２の 共通モード信号成分を与えるように構成される電圧制御トランジスタ回路であっ て、前記第２の共通モード信号成分対前記共通モード入力信号の比が第２の信号 利得に等しい、ところの電圧制御トランジスタ回路、 前記電流制御トランジスタ回路および前記電圧制御トランジスタ回路の 中の１つあるいは両方に結合され、前記データ信号成分および前記第１および第 ２の共通モード信号成分を受信し、かつ結合し、それに従って前記データ入力信 号に一致する出力信号を与えるように構成 される出力回路であって、前記出力信号対前記データ入力信号の比が前記第２の 信号利得に実質的に等しい、ところの出力回路、を含み、 前記第１および第２の信号利得が実質的に等しく、かつ逆極性のもので あり、前記第１および第２の共通モード信号成分が実質的に互いに相殺する、と ころの装置。 ２． 前記電流制御トランジスタ回路がバイポーラ作動トランジスタを含み、前 記電圧制御トランジスタ回路が、ユニポーラ動作トランジスタを含む、ところの 請求項１の装置。 ３． 前記電流制御トランジスタ回路および前記電圧制御トランジスタ回路が、 トーテムポール回路の形状で一緒に結合される、ところの請求項１の装置。 ４． 前記電流制御トランジスタ回路が、それから前記第１の共通モード信号成 分が与えられる第１の導電タイプの第１の半導体出力領域を含み、 前記電圧制御トランジスタ回路が、それから前記データ信号成分および前記第 ２の共通モード信号成分が与えられる第２の導電タイプの第２の半導体出力領域 を含み、 前記第１および第２の導電タイプが反対の導電タイプのものである、ところの 請求項３の装置。 ５． 前記電流制御トランジスタ回路がＮＰＮバイポーラ接合トランジスタを含 み、 前記電圧制御トランジスタ回路がＰ‐チャンネル金属酸化膜半導体電界効果ト ランジスタを含む、ところの請求項４の装置。 ６． 前記電流制御トランジスタ回路がＰＮＰバイポーラ接合トランジスタを含 み、 前記電圧制御トランジスタ回路がＮ‐チャンネル金属酸化膜半導体電界効果ト ランジスタを含む、ところの請求項４の装置。 ７． 前記電流制御トランジスタ回路および前記電圧制御トランジスタ回路が反 対回路形状で一緒に結合され、 前記出力信号が差動出力信号を含む、ところの請求項１の装置。 ８． 前記電流制御トランジスタ回路が、それから前記第１の共通モード信号成 分が与えられる導電タイプの第１の半導体出力領域を含み、 前記電圧制御トランジスタ回路が、それから前記データ信号成分および前記第 ２の共通モード信号成分が与えられる前記導電タイプの第２の半導体出力領域を 含む、ところの請求項７の装置。 ９． 前記電流制御トランジスタ回路がＰＮＰバイポーラ接合トランジスタを含 み、 前記電圧制御トランジスタ回路がＰ‐チャンネル金属酸化膜半導体電 界効果トランジスタを含む、ところの請求項８の装置。 １０．前記電流制御トランジスタ回路がＮＰＮバイポーラ接合トランジスタを含 み、 前記電圧制御トランジスタ回路がＮ‐チャンネル金属酸化膜半導体電界効果ト ランジスタを含む、ところの請求項８の装置。 １１．前記出力回路が、それぞれ１つあるいはそれ以上の回路抵抗特性を示す１ つまたはそれ以上の回路素子を含む、ところの請求項１の装置。 １２．高い共通モード信号除去を有するバイポーラおよび金属酸化膜半導体電荷 増幅器を含む装置であって、 前記電荷増幅器が、 共通モード入力信号とともに直流入力基準を受信し、かつそれに従って 第１の共通モード信号成分を与えるように構成されるバイポーラ接合トランジス タ(ＢJＴ)であって、前記第１の共通モード信号成分対前記共通モード入力信号 の比が第１の信号利得に等しい、ところのバイポーラ接合トランジスタ、 前記ＢJＴに結合され、共通モード入力信号とともにデータ入力信号を 受信し、かつそれに従ってデータ信号成分および第２の共通モード信号成分を与 えるように構成される金属酸化膜半導体電界効果トラ ンジスタ(ＭＯＳＦＥＴ)であって、前記第２の共通モード信号成分対前記共通モ ード入力信号の比が第２の信号利得に等しい、金属酸化膜半導体電界効果トラン ジスタ、 前記ＢJＴおよび前記ＭＯＳＦＥＴの中の１つあるいは両方に結合され 、前記第１および第２の共通モード信号成分および前記データ信号成分を受信し 、かつ結合し、それに従って前記データ入力信号に一致する出力信号を与えるよ うに構成される抵抗性出力回路であって、前記出力信号対前記データ入力信号の 比が前記第２の信号利得に実質的等しい、ところの抵抗性出力回路、を含み、 前記第１および第２の信号利得が実質的に等しく、かつ逆極性のもので あり、前記第１および第２の共通モード信号成分が実質的に互いに相殺する、と ころの装置。 １３．前記ＢJＴおよび前記ＭＯＳＦＥＴがトーテムポール回路の形状で一緒に 結合される、ところの請求項１２の装置。 １４．前記ＢJＴが、それから前記第１の共通モード信号成分が与えられる第１ の導電タイプの第１の半導体出力領域を含み、 前記ＭＯＳＦＥＴが、それから前記データ信号成分および前記第２の共通モー ド信号成分が与えられる導電タイプが反対の導電タイプのものである、ところの 請求項１３の装置。 １５．前記ＢJＴがＮＰＮ ＢJＴを含み、 前記ＭＯＳＦＥＴがＰ‐チャンネルＭＯＳＦＥＴを含む、ところの請求項１４ の装置。 １６．前記ＢJＴがＰＮＰ ＢJＴを含み、前記ＭＯＳＦＥＴがＮ‐チャンネルＭ ＯＳＦＥＴを含む、ところの請求項１５の装置。 １７．前記ＢJＴおよびＭＯＳＦＥＴが反対回路形状で一緒に結合され、 前記出力信号が差動出力信号を含む、ところの請求項１２の装置。 １８．前記ＢJＴが、それから前記第１の共通モード信号成分が与えられる導電 タイプの第１の半導体出力領域を含み、前記ＭＯＳＦＥＴが、それから前記デー タ信号成分および前記第２の共通モード信号成分が与えられる前記導電タイプの 第２の半導体出力領域を含む、ところの請求項１７の装置。 １９．前記ＢJＴがＰＮＰ ＢJＴを含み、 前記ＭＯＳＦＥＴがＰ‐チャンネルＭＯＳＦＥＴを含む、ところの請求項１８ の装置。 ２０．前記ＢJＴがＮＰＮ ＢJＴを含み、 前記ＭＯＳＦＥＴがＮ‐チャンネルＭＯＳＦＥＴを含む、ところの請求項１８ の装置。 ２１．高い共通モード信号除去を有する電荷信号を増幅する方法であっ て、 共通モード入力信号とともに直流入力基準を受信し、かつそれに従って 電流制御トランジスタ回路で第１の共通モード信号成分を生成する工程であって 、前記第１の共通モード信号成分対前記共通モード入力信号の比が第１の信号利 得に等しい、ところの工程、 前記共通モード入力信号とともにデータ入力信号を受信し、かつそれに 従って電圧制御トランジスタ回路でデータ信号成分および第２の共通モード信号 成分を生成する工程であって、前記第２の共通モード信号成分対前記共通モード 入力信号の比が第２の信号利得に等しい、ところの工程、 前記第１および第２の共通モード信号成分および前記データ信号成分を 結合し、かつそれに従って前記データ入力信号に一致する出力信号を生成する工 程であって、前記出力信号対前記データ入力信号の比が前記第２の信号利得にほ ぼ等しい、ところの工程、を含み、 前記第１および第２の信号利得が、実質的に等しく、かつ逆極性のもの であり、前記第１および第２の共通モード信号成分が実質的に互いに相殺する、 ところの方法。 ２２．共通モード入力信号とともに直流入力基準を受信し、かつそれに従って電 流制御トランジスタ回路で第１の共通モード信号成分を生成す る前記工程が、前記共通モード入力信号とともに前記直流入力基準を受信し、か つそれに従ってバイポーラ作動トランジスタで前記第１の共通モード信号成分を 生成することを含み、 前記共通モード入力信号とともにデータ入力信号を受信し、かつそれに 従って電圧制御トランジスタ回路でデータ信号成分および第２の共通モード信号 成分を生成する前記工程が前記共通モード入力信号とともに前記データ入力信号 を受信し、かつそれに従ってユニポーラ作動トランジスタで前記データ信号成分 および前記第２の共通モード信号成分を生成することを含む、ところの請求項２ １の方法。 ２３．共通モード入力信号とともに直流入力基準を受信し、かつそれに従って電 流制御トランジスタ回路で第１の共通モード信号成分を生成する前記工程、およ び前記共通モード入力信号とともにデータ入力信号を受信し、かつそれに従って 電圧制御トランジスタ回路でデータ信号成分および第２の共通モード信号成分を 生成する前記工程が、前記共通モード入力信号とともに前記直流入力基準を受信 し、かつそれに従って前記第１の共通モード信号成分を生成し、および前記共通 モード入力信号とともに前記データ入力信号を受信し、かつそれに従ってトーテ ムポール回路の形状で一緒に結合される前記電流制御トランジスタ回路および前 記電圧制御トランジスタ回路のそれぞれで前記データ信号成 分を生成することを共に含む、ところの請求項２１の方法。 ２４．共通モード入力信号とともに直流入力基準を受信し、かつそれに従って電 流制御トランジスタ回路で第１の共通モード信号成分を生成する前記工程が、前 記共通モード入力信号とともに前記直流入力基準を受信し、かつそれに従ってそ れから前記第１の共通モード信号成分が供給される第１の導電タイプの第１の半 導体出力領域を含む前記電流制御トランジスタ回路で前記第１の共通モード信号 成分を生成することを含み、かつ 前記共通モード入力信号とともにデータ入力信号を受信し、かつそれに 従って電圧制御トランジスタ回路でデータ信号成分および第２の共通モード信号 成分を生成する前記工程が前記共通モード入力信号とともに前記データ入力信号 を受信し、かつそれに従ってそれから前記データ信号成分および前記第２の共通 モード信号成分が与えられる第２の導電タイプの第２の半導体出力領域を含む電 圧制御トランジスタ回路で前記データ信号成分および前記第２の共通モード信号 成分を生成することを含み、 前記第１および第２の導電タイプが反対の導電タイプのものである、と ころの請求項２３の方法。 ２５．共通モード入力信号とともに直流入力基準を受信し、かつそれに 従って電流制御トランジスタ回路で第１の共通モード信号成分を生成する前記工 程が、前記共通モード入力信号とともに前記直流入力基準を受信し、かつそれに 従ってＮＰＮバイポーラ接合トランジスタで前記第１の共通モード信号成分を生 成することを含み、 前記共通モード入力信号とともにデータ入力信号を受信し、かつそれに 従って電圧制御トランジスタ回路でデータ信号成分および第２の共通モード信号 成分を生成する前記工程が前記共通モード入力信号とともに前記データ入力信号 を受信し、かつそれに従ってＰ‐チャンネル金属酸化膜半導体電界効果トランジ スタで前記データ信号成分および前記第２の共通モード信号成分を生成すること を含む、ところの請求項２４の方法。 ２６．共通モード入力信号とともに直流入力基準を受信し、かつそれに従って電 流制御トランジスタ回路で第１の共通モード信号成分を生成する前記工程が、前 記共通モード入力信号とともに前記直流入力基準を受信し、かつそれに従ってＰ ＮＰバイポーラ接合トランジスタで前記第１の共通モード信号成分を生成するこ とを含み、 前記共通モード入力信号とともにデータ入力信号を受信し、かつそれに 従って電圧制御トランジスタ回路でデータ信号成分および第２の共通モード信号 成分を生成する前記工程が前記共通モード入力信 号とともに前記データ入力信号を受信し、かつそれに従ってＮ‐チャンネル金属 酸化膜半導体電界効果トランジスタで前記データ信号成分および前記第２の共通 モード信号成分を生成することを含む、ところの請求項２４の方法。 ２７．共通モード入力信号とともに直流入力基準を受信し、かつそれに従って電 流制御トランジスタ回路で第１の共通モード信号成分を生成する前記工程および 前記共通モード入力信号とともにデータ入力信号を受信し、かつそれに従って電 圧制御トランジスタ回路でデータ信号成分および第２の共通モード信号成分を生 成する前記工程が、前記共通モード入力信号とともに前記直流入力基準を受信し 、かつそれに従って前記第１の共通モード信号成分を生成し、および前記共通モ ード入力信号とともに前記データ入力信号を受信し、かつそれに従って反対回路 の形状で一緒に結合される前記電流制御トランジスタ回路および前記電圧制御ト ランジスタ回路のそれぞれで前記データ信号成分および前記第２の共通モード信 号成分を生成することを共に含む、ところの請求項２１の方法。 ２８．共通モード入力信号とともに直流入力基準を受信し、かつそれに従って電 流制御トランジスタ回路で第１の共通モード信号成分を生成する前記工程が、前 記共通モード入力信号とともに前記直流入力基準を 受信し、かつそれに従ってそれから前記第１の共通モード信号成分が与えられる 導電タイプの第１の半導体出力領域を含む前記電流制御トランジスタ回路で前記 第１の共通モード信号成分を生成することを含み、 前記共通モード入力信号とともにデータ入力信号を受信し、かつそれに 従って電圧制御トランジスタ回路でデータ信号成分および第２の共通モード信号 成分を生成する前記工程が、前記共通モード入力信号とともに前記データ入力信 号を受信し、かつそれに従ってそれから前記データ信号成分および前記第２の共 通モード信号成分が与えられる前記導電タイプの第２の半導体出力領域を含む電 圧制御トランジスタ回路で前記データ信号成分および前記第２の共通モード信号 成分を生成することを含む、ところの請求項２７の方法。 ２９．共通モード入力信号とともに直流入力基準を受信し、かつそれに従って電 流制御トランジスタ回路で第１の共通モード信号成分を生成する前記工程が、前 記共通モード入力信号とともに前記直流入力基準を受信し、かつそれに従ってＰ ＮＰバイポーラ接合トランジスタで前記第１の共通モード信号成分を生成するこ とを含み、 前記共通モード入力信号とともにデータ入力信号を受信し、かつそれに 従って電圧制御トランジスタ回路でデータ信号成分および第２ の共通モード信号成分を生成する前記工程が、前記共通モード入力信号とともに 前記データ入力信号を受信し、かつそれに従ってＰ‐チャンネル金属酸化膜半導 体電界効果トランジスタで前記データ信号成分および前記第２の共通モード信号 成分を生成することを含む、ところの請求項２８の方法。 ３０．共通モード入力信号とともに直流入力基準を受信し、かつそれに従って電 流制御トランジスタ回路で第１の共通モード信号成分を生成する前記工程が、前 記共通モード入力信号とともに前記直流入力基準を受信し、かつそれに従ってＮ ＰＮバイポーラ接合トランジスタで前記第１の共通モード信号成分を生成するこ とを含み、 前記共通モード入力信号とともにデータ入力信号を受信し、かつそれに 従って電圧制御トランジスタ回路でデータ信号成分および第２の共通モード信号 成分を生成する前記工程が、前記共通モード入力信号とともに前記データ入力信 号を受信し、かつそれに従ってＮ‐チャンネル金属酸化膜半導体電界効果トラン ジスタで前記データ信号成分および前記第２の共通モード信号成分を生成するこ とを含む、ところの請求項２８の方法。 ３１．前記第１および第２の共通モード信号成分および前記データ信号成分を結 合し、かつそれに従って前記データ信号成分に一致する出力 信号を生成する前記工程が、前記第１および第２の共通モード信号成分および前 記データ信号成分を結合し、かつそれに従ってそれぞれ１つまたはそれ以上の回 路抵抗特性を示す１つまたはそれ以上の回路素子で前記データ信号成分に一致す る前記出力信号を生成することを含 む、ところの請求項２１の方法。