CN103166584A

CN103166584A - 增强灌电流并驱动电容负载的cmos放大器

Info

Publication number: CN103166584A
Application number: CN2013100455394A
Authority: CN
Inventors: 包兴坤
Original assignee: SUZHOU GUIZHIYUAN MICROELECTRONIC CO Ltd
Current assignee: SUZHOU GUIZHIYUAN MICROELECTRONIC CO Ltd
Priority date: 2013-02-06
Filing date: 2013-02-06
Publication date: 2013-06-19

Abstract

一种增强灌电流并驱动电容负载的CMOS放大器，其中第一个射极跟随器双极晶体管连接到放大器的输出级，电路通过补偿此双极晶体管的基极-发射极电压V_BE以增强放大器输出级的稳定性。第二个射极跟随器晶体管和第一个射极跟随器晶体管一起驱动一个差分放大器，而这个差分放大器的输出端控制着连接到放大器输出端的一个MOS晶体管的电导。另一个MOS晶体管与第二个射极跟随器晶体管串联，并且其栅极连接到差分放大器的输出端，一个增加的灌电流导致通过第二个射极跟随器晶体管的电流和其V_BE的增加，从而导致第一个射极跟随器晶体管V_BE的增加。

Description

增强灌电流并驱动电容负载的CMOS放大器

技术领域

本发明涉及一般的线性电路，更特别地，本发明涉及一种CMOS放大电路，它具有增强灌电流和驱动电容负载的能力。

背景技术

图1A和1B是根据传统技术得到的运算放大器的输出级电路原理图。输入信号被加载到两个NPN晶体管Q1和Q2的基极，它们的集电极连接到正电压(V+)，发射极连接到一个运算放大器10(如图1A所示)的输入。放大器10的输出连接到一个MOS灌电流晶体管M7的栅极，晶体管M7和晶体管Q2串联在正电压(V+)和负电压(V-)之间，这与普通的放大级输出电路相同。参照图1B，差分放大器10包括两个CMOS晶体管对，它们是p沟道晶体管M3和M4、n沟道晶体管M5和M6。晶体管Q1的发射极连接到晶体管M3的栅极，晶体管Q2的发射极连接到晶体管M4的栅极。一个固定的电流源I1串连在晶体管Q1和V-之间，同时灌电流晶体管M7串连在晶体管Q2和V-之间。

该电路有低输出阻抗并且为负载提供高输出电流。然而，该电路的主要缺点是：当同时驱动电容负载和增强灌电流时会产生过多的相移。这带来了一个潜在的稳定性问题并使放大器产生振荡。更特别的是，当输出级电路从负载吸收电流时，一个电压差ΔV_ba＝V_b-V_a在节点a和节点b之间建立，并使节点c的电压足够高使得晶体管M7的输出电流减小。为了提高节点c的电压，节点a的电压需要比节点b的电压小很多。由于晶体管Q1和Q2的基极连接在一起，ΔV_ba使得晶体管Q2的基极-发射极偏压V_BE比晶体管Q1小。随着晶体管Q1产生恒定的电流I1，晶体管Q2偏压V_BE的减小导致Q2产生比正常时小的电流。由于MOS晶体管的跨导通常很低，ΔV_ba对于中等的输出灌电流来说可以变得很大，以至于晶体管Q2产生的电流极低，并加剧了信号的相移，尤其是驱动一个电容负载时。

发明内容

本发明的目的是提供一种放大器输出电路，它可以增强灌电流和电容驱动能力。

本发明的特点是电路增加灌电流使晶体管Q2的偏压V_BE得到保持。

根据下面更详细的描述并结合附图，本发明及其目的和特点将会更明显地体现。

本发明的技术解决方案

本发明提供一种增强灌电流并驱动电容负载的CMOS放大器，其中第一个双极晶体管连接到放大器的输出级，电路通过补偿此双极晶体管的基极-发射极电压V_BE以增强放大器输出级的稳定性。第二个双极晶体管和第一个双极晶体管一起驱动一个差分放大器，而这个差分放大器的输出控制着连接到放大器输出的一个MOS晶体管的电导。另一个MOS晶体管与第二个双极晶体管串联，并且其栅极连接到差分放大器的输出，一个增加的灌电流导致通过第二个双极晶体管的电流和其V_BE的增加，从而导致第一个双极晶体管V_BE的增加。

对比文献，发明专利：输出驱动器电路，申请号：200810188417.X

附图说明

图1A和1B是一种根据传统技术得到的放大器输出级的电路原理图。

图2是一种根据本发明得到的放大器输出级的电路原理图。

图3是一种根据本发明并在图2上做进一步修改得到的放大器输出级的电路原理图。

图4是另一种根据本发明并在图2上做进一步修改得到的放大器输出级的电路原理图。

具体实施方式

图2是一种根据本发明得到的运算放大器输出级的电路原理图。其中，一个n沟道MOS晶体管M8与电流源I1并联，晶体管M8的沟道尺寸(W/L)通常比晶体管M7的小得多。晶体管M7和M8的栅极连接到节点c。

随着晶体管M7产生更高的电流，节点c的电压上升并且晶体管M8产生更高的电流，由于晶体管M7和M8有相同的栅极-源极偏置电压V_GS，所以晶体管M8产生的电流与晶体管M7成正比。晶体管M8电流的增加直接使通过晶体管Q1的电流得到增加，随着电流的增加，晶体管Q1具有更高的V_BE偏压。节点a和b的电压差(ΔV_ba)导致了晶体管Q2的偏置电压V_BE的减小，而晶体管Q1偏压V_BE的增加将补偿它。因此，通过晶体管Q2的电流保持相对恒定，同时防止晶体管被驱动到截止状态。在这种方式中，输出级电路引入的相移很小，并提供低输出阻抗和出色的输出驱动能力，即使是在吸收电流增加的情况下。

图3是一种在图2上做进一步修改得到的放大器输出级的电路原理图，其中电阻R1串行连接在晶体管Q1和节点a之间。电阻R1的作用是当电流增大时增加晶体管Q2的有效的V_BE。晶体管Q2、M3、M4、M5、M6和M7形成一个反馈回路。为了维持回路稳定，最好保持回路带宽对于电路的操作状态很敏感。晶体管M7的跨导随着通过的灌电流的增加而增加。因此，如果要保持一个恒定的回路增益和恒定的回路带宽，晶体管Q2的跨导必须相应于晶体管Q2电流的增加而增加。通过为晶体管Q1的发射极增加电阻R1，R1两端的压降有助于提高晶体管Q2的V_BE偏压，从而使晶体管Q2的电流增加到适当的水平，以达到相对恒定的环路带宽。

图4是另一种根据本发明并在图2上做进一步修改得到的放大器输出级的电路原理图，其中晶体管Q9与晶体管Q1并行连接。电阻R2连接在节点b和输出端之间，晶体管Q9的基极电压连接到输出端。电阻R2提供了两个功能。首先，电阻使输出电容负载与输出级隔离，从而抑制电路的尖峰脉冲和可能的振荡趋势。其次，晶体管Q9和电阻为输出灌电流设置了限制。当输出级在正常操作情况下从负载吸取电流时，由于输出电流的减小和差分电压ΔV_ba＝V_b-V_a，晶体管Q9通常处于截止状态，其基极-发射极偏压V_BE9包括电阻R2的压降。由于输出级需要有非常强大的驱动能力并且其电压相对于负电源波动，电压差ΔV_ba增加并且晶体管M7产生更多的电流，从而增加电阻R2两端的压降。电压差ΔV_ba和电阻R2两端的压降可以被允许增加，直到这两个电压的总和达到晶体管的V_BE值，因为通过晶体管Q9的电流等于电流I1加上晶体管M8的电流(通过晶体管M7的电流的一小部分)。这时，通过电阻R2的灌电流达到最大并且输出电流会减小。这个电流的减小防止了电路因输出节点与正电源电压短路而损害。

根据本发明得到的运算放大器的输出级电路提高了灌电流增加和驱动电容负载时的性能。该电路采用了标准的MOS晶体管和衬底NPN双极晶体管。尽管本发明已通过具体的例子体现，但是上述例子只是为了说明本发明而不应限制本发明。应当指出，只要没有脱离本发明的实质并且符合权利要求中的定义，在上述例子上做适当修改仍属本发明的范畴。

Claims

1.一种增强灌电流并驱动电容负载的CMOS放大器，其特征是：第一和第二个双极晶体管的集电极连接到第一个电压，它们的基极相连以接收输入信号；

一个差分放大电路有第一和第二个输入、一个输出；

上述第一个双极晶体管的发射极连接到差分放大电路的一个输入，第二个双极晶体管的的发射极连接到另一个输入；

第一个MOS晶体管有源极、栅极和漏极，其中漏极连接到上述第二个双极晶体管的发射极，源极连接到第二个电压，栅极连接到上述差分放大器的输出；

第一个固定的电流源连接在上述第一个双极晶体管的发射极和第二个电压之间；

第二个MOS晶体管有源极、栅极和漏极，其中漏极连接到上述第一个双极晶体管的发射极，源极连接到第二个电压，从而第二个MOS晶体管与上述第一个固定的电流源并联，第二个MOS晶体管的栅极连接到上述差分放大器的输出，上述第一个双极晶体管的基极-发射极电压随着通过第一个MOS晶体管电流的增加而增加，由于一个增加的灌电流，上述第二个双极晶体管V_BE的减小得到抵消。

2.根据权利要求1所述的一种增强灌电流并驱动电容负载的CMOS放大器，其特征是：上述第一个双极晶体管的发射极和第二个MOS晶体管之间可以连接一个电阻。

3.根据权利要求1所述的一种增强灌电流并驱动电容负载的CMOS放大器，其特征是：上述第二个双极晶体管的发射极与第一个MOS晶体管的漏极形成的节点和电路输出端之间可以连接一个电阻；

第三个双极晶体管的集电极连接到上述第一个电压，发射极连接到上述差分放大器的第一个输入，从而第三个双极晶体管与上述第一个双极晶体管并联，第三个双极晶体管的基极连接到电路的输出。

4.根据权利要求1所述的一种增强灌电流并驱动电容负载的CMOS放大器，其特征是：上述差分放大电路包括第一和第二个CMOS晶体管对。