JP2734385B2 - 電流切換回路 - Google Patents
電流切換回路Info
- Publication number
- JP2734385B2 JP2734385B2 JP6305132A JP30513294A JP2734385B2 JP 2734385 B2 JP2734385 B2 JP 2734385B2 JP 6305132 A JP6305132 A JP 6305132A JP 30513294 A JP30513294 A JP 30513294A JP 2734385 B2 JP2734385 B2 JP 2734385B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- switching circuit
- current switching
- region
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 8
- 239000000758 substrate Substances 0.000 claims 6
- 238000010586 diagram Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003100 immobilizing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電流切換回路に関し、特
にＢｉ−ＣＭＯＳ型集積回路において有効な電流切換回
路に関する。また複数の論理入力により異なる値の電流
を出力する電流切換回路に関する。
にＢｉ−ＣＭＯＳ型集積回路において有効な電流切換回
路に関する。また複数の論理入力により異なる値の電流
を出力する電流切換回路に関する。
【０００２】
【従来の技術】従来から電流切換回路は、所定の値の電
流を切換出力して、他の回路部に対してその動作電流等
として供給する回路として広く用いられている。電流切
換回路の従来の構成例を図７に示す。図７の電流切換回
路においては、電流源Ｉ1 がバイポーラトランジスタＱ
11，Ｑ12の共通接続されたエミッタに接続されている。
Ｑ11のベースにはバイアスＶ3 が印加され、コレクタは
電流が供給されるべき利用回路に接続されている。Ｑ12
のベースには切換動作を指示して出力電流値の選択を行
わせるための論理信号Ｓ1 が印加され、コレクタは電源
Ｖ2 に接続されている。Ｑ11とＱ12は差動的に動作し、
Ｓ１がローのときＱ12がオフし、Ｑ11がオンする。この
ときＱ11はベース接地として動作し、Ｉ1 とほとんどひ
としい電流が利用回路からＱ11のコレクタへ流入する。
信号Ｓ１がハイのとき、Ｑ12がオンし、利用回路に電流
は流れず、Ｖ2 からＱ12を介して電流が流れる。Ｑ12の
ベース電圧がＶ2 以上になるとＱ12が飽和して切換がお
そくなる等の弊害が出る。また、Ｑ11のエミッタ・ベー
ス間に逆バイアスとしてＶS1−ＶBE−Ｖ3 が印加される
が、ＶS1＝５Ｖ，ＶBE＝０．７Ｖ，Ｖ3 ＝１．４Ｖとす
れば、２．９Ｖとなってしまい最新の微細プロセスでは
耐圧不足となってしまう。このため信号Ｓ１のレベルの
上限は制限される必要がある。ところが、このような電
流切換回路を複数個用いて、指定される動作モードに応
じて所定の多種類の電流を流す回路が必要とされること
がある。このような要求は発振器やフィルタの中心周波
数を切りかえたり、モータやコイル等の各種デバイスに
流す電流をモード毎に切換えたりと用途は多い。
流を切換出力して、他の回路部に対してその動作電流等
として供給する回路として広く用いられている。電流切
換回路の従来の構成例を図７に示す。図７の電流切換回
路においては、電流源Ｉ1 がバイポーラトランジスタＱ
11，Ｑ12の共通接続されたエミッタに接続されている。
Ｑ11のベースにはバイアスＶ3 が印加され、コレクタは
電流が供給されるべき利用回路に接続されている。Ｑ12
のベースには切換動作を指示して出力電流値の選択を行
わせるための論理信号Ｓ1 が印加され、コレクタは電源
Ｖ2 に接続されている。Ｑ11とＱ12は差動的に動作し、
Ｓ１がローのときＱ12がオフし、Ｑ11がオンする。この
ときＱ11はベース接地として動作し、Ｉ1 とほとんどひ
としい電流が利用回路からＱ11のコレクタへ流入する。
信号Ｓ１がハイのとき、Ｑ12がオンし、利用回路に電流
は流れず、Ｖ2 からＱ12を介して電流が流れる。Ｑ12の
ベース電圧がＶ2 以上になるとＱ12が飽和して切換がお
そくなる等の弊害が出る。また、Ｑ11のエミッタ・ベー
ス間に逆バイアスとしてＶS1−ＶBE−Ｖ3 が印加される
が、ＶS1＝５Ｖ，ＶBE＝０．７Ｖ，Ｖ3 ＝１．４Ｖとす
れば、２．９Ｖとなってしまい最新の微細プロセスでは
耐圧不足となってしまう。このため信号Ｓ１のレベルの
上限は制限される必要がある。ところが、このような電
流切換回路を複数個用いて、指定される動作モードに応
じて所定の多種類の電流を流す回路が必要とされること
がある。このような要求は発振器やフィルタの中心周波
数を切りかえたり、モータやコイル等の各種デバイスに
流す電流をモード毎に切換えたりと用途は多い。
【０００３】このような場合、この動作モードを指示す
るための制御信号は、電流切換回路及びその被供給回路
を有する装置全体の動作状態との関係において生成され
るものであるため、装置の動作モードを指示する制御用
の論理回路部で発生され出力される。従って、この論理
回路からのモード指示信号は論理回路部で用いられる論
理レベルを有する信号であり、これを上に説明した電流
切換回路に供給するためには、これら信号のレベルを調
整する手段が必要となる。即ち、例えば図８にブロック
図を示す回路が用いられることが多い。入力信号Ｓ１〜
Ｓ４に応じて出力されるＰＬＡ（プログラマブル・ロジ
ック・アレー）の出力信号をレベルシフタを介して、図
７の回路を複数個用いて構成されるＤＡ変換器に供給
し、これを制御して所望の電流を得る。図９は図８の回
路の詳細な回路の一例である。図示しない他の論理回路
ブロックからの論理レベルの選択信号Ｓ1 〜Ｓ4 が入力
され、これら信号に応じて、論理回路Ｇ１〜Ｇ３にて、
ＤＡＣに与えるべき信号を作り、Ｑ13，Ｑ23，Ｑ33等か
らなるレベルシフタを介して、ＤＡ変換器へ与える。図
９に示すように、レベルシフタの出力は、０とＶ4 の値
を選択的に取るので、ＤＡ変換器の要請に合わせてこの
電圧Ｖ4 を設定することにより、所望の電流切換動作を
実現することができる。ＤＡＣは図７の電流切換回路を
３ケ用いている。ここで各定電流源の電流の大きさは、
Ｉ1 ＝４Ｉ，Ｉ2 ＝２Ｉ，Ｉ3 ＝Ｉとなるように設定し
ている。これによりＳ1 〜Ｓ4 のいずれかがハイレベル
になるとき、以下に示す表１の値を有する出力電流が端
子ＯＵＴに得られる。
るための制御信号は、電流切換回路及びその被供給回路
を有する装置全体の動作状態との関係において生成され
るものであるため、装置の動作モードを指示する制御用
の論理回路部で発生され出力される。従って、この論理
回路からのモード指示信号は論理回路部で用いられる論
理レベルを有する信号であり、これを上に説明した電流
切換回路に供給するためには、これら信号のレベルを調
整する手段が必要となる。即ち、例えば図８にブロック
図を示す回路が用いられることが多い。入力信号Ｓ１〜
Ｓ４に応じて出力されるＰＬＡ（プログラマブル・ロジ
ック・アレー）の出力信号をレベルシフタを介して、図
７の回路を複数個用いて構成されるＤＡ変換器に供給
し、これを制御して所望の電流を得る。図９は図８の回
路の詳細な回路の一例である。図示しない他の論理回路
ブロックからの論理レベルの選択信号Ｓ1 〜Ｓ4 が入力
され、これら信号に応じて、論理回路Ｇ１〜Ｇ３にて、
ＤＡＣに与えるべき信号を作り、Ｑ13，Ｑ23，Ｑ33等か
らなるレベルシフタを介して、ＤＡ変換器へ与える。図
９に示すように、レベルシフタの出力は、０とＶ4 の値
を選択的に取るので、ＤＡ変換器の要請に合わせてこの
電圧Ｖ4 を設定することにより、所望の電流切換動作を
実現することができる。ＤＡＣは図７の電流切換回路を
３ケ用いている。ここで各定電流源の電流の大きさは、
Ｉ1 ＝４Ｉ，Ｉ2 ＝２Ｉ，Ｉ3 ＝Ｉとなるように設定し
ている。これによりＳ1 〜Ｓ4 のいずれかがハイレベル
になるとき、以下に示す表１の値を有する出力電流が端
子ＯＵＴに得られる。
【０００４】
【０００５】
【発明が解決しようとする課題】以上説明したように、
図７に示すような電流切換回路は論理レベルに直接接続
できないので、レベルシフタが必須となる。また図７の
電流切換回路を複数個用いる応用（例えば図９の）回路
においては、その個数に応じて、相互に独立して動作す
る複数のレベルシフタが必要となるためＬＳＩ上の回路
素子数が増大し、集積度を低減させ、またコストアップ
となるという欠点がある。さらに、このレベルシフタ部
のために消費電流が増大する。
図７に示すような電流切換回路は論理レベルに直接接続
できないので、レベルシフタが必須となる。また図７の
電流切換回路を複数個用いる応用（例えば図９の）回路
においては、その個数に応じて、相互に独立して動作す
る複数のレベルシフタが必要となるためＬＳＩ上の回路
素子数が増大し、集積度を低減させ、またコストアップ
となるという欠点がある。さらに、このレベルシフタ部
のために消費電流が増大する。
【０００６】
【課題を解決するための手段】本願ではＢｉ−ＣＭＯＳ
技術を用いることにより、論理レベルに直接接続できる
電流切換回路を構成するとともにこれを用いたＤＡ変換
器を構成し、さらに、電流切換回路内のＭＯＳトランジ
スタを活用することにより従来のＰＬＡ＋レベルシフタ
＋ＤＡ変換器を容易に構成する。すなわち、本発明の電
流切換回路は、電流源と、かかる電流源にエミッタが接
続されたベース接地型増幅器として動作するバイポーラ
トランジスタと、ゲートに論理信号を論理レベルのまま
受ける１ケもしくは複数個のＭＯＳトランジスタを有
し、かかるＭＯＳトランジスタの第１の電極（たとえば
ソース）を共通に前記バイポーラトランジスタのエミッ
タに接続し、前記バイポーラトランジスタのコレクタま
たは（複数の場合は共通に接続された）ＭＯＳトランジ
スタの第２の電極（たとえばドレイン）の少くとも一方
から出力をとりだし、他方を電源に接続している。さら
に本発明では上記電流切換回路を複数個用いてＤＡ変換
器を構成し、かつ前記ＭＯＳトランジスタを論理和素子
として用いることにより、従来外付していたＰＬＡ部ま
でもを内蔵してしまうものである。
技術を用いることにより、論理レベルに直接接続できる
電流切換回路を構成するとともにこれを用いたＤＡ変換
器を構成し、さらに、電流切換回路内のＭＯＳトランジ
スタを活用することにより従来のＰＬＡ＋レベルシフタ
＋ＤＡ変換器を容易に構成する。すなわち、本発明の電
流切換回路は、電流源と、かかる電流源にエミッタが接
続されたベース接地型増幅器として動作するバイポーラ
トランジスタと、ゲートに論理信号を論理レベルのまま
受ける１ケもしくは複数個のＭＯＳトランジスタを有
し、かかるＭＯＳトランジスタの第１の電極（たとえば
ソース）を共通に前記バイポーラトランジスタのエミッ
タに接続し、前記バイポーラトランジスタのコレクタま
たは（複数の場合は共通に接続された）ＭＯＳトランジ
スタの第２の電極（たとえばドレイン）の少くとも一方
から出力をとりだし、他方を電源に接続している。さら
に本発明では上記電流切換回路を複数個用いてＤＡ変換
器を構成し、かつ前記ＭＯＳトランジスタを論理和素子
として用いることにより、従来外付していたＰＬＡ部ま
でもを内蔵してしまうものである。
【０００７】
【実施例】次に本発明を図面を用いて説明する。
【０００８】図１は本発明の第一の実施例であり、単位
電流切換回路というべきものである。図７と同一のもの
には同一の符号を付して説明を省略する。
電流切換回路というべきものである。図７と同一のもの
には同一の符号を付して説明を省略する。
【０００９】図７と異なるのはＱ12がＭ11に変わったこ
とである。即ち、ＭＯＳトランジスタＭ１１を用いるこ
とにより、ゲートに直接論理レベルの信号が印加されて
も問題ないようにしたものである。
とである。即ち、ＭＯＳトランジスタＭ１１を用いるこ
とにより、ゲートに直接論理レベルの信号が印加されて
も問題ないようにしたものである。
【００１０】以下に詳細を説明する。
【００１１】まず第１の例としてＭ11をＮチャネルＭＯ
Ｓトランジスタとする。入力Ｓ1 がＱ11のエミッタ電圧
すなわちＶ3 −ＶBE以下ならばＭ11のゲートソース間は
負の電圧となり確実にオフする。この状態のときＩ1 は
従来どおり、利用回路からＱ11を介して流れることにな
る。
Ｓトランジスタとする。入力Ｓ1 がＱ11のエミッタ電圧
すなわちＶ3 −ＶBE以下ならばＭ11のゲートソース間は
負の電圧となり確実にオフする。この状態のときＩ1 は
従来どおり、利用回路からＱ11を介して流れることにな
る。
【００１２】次に入力Ｓ１がハイのときであるが、Ｓ１
＜Ｖ2 のときはＭ11は飽和領域で動作し、そのゲート・
ソース間電圧ＶGSと電流Ｉ1 との関係が、
＜Ｖ2 のときはＭ11は飽和領域で動作し、そのゲート・
ソース間電圧ＶGSと電流Ｉ1 との関係が、
【００１３】
【００１４】で与えられることが広く知られている。そ
こでＳ１からＶGSを引いた値が、Ｑ11をオフするに十分
な電圧すなわちＶ3 −ＶBE＋０．１Ｖ以上ならばＱ11が
オフする。たとえば、具体的にはＶ3 ＝１．４Ｖとする
とＳ１が２Ｖ程度以上ならＱ11がオフする。このときＩ
1 はＶ2 からＭ11を介して供給される。Ｓ１がＶ2 ＋Ｖ
GSをこえて高くなった場合はＭ11は３極管領域となり、
こでＳ１からＶGSを引いた値が、Ｑ11をオフするに十分
な電圧すなわちＶ3 −ＶBE＋０．１Ｖ以上ならばＱ11が
オフする。たとえば、具体的にはＶ3 ＝１．４Ｖとする
とＳ１が２Ｖ程度以上ならＱ11がオフする。このときＩ
1 はＶ2 からＭ11を介して供給される。Ｓ１がＶ2 ＋Ｖ
GSをこえて高くなった場合はＭ11は３極管領域となり、
【００１５】
【００１６】をみたすＶDS分だけＶ2 より低い電圧がＭ
11のソースに生ずることになる。従ってＶDSを０〜１Ｖ
程度になるようにベータの値（すなわちトランジスタサ
イズ）を決め、Ｑ11がカットオフし、かつＶEBの耐圧が
もつようにＶ2 −ＶDSを定める。このように構成するこ
とにより入力Ｓ1 が論理レベルのまま（例えば０〜５
Ｖ）で入って来ても全く問題なく動作する。なおＩ1 は
Ｓ1 に応じてＶ1 もしくはＶ2 から選択的に供給される
ことになるので、Ｍ11のドレインに利用回路を接続して
もよい。
11のソースに生ずることになる。従ってＶDSを０〜１Ｖ
程度になるようにベータの値（すなわちトランジスタサ
イズ）を決め、Ｑ11がカットオフし、かつＶEBの耐圧が
もつようにＶ2 −ＶDSを定める。このように構成するこ
とにより入力Ｓ1 が論理レベルのまま（例えば０〜５
Ｖ）で入って来ても全く問題なく動作する。なおＩ1 は
Ｓ1 に応じてＶ1 もしくはＶ2 から選択的に供給される
ことになるので、Ｍ11のドレインに利用回路を接続して
もよい。
【００１７】次にＭ11がＰチャネルＭＯＳトランジスタ
の場合を考える。この場合Ｖ2 につながる電極がソース
となり、Ｉ1 につながる電極がドレインとなる。
の場合を考える。この場合Ｖ2 につながる電極がソース
となり、Ｉ1 につながる電極がドレインとなる。
【００１８】Ｓ１がＶ2 より高ければＭ11は確実にカッ
トオフし、Ｑ11を介してＩ1 が流れる。
トオフし、Ｑ11を介してＩ1 が流れる。
【００１９】Ｓ１がローになればＭ11は３極管領域で動
作し、前述のＮチャネルＭＯＳトランジスタと同様の動
作となる。すなわちＰチャネルＭＯＳトランジスタを用
いたときはＳ1 の論理を負論理（ローアクティブ）と考
えるのみの変更でＮチャネルＭＯＳトランジスタの場合
と同一に扱える。
作し、前述のＮチャネルＭＯＳトランジスタと同様の動
作となる。すなわちＰチャネルＭＯＳトランジスタを用
いたときはＳ1 の論理を負論理（ローアクティブ）と考
えるのみの変更でＮチャネルＭＯＳトランジスタの場合
と同一に扱える。
【００２０】したがって、本実施例においては、直接論
理レベル信号で駆動できる電流切換回路を構成できる。
このためＳ１にレベルシフタを前置する必要がなく、論
理ブロックと直接接続でき、集積度の向上が果たせ、か
つその分安価になる。またレベルシフタを前置する場合
にくらべて、その分の電力を低減できる。
理レベル信号で駆動できる電流切換回路を構成できる。
このためＳ１にレベルシフタを前置する必要がなく、論
理ブロックと直接接続でき、集積度の向上が果たせ、か
つその分安価になる。またレベルシフタを前置する場合
にくらべて、その分の電力を低減できる。
【００２１】図２は本発明の第２の実施例であり、図１
の電流切換回路を３ケ用いて、その出力を共通接続した
ものである。利用回路は図示しないが、出力端子ＯＵＴ
に接続されている。入力信号Ｓ１，Ｓ２，Ｓ３をすべて
アクティブ（つまりＮチャネルＭＯＳトランジスタの場
合はハイ，ＰチャネルＭＯＳトランジスタの場合にはロ
ー）にすると、出力端子ＯＵＴには電流が流れない。
の電流切換回路を３ケ用いて、その出力を共通接続した
ものである。利用回路は図示しないが、出力端子ＯＵＴ
に接続されている。入力信号Ｓ１，Ｓ２，Ｓ３をすべて
アクティブ（つまりＮチャネルＭＯＳトランジスタの場
合はハイ，ＰチャネルＭＯＳトランジスタの場合にはロ
ー）にすると、出力端子ＯＵＴには電流が流れない。
【００２２】Ｓ１のみ非アクティブにすると出力端子Ｏ
ＵＴにはＩ1 が流れ、Ｓ２のみ非アクティブにすると出
力端子ＯＵＴにはＩ2 が流れ、Ｓ３のみ非アクティブに
すると出力端子ＯＵＴにはＩ3 が流れるので３入力の電
流切換回路が構成できる。
ＵＴにはＩ1 が流れ、Ｓ２のみ非アクティブにすると出
力端子ＯＵＴにはＩ2 が流れ、Ｓ３のみ非アクティブに
すると出力端子ＯＵＴにはＩ3 が流れるので３入力の電
流切換回路が構成できる。
【００２３】Ｓ１とＳ２のみ非アクティブにすることに
より出力端子ＯＵＴに合成電流Ｉ1＋Ｉ2 を流すことが
できる。
より出力端子ＯＵＴに合成電流Ｉ1＋Ｉ2 を流すことが
できる。
【００２４】本実施例によれば、論理信号Ｓ1 ，Ｓ2 ，
Ｓ3 を直接入力できるので、レベルシフタが不要とな
り、その分安く、かつ低電力化できるとともに、これら
論理信号Ｓ1 ，Ｓ2 ，Ｓ3 によって、出力電流の大きさ
を制御することができる。また、図示しないが、出力電
流を、出力端子ＯＵＴのかわりに、図２における電源Ｖ
2 との節点から得ることもできる。この場合は信号
Ｓ1 ，Ｓ2 ，Ｓ3 のうちアクティブにした入力に対応し
た電流Ｉ1 ，Ｉ2 ，Ｉ3 またはこれらの任意の組合せの
和がこの新たな出力端に供給される。
Ｓ3 を直接入力できるので、レベルシフタが不要とな
り、その分安く、かつ低電力化できるとともに、これら
論理信号Ｓ1 ，Ｓ2 ，Ｓ3 によって、出力電流の大きさ
を制御することができる。また、図示しないが、出力電
流を、出力端子ＯＵＴのかわりに、図２における電源Ｖ
2 との節点から得ることもできる。この場合は信号
Ｓ1 ，Ｓ2 ，Ｓ3 のうちアクティブにした入力に対応し
た電流Ｉ1 ，Ｉ2 ，Ｉ3 またはこれらの任意の組合せの
和がこの新たな出力端に供給される。
【００２５】次に第３の実施例について説明する。
【００２６】今図２において、Ｉ3 ＝Ｉ2 ＝Ｉ1 ＝Ｉ
（Ｉは単位となる電流値でありたとえば１００μＡ）と
すると入力信号Ｓ1 ，Ｓ2 ，Ｓ3 としアクティブ（Ｎチ
ャネルトランジスタのときはハイ，Ｐチャネルトランジ
スタのときはローを意味する）のとき出力ＯＵＴは０と
なる。同様にＳ1 ，Ｓ2 ，Ｓ3 のうち１ケのみ非アクテ
ィブになると出力ＯＵＴはＩとなり、Ｓ1 ，Ｓ2 ，Ｓ3
のうち２ケが非アクティブになると出力ＯＵＴは２Ｉと
なり、Ｓ1 ，Ｓ2 ，Ｓ3 と非アクティブになると出力Ｏ
ＵＴは３Ｉとなる。すなわちこのように設定された図２
回路は、０〜３Ｉの４段階の電流を出力する２ｂｉｔの
単位電流源型ＤＡ変換器として動作させることができ
る。
（Ｉは単位となる電流値でありたとえば１００μＡ）と
すると入力信号Ｓ1 ，Ｓ2 ，Ｓ3 としアクティブ（Ｎチ
ャネルトランジスタのときはハイ，Ｐチャネルトランジ
スタのときはローを意味する）のとき出力ＯＵＴは０と
なる。同様にＳ1 ，Ｓ2 ，Ｓ3 のうち１ケのみ非アクテ
ィブになると出力ＯＵＴはＩとなり、Ｓ1 ，Ｓ2 ，Ｓ3
のうち２ケが非アクティブになると出力ＯＵＴは２Ｉと
なり、Ｓ1 ，Ｓ2 ，Ｓ3 と非アクティブになると出力Ｏ
ＵＴは３Ｉとなる。すなわちこのように設定された図２
回路は、０〜３Ｉの４段階の電流を出力する２ｂｉｔの
単位電流源型ＤＡ変換器として動作させることができ
る。
【００２７】次にＩ3 ＝Ｉ，Ｉ2 ＝２Ｉ，Ｉ1 ＝４Ｉと
設定すると、入力信号Ｓ1 ，Ｓ2 ，Ｓ3 ともアクティブ
なら出力ＯＵＴは０であり、Ｓ3 のみ非アクティブなら
出力ＯＵＴはＩ，Ｓ2 のみ非アクティブなら出力ＯＵＴ
は２Ｉ，Ｓ2 ，Ｓ3 のみ非アクティブなら出力ＯＵＴは
４Ｉ，Ｓ1 ，Ｓ2 ，Ｓ3 とも非アクティブなら出力ＯＵ
Ｔは７Ｉとなる。すなわちこの場合は、図２の回路は３
ｂｉｔの重み付け定電流源型のＤＡ変換器として用いる
ことができる。
設定すると、入力信号Ｓ1 ，Ｓ2 ，Ｓ3 ともアクティブ
なら出力ＯＵＴは０であり、Ｓ3 のみ非アクティブなら
出力ＯＵＴはＩ，Ｓ2 のみ非アクティブなら出力ＯＵＴ
は２Ｉ，Ｓ2 ，Ｓ3 のみ非アクティブなら出力ＯＵＴは
４Ｉ，Ｓ1 ，Ｓ2 ，Ｓ3 とも非アクティブなら出力ＯＵ
Ｔは７Ｉとなる。すなわちこの場合は、図２の回路は３
ｂｉｔの重み付け定電流源型のＤＡ変換器として用いる
ことができる。
【００２８】即ち、本実施例によれば、簡単な構成で所
望の変換特性を持つＤＡ変換器が得られる。また図１の
回路と同様に直接論理レベル信号で駆動できるため、レ
ベルシフタが不要となり、その分安価で、低電力化でき
る。
望の変換特性を持つＤＡ変換器が得られる。また図１の
回路と同様に直接論理レベル信号で駆動できるため、レ
ベルシフタが不要となり、その分安価で、低電力化でき
る。
【００２９】また、図示はしないが、図１の電流切換回
路を所定の個数用いることにより、所望のビットの分解
能のＤＡ変換器が構成できる。この場合に重み付け電流
源型と単位定電流源型を適宜組合せてもよい。例えば１
１ケの電流切換回路を用いてその電流源をＩ，２Ｉ，４
Ｉ，８Ｉ，１６Ｉ，１６Ｉ，１６Ｉ，１６Ｉ，１６Ｉ，
１６Ｉ，１６ＩとすることでＩ1 〜１２７Ｉの１１ｂｉ
ｔのＤＡ変換器を構成でき、かつこの場合、デジタル入
力コードのＭＳＢ側を単位電流源型とすることにより高
精度の変換特性を実現できる。
路を所定の個数用いることにより、所望のビットの分解
能のＤＡ変換器が構成できる。この場合に重み付け電流
源型と単位定電流源型を適宜組合せてもよい。例えば１
１ケの電流切換回路を用いてその電流源をＩ，２Ｉ，４
Ｉ，８Ｉ，１６Ｉ，１６Ｉ，１６Ｉ，１６Ｉ，１６Ｉ，
１６Ｉ，１６ＩとすることでＩ1 〜１２７Ｉの１１ｂｉ
ｔのＤＡ変換器を構成でき、かつこの場合、デジタル入
力コードのＭＳＢ側を単位電流源型とすることにより高
精度の変換特性を実現できる。
【００３０】また、図示していないが、第一の実施例と
同様に電源Ｖ2 側を出力としてもよい。この場合出力電
流は上記の補数となり、入力Ｓ1 〜Ｓn に対し正論理と
することができる。
同様に電源Ｖ2 側を出力としてもよい。この場合出力電
流は上記の補数となり、入力Ｓ1 〜Ｓn に対し正論理と
することができる。
【００３１】次に第４の実施例について説明する。
【００３２】図３は本発明の第４の実施例である電流変
換回路の回路図であり、図１と同じものには同一の番号
を付し説明を省略する。ＭＯＳトランジスタＭ11に並列
にＭ12，Ｍ13を設けたことが特徴である。入力信号
Ｓ1 ，Ｓ2 ，Ｓ3 とも非アクティブ（ＭＯＳトランジス
タがＮチャネルのときはロー，Ｐチャネルのときはハ
イ）なら、これらトランジスタＭ11，Ｍ12，Ｍ13ともオ
フとなり、出力ＯＵＴには電流Ｉ1 が流れる。Ｓ1 ，Ｓ
2 ，Ｓ3 のうち少くとも１つがアクティブになると、Ｍ
11，Ｍ12，Ｍ13のうち対応するＭＯＳトランジスタがオ
ンし、Ｖ2 からこれらのＭＯＳトランジスタを介して電
流Ｉ1 が流れるため、出力トランジスタＱ11はオフにな
り、出力ＯＵＴには電流が流れない。
換回路の回路図であり、図１と同じものには同一の番号
を付し説明を省略する。ＭＯＳトランジスタＭ11に並列
にＭ12，Ｍ13を設けたことが特徴である。入力信号
Ｓ1 ，Ｓ2 ，Ｓ3 とも非アクティブ（ＭＯＳトランジス
タがＮチャネルのときはロー，Ｐチャネルのときはハ
イ）なら、これらトランジスタＭ11，Ｍ12，Ｍ13ともオ
フとなり、出力ＯＵＴには電流Ｉ1 が流れる。Ｓ1 ，Ｓ
2 ，Ｓ3 のうち少くとも１つがアクティブになると、Ｍ
11，Ｍ12，Ｍ13のうち対応するＭＯＳトランジスタがオ
ンし、Ｖ2 からこれらのＭＯＳトランジスタを介して電
流Ｉ1 が流れるため、出力トランジスタＱ11はオフにな
り、出力ＯＵＴには電流が流れない。
【００３３】すなわち本回路は、論理動作に関しては、
図１の電流切換回路に対して３入力の論理和ゲートを前
置したものと等価であり、かつ回路構成は大幅に簡素化
されている。いいかえるとわずか２ケのＭＯＳトランジ
スタの追加で３入力論理和ゲートを付加でき、かつ直接
論理信号で駆動できるため、レベルシフタが不要とな
り、大幅な素子数の低減と、それにともなう電力の低減
を計ることができる。
図１の電流切換回路に対して３入力の論理和ゲートを前
置したものと等価であり、かつ回路構成は大幅に簡素化
されている。いいかえるとわずか２ケのＭＯＳトランジ
スタの追加で３入力論理和ゲートを付加でき、かつ直接
論理信号で駆動できるため、レベルシフタが不要とな
り、大幅な素子数の低減と、それにともなう電力の低減
を計ることができる。
【００３４】また図示していないが、並列に付加するＭ
ＯＳトランジスタの個数は３ケに限定するものではな
い。また付加するＭＯＳトランジスタはＮチャネルタイ
プでも、Ｐチャネルタイプでも、その混合でもよく、Ｎ
チャネルタイプのときは入力をアクティブハイとし、Ｐ
チャネルタイプのときは入力をアクティブローと考えれ
ばよい。
ＯＳトランジスタの個数は３ケに限定するものではな
い。また付加するＭＯＳトランジスタはＮチャネルタイ
プでも、Ｐチャネルタイプでも、その混合でもよく、Ｎ
チャネルタイプのときは入力をアクティブハイとし、Ｐ
チャネルタイプのときは入力をアクティブローと考えれ
ばよい。
【００３５】次に第５の実施例について説明する。
【００３６】図４は本発明の第５の実施例であり、前述
の第４の実施例による電流切換回路を２ケ用いて入出力
を共通接続したものである。ただし図４に破線の円で示
すように、Ｍ13と、Ｍ22と呼ぶべき位置のＭＯＳトラン
ジスタは削除され、その部分は電気的に切断されてい
る。図４の回路においては、入力信号Ｓ１のみがアクテ
ィブならばＭ11，Ｍ21がオンするので出力ＯＵＴに電流
が流れず、Ｓ２のみアクティブならＭ12のみオンとなる
のでＩ1 は出力ＯＵＴに流れず、Ｉ2 のみ出力ＯＵＴに
流れる。そしてＳ３のみアクティブなら、Ｉ1 のみ出力
ＯＵＴに流れる。
の第４の実施例による電流切換回路を２ケ用いて入出力
を共通接続したものである。ただし図４に破線の円で示
すように、Ｍ13と、Ｍ22と呼ぶべき位置のＭＯＳトラン
ジスタは削除され、その部分は電気的に切断されてい
る。図４の回路においては、入力信号Ｓ１のみがアクテ
ィブならばＭ11，Ｍ21がオンするので出力ＯＵＴに電流
が流れず、Ｓ２のみアクティブならＭ12のみオンとなる
のでＩ1 は出力ＯＵＴに流れず、Ｉ2 のみ出力ＯＵＴに
流れる。そしてＳ３のみアクティブなら、Ｉ1 のみ出力
ＯＵＴに流れる。
【００３７】つまり、入力Ｓ１〜Ｓ３のいずれか１ケを
アクティブにすることにより、その入力に対応すべきＭ
ＯＳトランジスタのうち、前述の削除がなされているも
のに対応する側の電流源からの電流（の和）が出力ＯＵ
Ｔに流れる。即ち、本実施例の回路においては、図９に
示す従来例のＰＬＡ部に相当するゲートと同様の論理機
能をはたす回路部を、トランジスタの削除や、トランジ
スタと入力信号との接続パタンの調整によって、容易に
構成することができ、また、レベルシフトも不要のた
め、その分安くかつ低電力化できる。
アクティブにすることにより、その入力に対応すべきＭ
ＯＳトランジスタのうち、前述の削除がなされているも
のに対応する側の電流源からの電流（の和）が出力ＯＵ
Ｔに流れる。即ち、本実施例の回路においては、図９に
示す従来例のＰＬＡ部に相当するゲートと同様の論理機
能をはたす回路部を、トランジスタの削除や、トランジ
スタと入力信号との接続パタンの調整によって、容易に
構成することができ、また、レベルシフトも不要のた
め、その分安くかつ低電力化できる。
【００３８】もちろん、入力端子数及び単位となる第３
の実施例の電流切換回路の個数は、図４に限定されるわ
けでなく、任意に作ることができる。
の実施例の電流切換回路の個数は、図４に限定されるわ
けでなく、任意に作ることができる。
【００３９】またＶ2 につながる方から出力電流を得る
こともできるのはいうまでもない。この場合、ＭＯＳト
ランジスタのある所の電流が出力される。
こともできるのはいうまでもない。この場合、ＭＯＳト
ランジスタのある所の電流が出力される。
【００４０】さらにＭＯＳトランジスタの削除は、トラ
ンジスタを形成せずに絶縁体で置き換えることによって
もよいし、またトランジスタの閾値を調整して、入力信
号Ｓ1 ，Ｓ2 ，Ｓ3 にかかわらず非導通となるようにし
てもよい。
ンジスタを形成せずに絶縁体で置き換えることによって
もよいし、またトランジスタの閾値を調整して、入力信
号Ｓ1 ，Ｓ2 ，Ｓ3 にかかわらず非導通となるようにし
てもよい。
【００４１】次に第６の実施例について説明する。
【００４２】図５は本発明の第６の実施例であり、（そ
の回路構成は、）第４の実施例の電流切換回路を４入力
とし、これを３ケ組合せに拡張したものである。ここ
で、第５の実施例と異なるのは、不要となるトランジス
タ（例えばＭ13等）も物理的には削除せずに残してお
き、その配線の切断等により動作しないようにしたもの
である。図５ではこの切断箇所をＸのマークで示してい
る。
の回路構成は、）第４の実施例の電流切換回路を４入力
とし、これを３ケ組合せに拡張したものである。ここ
で、第５の実施例と異なるのは、不要となるトランジス
タ（例えばＭ13等）も物理的には削除せずに残してお
き、その配線の切断等により動作しないようにしたもの
である。図５ではこの切断箇所をＸのマークで示してい
る。
【００４３】詳細を説明するにあたり、Ｉ1 ＝４Ｉ，Ｉ
2 ＝２Ｉ，Ｉ3 ＝Ｉ（Ｉは単位となる電流値）として、
あらかじめ第３の実施例のように重み付け定電流型ＡＤ
変換器の構成としておく。入力信号Ｓ４のみアクティブ
にすると、Ｍ24，Ｍ34のみオンし、Ｉ2 ，Ｉ3 をＶ2 か
ら流すので、出力ＯＵＴには配線を切られたＭ14に対応
する電流源Ｉ1 の電流すなわち４Ｉが流れる。同様にＳ
３のみアクティブにすることにより、配線を切られたＭ
13，Ｍ23に対応するＩ1 ＋Ｉ2 すなわち６Ｉが出力ＯＵ
Ｔに流れる。同様にして各入力信号に対応して、以下の
表２に示す値の電流が得られる。
2 ＝２Ｉ，Ｉ3 ＝Ｉ（Ｉは単位となる電流値）として、
あらかじめ第３の実施例のように重み付け定電流型ＡＤ
変換器の構成としておく。入力信号Ｓ４のみアクティブ
にすると、Ｍ24，Ｍ34のみオンし、Ｉ2 ，Ｉ3 をＶ2 か
ら流すので、出力ＯＵＴには配線を切られたＭ14に対応
する電流源Ｉ1 の電流すなわち４Ｉが流れる。同様にＳ
３のみアクティブにすることにより、配線を切られたＭ
13，Ｍ23に対応するＩ1 ＋Ｉ2 すなわち６Ｉが出力ＯＵ
Ｔに流れる。同様にして各入力信号に対応して、以下の
表２に示す値の電流が得られる。
【００４４】
【００４５】すなわち図５の回路では従来例の図９と等
価な出力を得ることが出来る。そこで両者を比べてみる
と、図５の回路ではレベルシフタとＱ12，Ｑ22，Ｑ32が
不要となっている。また図９の論理ゲートＧ1 ，Ｇ2 ，
Ｇ3 が通常、それに対する１本の入力あたりＮチャネル
トランジスタ１ケとＰチャネルトランジスタ１ケの合計
２ケのトランジスタで構成されていることを考えると、
合計で１４ケのＭＯＳトランジスタがあることになり、
図５は１２ケであるので２ケ少い。つまりその差の分安
く作ることができる。また、レベルシフタの電力分を削
減できる。さらに、動作させないトランジスタＭ14等を
はじめから構成しないことにより、一層の小型化を図る
ことができる。
価な出力を得ることが出来る。そこで両者を比べてみる
と、図５の回路ではレベルシフタとＱ12，Ｑ22，Ｑ32が
不要となっている。また図９の論理ゲートＧ1 ，Ｇ2 ，
Ｇ3 が通常、それに対する１本の入力あたりＮチャネル
トランジスタ１ケとＰチャネルトランジスタ１ケの合計
２ケのトランジスタで構成されていることを考えると、
合計で１４ケのＭＯＳトランジスタがあることになり、
図５は１２ケであるので２ケ少い。つまりその差の分安
く作ることができる。また、レベルシフタの電力分を削
減できる。さらに、動作させないトランジスタＭ14等を
はじめから構成しないことにより、一層の小型化を図る
ことができる。
【００４６】また、これらトランジスタＭ14等を一応形
成してから選択的に動作させることにより、表２の値を
変更する必要が生じたときは、その値に応じて図５のＸ
印を位置を指定することですぐに対応できる。つまり、
表の各値で流す電流に対応したＭＯＳトランジスタの配
線を切ればよい。この作業は例えばトリミングにより、
この電流切換回路を有する装置の製造後であっても行う
ことができ、従って応用性を高めることができる。
成してから選択的に動作させることにより、表２の値を
変更する必要が生じたときは、その値に応じて図５のＸ
印を位置を指定することですぐに対応できる。つまり、
表の各値で流す電流に対応したＭＯＳトランジスタの配
線を切ればよい。この作業は例えばトリミングにより、
この電流切換回路を有する装置の製造後であっても行う
ことができ、従って応用性を高めることができる。
【００４７】尚、この切断を行う部分は、図５では共通
エミッタ側としてあるが、電源Ｖ2につながる側でもよ
い。ゲート配線を切ってもよいが、ゲートがフローティ
ングにならぬように切ったあと非アクティブとなる電位
に接続する必要がある。尚「切断」と表現している部分
を「配線を作らない」と読みかえることができるのはい
うまでもない。
エミッタ側としてあるが、電源Ｖ2につながる側でもよ
い。ゲート配線を切ってもよいが、ゲートがフローティ
ングにならぬように切ったあと非アクティブとなる電位
に接続する必要がある。尚「切断」と表現している部分
を「配線を作らない」と読みかえることができるのはい
うまでもない。
【００４８】従来例の図９においても、ＰＬＡの部分を
あらかじめすべて４入力の否定論理和（ＮＯＲ）で構成
し、必要な所を切る等で、表の値の変更にすぐに対応す
ることは可能である（図示せず）。しかしこの場合、あ
らかじめ準備しておく必要のあるＭＯＳトランジスタの
数は、４入力×３段×２ケ＝２４ケとなり、図５の２倍
（ＮチャネルとＰチャネル各々必要なため）となる。逆
にいうと図５の回路は、回路の応用性を高めつつ同時に
回路の大幅な縮小を可能としているのである。
あらかじめすべて４入力の否定論理和（ＮＯＲ）で構成
し、必要な所を切る等で、表の値の変更にすぐに対応す
ることは可能である（図示せず）。しかしこの場合、あ
らかじめ準備しておく必要のあるＭＯＳトランジスタの
数は、４入力×３段×２ケ＝２４ケとなり、図５の２倍
（ＮチャネルとＰチャネル各々必要なため）となる。逆
にいうと図５の回路は、回路の応用性を高めつつ同時に
回路の大幅な縮小を可能としているのである。
【００４９】本実施例は図５に限定するものでなく、Ｄ
Ａ変換器の電流の設定パタンや段数、入力本数、等適宜
選択できるものである。また出力をＶ2 側から取り出し
てもよい。
Ａ変換器の電流の設定パタンや段数、入力本数、等適宜
選択できるものである。また出力をＶ2 側から取り出し
てもよい。
【００５０】次に第７の実施例について説明する。
【００５１】図６は本発明の第７の実施例を示すレイア
ウト図であり、図５のトランジスタ部分を集積回路上に
配置したものであり、図５と同一の番号を付してある。
電圧源、電流源、端子等は別途配置されるものとして詳
細な構成を省略し、配線による接続位置のみを示してい
る。
ウト図であり、図５のトランジスタ部分を集積回路上に
配置したものであり、図５と同一の番号を付してある。
電圧源、電流源、端子等は別途配置されるものとして詳
細な構成を省略し、配線による接続位置のみを示してい
る。
【００５２】ここで、できるだけ小さな面積とするた
め、下記４つの工夫を用いており、以下に説明する。 １．配線を「切る」もしくは「作らない」部分は、ＭＯ
Ｓトランジスタのソース（Ｐチャネルトランジスタの場
合はドレイン）のコンタクトの穴を「あけない」ことに
より実現する構成とした。これにより電極上に配線を乗
せることができ、配線のスペースが減らせる。もちろん
表２の出力値の変更に対してはコンタクトマスク１枚の
変更で対応できる。 ２．図５のゲートを共通接続しているトランジスタ（例
えばＭ11，Ｍ21，Ｍ31）をとなりあわせに作り、ゲート
電極を構成する配線素材（ポリシリコンなど）で切れ目
なくつなぎ、ゲートのための金属配線をするスペースを
不要とする。 ３．ＭＯＳトランジスタのドレイン（Ｐチャネルトラン
ジスタの場合はソース）はすべてＶ2 につながっている
ので、これらの領域をその拡散層でつないでいる。具体
的にはＭ11，Ｍ12，Ｍ21，Ｍ22，Ｍ31，Ｍ32のすべての
ドレイン（もしくはソース）をひとつの拡散層としてい
る。この層自身を配線領域とすることによりそれぞれの
ドレイン（もしくはソース）に対しての金属配線スペー
ス及びそのためのコンタクトのためのスペースを不要と
し、まとめて１つとした。 ４．Ｑ11，Ｑ12，Ｑ13はコレクタが共通接続されている
ので、同一コレクタ領域とした。これによりコレクタを
相互に仕切るための絶縁領域を不要とした。さらに
Ｑ11，Ｑ12，Ｑ13はベースも共通接続されているのでこ
れらのベース領域を結合させて、共通ベース領域として
いる。これによりマルチエミッタトランジスタとなり、
面積を大幅に縮小している。
め、下記４つの工夫を用いており、以下に説明する。 １．配線を「切る」もしくは「作らない」部分は、ＭＯ
Ｓトランジスタのソース（Ｐチャネルトランジスタの場
合はドレイン）のコンタクトの穴を「あけない」ことに
より実現する構成とした。これにより電極上に配線を乗
せることができ、配線のスペースが減らせる。もちろん
表２の出力値の変更に対してはコンタクトマスク１枚の
変更で対応できる。 ２．図５のゲートを共通接続しているトランジスタ（例
えばＭ11，Ｍ21，Ｍ31）をとなりあわせに作り、ゲート
電極を構成する配線素材（ポリシリコンなど）で切れ目
なくつなぎ、ゲートのための金属配線をするスペースを
不要とする。 ３．ＭＯＳトランジスタのドレイン（Ｐチャネルトラン
ジスタの場合はソース）はすべてＶ2 につながっている
ので、これらの領域をその拡散層でつないでいる。具体
的にはＭ11，Ｍ12，Ｍ21，Ｍ22，Ｍ31，Ｍ32のすべての
ドレイン（もしくはソース）をひとつの拡散層としてい
る。この層自身を配線領域とすることによりそれぞれの
ドレイン（もしくはソース）に対しての金属配線スペー
ス及びそのためのコンタクトのためのスペースを不要と
し、まとめて１つとした。 ４．Ｑ11，Ｑ12，Ｑ13はコレクタが共通接続されている
ので、同一コレクタ領域とした。これによりコレクタを
相互に仕切るための絶縁領域を不要とした。さらに
Ｑ11，Ｑ12，Ｑ13はベースも共通接続されているのでこ
れらのベース領域を結合させて、共通ベース領域として
いる。これによりマルチエミッタトランジスタとなり、
面積を大幅に縮小している。
【００５３】以上の工夫により、図６においては、入力
Ｓ1 及至Ｓ4 の４本の配線と、電流源Ｉ1 〜Ｉ3 への３
本の配線とによるマトリクスの面積程度のきわめて小さ
な面積に集積化が可能である。逆にいえば、図５は本実
施例に示す４つの工夫を適用して面積をきわめて小さく
できる回路構成であると言うことができる。これにより
従来よりはるかに安価に構成できる。ちなみにこの図６
にレイアウトを示したトランジスタ領域は、実際にレイ
アウト設計を行うと図９の従来例に比して１／１０程度
の面積にできた。
Ｓ1 及至Ｓ4 の４本の配線と、電流源Ｉ1 〜Ｉ3 への３
本の配線とによるマトリクスの面積程度のきわめて小さ
な面積に集積化が可能である。逆にいえば、図５は本実
施例に示す４つの工夫を適用して面積をきわめて小さく
できる回路構成であると言うことができる。これにより
従来よりはるかに安価に構成できる。ちなみにこの図６
にレイアウトを示したトランジスタ領域は、実際にレイ
アウト設計を行うと図９の従来例に比して１／１０程度
の面積にできた。
【００５４】本実施例は図５に限定することなく、第６
の実施例でのべたバリエーションに対応できるのはいう
までもない。また上記１〜４の工夫の必ずしもすべてを
実施しなければならないわけではなく、要求に応じて必
要なだけ実施してもよい。さらに図示はしないが、配線
を切る以外にも、ＭＯＳトランジスタを選択的に不動と
する手段がある。それはＭＯＳのしきい値ＶT を論理レ
ベルより大きくしてしまい、いつでもオフにする方法で
ある。このためにはゲート直下の不純物濃度をキャリア
と逆極性（ＮチャネルＭＯＳトランジスタの場合はＰ
型）に選択的にイオン注入する等で高めておけばよい。
この場合図５のＸ印のような配線を切る必要はないの
で、ＭＯＳトランジスタはソース（Ｐチャネルトランジ
スタの場合はドレイン）も共通接続されることになるの
で、図６でＭ12とＭ13のソース（もしくはドレイン）の
コンタクト領域を共通とすることができ、その分さらに
小さくできる。
の実施例でのべたバリエーションに対応できるのはいう
までもない。また上記１〜４の工夫の必ずしもすべてを
実施しなければならないわけではなく、要求に応じて必
要なだけ実施してもよい。さらに図示はしないが、配線
を切る以外にも、ＭＯＳトランジスタを選択的に不動と
する手段がある。それはＭＯＳのしきい値ＶT を論理レ
ベルより大きくしてしまい、いつでもオフにする方法で
ある。このためにはゲート直下の不純物濃度をキャリア
と逆極性（ＮチャネルＭＯＳトランジスタの場合はＰ
型）に選択的にイオン注入する等で高めておけばよい。
この場合図５のＸ印のような配線を切る必要はないの
で、ＭＯＳトランジスタはソース（Ｐチャネルトランジ
スタの場合はドレイン）も共通接続されることになるの
で、図６でＭ12とＭ13のソース（もしくはドレイン）の
コンタクト領域を共通とすることができ、その分さらに
小さくできる。
【００５５】
【発明の効果】以上説明したように、本発明によれば、
論理レベルで直接入力可能なＭＯＳトランジスタとバイ
ポーラトランジスタを組合せた電流切換回路を構成する
ことができ、またこれを複数個用いて電流切換回路やＤ
Ａ変換器を構成できる。
論理レベルで直接入力可能なＭＯＳトランジスタとバイ
ポーラトランジスタを組合せた電流切換回路を構成する
ことができ、またこれを複数個用いて電流切換回路やＤ
Ａ変換器を構成できる。
【００５６】これにより従来必要だったレベルシフタを
不要とし、その分安くかつ、低電力で構成し、動作させ
ることができる。
不要とし、その分安くかつ、低電力で構成し、動作させ
ることができる。
【００５７】さらに、電流切換回路内のＭＯＳトランジ
スタ自体で論理回路を実現しているので集積回路上での
小型化が容易になり特に、入力モードに応じて所定の電
流を流す回路を構成したときに従来に比べ、きわめて小
型の回路を実現することができ、コストや消費電力低減
の効果も大きくなる。
スタ自体で論理回路を実現しているので集積回路上での
小型化が容易になり特に、入力モードに応じて所定の電
流を流す回路を構成したときに従来に比べ、きわめて小
型の回路を実現することができ、コストや消費電力低減
の効果も大きくなる。
【図１】本発明の第１の実施例である電流切換回路の回
路図。
路図。
【図２】本発明の第２，第３の実施例である電流切換回
路及びＤＡ変換器の回路図。
路及びＤＡ変換器の回路図。
【図３】本発明の第４の実施例である電流切換回路の回
路図。
路図。
【図４】本発明の第５の実施例である電流切換回路の回
路図。
路図。
【図５】本発明の第６の実施例である電流切換回路の回
路図。
路図。
【図６】本発明の第７の実施例である電流切換回路のレ
イアウト図。
イアウト図。
【図７】従来の電流切換回路の例を示す回路図。
【図８】従来のＰＬＡ＋ＤＡ変換器の例を示すブロック
図。
図。
【図９】図８の詳細な回路図。
【符号の説明】 Ｑ11〜Ｑ33 バイポーラトランジスタ Ｍ11〜Ｍ34 ＭＯＳトランジスタ Ｉ1 〜Ｉ3 電流源回路 ＯＵＴ 出力端子 Ｖ1 〜Ｖ4 電圧源 Ｓ1 〜Ｓ4 選択論理入力端子 Ｇ1 〜Ｇ3 ゲート
Claims (12)
- 【請求項１】 第１の節点に接続されて所定の電流を供
給する電流源と、前記第１の節点と第２の節点との間に
ソース・ドレイン路が並列接続された複数のＭＯＳトラ
ンジスタであって、それぞれ複数の第１の制御信号の一
つを受け、前記一つの信号の第１の論理状態に応じて選
択的に導通して前記電流源と前記第２の節点との間に電
流路を形成すると共に前記第１の節点に第１の電位を生
じさせ、前記一つの前記第１の制御信号の第２の論理状
態に応じて、選択的に非導通となり、前記電流の伝達を
抑制するＭＯＳトランジスタとを有し、前記電流源は前
記ＭＯＳトランジスタの全てが非導通であるとき前記第
１の節点に前記第１の電位とは異なる第２の電位を生じ
させ、さらに、前記第１の節点と定電位点とにベース及
びエミッタを接続されコレクタを第３の節点に接続され
たバイポーラトランジスタであって、前記第１の節点に
現れる前記第１の電位に応答して非導通となり、前記第
２の電位に応答して導通し前記電流を前記第３の節点に
伝達するバイポーラトランジスタとを有する電流切換回
路を一行としてこれを列方向に複数行配置し、行列状に
配置された前記ＭＯＳトランジスタのうち共通の前記列
に対応するものの制御電極を相互接続して前記第１の制
御信号を共通入力し、かつ前記複数の前記第３の節点を
共通出力端子に共通接続したことを特徴とする電流切換
回路。 - 【請求項２】 前記複数のＭＯＳトランジスタの内の所
定のものを、対応する前記第１の制御信号に係わらず非
導通に維持する手段をさらに有することを特徴とする請
求項１記載の電流切換回路。 - 【請求項３】 前記非導通にする手段は前記ＭＯＳトラ
ンジスタのソース・ドレイン配線路に設けられた非接続
部分であることを特徴とする請求項２記載の電流切換回
路。 - 【請求項４】 前記非導通にする手段は前記ＭＯＳトラ
ンジスタのチャネル部分に設けられた高濃度不純物領域
であることを特徴とする請求項２記載の電流切換回路。 - 【請求項５】 半導体基板上に形成された第１の領域で
あって、前記ＭＯＳトランジスタのうち共通の前記列に
対応するもののソース及びドレイン領域の一方として動
作すると共に、前記共通の列に対応する前記ＭＯＳトラ
ンジスタに共通に設けられた第１の領域を有することを
特徴とする請求項１乃至４記載の電流切換回路。 - 【請求項６】 半導体基板上に形成された第１の領域で
あって、前記ＭＯＳトランジスタのうち第１の前記列上
に配置されたＭＯＳトランジスタのソース・ドレインの
一方の領域、および前記第１の列に隣接する第２の列上
に配置されたＭＯＳトランジスタのソース・ドレインの
一方の領域として動作し、かつ前記第１及び第２の列に
対応する前記ＭＯＳトランジスタに対して共通に設けら
れた第１の領域を有することを特徴とする請求項１乃至
４記載の電流切換回路。 - 【請求項７】 半導体基板上に設けられた第１の配線で
あって、共通の配線素材により、前記共通の列に対応す
る前記ＭＯＳトランジスタのそれぞれのゲート電極を構
成すると共に前記それぞれを相互に接続する第１の配線
を有することを特徴とする請求項１乃至４記載の電流切
換回路。 - 【請求項８】 半導体基板上に形成された第１の領域で
あって、前記複数の前記バイポーラトランジスタのそれ
ぞれのコレクタ領域として共通に形成された第１の領域
を有することを特等とする請求項１乃至４記載の電流切
換回路。 - 【請求項９】 前記第１の領域上に形成された第２の領
域であって、前記複数の前記バイポーラトランジスタの
それぞれのベース領域として共通に形成された第２の領
域を有することを特徴とする請求項８記載の電流切換回
路。 - 【請求項１０】 半導体基板上に相互に離間して形成さ
れた複数の第２の領域であって、それぞれ前記行列状に
配置されたＭＯＳトランジスタのソースドレイン領域の
他方として設けられた複数の第２の領域を有することを
特徴とする請求項１乃至６記載の電流切換回路。 - 【請求項１１】 半導体基板を覆う絶縁膜と、前記複数
の第２の領域の上部において前記絶縁膜に選択的に形成
された開孔部と、前記複数の第２の領域の内の共通の前
記行に対応するものの上部に共通に延在して設けられた
コンタクト配線とを有することを特徴とする請求項１０
記載の電流切換回路。 - 【請求項１２】 前記非導通にする手段は、前記複数の
第２の領域の表面を覆う前記絶縁膜の部分領域であっ
て、前記選択的に形成される前記開孔部が形成されてい
ない部分領域であることを特徴とする請求項１１記載の
電流切換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6305132A JP2734385B2 (ja) | 1994-12-08 | 1994-12-08 | 電流切換回路 |
| KR1019950048029A KR0158782B1 (ko) | 1994-12-08 | 1995-12-08 | 비아이엠오에스형 전류 스위치 장치 |
| US08/569,691 US5689197A (en) | 1994-12-08 | 1995-12-08 | BIMOS-type current switch apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6305132A JP2734385B2 (ja) | 1994-12-08 | 1994-12-08 | 電流切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162928A JPH08162928A (ja) | 1996-06-21 |
| JP2734385B2 true JP2734385B2 (ja) | 1998-03-30 |
Family
ID=17941483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6305132A Expired - Fee Related JP2734385B2 (ja) | 1994-12-08 | 1994-12-08 | 電流切換回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5689197A (ja) |
| JP (1) | JP2734385B2 (ja) |
| KR (1) | KR0158782B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6084461A (en) * | 1996-11-29 | 2000-07-04 | Varian Medical Systems, Inc. | Charge sensitive amplifier with high common mode signal rejection |
| US7589326B2 (en) * | 2003-10-15 | 2009-09-15 | Varian Medical Systems Technologies, Inc. | Systems and methods for image acquisition |
| US7095028B2 (en) * | 2003-10-15 | 2006-08-22 | Varian Medical Systems | Multi-slice flat panel computed tomography |
| JP5701179B2 (ja) * | 2011-08-12 | 2015-04-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| CN104247266B (zh) * | 2012-04-06 | 2017-05-17 | 三菱电机株式会社 | 复合半导体开关装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961326A (en) * | 1974-09-12 | 1976-06-01 | Analog Devices, Inc. | Solid state digital to analog converter |
| US4829200A (en) * | 1987-10-13 | 1989-05-09 | Delco Electronics Corporation | Logic circuits utilizing a composite junction transistor-MOSFET device |
| US4939478A (en) * | 1988-02-05 | 1990-07-03 | Siemens Aktiengesellschaft | Asymmetrical differential amplifier as level converter |
| JPH0735458Y2 (ja) * | 1989-02-23 | 1995-08-09 | ソニー株式会社 | Ｄ／ａ変換回路 |
| JPH0777352B2 (ja) * | 1989-04-28 | 1995-08-16 | 三菱電機株式会社 | Ｄ―ａ変換器 |
| US5006730A (en) * | 1989-05-01 | 1991-04-09 | Motorola, Inc. | BIMOS logic gates |
| US5430398A (en) * | 1994-01-03 | 1995-07-04 | Texas Instruments Incorporated | BiCMOS buffer circuit |
-
1994
- 1994-12-08 JP JP6305132A patent/JP2734385B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-08 US US08/569,691 patent/US5689197A/en not_active Expired - Lifetime
- 1995-12-08 KR KR1019950048029A patent/KR0158782B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960027300A (ko) | 1996-07-22 |
| KR0158782B1 (ko) | 1999-03-20 |
| JPH08162928A (ja) | 1996-06-21 |
| US5689197A (en) | 1997-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641108A (en) | Configurable analog integrated circuit | |
| US5028811A (en) | Circuit for controlling a power MOS transistor on an inductive load | |
| EP0152930A2 (en) | Two-stage high-resolution digital-to-analog-converter | |
| US6489641B1 (en) | Sea-of-cells array of transistors | |
| JPS61182244A (ja) | 半導体集積回路装置 | |
| JP2734385B2 (ja) | 電流切換回路 | |
| JP2002076897A (ja) | Ｄａコンバータ | |
| US4716310A (en) | Logical biMOS gate circuit having low power dissipation | |
| US5412599A (en) | Null consumption, nonvolatile, programmable switch | |
| US4891533A (en) | MOS-cascoded bipolar current sources in non-epitaxial structure | |
| US4234803A (en) | Integrated logic circuit arrangement | |
| US4725745A (en) | Bi-MOS PLA | |
| KR100280951B1 (ko) | 출력 전류 변동을 억합할 수 있는 전류 출력형 디지털-아날로그 변환기 | |
| JPH10105263A (ja) | プログラマブル基準電圧回路 | |
| JPH05167364A (ja) | 半導体回路 | |
| US4311926A (en) | Emitter coupled logic programmable logic arrays | |
| US4980578A (en) | Fast sense amplifier | |
| US5103281A (en) | MOS-cascoded bipolar current sources in non-epitaxial structure | |
| US5274283A (en) | Compound semiconductor integrated circuit device | |
| JP2809162B2 (ja) | 半導体装置 | |
| JPH0535624Y2 (ja) | ||
| JPH06303117A (ja) | スタートアップ回路 | |
| JPS6295852A (ja) | 半導体集積回路 | |
| JPH0441847B2 (ja) | ||
| EP0333183A2 (en) | Current switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |