JP2000503166A

JP2000503166A - 電圧制御型発振器用トリマブル多端子コンデンサ

Info

Publication number: JP2000503166A
Application number: JP9515734A
Authority: JP
Inventors: アルリン，ミカエル
Original assignee: テレフオンアクチーボラゲツトエルエムエリクソン（パブル）
Priority date: 1995-10-17
Filing date: 1996-09-30
Publication date: 2000-03-14
Also published as: EP0856191B1; EE9800126A; US5726608A; CN1203693A; KR19990064239A; EP0856191A1; CN1115700C; BR9610942A; AU7348996A; AU705902B2; WO1997015059A1; EE03710B1

Abstract

(57)【要約】本発明は、トリマブル多端子コンデンサ（２０２）を提供する。多端子コンデンサ（２０２）は複数のコンデンサ（Ｃ１，Ｃ２）を含み、各コンデンサは共通端子を有する。これらのコンデンサは誘電材料の層（２１０）上に形成され、この層はその上表面に導電材料の共通極板（２１２）を配置され、また、その下表面に導電材料の複数の分離極板（２１４，２１６）を配置される。各コンデンサの容量値は、厳格許容に個別に調整可能である。このコンデンサは、電圧制御型発振器（ＶＣＯ）（２００）に使用されて複数の装置を共振器（２０４）に結合するのに特に適している。

Description

【発明の詳細な説明】電圧制御型発振器用トリマブル多端子コンデンサ発明の背景発明の分野本発明は、コンデンサに関し、特に、電圧制御型発振器（ＶＣＯ）に使用されるトリマブル多端子コンデンサに関する。先行技術の歴史電子技術における進歩は、より複雑な機能を遂行する能力のあるより小さい電子装置をもたらした。この進歩が明らかな１つの領域は、電気通信領域である。電気通信エレクトロニクスにおける小型化は、小さくより軽量の機器を使用する複雑なシステムをシステム設計者が設計できるようした。この結果、セルラおよび関連電気通信システムの世界的急増が見られる。今日の機器に使用される電子回路は、多くの場合、正確で小さい容量値を必要とする。この型式の電子回路の一例は、電圧制御型発振器（ＶＣＯ）である。ＶＣＯは、電気通信機器内の送信機および受信機用の無線周波数（ＲＦ）信号を発生するために使用される。ＶＣＯは典型的にはＶＣＯモジュールを含み、このモジュールの一部として一つの共振器および複数の結合コンデンサを含む。ＶＣＯでは、共振器の出力端子を回路内の他の構成要素に結合するために２つ以上の個別の結合コンデンサが必要である。典型的には、共振器はバラクタ・ダイオードおよびトランジスタに結合されるとともに、バラクタ・ダイオードおよびトランジスタは回路の他の構成要素に接続される。ＶＣＯモジュールの製作中、発振回路を正しい動作条件に調整することが必要である。モジュールを調整するために、結合コンデンサの容量値を調整しなければならない。個別のコンデンサを用いた場合、これは困難なプロセスである。回路を組み立てる前に、コンデンサを慎重に測定しかつ選択しなければならない。１ｐＦ未満であるかもしれない、典型的なＶＣＯ応用に使用される小さい値では、コンデンサは＋／−０．１ｐＦの許容値を有することがある。もし０．２ｐＦのコンデンサが必要ならば、このレベルの許容は、コンデンサの値が０．１〜０．３ｐＦであることを許す。このレベルの許容は＋／−５０％偏差であって、これが回路性能に臨界的に影響するおそれがある。さらに、２つの個別のコンデンサは、純粋に容量性であるだけでなく、より複雑な影響を回路に与える。図１は、電圧制御型発振器（ＶＣＯ）回路１００内に共振器１０４を接続する従来技術を示す。共振器１０４の出力端子１０２は、点１１２，１１４，１１６でコンデンサ１０６，１０８に接続される。発振器回路１００用のバラクタ・ダイオードおよびトランジスタ（不図示）は、点１２０および点１１８でコンデンサ１０６およびコンデンサ１０８にそれぞれ接続される。２つの個別のコンデンサ１０６，１０８は、回路１００への接続のために２つのはんだ付け点を必要とする。これらのはんだ付け点は、漂遊インダクタンスおよび抵抗損を回路に導入する。また、それらのキャパシタンスは、回路内にさらなる損失を追加するデバイス・パッケージング内の漂遊インダクタンスおよびいくつかの抵抗損を含む複素成分モデルを有する。これが、回路への共振器の結合に関して劣化したＱ値を生じさせる。Ｑは１／（２πｆ_c ＣＲ_s ）として定義され、ここで、ｆ_c は回路の動作周波数であり、Ｃはコンデンサの容量であり、Ｒ_s はコンデンサの等価直列抵抗である。低Ｑ値は、回路内に望ましくない損失を起こし、かつ、高周波数においてＶＣＯの信号対雑音性能に影響することがある。この影響は、１ＧＨｚより上の周波数でいっそう明確である。また、個別のコンデンサが使用されるとき、２つの別個のコンデンサを使用することから生じる長い信号経路によって引き起こされる伝送位相偏移がある。上記理由から、いったんコンデンサ１０６，１０８を測定し選択しかつ回路１００内にはんだ付けすると、実際の回路内容量値が特定応用にとって受け入れ可能でないことがある。指定周波数帯域内の最適性能に図１のＶＣＯ１００を調整するために、組立て後に発振器パラメータを調整しなければならない。ＶＣＯは、共振器１０４から材料をハンド・スクラッチすることによってまたはコンデンサ１０６，１０８の値を変化させることによって、調整されることがある。共振器１０４から材料をスクラッチすることは、どこから材料を除去するかに依存してＶＣＯの動作周波数範囲を上下へ偏移させる。コンデンサ１０６の値を変化させることは、キャパシタンスの変化が増大か減少かに依存して、動作周波数を上下へ偏移させ、かつ、動作周波数の帯域を広げたり狭めたりする。コンデンサ１０８の値を変化させることは、キャパシタンスの変化が増大かは減少かに依存して、Ｑ値を低めたり、ＶＣＯの発振性質を変化させたりする。コンデンサ１０６の値は、共振器１０４へのバラクタの容量結合を決定する。コンデンサ１０６の容量値を増大させることは、共振器１０４へのバラクタの全容量結合を高める。バラクタの高い全容量結合は、動作周波数の値を減少させ、かつ、ＶＣＯを調整するであろう周波数帯域の幅を広げる。コンデンサ１０６の容量値を減少させることは、共振器１０４へのバラクタの全容量結合を低める。バラクタの低い全容量結合は、動作周波数の値を増大させ、かつ、ＶＣＯを調整するであろう周波数帯域の幅を狭める。コンデンサ１０８は、共振器トランジスタへの共振回路の容量結合、したがって、共振回路のＱ値を決定する。コンデンサ１０８の容量値を増大させることは、回路の低Ｑ値を生じさせ、したがって、低い信号対雑音比（Ｃ／Ｎ）を生じさせる。コンデンサ１０８の容量値を減少させることは、トランジスタへの共振回路の容量結合を低くする。もしその容量結合が低過ぎるならば、ＶＣＯは共振トランジスタへの低帰還という理由で発振しないかもしれない。上記理由から、ＶＣＯを調整するとき、ＶＣＯが動作する周波数帯域の幅を調節するためにまたは回路のＱ値を調整するために、コンデンサ１０６，１０８の値を変化させることが必要であるかもしれない。コンデンサ１０６，１０８のようなコンデンサの交換は、時間がかかりかつ困難である。また、異なる値の交換コンデンサの効果を測定するのは困難であろう。交換コンデンサは新たなはんだ付けを必要とし、このはんだ付けが交換コンデンサの漂遊インダクタンスおよび抵抗損で以て現在のコンデンサの漂遊インダクタンスおよび抵抗損を置換するので、交換コンデンサの回路内容量値はその予測値からかなり変動するおそれがある。したがって、微細設計許容の小さい容量値を備え、容量値が高いＲＦ周波数で調整可能であるコンデンサを有することが、利点を提供するであろう。もしこれらのコンデンサが回路内にある間に容易にかつ正確に調整可能であったとし、かつ、最少数のはんだ付け点でおよび最小限のリード長で以て使用され得るとし、それによって高いＱ値および低い位相偏移を提供したとするならば、さらに利点を提供するであろう。加えて、それらのコンデンサを製作かつ実装するのに比較的容易であるとしたならば、有利であろう。発明の要約本発明は、無線周波数（ＲＦ）回路で使用されるトリマブル多端子コンデンサを提供する。多端子コンデンサは、小さい容量値の複数のコンデンサを提供する一方、個別のコンデンサを使用することに関連した問題を回避する。それらのコンデンサは、回路組立て後、回路内にある間に容易に調整可能であり、かつＲＦ応用に必要とされる微細許容に調整されるといってよい。それらのコンデンサは所定の応用のための特定範囲内で調整可能に製作されることがあるので、その範囲は、１つの回路に調整するためにコンデンサを交換する必要がないように、充分広く設定されてよい。多端子コンデンサの使用は、最少数のはんだ付け点しか必要とせずかつリード長を短縮し、その結果、回路内に高いＱ値および少ない損失を生じさせる。多端子コンデンサは複数のコンデンサを含み、各コンデンサの一端子は共通である。それらのコンデンサは誘電材料の層上に形成され、この層はその上表面に導電材料の共通極板を配置され、かつその下表面に導電材料の複数の分離極板を配置される。誘電材料の下表面上の導電材料の分離極板は、互いに接触しない。導電材料の共通極板は、それらのコンデンサの共通端子を形成する。分離極板はそれぞれ、これらのコンデンサの１つの残りの端子を形成する。各コンデンサの容量値は、厳格許容に個別に調整可能である。調整は、調整することを望まれるコンデンサの分離極板の誘電層を横断して真向いに当たる共通導電極板の部分から材料を除去することによって行われる。共通導電極板は、調整の目的のために除去してよい校正されたトリミング・タブを含む。コンデンサは、複数の装置を共振器に結合するために、電圧制御型発振器（ＶＣＯ）で使用されてよい。結合は、多端子コンデンサの共通端子を共振器端子に、かつ、各コンデンサの残りの端子を装置の１つに接続することによって、達成される。１つのコンデンサの端子をＶＣＯトランジスタに接続し、かつ、他のコンデンサの端子をＶＣＯバラクタに接続する。図面の簡単な説明図１は、電圧制御型発振器回路に共振器を接続する従来技術を示す。図２は、電圧制御型発振器回路に共振器を結合するための本発明によるトリマブル多端子コンデンサの使用を示す。図３は、本発明によるトリマブル多端子コンデンサの平面図を示す。図４は、本発明によるトリマブル多端子コンデンサの底面図を示す。詳細な説明図２は、電圧制御型発振器（ＶＣＯ）回路内で実現された本発明によるトリマブル多端子コンデンサを示す。ＶＣＯ回路２００は、多端子コンデンサ２０２とセラミック共振器２０４とを含む。セラミック共振器２０４は、中央端子２０６とケース２０８とを含む。コンデンサ２０２は、誘電層２１０と、誘電層２１０の上表面２１８に配置された共通導電極板２１２と、誘電層２１０の底表面（不図示）に配置された（点線によって示された）２つの分離導電極板２１４，２１６とを含む。多端子コンデンサ２０２は、ＶＣＯ回路２００のバラクタ・ダイオード（不図示）およびトランジスタ（不図示）に共振器２０４を結合するために使用される。この結合を実現するために、端子２０６を共通極板２１２に接続し、かつ、誘電層２１０の下表面上の２つの導電極板２１４，２１６をバラクタ・ダイオードおよびトランジスタにそれぞれ接続することによって、コンデンサ２０２がセラミック共振器２０４の中央端子２０６に接続される。図３および図４を参照すると、本発明によるトリマブル多端子コンデンサ２０２の実施例の平面図および底面図がそれぞれ示されている。コンデンサ２０２は、誘電層２１０と、共通導電極板２１２と、２つの分離導電極板２１４，２１６とを含む。共通導線極板２１２は、誘電層２１０の上表面２１８に配置される（図３）。導電極板２１４，２１６は、互いに接触しないように誘電層２１０の底表面２２０に配置される（図４）。導電極板２１４，２１６は、各導電極板２１４，２１６の領域と整列する導電極板２１２の部分とともに、２つのコンデンサＣ１，Ｃ２を形成する。導電極板２１２は、両方のコンデンサに共通の端子を含む。誘電層２１０は、たとえばＡｌ₂Ｏ₃のような、なんらかの適当な型式の誘電材料を含めばよい。導電極板２１２，２１４，２１６は、たとえばＡｇのような、なんらかの適当な導電材料であればよい。誘電層２１０は正確かつ均一な厚さを備えて構成され、また、導電極板２１２，２１４，２１６の表面積は正確に決められているといってよいので、コンデンサＣ１，Ｃ２を低い設計許容で以て構成することができる。導電極板２１２は複数のタブ２２２，２２４，２２６，２２８，２３０，２３２，２３４を含み、これらのタブは、各コンデンサＣ１，Ｃ２を所望の容量値に調整するために、選択的に除去されてよい。タブ２２２，２２４，２２６，２２８はＣ１の値を調整するために除去され、タブ２３０，２３２，２３４はＣ２の値を調整するのに除去される。タブ２２２，２２４，２２６，２２８は等しい表面積を有し、これはＣ１の値を等しい増分で減少させることによってＣ１の調整ができるように計算される。タブ２３０，２３２，２３４もまた等しい表面積を有し、これはＣ２の値を等しい増分で減少させることによってＣ２の調整ができるように計算される。これらのタブは、切削工具を用いたハンド・トリミングまたはたとえばレーザ・トリミングによって除去されてよい。図２に示された応用に対しては、１８００〜２０００ＭＨｚ範囲内のＰＣＳ周波数で使用されるトリマブル多端子コンデンサは、０．６ｐＦおよび０．３ｐＦの初期容量値Ｃ１，Ｃ２を有して製作されている。Ｃ１およびＣ２に対するこれらの値は、次いで、ＶＣＯ回路をバラクタおよび発振器トランジスタの両方に対する正しい結合係数に調整するために、０．３ｐＦおよび０．１５ｐＦ程度までトリム・ダウンされてよい。図２のＶＣＯでは、回路を調整するためにＣ１およびＣ２を交換することは必要でない。また、ハンド・スクラッチすることによって共振器を調整することが常に必要であるとは限らない。Ｃ１およびＣ２の初期値を必要より大きな値に設定することができ、また、回路共振周波数を測定し、回路を調整するためにＣ１およびＣ２をトリム・ダウンすることができる。所望の結果が得られるまで、測定しかつトリムするプロセスを繰り返すことができる。容量値を変更したのち測定する前にはんだが冷却するのを待機する必要はない。ＶＣＯを調整するプロセスは、敏速で、作業を節約し、調整に当たっての正確性を可能にする。多端子コンデンサ２０２はまた、テープおよびリールに容易に実装可能であるという利点を提供する。テープおよびリール実装を用いてコンデンサを自動的に取り付けることもできる。本発明の動作および構成は前記説明から明白であり、また、ここに示されかつ説明された発明は特定実施例として特徴表示されているが、次の請求の範囲に定義された発明の精神と範囲に反することなくこれに変形および修正を施してよいと信じられる。

【手続補正書】特許法第１８４条の８第１項【提出日】１９９７年１２月２日（１９９７．１２．２）【補正内容】請求の範囲１．多端子コンデンサであって、第１および第２の表面を有する誘電層であって、前記表面が互いに実質的に平行である誘電層と、前記第１の表面上の共通導体であって、前記多端子コンデンサの中央端子を含み、該多端子コンデンサの容量値を調整するために選択的に除去可能である複数のタブを有する共通導体と、前記第２の表面上の複数の分離導体であって、該分離導体と前記共通導体とが対応する複数のコンデンサを形成するために整列させられ、前記分離導体がそれぞれ前記多端子コンデンサの外側端子を含み、前記選択的に除去可能なタブが前記複数のコンデンサの容量値を調整するために除去される、複数の分離導体と、を含む多端子コンデンサ。２．前記共通導体が第１の端子を含み、前記複数の分離導体が第２および第３の導体を含み、該第２および第３の導体が第２および第３の端子をそれぞれ含む、請求項１記載の多端子コンデンサ。３．出力端子を有する共振器と、多端子コンデンサであって、第１および第２の表面を有する誘電層であって、前記表面が互いに実質的に平行である誘電層と、前記第１の表面上の共通導体であって、該共通導体が前記多端子コンデンサの中央端子を含み、該中央端子が前記共振器の前記出力端子に接続され、前記多端子コンデンサの容量値を調整するために選択的に除去可能である複数のタブを有する、共通導体と、前記第２の表面上の複数の分離導体であって、該分離導体と前記共通導体とが対応する複数のコンデンサを形成するために整列させられ、前記分離導体のそれぞれが前記多端子コンデンサの外側端子を含み、前記選択的に除去可能なタブが前記複数のコンデンサの容量値を調整するために除去される、複数の分離導体と、を含む電圧制御型発振器回路。４．前記共通導体が第１の端子を含み、前記複数の分離導体が第２のおよび第３の導体を含み、該第２および第３の導体が第２および第３の端子をそれぞれ含む、請求項３記載の電圧制御型発振器。５．出力端子を有する共振器と、多端子コンデンサであって、第１および第２の表面を有する誘電層であって、前記表面が互いに実質的に平行である前記誘電層と、前記第１の表面に配置された共通導体であって、該共通導体の部分が前記多端子コンデンサの容量値を調整するために選択的に除去可能であり、前記共通導体が前記共振器の前記出力端子に接続された前記多端子コンデンサの中央接続端子を含む、共通導体と、前記第２の表面に配置された２つの分離導体であって、該２つの分離導体と前記共通導体とが２つのコンデンサを形成するために整列させられ、前記分離導体のそれぞれが前記多端子コンデンサの外側接続端子を含む、２つの分離導体と、を含む電圧制御型発振器回路。６．共通導電極板の除去可能な部分が複数のタブを含み、該タブが前記２つのコンデンサの容量値を調整するために選択的に除去可能である、請求項５記載の電圧制御型発振器。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．多端子コンデンサであって、第１および第２の表面を有する誘電層であって、前記表面が互いに実質的に平行である誘電層と、前記第１の表面に配置された共通導電極板であって、前記多端子コンデンサの端子を含む共通導線極板と、前記第２の表面に配置された複数の分離導電極板であって、該分離導電極板と前記共通導電極板とが対応する複数のコンデンサを形成するために整列させられ、前記分離導電極板がそれぞれ前記多端子コンデンサの他の端子を含む、前記複数の分離導電極板と、を含む多端子コンデンサ。２．前記分離導電極板の１つと整列させられかつ該分離導電極板の１つとコンデンサを形成する前記共通導電極板の各部分内に形成された複数のタブをさらに含み、前記タブが前記複数のコンデンサのそれぞれの容量値を調整するために選択的に除去可能である、請求項１記載の多端子コンデンサ。３．前記共通導電極板が第１の端子を含み、前記複数の分離導電極板が第２および第３の極板を含み、該第２および第３の極板が第２および第３の端子をそれぞれ含む、請求項２記載の多端子コンデンサ。４．前記第２の極板と整列させられかつ前記第２の極板とコンデンサを形成する前記第１の導電極板の部分内に形成された前記複数のタブが第１の複数のタブを含み、該第１の複数のタブのそれぞれが第１の表面積を有し、また、前記第３の極板と整列させられかつ該第３の極板とコンデンサを形成する前記第１の導電極板の部分内に形成された前記複数のタブが第２の複数のタブを含み、該第２の複数のタブのそれぞれが第２の表面積を有する、請求項３記載の多端子コンデンサ。５．前記共通導電極板が第１の端子を含み、前記複数の分離導電極板が第２および第３の極板を含み、該第２および第３の極板が第２および第３の端子をそれぞれ含む、請求項１記載の多端子コンデンサ。６．出力端子を有する共振器と、多端子コンデンサであって、第１および第２の表面を有する誘電層であって、前記表面が互いに実質的に平行である誘電層と、前記第１の表面に配置され、前記多端子コンデンサの端子を含む共通導電極板であって、前記端子が前記共振器の前記出力端子に接続されている、共通導電極板と、前記第２の表面に配置された複数の分離導電極板であって、前記分離導電極板と前記共通導電極板とが対応する複数のコンデンサを形成するために整列させられ、また、前記分離導電極板のそれぞれが前記多端子コンデンサの他の端子を含む、複数の分離導電極板と、を含む多端子コンデンサと、を包む電圧制御型発振器回路。７．前記分離導電極板の１つと整列させられかつ該分離導電極板の１つとコンデンサを形成する前記第１の導電極板の各部分内に形成された複数のタブをさらに含み、該タブが前記複数のコンデンサのそれぞれの容量値を調整するために選択的に除去可能である、請求項６記載の電圧制御型発振器。８．前記共通導電極板が第１の端子を含み、前記複数の分離導電極板が第２および第３の導電極板を含み、該第２および第３の導電極板が第２および第３の端子をそれぞれ含む、請求項７記載の電圧制御型発振器。９．前記第２の極板と整列させられかつ前記第２の導電極板とコンデンサを形成する前記第１の導電極板の部分内に形成された前記複数のタブが第１の複数のタブを含み、該第１の複数のタブのそれぞれが第１の表面積を有し、また、前記第３の極板と整列させられかつ該第３の極板とコンデンサを形成する前記第１の導電極板の部分内に形成された前記複数のタブが第２の複数のタブを含み、該第２の複数のタブのそれぞれが第２の表面積を有する、請求項８記載の電圧制御発振器。１０．前記共通導電極板が第１の端子を含み、前記複数の分離導電極板が第２および第３の導電極板を含み、該第２および第３の分離伝導極板が第２および第３の端子をそれぞれ含む、請求項６記載の電圧電圧制御型発振器。１１．第１の表面と第２の表面とを有する誘電層であって、前記第１および第２の表面が互いに実質的に平行である誘電層と、前記第１の表面に配置され、第１の表面積を有する第１の導電極板と、前記第２の表面に配置され、第２の表面積を有する第２の導電極板であって、前記第１の導電極板から分離されかつ該第１の導電極板と接触しない第２伝導極板と、前記第２の表面に配置され、前記第１の表面積と前記第２の表面積との和よりの大きい第３の表面積とを有する第３の導電極板であって、前記第１の導電極板が第１のコンデンサを形成するために前記第３の導電極板の第１の部分と整列し、また、前記第２の導電極板が第２のコンデンサを形成するために前記第３の導電極板の第２の部分と整列する、第３伝導極板と、を含む多端子コンデンサ。１２．前記第１の導電極板の前記第１の部分内に形成された第１の複数のタブと、前記第２の導電極板の前記第２の部分内に形成された第２の複数のタブと、をさらに含み、前記第１および第２の複数のタブの各タブが前記第１および第２のコンデンサの値を調整するために選択的に除去可能である、請求項１１記載の多端子コンデンサ。１３．前記第１の複数のタブが等しい第１の表面積をそれぞれ有する複数のタブを含み、また、前記第２の複数のタブが等しい第２の表面積をそれぞれ有する複数のタブを含む、請求項１２記載の多端子コンデンサ。