JP2000299639A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JP2000299639A JP2000299639A JP11106098A JP10609899A JP2000299639A JP 2000299639 A JP2000299639 A JP 2000299639A JP 11106098 A JP11106098 A JP 11106098A JP 10609899 A JP10609899 A JP 10609899A JP 2000299639 A JP2000299639 A JP 2000299639A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- circuit
- analog signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 出力されるアナログ信号がとり得る電圧の範
囲を拡張したＤ／Ａ変換器を提供する。 【解決手段】 上側電圧ＶＲＴと下側電圧ＶＲＢとが与
えられており、下側電圧ＶＲＢを基準とした０、（ＶＲ
Ｔ−ＶＲＢ）・１／２n、（ＶＲＴ−ＶＲＢ）・２／
２n、…、（ＶＲＴ−ＶＲＢ）・（２n−１）／２nで表
される２n個の電圧のうちの、入力されるｎビットのデ
ジタル信号ＳＤが示す値に応じた電圧を出力するＤ／Ａ
変換回路１と、Ｄ／Ａ変換回路１から出力される電圧と
上側電圧ＶＲＴとのどちらか一方を選択する選択回路２
とを設ける。
囲を拡張したＤ／Ａ変換器を提供する。 【解決手段】 上側電圧ＶＲＴと下側電圧ＶＲＢとが与
えられており、下側電圧ＶＲＢを基準とした０、（ＶＲ
Ｔ−ＶＲＢ）・１／２n、（ＶＲＴ−ＶＲＢ）・２／
２n、…、（ＶＲＴ−ＶＲＢ）・（２n−１）／２nで表
される２n個の電圧のうちの、入力されるｎビットのデ
ジタル信号ＳＤが示す値に応じた電圧を出力するＤ／Ａ
変換回路１と、Ｄ／Ａ変換回路１から出力される電圧と
上側電圧ＶＲＴとのどちらか一方を選択する選択回路２
とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、入力されたデジタ
ル信号をアナログ信号に変換して出力するＤ／Ａ変換器
に関するものである。
ル信号をアナログ信号に変換して出力するＤ／Ａ変換器
に関するものである。
【０００２】
【従来の技術】従来のＤ／Ａ変換器の構成例を図４に示
す。同図において、３は緩衝増幅回路、４はＤ／Ａ変換
回路、Ｒ１−０、Ｒ１−１、Ｒ１−２、…、Ｒ１−（ｎ
−１）、Ｒ２−０、Ｒ２−１、Ｒ２−２、…、Ｒ２−
（ｎ−１）は抵抗、ＳＷ−０、ＳＷ−１、ＳＷ−２、
…、ＳＷ−（ｎ−１）はスイッチ回路である。
す。同図において、３は緩衝増幅回路、４はＤ／Ａ変換
回路、Ｒ１−０、Ｒ１−１、Ｒ１−２、…、Ｒ１−（ｎ
−１）、Ｒ２−０、Ｒ２−１、Ｒ２−２、…、Ｒ２−
（ｎ−１）は抵抗、ＳＷ−０、ＳＷ−１、ＳＷ−２、
…、ＳＷ−（ｎ−１）はスイッチ回路である。
【０００３】尚、Ｄ／Ａ変換回路４は抵抗Ｒ１−０、Ｒ
１−１、Ｒ１−２、…、Ｒ１−（ｎ−１）、Ｒ２−０、
Ｒ２−１、Ｒ２−２、…、Ｒ２−（ｎ−１）の各抵抗、
及び、スイッチ回路ＳＷ−０、ＳＷ−１、ＳＷ−２、
…、ＳＷ−（ｎ−１）の各スイッチ回路から成り、いわ
ゆるラダー抵抗を形成するようになっている。
１−１、Ｒ１−２、…、Ｒ１−（ｎ−１）、Ｒ２−０、
Ｒ２−１、Ｒ２−２、…、Ｒ２−（ｎ−１）の各抵抗、
及び、スイッチ回路ＳＷ−０、ＳＷ−１、ＳＷ−２、
…、ＳＷ−（ｎ−１）の各スイッチ回路から成り、いわ
ゆるラダー抵抗を形成するようになっている。
【０００４】スイッチ回路ＳＷ−ｋ（ｋ＝０、１、２、
…、ｎ−１）は３つの端子Ｔ、ＴL、及び、ＴHを有して
おり、端子ＩＮに入力されるｎビット（ＬＳＢ〜ＭＳ
Ｂ）のデジタル信号の最下位ビット（ＬＳＢ）からｋだ
け上位のビットがローレベルであれば端子Ｔと端子ＴL
との間が導通状態となり、一方、上記ビットがハイレベ
ルであれば端子Ｔと端子ＴHとの間が導通状態となる。
…、ｎ−１）は３つの端子Ｔ、ＴL、及び、ＴHを有して
おり、端子ＩＮに入力されるｎビット（ＬＳＢ〜ＭＳ
Ｂ）のデジタル信号の最下位ビット（ＬＳＢ）からｋだ
け上位のビットがローレベルであれば端子Ｔと端子ＴL
との間が導通状態となり、一方、上記ビットがハイレベ
ルであれば端子Ｔと端子ＴHとの間が導通状態となる。
【０００５】スイッチ回路ＳＷ−ｋの端子Ｔには抵抗Ｒ
１−ｋの一端が接続されている。また、スイッチ回路Ｓ
Ｗ−ｋの端子ＴLは下側電圧ＶＲＢを示す電位点に接続
されている。また、スイッチ回路ＳＷ−ｋの端子ＴHは
上側電圧ＶＲＴを示す電位点に接続されている。
１−ｋの一端が接続されている。また、スイッチ回路Ｓ
Ｗ−ｋの端子ＴLは下側電圧ＶＲＢを示す電位点に接続
されている。また、スイッチ回路ＳＷ−ｋの端子ＴHは
上側電圧ＶＲＴを示す電位点に接続されている。
【０００６】抵抗Ｒ１−ｋの他端は抵抗Ｒ２−ｋを介し
て抵抗Ｒ１−（ｋ−１）の他端に接続されている（但
し、ｋ＝０の場合を除く）。また、抵抗Ｒ１−０の他端
は抵抗Ｒ２−０を介して下側電圧ＶＲＢを示す電位点に
接続されている。
て抵抗Ｒ１−（ｋ−１）の他端に接続されている（但
し、ｋ＝０の場合を除く）。また、抵抗Ｒ１−０の他端
は抵抗Ｒ２−０を介して下側電圧ＶＲＢを示す電位点に
接続されている。
【０００７】そして、抵抗Ｒ１−０、Ｒ１−１、Ｒ１−
２、…、Ｒ１−（ｎ−１）、及び、Ｒ２−０の抵抗値を
２Ｒとすると、抵抗Ｒ２−１、Ｒ２−２、…、Ｒ２−
（ｎ−１）の抵抗値がＲで示されるように、各抵抗の抵
抗値が設定されており、抵抗Ｒ１−（ｎ−１）と抵抗Ｒ
２−（ｎ−１）との２つの抵抗同士の接続点の電圧が緩
衝増幅回路３を介して端子ＯＵＴから出力される。
２、…、Ｒ１−（ｎ−１）、及び、Ｒ２−０の抵抗値を
２Ｒとすると、抵抗Ｒ２−１、Ｒ２−２、…、Ｒ２−
（ｎ−１）の抵抗値がＲで示されるように、各抵抗の抵
抗値が設定されており、抵抗Ｒ１−（ｎ−１）と抵抗Ｒ
２−（ｎ−１）との２つの抵抗同士の接続点の電圧が緩
衝増幅回路３を介して端子ＯＵＴから出力される。
【０００８】以上の構成により、端子ＩＮに入力された
ｎビットのデジタル信号のハイレベルとなっているビッ
トが最下位ビットからｋだけ上位であるとすると、ＶＬ
ＳＢ×ｋ（但し、ＶＬＳＢ＝（ＶＲＴ−ＶＲＢ）／２n
である）の電圧が得られ、その結果、ハイレベルとなっ
ているビット毎に得られた全ての電圧を加算した分だけ
下側電圧ＶＲＢよりも高い電圧が端子ＯＵＴから出力さ
れ、これにより、端子ＩＮに入力されたデジタル信号が
アナログ信号に変換されて端子ＯＵＴから出力される。
尚、このような構成のＤ／Ａ変換器はＲ−２Ｒはしご形
Ｄ／Ａ変換器と呼ばれている。
ｎビットのデジタル信号のハイレベルとなっているビッ
トが最下位ビットからｋだけ上位であるとすると、ＶＬ
ＳＢ×ｋ（但し、ＶＬＳＢ＝（ＶＲＴ−ＶＲＢ）／２n
である）の電圧が得られ、その結果、ハイレベルとなっ
ているビット毎に得られた全ての電圧を加算した分だけ
下側電圧ＶＲＢよりも高い電圧が端子ＯＵＴから出力さ
れ、これにより、端子ＩＮに入力されたデジタル信号が
アナログ信号に変換されて端子ＯＵＴから出力される。
尚、このような構成のＤ／Ａ変換器はＲ−２Ｒはしご形
Ｄ／Ａ変換器と呼ばれている。
【０００９】
【発明が解決しようとする課題】したがって、従来のＤ
／Ａ変換器においては、入力されるデジタル信号が示す
値（各ビットについてハイレベルに１、ローレベルに０
を割り当てたときに示す値を１０進数で表したもの）Ｄ
と、出力されるアナログ信号が示す電圧Ａとの関係は図
３に示すようになり、アナログ信号がとり得る最大の電
圧は上側電圧ＶＲＴよりもＶＬＳＢだけ低くなってしま
う。
／Ａ変換器においては、入力されるデジタル信号が示す
値（各ビットについてハイレベルに１、ローレベルに０
を割り当てたときに示す値を１０進数で表したもの）Ｄ
と、出力されるアナログ信号が示す電圧Ａとの関係は図
３に示すようになり、アナログ信号がとり得る最大の電
圧は上側電圧ＶＲＴよりもＶＬＳＢだけ低くなってしま
う。
【００１０】そこで、本発明は、出力されるアナログ信
号がとり得る電圧の範囲を拡張したＤ／Ａ変換器を提供
することを目的とする。
号がとり得る電圧の範囲を拡張したＤ／Ａ変換器を提供
することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のＤ／Ａ変換器では、第１の電圧と第２の電
圧とが与えられており、前記第１の電圧と前記第２の電
圧との間の互いに異なる、前記第１の電圧を含まない２
n個の所定の電圧のうち、入力されるｎビットのデジタ
ル信号が示す値に応じた電圧を示すアナログ信号を出力
するＤ／Ａ変換手段と、該Ｄ／Ａ変換手段から出力され
るアナログ信号が示す電圧と前記第１の電圧とのどちら
か一方を選択する選択手段と、を有する構成としてい
る。
め、本発明のＤ／Ａ変換器では、第１の電圧と第２の電
圧とが与えられており、前記第１の電圧と前記第２の電
圧との間の互いに異なる、前記第１の電圧を含まない２
n個の所定の電圧のうち、入力されるｎビットのデジタ
ル信号が示す値に応じた電圧を示すアナログ信号を出力
するＤ／Ａ変換手段と、該Ｄ／Ａ変換手段から出力され
るアナログ信号が示す電圧と前記第１の電圧とのどちら
か一方を選択する選択手段と、を有する構成としてい
る。
【００１２】以上の構成により、入力されるデジタル信
号から上記Ｄ／Ａ変換手段で変換されて得られるアナロ
グ信号を出力するのか、それとも、上記Ｄ／Ａ変換手段
から出力される信号がとり得ない上記第１の電圧を出力
するのかを切り換えることができる。
号から上記Ｄ／Ａ変換手段で変換されて得られるアナロ
グ信号を出力するのか、それとも、上記Ｄ／Ａ変換手段
から出力される信号がとり得ない上記第１の電圧を出力
するのかを切り換えることができる。
【００１３】
【発明の実施の形態】以下に、本発明の実施形態を図面
を参照しながら説明する。図１は本発明の一実施形態で
あるＤ／Ａ変換器のブロック図である。同図において、
１はＤ／Ａ変換回路、２は選択回路、３は緩衝増幅回
路、ＩＮはデジタル信号入力端子、ＯＵＴはアナログ信
号出力端子である。
を参照しながら説明する。図１は本発明の一実施形態で
あるＤ／Ａ変換器のブロック図である。同図において、
１はＤ／Ａ変換回路、２は選択回路、３は緩衝増幅回
路、ＩＮはデジタル信号入力端子、ＯＵＴはアナログ信
号出力端子である。
【００１４】Ｄ／Ａ変換回路１はデジタル信号入力端子
ＩＮから入力されたｎビットのデジタル信号ＳＤをアナ
ログ信号ＳＡに変換して出力する。選択回路２はＤ／Ａ
変換回路１から出力されるアナログ信号ＳＡが示す電圧
と上側電圧ＶＲＴとのどちらか一方を、モード切り換え
信号ＭＫに応じて選択する。そして、選択回路２で選択
された電圧は緩衝増幅回路３を介して端子ＯＵＴから出
力される。
ＩＮから入力されたｎビットのデジタル信号ＳＤをアナ
ログ信号ＳＡに変換して出力する。選択回路２はＤ／Ａ
変換回路１から出力されるアナログ信号ＳＡが示す電圧
と上側電圧ＶＲＴとのどちらか一方を、モード切り換え
信号ＭＫに応じて選択する。そして、選択回路２で選択
された電圧は緩衝増幅回路３を介して端子ＯＵＴから出
力される。
【００１５】尚、本実施形態では、モード切り換え信号
ＭＫがハイレベルとローレベルの２値をとり得る２値信
号であり、モード切り換え信号ＭＫがローレベルである
ときにはＤ／Ａ変換回路１から出力されるアナログ信号
ＳＡが示す電圧を選択し、一方、モード切り換え信号Ｍ
Ｋがハイレベルであるときには上側電圧ＶＲＴを選択す
るようになっている。
ＭＫがハイレベルとローレベルの２値をとり得る２値信
号であり、モード切り換え信号ＭＫがローレベルである
ときにはＤ／Ａ変換回路１から出力されるアナログ信号
ＳＡが示す電圧を選択し、一方、モード切り換え信号Ｍ
Ｋがハイレベルであるときには上側電圧ＶＲＴを選択す
るようになっている。
【００１６】次に、Ｄ／Ａ変換回路１の具体例を図２に
示す。同図において、ＳＷ−０Ｌ、ＳＷ−０Ｈ、ＳＷ−
１Ｌ、ＳＷ−１Ｈ、…、ＳＷ−（ｎ−１）Ｌ、ＳＷ−
（ｎ−１）Ｈはスイッチ回路、Ｌはロジック回路であ
る。尚、従来技術として図４に示したＤ／Ａ変換器を構
成するＤ／Ａ変換回路４と同一部分には同一符号を付し
て説明を省略する。
示す。同図において、ＳＷ−０Ｌ、ＳＷ−０Ｈ、ＳＷ−
１Ｌ、ＳＷ−１Ｈ、…、ＳＷ−（ｎ−１）Ｌ、ＳＷ−
（ｎ−１）Ｈはスイッチ回路、Ｌはロジック回路であ
る。尚、従来技術として図４に示したＤ／Ａ変換器を構
成するＤ／Ａ変換回路４と同一部分には同一符号を付し
て説明を省略する。
【００１７】スイッチ回路ＳＷ−０Ｌ、ＳＷ−０Ｈ、Ｓ
Ｗ−１Ｌ、ＳＷ−１Ｈ、…、ＳＷ−（ｎ−１）Ｌ、ＳＷ
−（ｎ−１）Ｈはそれぞれ２つの端子を有しており、こ
の２つの端子間を導通させる／させないを切り換えるた
めのものである。そして、スイッチ回路ＳＷ−ｋＬ（但
し、ｋ＝０、１、２、…、ｎ−１）及びＳＷ−ｋＨの一
方の端子は抵抗Ｒ１−ｋの一端に共通に接続されてい
る。また、スイッチ回路ＳＷ−ｋＬの他方の端子は下側
電圧ＶＲＢを示す電位点に接続されている。また、スイ
ッチ回路ＳＷ−ｋＨの他方の端子は上側電圧ＶＲＴを示
す電位点に接続されている。
Ｗ−１Ｌ、ＳＷ−１Ｈ、…、ＳＷ−（ｎ−１）Ｌ、ＳＷ
−（ｎ−１）Ｈはそれぞれ２つの端子を有しており、こ
の２つの端子間を導通させる／させないを切り換えるた
めのものである。そして、スイッチ回路ＳＷ−ｋＬ（但
し、ｋ＝０、１、２、…、ｎ−１）及びＳＷ−ｋＨの一
方の端子は抵抗Ｒ１−ｋの一端に共通に接続されてい
る。また、スイッチ回路ＳＷ−ｋＬの他方の端子は下側
電圧ＶＲＢを示す電位点に接続されている。また、スイ
ッチ回路ＳＷ−ｋＨの他方の端子は上側電圧ＶＲＴを示
す電位点に接続されている。
【００１８】ロジック回路Ｌは当該Ｄ／Ａ変換器にデジ
タル信号入力端子ＩＮを介して入力されるｎビットのデ
ジタル信号ＳＤを入力しており、入力するデジタル信号
ＳＤに応じてスイッチ回路ＳＷ−０Ｌ、ＳＷ−０Ｈ、Ｓ
Ｗ−１Ｌ、ＳＷ−１Ｈ、…、ＳＷ−（ｎ−１）Ｌ、及
び、ＳＷ−（ｎ−１）ＨのＯＮ／ＯＦＦ（各スイッチ回
路の２つの端子間の導通状態）を制御する。
タル信号入力端子ＩＮを介して入力されるｎビットのデ
ジタル信号ＳＤを入力しており、入力するデジタル信号
ＳＤに応じてスイッチ回路ＳＷ−０Ｌ、ＳＷ−０Ｈ、Ｓ
Ｗ−１Ｌ、ＳＷ−１Ｈ、…、ＳＷ−（ｎ−１）Ｌ、及
び、ＳＷ−（ｎ−１）ＨのＯＮ／ＯＦＦ（各スイッチ回
路の２つの端子間の導通状態）を制御する。
【００１９】具体的には、ロジック回路Ｌは、デジタル
信号ＳＤの各ビットについて、そのビットが最下位ビッ
トからｋだけ上位のビットがローレベルであれば、スイ
ッチ回路ＳＷ−ｋＬがＯＮ（２つの端子間が導通状態）
に、スイッチ回路ＳＷ−ｋＨがＯＦＦ（２つの端子間が
非導通状態）に、一方、上記ビットがハイレベルであれ
ば、スイッチ回路ＳＷ−ｋＬがＯＦＦに、スイッチ回路
ＳＷ−ｋＨがＯＮに、それぞれなるように制御する。
信号ＳＤの各ビットについて、そのビットが最下位ビッ
トからｋだけ上位のビットがローレベルであれば、スイ
ッチ回路ＳＷ−ｋＬがＯＮ（２つの端子間が導通状態）
に、スイッチ回路ＳＷ−ｋＨがＯＦＦ（２つの端子間が
非導通状態）に、一方、上記ビットがハイレベルであれ
ば、スイッチ回路ＳＷ−ｋＬがＯＦＦに、スイッチ回路
ＳＷ−ｋＨがＯＮに、それぞれなるように制御する。
【００２０】尚、ロジック回路Ｌは、不図示の初期化信
号入力端子に初期化を指示する信号が入力されると、例
えば、下側電圧ＶＲＢを示す電位点に接続されているス
イッチ回路ＳＷ−０Ｌ、ＳＷ−１Ｌ、…、ＳＷ−（ｎ−
１）ＬがＯＮで、上側電圧ＶＲＴを示す電位点に接続さ
れているスイッチ回路ＳＷ−０Ｈ、ＳＷ−１Ｈ、…、Ｓ
Ｗ−（ｎ−１）ＨがＯＦＦであるというような、ある特
定の状態に各スイッチ回路のＯＮ／ＯＦＦを切り換える
ようになっている。
号入力端子に初期化を指示する信号が入力されると、例
えば、下側電圧ＶＲＢを示す電位点に接続されているス
イッチ回路ＳＷ−０Ｌ、ＳＷ−１Ｌ、…、ＳＷ−（ｎ−
１）ＬがＯＮで、上側電圧ＶＲＴを示す電位点に接続さ
れているスイッチ回路ＳＷ−０Ｈ、ＳＷ−１Ｈ、…、Ｓ
Ｗ−（ｎ−１）ＨがＯＦＦであるというような、ある特
定の状態に各スイッチ回路のＯＮ／ＯＦＦを切り換える
ようになっている。
【００２１】したがって、Ｄ／Ａ変換回路１から出力さ
れるアナログ信号ＳＡが示す電圧Ａは、図３に示すよう
に、デジタル信号ＳＤが示す値Ｄが０、１、２、…、２
n−１であるときには、それぞれ下側電圧ＶＲＢを基準
とした０、（ＶＲＴ−ＶＲＢ）・１／２n、（ＶＲＴ−
ＶＲＢ）・２／２n、…、（ＶＲＴ−ＶＲＢ）・（２n−
１）／２nで表されるものとなる。すなわち、Ｄ／Ａ変
換回路１から出力されるアナログ信号ＳＡがとり得る最
大の電圧は（ＶＲＴ−ＶＲＢ）・（２n−１）／２nであ
り、上側電圧ＶＲＴよりもＶＬＳＢだけ低いものであ
る。
れるアナログ信号ＳＡが示す電圧Ａは、図３に示すよう
に、デジタル信号ＳＤが示す値Ｄが０、１、２、…、２
n−１であるときには、それぞれ下側電圧ＶＲＢを基準
とした０、（ＶＲＴ−ＶＲＢ）・１／２n、（ＶＲＴ−
ＶＲＢ）・２／２n、…、（ＶＲＴ−ＶＲＢ）・（２n−
１）／２nで表されるものとなる。すなわち、Ｄ／Ａ変
換回路１から出力されるアナログ信号ＳＡがとり得る最
大の電圧は（ＶＲＴ−ＶＲＢ）・（２n−１）／２nであ
り、上側電圧ＶＲＴよりもＶＬＳＢだけ低いものであ
る。
【００２２】以上の構成により、モード切り換え信号Ｍ
Ｋがローレベルであるときには、端子ＩＮに入力される
デジタル信号ＳＤからＤ／Ａ変換回路１で変換されて得
られるアナログ信号ＳＡが端子ＯＵＴから出力される
が、モード切り換え信号ＭＫがハイレベルであるときに
は、上側電圧ＶＲＴが端子ＯＵＴから出力される。換言
すれば、モード切り換え信号ＭＫによって、端子ＯＵＴ
から出力される信号を、とり得る最大の電圧が上側電圧
ＶＲＴよりもＶＬＳＢだけ低いアナログ信号ＳＡとする
か、それとも、上側電圧ＶＲＴを常時示すものとするか
の切り換えを行うことができる。
Ｋがローレベルであるときには、端子ＩＮに入力される
デジタル信号ＳＤからＤ／Ａ変換回路１で変換されて得
られるアナログ信号ＳＡが端子ＯＵＴから出力される
が、モード切り換え信号ＭＫがハイレベルであるときに
は、上側電圧ＶＲＴが端子ＯＵＴから出力される。換言
すれば、モード切り換え信号ＭＫによって、端子ＯＵＴ
から出力される信号を、とり得る最大の電圧が上側電圧
ＶＲＴよりもＶＬＳＢだけ低いアナログ信号ＳＡとする
か、それとも、上側電圧ＶＲＴを常時示すものとするか
の切り換えを行うことができる。
【００２３】これにより、本実施形態のＤ／Ａ変換器に
よれば、出力されるアナログ信号に関して、とり得る最
大の電圧が従来よりもＶＬＳＢだけ高くなり、とり得る
電圧の範囲が拡張する。
よれば、出力されるアナログ信号に関して、とり得る最
大の電圧が従来よりもＶＬＳＢだけ高くなり、とり得る
電圧の範囲が拡張する。
【００２４】尚、本発明は上記実施形態に限定されるも
のではなく、例えば、デジタル信号をアナログ信号に変
換するＤ／Ａ変換回路については、第１の電圧と第２の
電圧とが与えられており、前記第１の電圧と前記第２の
電圧との間の互いに異なる、前記第１の電圧を含まない
２n個の所定の電圧のうち、入力されるｎビットのデジ
タル信号が示す値に応じた電圧を示すアナログ信号を出
力するものであれば、どのような構成のものであっても
構わない。また、図４と同様にロジック回路を用いない
でデジタル信号により各スイッチを直接制御するように
しても構わない。
のではなく、例えば、デジタル信号をアナログ信号に変
換するＤ／Ａ変換回路については、第１の電圧と第２の
電圧とが与えられており、前記第１の電圧と前記第２の
電圧との間の互いに異なる、前記第１の電圧を含まない
２n個の所定の電圧のうち、入力されるｎビットのデジ
タル信号が示す値に応じた電圧を示すアナログ信号を出
力するものであれば、どのような構成のものであっても
構わない。また、図４と同様にロジック回路を用いない
でデジタル信号により各スイッチを直接制御するように
しても構わない。
【００２５】
【発明の効果】以上説明したように、本発明のＤ／Ａ変
換器によれば、Ｄ／Ａ変換手段でデジタル信号から変換
されて得られたアナログ信号を出力するか、それとも、
上記Ｄ／Ａ変換手段で得られたアナログ信号ではとり得
ない、Ｄ／Ａ変換手段に与えられる電圧を出力するかを
切り換えることができるので、出力されるアナログ信号
がとり得る電圧の範囲が拡張する。
換器によれば、Ｄ／Ａ変換手段でデジタル信号から変換
されて得られたアナログ信号を出力するか、それとも、
上記Ｄ／Ａ変換手段で得られたアナログ信号ではとり得
ない、Ｄ／Ａ変換手段に与えられる電圧を出力するかを
切り換えることができるので、出力されるアナログ信号
がとり得る電圧の範囲が拡張する。
【図１】 本発明の一実施形態であるＤ／Ａ変換器の構
成を示すブロック図である。
成を示すブロック図である。
【図２】 図１のＤ／Ａ変換器を構成するＤ／Ａ変換回
路を具体的に示した図である。
路を具体的に示した図である。
【図３】 Ｄ／Ａ変換回路において、入力されるデジタ
ル信号が示す値と出力されるアナログ信号が示す電圧と
の関係を示す図である。
ル信号が示す値と出力されるアナログ信号が示す電圧と
の関係を示す図である。
【図４】 従来のＤ／Ａ変換器の一構成例を示す図であ
る。
る。
【符号の説明】 １ Ｄ／Ａ変換回路 ２ 選択回路 ３ 緩衝増幅回路 Ｒ１−０、Ｒ１−１、…、Ｒ１−（ｎ−１） 抵抗 Ｒ２−０、Ｒ２−１、…、Ｒ２−（ｎ−１） 抵抗 ＳＷ−０Ｌ、ＳＷ−１Ｌ、…、ＳＷ−（ｎ−１）Ｌ
スイッチ回路 ＳＷ−０Ｈ、ＳＷ−１Ｈ、…、ＳＷ−（ｎ−１）Ｈ
スイッチ回路 Ｌ ロジック回路
スイッチ回路 ＳＷ−０Ｈ、ＳＷ−１Ｈ、…、ＳＷ−（ｎ−１）Ｈ
スイッチ回路 Ｌ ロジック回路
Claims (1)
- 【請求項１】 第１の電圧と第２の電圧とが与えられて
おり、前記第１の電圧と前記第２の電圧との間の互いに
異なる、前記第１の電圧を含まない２n個の所定の電圧
のうち、入力されるｎビットのデジタル信号が示す値に
応じた電圧を示すアナログ信号を出力するＤ／Ａ変換手
段と、 該Ｄ／Ａ変換手段から出力されるアナログ信号が示す電
圧と前記第１の電圧とのどちらか一方を選択する選択手
段と、を有することを特徴とするＤ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11106098A JP2000299639A (ja) | 1999-04-14 | 1999-04-14 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11106098A JP2000299639A (ja) | 1999-04-14 | 1999-04-14 | Ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000299639A true JP2000299639A (ja) | 2000-10-24 |
Family
ID=14425062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11106098A Pending JP2000299639A (ja) | 1999-04-14 | 1999-04-14 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000299639A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415087B1 (ko) * | 2001-06-29 | 2004-01-13 | 주식회사 하이닉스반도체 | 디지털 신호를 아날로그 신호로 변환하는 장치 |
-
1999
- 1999-04-14 JP JP11106098A patent/JP2000299639A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415087B1 (ko) * | 2001-06-29 | 2004-01-13 | 주식회사 하이닉스반도체 | 디지털 신호를 아날로그 신호로 변환하는 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4931704B2 (ja) | Ｄａ変換回路 | |
| JP3130528B2 (ja) | ディジタル・アナログ変換器 | |
| JPH06152420A (ja) | アナログ／ディジタル変換器 | |
| US4873525A (en) | Compact R segment D/A converter | |
| US7295142B2 (en) | Digital-to-analog converter with short integration time constant | |
| JPH0519848B2 (ja) | ||
| EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| US6999016B2 (en) | D/A converter and semiconductor device | |
| JP2001156640A (ja) | ディジタル／アナログ変換器 | |
| JP2000299639A (ja) | Ｄ／ａ変換器 | |
| JPH06132828A (ja) | Ｄ／ａ変換装置 | |
| JP3130007B2 (ja) | 逐次比較型ａ／ｄコンバータ回路 | |
| JPH08307273A (ja) | Ｄ／ａコンバータ回路 | |
| JPS6161577B2 (ja) | ||
| KR910002341B1 (ko) | 아날로그신호 비교회로 | |
| KR100502402B1 (ko) | 축차비교형아날로그-디지탈변환회로 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| JPH0715331A (ja) | アナログ／デジタル変換回路 | |
| JP2980035B2 (ja) | Ａ／ｄ変換回路 | |
| JPH0846515A (ja) | デジタルアナログ変換装置 | |
| JP3344524B2 (ja) | Ｄ／ａコンバータ | |
| JPH06152416A (ja) | アナログ−ディジタル変換器 | |
| JPH1188171A (ja) | Ａ／ｄ変換器 | |
| JPH04326625A (ja) | Ａ／ｄ変換回路 | |
| JPH0537376A (ja) | Ａｄ変換器 |