JP2000277654A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000277654A
JP2000277654A JP11081584A JP8158499A JP2000277654A JP 2000277654 A JP2000277654 A JP 2000277654A JP 11081584 A JP11081584 A JP 11081584A JP 8158499 A JP8158499 A JP 8158499A JP 2000277654 A JP2000277654 A JP 2000277654A
Authority
JP
Japan
Prior art keywords
grid array
ball grid
array package
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11081584A
Other languages
English (en)
Inventor
Yutaka Kuroshima
豊 黒島
Masaru Kitahara
勝 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP11081584A priority Critical patent/JP2000277654A/ja
Publication of JP2000277654A publication Critical patent/JP2000277654A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ボールグリッドアレイパッケージのプリント
回路板への実装後の機械的強度が向上した半導体装置を
提供すること。 【解決手段】 半導体チップ12が樹脂封止されて設け
られているインターポーザ16の裏面側に複数のはんだ
ボール13を配してなるボールグリッドアレイパッケー
ジ11と、ボールグリッドアレイパッケージ11が実装
されるプリント回路板19とを有する半導体装置におい
て、ボールグリッドアレイパッケージ11およびプリン
ト回路板19の端部に複数の貫通穴21,21’を設
け、貫通穴21,21’に固定手段を挿入し両者を固定
することを特徴とする半導体装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体チップが
樹脂封止されて設けられているインターポーザの裏面側
に複数のはんだボールを配してなるボールグリッドアレ
イパッケージと、このボールグリッドアレイパッケージ
が実装されるプリント回路板とを有する半導体装置にお
いて、ボールグリッドアレイパッケージとプリント回路
板とのはんだ接合後の接続強度が向上した半導体装置に
関するものである。
【0002】
【従来の技術】図4は従来のボールグリッドアレイパッ
ケージの構造を説明するための図であり、(a)は斜視
図、(b)は断面図、(c)は裏面図である。ボールグ
リッドアレイパッケージ11は、図4(a)および
(c)に示すようにインターポーザ16の裏面側に複数
のはんだボール13を配してなる。また、図4(b)に
示すように半導体チップ14が例えばエポキシ樹脂15
により樹脂封止され、かつ半導体チップ14はインター
ポーザ16にワイヤ17により接続されている。
【0003】図5は、従来のボールグリッドアレイパッ
ケージ11のプリント回路板19への実装方法を説明す
るための図である。まず、図5(a)に示すように、ボ
ールグリッドアレイパッケージ11を実装するプリント
回路板19のパッド20上にクリームはんだ18を印刷
する。次に、図5(b)に示すように、実装機により位
置合わせを行い、パッド20上にボールグリッドアレイ
パッケージ11を実装する。続いて、ボールグリッドア
レイパッケージ11が実装されたプリント回路板19を
リフロー炉を通し、はんだボール13を溶融させはんだ
付けを行う。
【0004】このようなボールグリッドアレイパッケー
ジは、従来も数多く提案され、例えば特開平10−22
3798号公報には、リフロー炉でのはんだ付けの際
に、はんだの未溶融部分がなくなるように、インターポ
ーザに貫通穴を設けたボールグリッドアレイパッケージ
が提案されている。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
ボールグリッドアレイパッケージを含む半導体装置で
は、次のような問題点があった。 (1)図6(a)は、クワッドフラットパッケージ(Q
FP)の斜視図であり、図6(b)は、スモールアウト
ラインパッケージ(SOP)の斜視図であり、これらは
ボールグリッドアレイパッケージと類似したパッケージ
の形態であるが、ボールグリッドアレイパッケージは、
QFPやSOPと異なり、外部からの応力を吸収する効
果も併せ持つリードがないため、例えば携帯電話等のセ
ットに組み込んだ際、落下による衝撃やキーボタン押し
などによるプリント基板のたわみに対して弱く、はんだ
接合部のクラックが発生し易い。
【0006】(2)図7は、従来のボールグリッドアレ
イパッケージの実装方式を説明するための図である。図
7(a)はその斜視図、図7(b)は断面図である。ボ
ールグリッドアレイパッケージ11のはんだ接合部の強
度を改善するために、ボールグリッドアレイパッケージ
11とプリント回路板19との間に、シリンジ71によ
り補強材の樹脂(アンダーフィル材72)を注入し、両
者の接合強度を改善しているが、アンダーフィル材72
を使用するとこれを注入する工程が増え、製造コストも
増すという欠点がある。
【0007】(3)また、アンダーフィル材72を使用
すると、ボールグリッドアレイパッケージとプリント回
路板19とが完全に固定されるため、ボールグリッドア
レイパッケージの交換(リペア)が困難となるという欠
点がある。 (4)図8は、従来の別のボールグリッドアレイパッケ
ージの実装方式を説明するための図であり、(a)は従
来のボールグリッドアレイパッケージの斜視図、(b)
は断面図、(c)は裏面図である。上記の方法とは別
に、インターポーザ16の4隅に、強度対策としてダミ
ーバンプ81を設ける方法があるが、この方法でもイン
ターポーザがねじれた時や曲げに対する耐性が低い。
【0008】(5)上記以外の強度対策として、パッド
20に対してはんだボール13の径をできるだけ大きく
し、はんだ付けの面積を広くし強度を向上させる方法も
あるが、現在EIAJ等でこのパッド20やはんだボー
ル13の径などのサイズを小さくする方向で規格化が検
討されており、このような手段は今後採用されにくくな
る可能性がある。
【0009】したがってこの発明の目的は、ボールグリ
ッドアレイパッケージのプリント回路板への実装後の機
械的強度が向上した半導体装置を提供することにある。
【0010】
【課題を解決するための手段】この発明は、半導体チッ
プが樹脂封止されて設けられているインターポーザの裏
面側に複数のはんだボールを配してなるボールグリッド
アレイパッケージと、前記ボールグリッドアレイパッケ
ージが実装されるプリント回路板とを有する半導体装置
において、前記ボールグリッドアレイパッケージおよび
前記プリント回路板に複数の貫通穴を設け、前記貫通穴
に固定手段を挿入し両者を固定することを特徴とする半
導体装置を提供するものである。
【0011】
【発明の実施の形態】図1は、この発明のボールグリッ
ドアレイパッケージの構造を説明するための図であり、
(a)は斜視図、(b)は断面図、(c)は裏面図であ
る。この発明の一実施態様におけるボールグリッドアレ
イパッケージ11は、図1(a)および(c)に示すよ
うにインターポーザ16の裏面側に複数のはんだボール
13を配してなる。また、図1(b)に示すように半導
体チップ14は例えばエポキシ樹脂15により樹脂封止
され、かつ半導体チップ14はインターポーザ16にワ
イヤ17により接続されている。インターポーザ16に
は、その材質として、樹脂,セラミック,TABテープ
等が用いられる。また、この発明では、ボールグリッド
アレイパッケージ11の端部、図1の態様ではインター
ポーザ16の端部に複数の貫通穴21、すなわち2個の
貫通穴21を設けることを一つの特徴としている。
【0012】図2は、この発明のボールグリッドアレイ
パッケージ11のプリント回路板19への実装方法を説
明するための図である。まず、図2(a)に示すよう
に、ボールグリッドアレイパッケージ11を実装するプ
リント回路板19のパッド20上にクリームはんだ18
を印刷する。次に、図2(b)に示すように、実装機に
より位置合わせを行い、パッド20上にボールグリッド
アレイパッケージ11を実装する。続いて、ボールグリ
ッドアレイパッケージ11が実装されたプリント回路板
19をリフロー炉を通し、はんだボール13を溶融させ
はんだ付けを行う。このリフロー炉の通過により、はん
だが溶融したときに生じるセルフアライメント効果(溶
融したはんだの表面張力の作用により、正しい実装位置
に動く現象)でもってボールグリッドアレイパッケージ
が正しい位置に実装される。
【0013】さらに、この発明においては、ボールグリ
ッドアレイパッケージ11およびプリント回路板19に
複数の貫通穴を設け、この貫通穴に固定手段を挿入し両
者を固定することを特徴としている。図2によれば、ボ
ールグリッドアレイパッケージ11とプリント回路板1
9が固定手段(図2の態様ではピン22)により固定さ
れている。ボールグリッドアレイパッケージ11には、
図1で示したようにその端部に2個の貫通穴21が設け
られ、これと対応するようにプリント回路板19にも貫
通穴が設けられ、そこにこのために設計された専用のピ
ン22を挿入し、そのピン22をはんだ付けもしくは接
着剤等で固定している。
【0014】図3は、図2のA部の拡大図である。ピン
22は、ボールグリッドアレイパッケージ11およびプ
リント回路板19の複数の貫通穴21’に挿入され、ピ
ン22は、プリント回路板19の裏面より0.2mm〜
1.0mm突出している。インターポーザ16とピン2
2とは、はんだ付けまたは接着剤23により固定されて
いる。また、前記のピン22の突出した部分とプリント
回路板19とは、これもまたはんだ付けまたは接着剤2
3により固定されている。
【0015】なお、ボールグリッドアレイパッケージ1
1の貫通穴21を設ける位置は、ボールグリッドアレイ
パッケージの構造上や強度の確保上、その端部に位置
し、2個以上設けるのがよい。また貫通穴の径は0.3
mm〜1.0mmとし、ピン径に対してプラス0.05
mm〜0.10mmとするのがよい。プリント回路板1
9に設ける貫通穴21’は、その穴数、穴位置、穴径共
にボールグリッドアレイパッケージ11と同数、同位
置、同径で形成するのが望ましく、その形成法は通常の
基板製作工程で設けられるスルーホール等の同様の方法
を適用することができる。ピン22の材質は、金属や樹
脂であることができ、その形状は作業工数を減らす目的
から1度に複数の貫通穴に挿入できるよう、コの字型や
3股に分かれた形状にすることができる。また、コの字
形状により、より強度を増すことができる。
【0016】この発明の実施の態様における半導体装置
は、外部からの応力をピンが吸収するため、ボールグリ
ッドアレイパッケージのはんだ付け部に対する、落下な
どによる衝撃、曲げ、熱膨張による伸び等が緩和され
る。 また、はんだ付けに対する横方向の力に対して
は、はんだのせん断力にピンのせん断力が加わり、強度
向上が図れる。曲げに対しては下方からの押圧変形に対
して、十分な強度を有するピンで応力を吸収することが
できる。
【0017】
【発明の効果】この発明によれば、ボールグリッドアレ
イパッケージのプリント回路板への実装後の機械的強度
が向上した半導体装置を提供することができる。また、
この発明によれば、従来用いられてきたアンダーフィル
材の使用が不要となり、製造コストの低減を図ることが
できる。さらに、この発明によれば、アンダーフィル材
の使用が不要となるため、ボールグリッドアレイパッケ
ージの交換(リペア)が可能となる。
【図面の簡単な説明】
【図1】この発明のボールグリッドアレイパッケージの
構造を説明するための図であり、(a)は斜視図、
(b)は断面図、(c)は裏面図である。
【図2】この発明のボールグリッドアレイパッケージの
プリント回路板への実装方法を説明するための図であ
る。
【図3】図2のA部の拡大図である。
【図4】従来のボールグリッドアレイパッケージの構造
を説明するための図であり、(a)は斜視図、(b)は
断面図、(c)は裏面図である。
【図5】従来のボールグリッドアレイパッケージのプリ
ント回路板への実装方法を説明するための図である。
【図6】(a)は、クワッドフラットパッケージ(QF
P)の斜視図であり、(b)は、スモールアウトライン
パッケージ(SOP)の斜視図である。
【図7】従来のボールグリッドアレイパッケージの実装
方式を説明するための図である。
【図8】従来の別のボールグリッドアレイパッケージの
実装方式を説明するための図であり、(a)は従来のボ
ールグリッドアレイパッケージの斜視図、(b)は断面
図、(c)は裏面図である。
【符号の説明】
11 ボールグリッドアレイパッケージ 13 はんだボール 14 半導体チップ 15 エポキシ樹脂 16 インターポーザ 17 ワイヤ 18 クリームはんだ 19 プリント回路板 20 パッド 21,21’ 貫通穴 22 ピン 23 はんだ付けまたは接着剤 71 シリンジ 72 アンダーフィル材

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップが樹脂封止されて設けられ
    ているインターポーザの裏面側に複数のはんだボールを
    配してなるボールグリッドアレイパッケージと、前記ボ
    ールグリッドアレイパッケージが実装されるプリント回
    路板とを有する半導体装置において、 前記ボールグリッドアレイパッケージおよび前記プリン
    ト回路板に複数の貫通穴を設け、前記貫通穴に固定手段
    を挿入し両者を固定することを特徴とする半導体装置。
JP11081584A 1999-03-25 1999-03-25 半導体装置 Withdrawn JP2000277654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11081584A JP2000277654A (ja) 1999-03-25 1999-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11081584A JP2000277654A (ja) 1999-03-25 1999-03-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2000277654A true JP2000277654A (ja) 2000-10-06

Family

ID=13750384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11081584A Withdrawn JP2000277654A (ja) 1999-03-25 1999-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JP2000277654A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258347A (ja) * 2010-06-07 2011-12-22 Nidec Copal Electronics Corp 基板搭載部品
JP2017005280A (ja) * 2007-02-19 2017-01-05 センブラント リミテッド プリント回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005280A (ja) * 2007-02-19 2017-01-05 センブラント リミテッド プリント回路基板
JP2011258347A (ja) * 2010-06-07 2011-12-22 Nidec Copal Electronics Corp 基板搭載部品

Similar Documents

Publication Publication Date Title
JP3645136B2 (ja) 電子回路パッケージ及び実装ボード
JP2000323623A (ja) 半導体装置
JPH0888245A (ja) 半導体装置
JP3450236B2 (ja) 半導体装置及びその製造方法
KR100674548B1 (ko) 반도체 장치
US20060169488A1 (en) Circuit board mounted with surface mount type circuit component and method for producing the same
JP2007165420A (ja) 半導体装置
US10510643B2 (en) Semiconductor package with lead frame and recessed solder terminals
US6974765B2 (en) Encapsulation of pin solder for maintaining accuracy in pin position
JP2000277654A (ja) 半導体装置
US6331738B1 (en) Semiconductor device having a BGA structure
JPH08250835A (ja) 金属バンプを有するlsiパッケージの実装方法
JP2003092376A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4042539B2 (ja) Csp接続方法
JP4126840B2 (ja) バンプを有する電子部品及びその実装方法
JP2003023243A (ja) 配線基板
JP2003110060A (ja) インターポーザ基板、その製造方法、および半導体装置
JP2004047758A (ja) 半導体装置
JPH0738051A (ja) レジンモールド電子装置およびその製造方法
JP3183278B2 (ja) ボールグリッドアレイ型半導体パッケージおよびその実装構造
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JPS61237454A (ja) 電子部品
JP2001085604A (ja) 半導体装置
JPH09213744A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606