JP2000269238A - 化合物半導体薄膜の製造装置およびこれを用いた化合物半導体薄膜の製造方法 - Google Patents
化合物半導体薄膜の製造装置およびこれを用いた化合物半導体薄膜の製造方法Info
- Publication number
- JP2000269238A JP2000269238A JP11069589A JP6958999A JP2000269238A JP 2000269238 A JP2000269238 A JP 2000269238A JP 11069589 A JP11069589 A JP 11069589A JP 6958999 A JP6958999 A JP 6958999A JP 2000269238 A JP2000269238 A JP 2000269238A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- compound
- semiconductor thin
- compound semiconductor
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/541—CuInSe2 material PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【課題】 Ｉ−VI族化合物ターゲット、III−VI族ター
ゲット、ＲＦ電源およびＤＣ電源を用いることによっ
て、組成の制御性および生産性よく、Ｉ−III−VI族化
合物半導体薄膜を製造することができる化合物半導体薄
膜の製造装置および製造方法を提供する。 【解決手段】 反応室１１と、反応室１１内に配置され
たIII−VI族化合物ターゲット１２ｂ、１３ｂおよび１
４ｂと、Ｉ−VI族化合物ターゲット１５ｂと、III−VI
族化合物ターゲット１２ｂ〜１４ｂに接続されたＲＦ電
源１６と、Ｉ−VI族化合物ターゲット１５ｂに接続され
たＤＣ電源１７と、ターゲット１２ｂ〜１５ｂに対向す
るように形成された基板ホルダ１８と、基板ホルダ１８
に接続された電位制御装置１９とを備える。
ゲット、ＲＦ電源およびＤＣ電源を用いることによっ
て、組成の制御性および生産性よく、Ｉ−III−VI族化
合物半導体薄膜を製造することができる化合物半導体薄
膜の製造装置および製造方法を提供する。 【解決手段】 反応室１１と、反応室１１内に配置され
たIII−VI族化合物ターゲット１２ｂ、１３ｂおよび１
４ｂと、Ｉ−VI族化合物ターゲット１５ｂと、III−VI
族化合物ターゲット１２ｂ〜１４ｂに接続されたＲＦ電
源１６と、Ｉ−VI族化合物ターゲット１５ｂに接続され
たＤＣ電源１７と、ターゲット１２ｂ〜１５ｂに対向す
るように形成された基板ホルダ１８と、基板ホルダ１８
に接続された電位制御装置１９とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体薄膜
の製造装置および製造方法に関し、特にたとえば、Ｉ族
元素、III族元素およびVI族元素を含む化合物半導体薄
膜の製造方法および製造装置に関する。
の製造装置および製造方法に関し、特にたとえば、Ｉ族
元素、III族元素およびVI族元素を含む化合物半導体薄
膜の製造方法および製造装置に関する。
【０００２】
【従来の技術】従来、Ｉ族元素、III族元素およびVI族
元素を含む化合物半導体薄膜（以下、Ｉ−III−VI族化
合物半導体薄膜という）を製造する方法として、多元蒸
着法やスパッタリング法などが用いられている。
元素を含む化合物半導体薄膜（以下、Ｉ−III−VI族化
合物半導体薄膜という）を製造する方法として、多元蒸
着法やスパッタリング法などが用いられている。
【０００３】しかしながら、多元蒸着法においては、各
元素の蒸着速度の厳密な制御が難しいという問題があっ
た。
元素の蒸着速度の厳密な制御が難しいという問題があっ
た。
【０００４】一方、スパッタリング法は、成膜速度が電
力にほぼ比例しているため、これを制御しやすいという
特徴がある。またスパッタ法には蒸着法と比べて基板と
の付着力が大きい膜を得やすく、面積の大きな基板にお
いて膜厚均一性に優れた膜を得やすいという利点もあ
る。
力にほぼ比例しているため、これを制御しやすいという
特徴がある。またスパッタ法には蒸着法と比べて基板と
の付着力が大きい膜を得やすく、面積の大きな基板にお
いて膜厚均一性に優れた膜を得やすいという利点もあ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
スパッタリング法では、一般に、各元素ごとのターゲッ
トを用いるため、組成の制御性よく化合物半導体薄膜を
成膜することが困難であった。特に、大面積の基板上に
化合物半導体薄膜を成膜する場合には、化合物半導体薄
膜の均一性を向上させるために基板を回転させることが
一般的であるが、その場合には、各ターゲットからスパ
ッタリングされた各元素が異なる時間に基板上に到達す
ることになるため、各元素が結合を形成する前に高蒸気
圧の成分が蒸発しやすい。たとえば、Ｃｕ、Ｉｎ、Ｇａ
およびＳｅの各ターゲットとを用いてスパッタリングし
た場合には、高蒸気圧のＩｎＳｅが蒸発しやすく、最終
的な膜は予定した組成よりもＩｎおよびＳｅが不足した
膜となる。このように、従来のスパッタリング法では、
組成の制御性よく化合物半導体薄膜を製造することが困
難であるという問題があった。
スパッタリング法では、一般に、各元素ごとのターゲッ
トを用いるため、組成の制御性よく化合物半導体薄膜を
成膜することが困難であった。特に、大面積の基板上に
化合物半導体薄膜を成膜する場合には、化合物半導体薄
膜の均一性を向上させるために基板を回転させることが
一般的であるが、その場合には、各ターゲットからスパ
ッタリングされた各元素が異なる時間に基板上に到達す
ることになるため、各元素が結合を形成する前に高蒸気
圧の成分が蒸発しやすい。たとえば、Ｃｕ、Ｉｎ、Ｇａ
およびＳｅの各ターゲットとを用いてスパッタリングし
た場合には、高蒸気圧のＩｎＳｅが蒸発しやすく、最終
的な膜は予定した組成よりもＩｎおよびＳｅが不足した
膜となる。このように、従来のスパッタリング法では、
組成の制御性よく化合物半導体薄膜を製造することが困
難であるという問題があった。
【０００６】さらに、従来のスパッタリング法では、成
膜速度が遅く生産性が悪いという問題もあった。
膜速度が遅く生産性が悪いという問題もあった。
【０００７】上記問題を解決するために、本発明は、組
成の制御性および生産性よく、Ｉ−III−VI族化合物半
導体薄膜を製造することができる化合物半導体薄膜の製
造装置、およびこれを用いた化合物半導体薄膜の製造方
法を提供することを目的とする。
成の制御性および生産性よく、Ｉ−III−VI族化合物半
導体薄膜を製造することができる化合物半導体薄膜の製
造装置、およびこれを用いた化合物半導体薄膜の製造方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の化合物半導体薄膜の製造装置は、基板ホル
ダに設置された基板上に化合物半導体薄膜を形成する化
合物半導体薄膜の製造装置であって、III−VI族化合物
ターゲットと、Ｉ−VI族化合物ターゲットと、前記III
−VI族化合物ターゲットに接続されたＲＦ電源と、前記
Ｉ−VI族化合物ターゲットに接続されたＤＣ電源とを備
えることを特徴とする。上記化合物半導体薄膜の製造装
置では、ターゲットにIII−VI族化合物ターゲットおよ
びＩ−VI族化合物ターゲットを用いているため、組成の
制御性よく、Ｉ−III−VI族化合物半導体薄膜を製造で
きる。さらに、上記化合物半導体薄膜の製造装置では、
III−VI族化合物ターゲットにＤＣ電源が接続されてい
るため、高い成膜速度で化合物半導体薄膜を成膜でき
る。
に、本発明の化合物半導体薄膜の製造装置は、基板ホル
ダに設置された基板上に化合物半導体薄膜を形成する化
合物半導体薄膜の製造装置であって、III−VI族化合物
ターゲットと、Ｉ−VI族化合物ターゲットと、前記III
−VI族化合物ターゲットに接続されたＲＦ電源と、前記
Ｉ−VI族化合物ターゲットに接続されたＤＣ電源とを備
えることを特徴とする。上記化合物半導体薄膜の製造装
置では、ターゲットにIII−VI族化合物ターゲットおよ
びＩ−VI族化合物ターゲットを用いているため、組成の
制御性よく、Ｉ−III−VI族化合物半導体薄膜を製造で
きる。さらに、上記化合物半導体薄膜の製造装置では、
III−VI族化合物ターゲットにＤＣ電源が接続されてい
るため、高い成膜速度で化合物半導体薄膜を成膜でき
る。
【０００９】上記化合物半導体薄膜の製造装置では、基
板ホルダが電気的にフローティング状態にあり、基板ホ
ルダに接続された電位制御手段をさらに備えることが好
ましい。基板ホルダに接続された電位制御手段を用いて
基板ホルダの電位を制御することによって、マイナスイ
オンによる成膜時のダメージを軽減できる。
板ホルダが電気的にフローティング状態にあり、基板ホ
ルダに接続された電位制御手段をさらに備えることが好
ましい。基板ホルダに接続された電位制御手段を用いて
基板ホルダの電位を制御することによって、マイナスイ
オンによる成膜時のダメージを軽減できる。
【００１０】また、上記化合物半導体薄膜の製造装置で
は、III−VI族化合物ターゲットがＩｎおよびＳｅを含
み、前記Ｉ−VI族化合物ターゲットがＣｕおよびＳｅを
含むことが好ましい。ターゲットがこれらの元素を含む
ことによって、太陽電池の光吸収層に好適なカルコパイ
ライト構造化合物半導体薄膜が得られる。
は、III−VI族化合物ターゲットがＩｎおよびＳｅを含
み、前記Ｉ−VI族化合物ターゲットがＣｕおよびＳｅを
含むことが好ましい。ターゲットがこれらの元素を含む
ことによって、太陽電池の光吸収層に好適なカルコパイ
ライト構造化合物半導体薄膜が得られる。
【００１１】また、上記化合物半導体薄膜の製造装置で
は、III−VI族化合物ターゲットがＩｎ2Ｓｅ3からなる
ことが好ましい。Ｉｎ2Ｓｅ3は蒸気圧が低いため基板上
に堆積した後に際蒸発する割合が少なく、III−VI族化
合物ターゲットがＩｎ2Ｓｅ3からなる場合には、組成の
制御性よく化合物半導体薄膜を形成できる。
は、III−VI族化合物ターゲットがＩｎ2Ｓｅ3からなる
ことが好ましい。Ｉｎ2Ｓｅ3は蒸気圧が低いため基板上
に堆積した後に際蒸発する割合が少なく、III−VI族化
合物ターゲットがＩｎ2Ｓｅ3からなる場合には、組成の
制御性よく化合物半導体薄膜を形成できる。
【００１２】本発明の第１の化合物半導体薄膜の製造方
法は、基板上にＩ族元素、III族元素およびVI族元素を
含む化合物半導体薄膜を形成する化合物半導体薄膜の製
造方法であって、III−VI族化合物ターゲットをＲＦ放
電によってスパッタリングし、Ｉ−VI族化合物ターゲッ
トをＤＣ放電によってスパッタリングすることを特徴と
する。
法は、基板上にＩ族元素、III族元素およびVI族元素を
含む化合物半導体薄膜を形成する化合物半導体薄膜の製
造方法であって、III−VI族化合物ターゲットをＲＦ放
電によってスパッタリングし、Ｉ−VI族化合物ターゲッ
トをＤＣ放電によってスパッタリングすることを特徴と
する。
【００１３】本発明の第２の化合物半導体薄膜の製造方
法は、基板上にＩ族元素、III族元素およびVI族元素を
含む化合物半導体薄膜を形成する化合物半導体薄膜の製
造方法であって、III−VI族化合物ターゲットをＲＦ放
電によってスパッタリングする第１の工程と、Ｉ−VI族
化合物ターゲットをＤＣ放電によってスパッタリングす
る第２の工程とを含むことを特徴とする。
法は、基板上にＩ族元素、III族元素およびVI族元素を
含む化合物半導体薄膜を形成する化合物半導体薄膜の製
造方法であって、III−VI族化合物ターゲットをＲＦ放
電によってスパッタリングする第１の工程と、Ｉ−VI族
化合物ターゲットをＤＣ放電によってスパッタリングす
る第２の工程とを含むことを特徴とする。
【００１４】上記第１および第２の製造方法では、ター
ゲットにIII−VI族化合物ターゲットおよびＩ−VI族化
合物ターゲットを用いているため、組成の制御性よく、
Ｉ−III−VI族化合物半導体薄膜を製造できる。さら
に、上記製造方法では、III−VI族化合物ターゲットを
ＤＣ電源によってスパッタリングするため、高い成膜速
度で化合物半導体薄膜を成膜できる。
ゲットにIII−VI族化合物ターゲットおよびＩ−VI族化
合物ターゲットを用いているため、組成の制御性よく、
Ｉ−III−VI族化合物半導体薄膜を製造できる。さら
に、上記製造方法では、III−VI族化合物ターゲットを
ＤＣ電源によってスパッタリングするため、高い成膜速
度で化合物半導体薄膜を成膜できる。
【００１５】上記第１および第２の製造方法では、基板
上に化合物半導体薄膜を形成する際に、基板の電位を周
期的に変調させることが好ましい。基板の電位を周期的
に変調させることによって、マイナスイオンによるダメ
ージを抑制できるため、膜質のよい化合物半導体薄膜を
製造できる。
上に化合物半導体薄膜を形成する際に、基板の電位を周
期的に変調させることが好ましい。基板の電位を周期的
に変調させることによって、マイナスイオンによるダメ
ージを抑制できるため、膜質のよい化合物半導体薄膜を
製造できる。
【００１６】上記第１および第２の製造方法では、基板
の電位が正である時間が、基板の電位が負である時間よ
りも短いことが好ましい。基板の電位が正である時間を
短くすることによって、マイナスイオンによるダメージ
をさらに抑制できる。
の電位が正である時間が、基板の電位が負である時間よ
りも短いことが好ましい。基板の電位が正である時間を
短くすることによって、マイナスイオンによるダメージ
をさらに抑制できる。
【００１７】上記第１および第２の製造方法では、III
−VI族化合物ターゲットがＩｎおよびＳｅを含み、Ｉ−
VI族化合物ターゲットがＣｕおよびＳｅを含むことが好
ましい。上記ターゲットがこれらの元素を含むことによ
って、太陽電池等の半導体素子に好適なＩ−III−VI族
化合物半導体薄膜が得られる。
−VI族化合物ターゲットがＩｎおよびＳｅを含み、Ｉ−
VI族化合物ターゲットがＣｕおよびＳｅを含むことが好
ましい。上記ターゲットがこれらの元素を含むことによ
って、太陽電池等の半導体素子に好適なＩ−III−VI族
化合物半導体薄膜が得られる。
【００１８】
【発明の実施の形態】（実施形態１）実施形態１では、
本発明の化合物半導体薄膜の製造装置について、一例を
説明する。
本発明の化合物半導体薄膜の製造装置について、一例を
説明する。
【００１９】図１に、実施形態１の化合物半導体薄膜の
製造装置１０を模式的に示す。
製造装置１０を模式的に示す。
【００２０】図１を参照して、化合物半導体薄膜の製造
装置１０は、反応室１１（輪郭のみ線で示す）と、反応
室１１内に配置されたターゲット装着装置１２ａ、１３
ａ、１４ａおよび１５ａと、ターゲット装着装置１２ａ
〜１４ａに固定されたIII−VI族化合物ターゲット１２
ｂ、１３ｂおよび１４ｂと、ターゲット装着装置１５ａ
に配置されたＩ−VI族化合物ターゲット１５ｂと、III
−VI族化合物ターゲット１２ｂ〜１４ｂに接続されたＲ
Ｆ電源１６と、Ｉ−VI族化合物ターゲット１５ｂに接続
されたＤＣ電源１７と、ターゲット１２ｂ〜１５ｂに対
向するように反応室１１内に配置された基板ホルダ１８
と、基板ホルダ１８に接続された電位制御装置１９とを
備える。
装置１０は、反応室１１（輪郭のみ線で示す）と、反応
室１１内に配置されたターゲット装着装置１２ａ、１３
ａ、１４ａおよび１５ａと、ターゲット装着装置１２ａ
〜１４ａに固定されたIII−VI族化合物ターゲット１２
ｂ、１３ｂおよび１４ｂと、ターゲット装着装置１５ａ
に配置されたＩ−VI族化合物ターゲット１５ｂと、III
−VI族化合物ターゲット１２ｂ〜１４ｂに接続されたＲ
Ｆ電源１６と、Ｉ−VI族化合物ターゲット１５ｂに接続
されたＤＣ電源１７と、ターゲット１２ｂ〜１５ｂに対
向するように反応室１１内に配置された基板ホルダ１８
と、基板ホルダ１８に接続された電位制御装置１９とを
備える。
【００２１】反応室１１内は、必要に応じて真空ポンプ
等で減圧される。
等で減圧される。
【００２２】ターゲット装着装置１２ａ〜１５ａは、タ
ーゲット１２ｂ〜１５ｂを固定するための装置である。
ーゲット１２ｂ〜１５ｂを固定するための装置である。
【００２３】III−VI族化合物ターゲット１２ｂ〜１４
ｂは、III族元素とVI族元素とを少なくとも含む化合物
からなるターゲットであり、ＲＦ電源１６に接続されて
いる。III−VI族化合物ターゲット１２ｂ〜１４ｂは、I
II族元素としてたとえばＩｎやＧａを含み、VI族元素と
してたとえばＳｅやＳを含む。たとえば、III−VI族化
合物ターゲット１２ｂおよび１４ｂにＩｎ2Ｓｅ3、III
−VI族化合物ターゲット１３ｂにＧａ2Ｓｅ3を用いるこ
とができる。なお、図１には、３個のIII−VI族化合物
ターゲットを示しているが、必要に応じてターゲットの
数と組成は変化させることができる。
ｂは、III族元素とVI族元素とを少なくとも含む化合物
からなるターゲットであり、ＲＦ電源１６に接続されて
いる。III−VI族化合物ターゲット１２ｂ〜１４ｂは、I
II族元素としてたとえばＩｎやＧａを含み、VI族元素と
してたとえばＳｅやＳを含む。たとえば、III−VI族化
合物ターゲット１２ｂおよび１４ｂにＩｎ2Ｓｅ3、III
−VI族化合物ターゲット１３ｂにＧａ2Ｓｅ3を用いるこ
とができる。なお、図１には、３個のIII−VI族化合物
ターゲットを示しているが、必要に応じてターゲットの
数と組成は変化させることができる。
【００２４】Ｉ−VI族化合物ターゲット１５ｂは、Ｉ族
元素とVI族元素とを少なくとも含む化合物からなるター
ゲットであり、ＤＣ電源１７に接続されている。Ｉ−VI
族化合物ターゲット１５ｂは、Ｉ族元素としてたとえば
Ｃｕを含み、VI族元素としてたとえばＳｅやＳを含む。
たとえば、Ｉ−VI族化合物ターゲット１５ｂには、Ｃｕ
2Ｓｅを用いることができる。なお、III−VI族化合物タ
ーゲット１２ｂ〜１４ｂがＩｎおよびＳｅを含み、Ｉ−
VI族化合物ターゲット１５ｂがＣｕおよびＳｅを含む場
合には、太陽電池等に用いる化合物半導体として好適
な、カルコパイライト構造化合物半導体薄膜が得られ
る。
元素とVI族元素とを少なくとも含む化合物からなるター
ゲットであり、ＤＣ電源１７に接続されている。Ｉ−VI
族化合物ターゲット１５ｂは、Ｉ族元素としてたとえば
Ｃｕを含み、VI族元素としてたとえばＳｅやＳを含む。
たとえば、Ｉ−VI族化合物ターゲット１５ｂには、Ｃｕ
2Ｓｅを用いることができる。なお、III−VI族化合物タ
ーゲット１２ｂ〜１４ｂがＩｎおよびＳｅを含み、Ｉ−
VI族化合物ターゲット１５ｂがＣｕおよびＳｅを含む場
合には、太陽電池等に用いる化合物半導体として好適
な、カルコパイライト構造化合物半導体薄膜が得られ
る。
【００２５】基板ホルダ１８をターゲット１２ｂ〜１５
ｂ側から見た平面図を図２に示す。基板ホルダ１８は、
基板２０を固定するためのものであり、回転させること
ができる。基板ホルダ１８を回転させることによって、
化合物半導体薄膜を基板２０上に均一性よく成膜するこ
とができる。なお、基板ホルダ１８は、電気的にフロー
ティング状態にされている。また、図示はしていない
が、基板ホルダ１８は、基板２０を加熱するための基板
ヒータを備える。なお、図２には、基板２０を一枚だけ
固定する基板ホルダを示したが、複数の基板を同心円状
に固定する基板ホルダでもよい。
ｂ側から見た平面図を図２に示す。基板ホルダ１８は、
基板２０を固定するためのものであり、回転させること
ができる。基板ホルダ１８を回転させることによって、
化合物半導体薄膜を基板２０上に均一性よく成膜するこ
とができる。なお、基板ホルダ１８は、電気的にフロー
ティング状態にされている。また、図示はしていない
が、基板ホルダ１８は、基板２０を加熱するための基板
ヒータを備える。なお、図２には、基板２０を一枚だけ
固定する基板ホルダを示したが、複数の基板を同心円状
に固定する基板ホルダでもよい。
【００２６】電位制御装置１９は、基板ホルダ１８に電
圧を印加するための電位制御手段であり、たとえばＲＦ
電源を備える。電位制御装置１９は、基板ホルダ１８
に、たとえばパルス型電圧を印加することができる。
圧を印加するための電位制御手段であり、たとえばＲＦ
電源を備える。電位制御装置１９は、基板ホルダ１８
に、たとえばパルス型電圧を印加することができる。
【００２７】化合物半導体薄膜の製造装置１０では、タ
ーゲットにIII−VI族化合物ターゲットおよびＩ−VI族
化合物ターゲットを用いているため、組成の制御性よ
く、Ｉ−III−VI族化合物半導体薄膜を製造することが
できる。また、VI族元素としてＳｅを用いた場合には、
Ｓｅ単体のターゲットを用いる場合とは異なり、Ｓｅが
単体で反応室内に付着することが少ないため、装置のメ
ンテナンス時等の安全性が高くなる。
ーゲットにIII−VI族化合物ターゲットおよびＩ−VI族
化合物ターゲットを用いているため、組成の制御性よ
く、Ｉ−III−VI族化合物半導体薄膜を製造することが
できる。また、VI族元素としてＳｅを用いた場合には、
Ｓｅ単体のターゲットを用いる場合とは異なり、Ｓｅが
単体で反応室内に付着することが少ないため、装置のメ
ンテナンス時等の安全性が高くなる。
【００２８】さらに、化合物半導体薄膜の製造装置１０
では、III−VI族化合物ターゲットにＤＣ電源が接続さ
れているため、高い成膜速度で化合物半導体薄膜を成膜
することができる。
では、III−VI族化合物ターゲットにＤＣ電源が接続さ
れているため、高い成膜速度で化合物半導体薄膜を成膜
することができる。
【００２９】また、化合物半導体薄膜の製造装置１０で
は、基板ホルダに電位制御装置が接続されているため、
基板の電位を変化させることによって、成膜時にマイナ
スイオンによるダメージが生じるのを防止できる。
は、基板ホルダに電位制御装置が接続されているため、
基板の電位を変化させることによって、成膜時にマイナ
スイオンによるダメージが生じるのを防止できる。
【００３０】（実施形態２）実施形態２では、実施形態
１で説明した化合物半導体薄膜の製造装置１０を用いて
化合物半導体薄膜を製造する方法の一例について説明す
る。
１で説明した化合物半導体薄膜の製造装置１０を用いて
化合物半導体薄膜を製造する方法の一例について説明す
る。
【００３１】図１を参照して、まず、基板ホルダ１８に
基板２０を設置した後、反応室１１内を排気して反応室
１１内の圧力をたとえば、０．５ｍＴｏｒｒ〜５０ｍＴ
ｏｒｒにする。基板２０は、基板ヒータ（図示せず）に
よって、たとえば３００℃〜５００℃に加熱することが
好ましい。基板２０を加熱することによって成膜される
化合物半導体薄膜の特性を向上させることができる。
基板２０を設置した後、反応室１１内を排気して反応室
１１内の圧力をたとえば、０．５ｍＴｏｒｒ〜５０ｍＴ
ｏｒｒにする。基板２０は、基板ヒータ（図示せず）に
よって、たとえば３００℃〜５００℃に加熱することが
好ましい。基板２０を加熱することによって成膜される
化合物半導体薄膜の特性を向上させることができる。
【００３２】その後、反応室１１内にスパッタリングの
ためのガスを導入し、ＲＦ電源１２ａ〜１４ａおよびＤ
Ｃ電源１５ａを用いてスパッタリングを行い、基板２０
上に化合物半導体薄膜を成膜する。
ためのガスを導入し、ＲＦ電源１２ａ〜１４ａおよびＤ
Ｃ電源１５ａを用いてスパッタリングを行い、基板２０
上に化合物半導体薄膜を成膜する。
【００３３】ここで、III−VI族化合物ターゲット１２
ｂおよび１４ｂにＩｎ2Ｓｅ3、III−VI族化合物ターゲ
ット１３ｂにＧａ2Ｓｅ3、Ｉ−VI族化合物ターゲット１
５ｂにＣｕ2Ｓｅを用いた場合に、各ターゲットに印加
するパワーの一例を説明する。この場合、たとえば、Ｉ
−VI族化合物ターゲット１５ｂにおけるスパッタレート
の大きさを１とすると、III−VI族化合物ターゲット１
２ｂにおけるスパッタレートの大きさが、たとえば１と
なるようにＲＦ電源１６によってパワーを印加する。さ
らに、製造される化合物半導体薄膜中のＣｕ／（Ｉｎ＋
Ｇａ）の比が０．８〜１．０となるように、ＲＦ電源１
４ａからIII−VI族化合物ターゲット１４ｂにパワーを
印加する。また、III−VI族化合物ターゲット１３ｂに
印加されるパワーは、Ｇａ／（Ｉｎ＋Ｇａ）の比が０〜
０．２５になるように調整することが好ましい。
ｂおよび１４ｂにＩｎ2Ｓｅ3、III−VI族化合物ターゲ
ット１３ｂにＧａ2Ｓｅ3、Ｉ−VI族化合物ターゲット１
５ｂにＣｕ2Ｓｅを用いた場合に、各ターゲットに印加
するパワーの一例を説明する。この場合、たとえば、Ｉ
−VI族化合物ターゲット１５ｂにおけるスパッタレート
の大きさを１とすると、III−VI族化合物ターゲット１
２ｂにおけるスパッタレートの大きさが、たとえば１と
なるようにＲＦ電源１６によってパワーを印加する。さ
らに、製造される化合物半導体薄膜中のＣｕ／（Ｉｎ＋
Ｇａ）の比が０．８〜１．０となるように、ＲＦ電源１
４ａからIII−VI族化合物ターゲット１４ｂにパワーを
印加する。また、III−VI族化合物ターゲット１３ｂに
印加されるパワーは、Ｇａ／（Ｉｎ＋Ｇａ）の比が０〜
０．２５になるように調整することが好ましい。
【００３４】スパッタリングのためのガスには、たとえ
ば、流量が１ｓｃｃｍ〜４００ｓｃｃｍのＡｒを用いる
ことができる。また、化合物半導体薄膜を成膜する際に
は、基板ホルダ１８を回転させることが好ましい。基板
ホルダ１８を回転させることによって、均一性よく化合
物半導体薄膜を成膜することができる。
ば、流量が１ｓｃｃｍ〜４００ｓｃｃｍのＡｒを用いる
ことができる。また、化合物半導体薄膜を成膜する際に
は、基板ホルダ１８を回転させることが好ましい。基板
ホルダ１８を回転させることによって、均一性よく化合
物半導体薄膜を成膜することができる。
【００３５】なお、化合物半導体薄膜を成膜する際に、
電位制御手段１９によって基板ホルダ１８に電圧を印加
してもよい。基板ホルダ１８に印加される電圧は、たと
えば、図３に示すようなパルス電圧（振幅Ｖ0、周波数
１／（ｔ1＋ｔ2）である）を印加することが好ましい。
図３に示すようなパルス電圧を印加すると、放電中は、
セルフバイアスによって、図４に示すような−Ｖ2〜＋
Ｖ1（Ｖ2＋Ｖ1＝２Ｖ0）の幅をもつ電位が基板２０に生
じる。この場合、基板電位が正（＋）のときには基板２
０に主に電子とマイナスイオンが到達し、基板電位が負
（−）のときには基板２０には主にプラスイオンが到達
するが、基板電位が正である時間ｔ１を制御することに
よって、基板２０に到達するマイナスイオンを減少さ
せ、マイナスイオンの衝撃による化合物半導体薄膜の膜
質低下を防止することができる。基板２０に到達するマ
イナスイオンを減少させるには、たとえば、ｔ1をｔ2よ
りも短くすればよい。ｔ1を短くすることによって、移
動速度が遅いマイナスイオンが基板２０に到達すること
を防止できる。
電位制御手段１９によって基板ホルダ１８に電圧を印加
してもよい。基板ホルダ１８に印加される電圧は、たと
えば、図３に示すようなパルス電圧（振幅Ｖ0、周波数
１／（ｔ1＋ｔ2）である）を印加することが好ましい。
図３に示すようなパルス電圧を印加すると、放電中は、
セルフバイアスによって、図４に示すような−Ｖ2〜＋
Ｖ1（Ｖ2＋Ｖ1＝２Ｖ0）の幅をもつ電位が基板２０に生
じる。この場合、基板電位が正（＋）のときには基板２
０に主に電子とマイナスイオンが到達し、基板電位が負
（−）のときには基板２０には主にプラスイオンが到達
するが、基板電位が正である時間ｔ１を制御することに
よって、基板２０に到達するマイナスイオンを減少さ
せ、マイナスイオンの衝撃による化合物半導体薄膜の膜
質低下を防止することができる。基板２０に到達するマ
イナスイオンを減少させるには、たとえば、ｔ1をｔ2よ
りも短くすればよい。ｔ1を短くすることによって、移
動速度が遅いマイナスイオンが基板２０に到達すること
を防止できる。
【００３６】このようにして、化合物半導体薄膜を製造
することができる。
することができる。
【００３７】実施形態２で説明した化合物半導体薄膜の
製造方法では、ターゲットにIII−VI族化合物ターゲッ
トおよびＩ−VI族化合物ターゲットを用いているため、
組成の制御性よく、Ｉ−III−VI族化合物半導体薄膜を
製造することができる。また、VI族元素としてＳｅを用
いた場合には、Ｓｅ単体のターゲットを用いる場合とは
異なり、Ｓｅが単体で反応室内に付着することが少ない
ため、装置のメンテナンス時等の安全性が高くなる。
製造方法では、ターゲットにIII−VI族化合物ターゲッ
トおよびＩ−VI族化合物ターゲットを用いているため、
組成の制御性よく、Ｉ−III−VI族化合物半導体薄膜を
製造することができる。また、VI族元素としてＳｅを用
いた場合には、Ｓｅ単体のターゲットを用いる場合とは
異なり、Ｓｅが単体で反応室内に付着することが少ない
ため、装置のメンテナンス時等の安全性が高くなる。
【００３８】さらに、上記製造方法では、III−VI族化
合物ターゲットをＤＣ電源によってスパッタリングする
ため、高い成膜速度で化合物半導体薄膜を成膜すること
ができる。
合物ターゲットをＤＣ電源によってスパッタリングする
ため、高い成膜速度で化合物半導体薄膜を成膜すること
ができる。
【００３９】また、上記製造方法では、基板ホルダの電
位を制御することによって、マイナスイオンによるダメ
ージを軽減し、膜質のよい化合物半導体薄膜を製造する
ことができる。
位を制御することによって、マイナスイオンによるダメ
ージを軽減し、膜質のよい化合物半導体薄膜を製造する
ことができる。
【００４０】（実施形態３）実施形態３では、実施形態
１で説明した化合物半導体薄膜の製造装置１０を用いて
化合物半導体薄膜を製造する方法の他の一例について説
明する。実施形態３は、多段階成膜法を用いてＩ−III
−VI族化合物半導体薄膜を形成する一例である。
１で説明した化合物半導体薄膜の製造装置１０を用いて
化合物半導体薄膜を製造する方法の他の一例について説
明する。実施形態３は、多段階成膜法を用いてＩ−III
−VI族化合物半導体薄膜を形成する一例である。
【００４１】実施形態３の化合物半導体薄膜の製造方法
では、まず、III−VI族化合物ターゲット１２ｂ〜１４
ｂのみをスパッタリングすることによって、基板上２０
にIII−VI族化合物薄膜（膜厚がたとえば、１．６μｍ
〜２．０μｍ）を形成する。スパッタリングの条件は実
施形態２で説明したものと同様である。
では、まず、III−VI族化合物ターゲット１２ｂ〜１４
ｂのみをスパッタリングすることによって、基板上２０
にIII−VI族化合物薄膜（膜厚がたとえば、１．６μｍ
〜２．０μｍ）を形成する。スパッタリングの条件は実
施形態２で説明したものと同様である。
【００４２】その後、Ｉ−VI族化合物ターゲット１５ｂ
のみをスパッタリングすることによって、先に形成した
III−VI族化合物薄膜上にＩ−VI族化合物を堆積させ
る。この際、ＲＦ電源１６を用いて形成されたIII−VI
族化合物薄膜は、ＤＣ電源１７を用いて形成される膜よ
りも密度が小さくなる傾向があり、III−VI族化合物薄
膜上に到達したスパッタ粒子（Ｉ−VI族化合物）は、II
I−VI族化合物薄膜中に取り込まれる。その結果、膜全
体の組成が略均一なＩ−III−VI族化合物半導体薄膜を
形成できる。
のみをスパッタリングすることによって、先に形成した
III−VI族化合物薄膜上にＩ−VI族化合物を堆積させ
る。この際、ＲＦ電源１６を用いて形成されたIII−VI
族化合物薄膜は、ＤＣ電源１７を用いて形成される膜よ
りも密度が小さくなる傾向があり、III−VI族化合物薄
膜上に到達したスパッタ粒子（Ｉ−VI族化合物）は、II
I−VI族化合物薄膜中に取り込まれる。その結果、膜全
体の組成が略均一なＩ−III−VI族化合物半導体薄膜を
形成できる。
【００４３】なお、Ｉ−VI族化合物ターゲットを高パワ
ーでスパッタリングすることによって、Ｉ−VI族化合物
がIII−VI族化合物薄膜中に取り込まれ易くなり、組成
分布がより均一なＩ−III−VI族化合物半導体薄膜を形
成できる。さらに、基板２０の温度を高温（たとえば、
３００℃〜５００℃）にすることによって、Ｉ−VI族化
合物がIII−VI族化合物薄膜中に取り込まれ易くなり、
組成分布がより均一なＩ−III−VI族化合物半導体薄膜
を形成できる。
ーでスパッタリングすることによって、Ｉ−VI族化合物
がIII−VI族化合物薄膜中に取り込まれ易くなり、組成
分布がより均一なＩ−III−VI族化合物半導体薄膜を形
成できる。さらに、基板２０の温度を高温（たとえば、
３００℃〜５００℃）にすることによって、Ｉ−VI族化
合物がIII−VI族化合物薄膜中に取り込まれ易くなり、
組成分布がより均一なＩ−III−VI族化合物半導体薄膜
を形成できる。
【００４４】上記実施形態３の化合物半導体薄膜の製造
方法では、実施形態２の製造方法と同様の効果が得られ
る。
方法では、実施形態２の製造方法と同様の効果が得られ
る。
【００４５】
【発明の効果】以上説明したように、本発明の化合物半
導体薄膜の製造装置では、ターゲットにIII−VI族化合
物ターゲットおよびＩ−VI族化合物ターゲットを用いて
いるため、組成の制御性よく、Ｉ−III−VI族化合物半
導体薄膜を製造することができる。また、VI族元素とし
てＳｅを用いた場合には、Ｓｅ単体のターゲットを用い
る場合とは異なり、Ｓｅが単体で反応室内に付着するこ
とが少ないため、装置のメンテナンス時等の安全性が高
くなる。さらに、本発明の化合物半導体薄膜の製造装置
では、III−VI族化合物ターゲットにＤＣ電源が接続さ
れているため、高い成膜速度で化合物半導体薄膜を成膜
することができる。また、本発明の化合物半導体薄膜の
製造装置では、基板ホルダに電位制御装置が接続されて
いるため、基板の電位を変化させることによって、成膜
時にマイナスイオンによるダメージが生じるのを防止で
きる。
導体薄膜の製造装置では、ターゲットにIII−VI族化合
物ターゲットおよびＩ−VI族化合物ターゲットを用いて
いるため、組成の制御性よく、Ｉ−III−VI族化合物半
導体薄膜を製造することができる。また、VI族元素とし
てＳｅを用いた場合には、Ｓｅ単体のターゲットを用い
る場合とは異なり、Ｓｅが単体で反応室内に付着するこ
とが少ないため、装置のメンテナンス時等の安全性が高
くなる。さらに、本発明の化合物半導体薄膜の製造装置
では、III−VI族化合物ターゲットにＤＣ電源が接続さ
れているため、高い成膜速度で化合物半導体薄膜を成膜
することができる。また、本発明の化合物半導体薄膜の
製造装置では、基板ホルダに電位制御装置が接続されて
いるため、基板の電位を変化させることによって、成膜
時にマイナスイオンによるダメージが生じるのを防止で
きる。
【００４６】本発明の化合物半導体薄膜の製造方法で
は、ターゲットにIII−VI族化合物ターゲットおよびＩ
−VI族化合物ターゲットを用いているため、組成の制御
性よく、Ｉ−III−VI族化合物半導体薄膜を製造するこ
とができる。また、VI族元素としてＳｅを用いた場合に
は、Ｓｅ単体のターゲットを用いる場合とは異なり、Ｓ
ｅが単体で反応室内に付着することが少ないため、装置
のメンテナンス時等の安全性が高くなる。さらに、上記
製造方法では、III−VI族化合物ターゲットをＤＣ電源
によってスパッタリングするため、高い成膜速度で化合
物半導体薄膜を成膜することができる。また、上記製造
方法では、基板ホルダの電位を制御することによって、
マイナスイオンによるダメージを軽減し、膜質のよい化
合物半導体薄膜を製造することができる。
は、ターゲットにIII−VI族化合物ターゲットおよびＩ
−VI族化合物ターゲットを用いているため、組成の制御
性よく、Ｉ−III−VI族化合物半導体薄膜を製造するこ
とができる。また、VI族元素としてＳｅを用いた場合に
は、Ｓｅ単体のターゲットを用いる場合とは異なり、Ｓ
ｅが単体で反応室内に付着することが少ないため、装置
のメンテナンス時等の安全性が高くなる。さらに、上記
製造方法では、III−VI族化合物ターゲットをＤＣ電源
によってスパッタリングするため、高い成膜速度で化合
物半導体薄膜を成膜することができる。また、上記製造
方法では、基板ホルダの電位を制御することによって、
マイナスイオンによるダメージを軽減し、膜質のよい化
合物半導体薄膜を製造することができる。
【図１】 本発明の化合物半導体薄膜の製造装置につい
て、一実施形態を示す模式図である。
て、一実施形態を示す模式図である。
【図２】 本発明の化合物半導体薄膜の製造装置につい
て、基板ホルダの一例を示す模式図である。
て、基板ホルダの一例を示す模式図である。
【図３】 本発明の化合物半導体薄膜の製造方法につい
て、基板ホルダに印加する電圧の一例を示すグラフであ
る。
て、基板ホルダに印加する電圧の一例を示すグラフであ
る。
【図４】 本発明の化合物半導体薄膜の製造方法につい
て、基板の電位の変化の一例を示すグラフである。
て、基板の電位の変化の一例を示すグラフである。
１０ 化合物半導体薄膜の製造装置 １１ 反応室 １２ａ、１３ａ、１４ａ、１５ａ ターゲット装着
装置 １２ｂ、１３ｂ、１４ｂ III−VI族化合物ターゲ
ット １５ｂ Ｉ−VI族化合物ターゲット １６ ＲＦ電源 １７ ＤＣ電源 １８ 基板ホルダ １９ 電位制御装置 ２０ 基板
装置 １２ｂ、１３ｂ、１４ｂ III−VI族化合物ターゲ
ット １５ｂ Ｉ−VI族化合物ターゲット １６ ＲＦ電源 １７ ＤＣ電源 １８ 基板ホルダ １９ 電位制御装置 ２０ 基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北川 雅俊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 根上 卓之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 4G077 AA03 BE50 DA12 DA14 DA16 SB03 5F051 AA10 BA14 BA17 CB15 CB29 5F103 AA08 BB22 BB33 BB38 BB59 DD30 RR06
Claims (9)
- 【請求項１】 基板ホルダに設置された基板上に化合物
半導体薄膜を形成する化合物半導体薄膜の製造装置であ
って、 III−VI族化合物ターゲットと、Ｉ−VI族化合物ターゲ
ットと、前記III−VI族化合物ターゲットに接続された
ＲＦ電源と、前記Ｉ−VI族化合物ターゲットに接続され
たＤＣ電源とを備えることを特徴とする化合物半導体薄
膜の製造装置。 - 【請求項２】 前記基板ホルダは電気的にフローティン
グ状態にあり、前記基板ホルダに接続された電位制御手
段をさらに備える請求項１に記載の化合物半導体薄膜の
製造装置。 - 【請求項３】 前記III−VI族化合物ターゲットがＩｎ
およびＳｅを含み、前記Ｉ−VI族化合物ターゲットがＣ
ｕおよびＳｅを含む請求項１または２に記載の化合物半
導体薄膜の製造装置。 - 【請求項４】 前記III−VI族化合物ターゲットがＩｎ2
Ｓｅ3からなる請求項３に記載の化合物半導体薄膜の製
造装置。 - 【請求項５】 基板上にＩ族元素、III族元素およびVI
族元素を含む化合物半導体薄膜を形成する化合物半導体
薄膜の製造方法であって、 III−VI族化合物ターゲットをＲＦ放電によってスパッ
タリングし、Ｉ−VI族化合物ターゲットをＤＣ放電によ
ってスパッタリングすることを特徴とする化合物半導体
薄膜の製造方法。 - 【請求項６】 基板上にＩ族元素、III族元素およびVI
族元素を含む化合物半導体薄膜を形成する化合物半導体
薄膜の製造方法であって、 III−VI族化合物ターゲットをＲＦ放電によってスパッ
タリングする第１の工程と、 Ｉ−VI族化合物ターゲットをＤＣ放電によってスパッタ
リングする第２の工程とを含むことを特徴とする化合物
半導体薄膜の製造方法。 - 【請求項７】 前記基板上に前記化合物半導体薄膜を形
成する際に、前記基板の電位を周期的に変調させる請求
項５または６に記載の化合物半導体薄膜の製造方法。 - 【請求項８】 前記基板の電位が正である時間が、前記
基板の電位が負である時間よりも短い請求項７に記載の
化合物半導体薄膜の製造方法。 - 【請求項９】 前記III−VI族化合物ターゲットがＩｎ
およびＳｅを含み、前記Ｉ−VI族化合物ターゲットがＣ
ｕおよびＳｅを含む請求項５ないし８のいずれかに記載
の化合物半導体薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06958999A JP3639453B2 (ja) | 1999-03-16 | 1999-03-16 | 化合物半導体薄膜の製造装置およびこれを用いた化合物半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06958999A JP3639453B2 (ja) | 1999-03-16 | 1999-03-16 | 化合物半導体薄膜の製造装置およびこれを用いた化合物半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269238A true JP2000269238A (ja) | 2000-09-29 |
| JP3639453B2 JP3639453B2 (ja) | 2005-04-20 |
Family
ID=13407176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06958999A Expired - Fee Related JP3639453B2 (ja) | 1999-03-16 | 1999-03-16 | 化合物半導体薄膜の製造装置およびこれを用いた化合物半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3639453B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101060180B1 (ko) | 2008-11-25 | 2011-08-29 | 한국광기술원 | 태양전지의 흡수층 제조방법 |
| WO2014042319A1 (ko) * | 2012-09-17 | 2014-03-20 | 한국생산기술연구원 | Ｃｉｓ/ｃｇｓ/ｃｉｇｓ 박막 제조방법 및 이를 이용하여 제조된 태양전지 |
| KR101410673B1 (ko) | 2012-09-26 | 2014-06-25 | 한국생산기술연구원 | Ｃｉｇｓ박막 제조방법 및 이를 이용하여 제조된 ｃｉｇｓ박막 태양전지 |
| KR101410671B1 (ko) * | 2012-09-17 | 2014-06-25 | 한국생산기술연구원 | Ｃｉｓ 박막 제조방법 및 이를 이용하여 제조된 ｃｉｓ 박막 태양전지 |
| KR101410672B1 (ko) | 2012-09-18 | 2014-06-25 | 한국생산기술연구원 | Ｃｇｓ박막 제조방법 및 이를 이용하여 제조된 ｃｇｓ박막 태양전지 |
-
1999
- 1999-03-16 JP JP06958999A patent/JP3639453B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101060180B1 (ko) | 2008-11-25 | 2011-08-29 | 한국광기술원 | 태양전지의 흡수층 제조방법 |
| WO2014042319A1 (ko) * | 2012-09-17 | 2014-03-20 | 한국생산기술연구원 | Ｃｉｓ/ｃｇｓ/ｃｉｇｓ 박막 제조방법 및 이를 이용하여 제조된 태양전지 |
| KR101410671B1 (ko) * | 2012-09-17 | 2014-06-25 | 한국생산기술연구원 | Ｃｉｓ 박막 제조방법 및 이를 이용하여 제조된 ｃｉｓ 박막 태양전지 |
| KR101410672B1 (ko) | 2012-09-18 | 2014-06-25 | 한국생산기술연구원 | Ｃｇｓ박막 제조방법 및 이를 이용하여 제조된 ｃｇｓ박막 태양전지 |
| KR101410673B1 (ko) | 2012-09-26 | 2014-06-25 | 한국생산기술연구원 | Ｃｉｇｓ박막 제조방법 및 이를 이용하여 제조된 ｃｉｇｓ박막 태양전지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3639453B2 (ja) | 2005-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015519477A (ja) | 事前に安定させたプラズマによるプロセスのためのスパッタリング方法 | |
| CN105543792A (zh) | 磁控溅射装置及磁控溅射方法 | |
| JP4288641B2 (ja) | 化合物半導体成膜装置 | |
| JP2000269238A (ja) | 化合物半導体薄膜の製造装置およびこれを用いた化合物半導体薄膜の製造方法 | |
| Vossen | A sputtering technique for coating the inside walls of through-holes in substrates | |
| JP4167833B2 (ja) | 成膜装置、酸化物薄膜成膜用基板及びその製造方法 | |
| JP2002083824A (ja) | 化合物半導体薄膜ならびにその製造方法および製造装置 | |
| KR100189218B1 (ko) | Ito 투명도전막의 제작방법 | |
| JP2967784B2 (ja) | 堆積膜形成方法及びその装置 | |
| JP2001348662A (ja) | 成膜方法及び装置 | |
| JPS61261472A (ja) | バイアススパツタ法およびその装置 | |
| JP2002217213A (ja) | 化合物半導体薄膜の製造方法 | |
| KR20030016044A (ko) | 세슘을 이용한 금속이온 스퍼터링 챔버 | |
| JPH05166726A (ja) | 化合物薄膜の製造方法 | |
| JPH0699801B2 (ja) | 多成分薄膜の製造方法 | |
| SU1499573A1 (ru) | Способ получени прозрачных провод щих пленок на основе оксидов инди и олова | |
| JPH06158301A (ja) | スパッタリング装置 | |
| JPH0967671A (ja) | ＴｉＮ膜製造方法 | |
| JPH05166727A (ja) | 化合物薄膜の製造方法 | |
| GB1145348A (en) | Improvements in and relating to sputtering | |
| JPS6017070A (ja) | 薄膜形成方法及びその装置 | |
| JPH06450Y2 (ja) | コイル可動式イオンプレ−テイング装置 | |
| JPS58100672A (ja) | 薄膜形成法及びその装置 | |
| JP2001098371A (ja) | 薄膜形成方法 | |
| JPS6119778A (ja) | アモルフアス半導体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050114 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |