JP2000250466A - 電子源駆動方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】電子源の特性劣化や破壊を防ぎながら、電子源
から高精度で安定した量の電子放出を可能とする。 【解決手段】複数の行配線と列配線によって複数の電子
放出素子がマトリクス状に配線された表示パネル１０１
を駆動する構成において、走査回路１０２は、複数の行
配線より１つを選択して選択電圧を印加する。振幅変調
回路１０７及びＶ／Ｉ変換回路１０８は、走査回路１０
２による行配線の選択に同期して、選択された行配線に
接続されている電子放出素子を定電流駆動するべく、複
数の列配線のそれぞれに駆動信号を印加する。制限値演
算回路１１０は、Ｖ／Ｉ変換回路１０８によって各冷陰
極素子に流すべき電流量と配線抵抗による電圧降下を考
慮して各電子放出素子毎の制限印加電圧を算出し、電圧
制限回路１０９は、算出された制限電圧に基づいて、複
数の列方向配線に印加される各電圧を制限する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子源より詳しく
は表面伝導型電子放出素子を多数個備えるマルチ電子源
装置に関する。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子（以下ＦＥ型と記
す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型
と記す）や、表面伝導型放出素子などが知られている。

【０００３】ＦＥ型の例としては、たとえば、W.P.Dyke
&W.W.Dolan,“Field emission",Advance in Electron P
hysics,8,89(1956)や、あるいは、C.A.Spindt,“Physic
al properties of thin-film field emission cathodes
with molybdenium cones",J.Appl.Phys.,47,5248(197
6)などが知られている。

【０００４】また、ＭＩＭ型の例としては、たとえば、
C.A.Mead,“Operation of tunnel-emission Devices",
J.Appl.Phys.,32,646(1961)などが知られている。

【０００５】また、表面伝導型放出素子としては、たと
えば、M.I.Elinson, Radio Eng.Electron Phys.,10,129
0,(1965)や、後述する他の例が知られている。

【０００６】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ₂薄膜を用いたものの他に、Ａｕ薄膜によるもの［G.D
ittmer:“Thin Solid Films",9,317(1972)］や、Ｉｎ₂
Ｏ₃／ＳｎＯ₂薄膜によるもの［M.Hartwell and C.G.Fon
stad:“IEEE Trans.ED Conf.",519(1975)］や、カーボ
ン薄膜によるもの［荒木久 他：真空、第26巻、第１
号、22(1983)］等が報告されている。

【０００７】これらの表面伝導型放出素子の素子構成の
典型的な例として、図２７に前述のＭ．Ｈａｒｔｗｅｌ
ｌらによる素子の平面図を示す。同図において、３００
１は基板で、３００４はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜３００４は図
示のようにＨ字形の平面形状に形成されている。該導電
性薄膜３００４に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部３００５が形成さ
れる。図中の間隔Ｌは、０．５〜１［ｍｍ］，Ｗは、
０．１［ｍｍ］で設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００８】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜３００４の両端に一定の直
流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜３００４を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部３０
０５を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜３００４の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
３００４に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。

【０００９】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭６４−３１３３２において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。

【００１０】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。

【００１１】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特開
平２−２５７５５１において開示されているように、表
面伝導型放出素子と電子ビームの照射により発光する蛍
光体とを組み合わせて用いた画像表示装置が研究されて
いる。表面伝導型放出素子と蛍光体とを組み合わせて用
いた画像表示装置は、従来の他の方式の画像表示装置よ
りも優れた特性が期待されている。たとえば、近年普及
してきた液晶表示装置と比較しても、自発光型であるた
めバックライトを必要としない点や、視野角が広い点が
優れていると言える。

【００１２】

【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の表面伝導型放出素子を試みてきた。さら
に、多数の表面伝導型放出素子を配列したマルチ電子ビ
ーム源、ならびにこのマルチ電子ビーム源を応用した画
像表示装置について研究を行ってきた。

【００１３】発明者らは、たとえば図２８に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を２次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。

【００１４】図２８において、４００１は表面伝導型放
出素子を模式的に示したもの、４００２は行方向配線、
４００３は列方向配線である。行方向配線４００２およ
び列方向配線４００３は、実際には有限の電気抵抗を有
するものであるが、図においては配線抵抗４００４およ
び４００５として示されている。上述のような配線方法
を、単純マトリクス配線と呼ぶ。

【００１５】なお、図示の便宜上、６ｘ６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。

【００１６】表面伝導型放出素子を単純マトリクス配線
したマルチ電子ビーム源においては、所望の電子ビーム
を出力させるため、行方向配線４００２および列方向配
線４００３に適宜の電気信号を印加する。たとえば、マ
トリクスの中の任意の１行の表面伝導型放出素子を駆動
するには、選択する行の行方向配線４００２には選択電
圧Ｖｓを印加し、同時に非選択の行の行方向配線４００
２には非選択電圧Ｖｎｓを印加する。これと同期して列
方向配線４００３に電子ビームを出力するための駆動電
圧Ｖｅを印加する。この方法によれば、配線抵抗４００
４および４００５による電圧降下を無視すれば、選択す
る行の表面伝導型放出素子には、Ｖｅ−Ｖｓの電圧が印
加され、また非選択行の表面伝導型放出素子にはＶｅ−
Ｖｎｓの電圧が印加される。Ｖｅ，Ｖｓ，Ｖｎｓを適宜
の大きさの電圧にすれば選択する行の表面伝導型放出素
子だけから所望の強度の電子ビームが出力されるはずで
あり、また列方向配線の各々に異なる駆動電圧Ｖｅを印
加すれば、選択する行の素子の各々から異なる強度の電
子ビームが出力されるはずである。また、表面伝導型放
出素子の応答速度は高速であるため、駆動電圧Ｖｅを印
加する時間の長さを変えれば、電子ビームが出力される
時間の長さも変えることができるはずである。

【００１７】したがって、表面伝導型放出素子を単純マ
トリクス配線したマルチ電子ビーム源にはいろいろな用
途が考えられており、たとえば画像情報に応じた電圧信
号を適宜印加すれば、画像表示装置用の電子源として応
用できるものと期待される。

【００１８】しかしながら、実際に電圧源をマルチ電子
ビーム源に接続し前記の電圧印加方法で各表面伝導型放
出素子を駆動した場合には、配線抵抗で電圧降下が発生
するために各表面伝導型放出素子に実効的に印加される
電圧がばらつくという問題が発生していた。

【００１９】各素子に印加される電圧がばらつく原因と
して、まず第一に、単純マトリクス配線では各表面伝導
型放出素子ごとに配線長が異なる（すなわち、配線抵抗
の大きさが素子ごとに異なる）ことが挙げられる。

【００２０】第二に、行方向配線の各部分の配線抵抗４
００４で発生する電圧降下の大きさが一様でないことが
挙げられる。これは、選択する行の行方向配線から当該
行に接続された各表面伝導型放出素子に電流が分岐して
流れるため、配線抵抗４００４の各々に流れる電流の大
きさが一様でないために起きるものである。

【００２１】第三に、駆動するパターン（画像表示装置
の場合には表示する画像パターン）によって配線抵抗で
生じる電圧降下の大きさが変化することが挙げられる。
これは、駆動するパターンによって、配線抵抗に流れる
電流が変化するために起きるものである。

【００２２】以上のような原因により、各表面伝導型放
出素子に印加される電圧にばらつきが発生すると、各表
面伝導型放出素子から出力される電子ビーム強度が所望
の値からずれることになり、応用上不都合であった。た
とえば、画像表示装置に応用した場合には、表示画像の
輝度が不均一になったり、表示画像パターンによって輝
度が変動したりした。

【００２３】また、電圧のばらつきは単純マトリクスの
規模が大きくなるほど顕著になる傾向があるため、画像
表示装置の場合には画素数を制限する要因ともなった。

【００２４】このような点に鑑みて鋭意研究した結果、
本発明者らは上記の電圧印加方法とは異なる駆動方法を
試みている。

【００２５】すなわち、表面伝導型放出素子を単純マト
リクス配線したマルチ電子ビーム源を駆動する際、列方
向配線には駆動電圧Ｖｅを印加するための電圧源を接続
するのではなく、所望の電子ビームを出力するのに必要
な電流を供給するための電流源を接続して駆動する方法
である。この方法は、表面伝導型放出素子に流れる電流
（以下、素子電流Ｉｆと記す）と放出される電子ビーム
（以下、放出電流Ｉｅと記す）との間の強い相関関係に
着目した結果考案された方法であり、素子電流Ｉｆの大
きさを制御することにより放出電流Ｉｅの大きさを制御
するものである。

【００２６】つまり、表面伝導型放出素子の（素子電流
Ｉｆ）対（放出電流Ｉｅ）特性を参照して各表面伝導型
放出素子に流す素子電流Ｉｆの大きさを決定し、列方向
配線に接続した電流源からこれを供給するのである。具
体的には、（素子電流Ｉｆ）対（放出電流Ｉｅ）特性を
記憶させたメモリや、流すべき素子電流Ｉｆを決定する
ための演算器や、制御電流源などの電気回路を組合わせ
ることにより駆動回路を構成すればよい。このうち制御
電流源には、流すべき素子電流Ｉｆの大きさを一旦電圧
信号にした後、電圧／電流変換回路で電流に変換するよ
うな回路形式を用いても良い。

【００２７】この方法によれば、前述の電圧源を接続し
て駆動する方法と比較して、配線抵抗で電圧降下が発生
したとしてもその影響を受けにくいため、出力される電
子ビーム強度のばらつきや変動を低減するのに大きな効
果が認められた。しかしながら、このような構成でも十
分とはいえず、以下のような問題点が残った。

【００２８】１）表面伝導型放出素子の特性劣化や破壊
の可能性がある． 表面伝導型放出素子を単純マトリクスで配線したマルチ
ビーム源に接続し、電流駆動する方法においては、駆動
パラメータが電流値であるがゆえに電流駆動素子は、駆
動される素子にある設定値まで電流を流そうとする。特
に、大面積に表面伝導型放出素子を多数、配する場合、
表面伝導型放出素子のばらつきがあり、そのばらつきが
表面伝導型放出素子自身の抵抗成分であり、これが高抵
抗であった場合、電流駆動出力は設定電流値を流そうと
するので、表面伝導型放出素子には設定電流を流すため
に電圧をかける方向へ作用する。このため、表面伝導型
放出素子の性能を越えた電圧を印加する可能性がある。
このことにより、表示しようとする画像情報信号の整合
性が落ちるばかりでなく、駆動回路の画像表示の誤動作
を招いたり、表面伝導型放出素子の耐圧を越えたりする
場合があり、表面伝導型放出素子の特性劣化を招くこと
があった。

【００２９】２）定電流駆動の性能が十分に確保できな
い可能性がある． 上記した表面伝導型放出素子の特性劣化を防ぐために、
素子に印加する駆動信号振幅を一律に制限することが考
えられる。しかしながら、このように駆動信号振幅を一
律に制限するのでは、本来目的としていた定電流駆動の
性能が十分に確保できない可能性がある。以下、この点
について説明する。

【００３０】例えば、図２９に示すようなＭ行Ｎ列の表
面伝導型放出素子に対して、１行を単位として電流源で
駆動する場合を考えてみる。図中ＥＹ１〜ＥＹＮ、ＥＸ
１〜ＥＸＭはそれぞれ列配線、行配線である。図３０
は、１行目の表面伝導型放出素子（図中、黒色で示す）
を電流源で駆動する場合を例示したもので、図示のよう
に行方向配線の内１本であるＥＸ１に選択電位Ｖｓ＝−
７Ｖの電位を印加し、他の行方向配線には非選択電位Ｖ
ｎｓとしてグランドレベルすなわち０（Ｖ）を印加し
た。一方、列方向配線ＥＹ１〜ＥＹＮは定電流源に接続
する。これにより選択電位の印加された行配線上の素子
が定電流で駆動される。定電流源の設定値を素子が電子
を放出する程度の大きさに設定することで各素子に設定
素子電流が流れ、各素子は電子を放出する。この時の各
素子の動作の様子を解析するために、１行目の表面伝導
型素子群に着目した等価回路を図３１に示す。図３１
は、配線ＥＹ１〜ＥＹＮ、ＥＸ１〜ＥＸＭの電気抵抗が
実際には０でないことを考慮して、その配線抵抗を含め
たモデルを示している。

【００３１】図３１において、Ｆ１〜ＦＮは表面伝導型
放出素子、ｒ１〜ｒＮは行配線ＥＸ１における各部の配
線抵抗、ｒｙは各配線ＥＹ１〜ＥＹＮの給電端から表面
伝導型放出素子までの配線抵抗である。一般に行配線Ｅ
Ｘ１は一定の線幅、厚さ、材料で形成されるように設計
されるため、製造上のばらつきを除けばｒ１〜ｒＮは等
しいと考えてよい。また各配線ＥＹ１〜ＥＹＮは一般に
どれも等しく設計されるため各配線のｒｙは等しいと考
えてよい。また定電流源は電流Ｉで動作するものとす
る。

【００３２】以下、図３１に示すモデルを流れる電流に
ついて検討する。図３１において、活性化用電源から供
給される電流Ｉtotは、各表面伝導型放出素子Ｆ１〜Ｆ
Ｎに流れる電流がそれぞれＩである（個々の定電流源か
らの出力電流がＩである）ため、 Ｉtot＝Ｎ・Ｉ なる関係がある。

【００３３】また、行方向の各部の配線抵抗ｒ１〜ｒＮ
に流れる電流をそれぞれｉｒ１〜ｉｒＮとした時、 ｉｒｐ＝（Ｎ＋１−ｐ）・Ｉ（但しｉ０＝０、ｐは１〜
Ｎの整数） なる関係がある。この時、行方向配線に関しては選択電
位Ｖｓ電源に近い側程、大きな電流が流れることがわか
る。

【００３４】従って、図３１から、１行を単位として電
流源で駆動する場合、配線抵抗ｒ１〜ｒＮで電圧降下が
発生することが分かる。この時、表面伝導型放出素子の
特性が同一であるとすると配線の給電端ＥＹ１〜ＥＹＮ
にかかる電圧分布は、図３２に示すようになる。図３２
において、横軸は各表面伝導型放出素子の番号を、縦軸
は各配線の給電端にかかる端子電圧を示す。図に示すよ
うに１行を単位として定電流駆動を行うと配線の給電端
に加わる電圧に大きな分布が生じることになる。これが
定電流駆動する場合の特徴であり、この分布により、配
線抵抗配線抵抗ｒ１〜ｒＮ、ｒｙによる電圧降下分布を
補償し、各素子を配線抵抗の影響を受けずに、同じ電圧
値で駆動できるようになる。

【００３５】このように定電流動作させている場合に、
素子保護を目的として、図３３に示すように定電流源出
力振幅を一律に制限する場合を考える。定電流駆動を行
う場合、図３２或いは図３３に示すように素子ＦＮに最
も高い電位が発生する。従って、出力振幅制限値は、図
３３に示されるように、給電端ＥＹＮの電圧に合わせて
設定する必要がある。このとき、端子ＥＹＮから離れた
端子は端子電圧が小さいために、電圧振幅制限値と端子
電圧の間に差が生じるてくることになる。この状態を図
３３中においてΔＶで示した。この差分ΔＶは、電圧制
限ができない電圧分に相当し、ノイズ等が混入した場
合、素子にその電位が印加される可能性があり、それが
素子の許容する電圧を越えると、素子の劣化が起こる可
能性がある。

【００３６】本発明は、かかる問題に鑑みてなされたも
ので、電子源の特性劣化や破壊を防ぎながら、電子源か
ら高精度で安定した量の電子放出を可能とすることを目
的とする。

【００３７】また、本発明の他の目的は、上述のように
安定した電子放出を得ることにより、高精度で安定した
画像を形成することにある。

【００３８】

【課題を解決するための手段】上記目的を達成するため
の本発明のによる電子源駆動装置は例えば以下の構成を
備える。すなわち、複数の行配線と列配線によって複数
の電子放出素子がマトリクス状に配線されたマルチ電子
源の駆動装置であって、前記複数の行配線より１つを選
択し、選択電圧を印加する走査手段と、前記走査手段に
よる行配線の選択に同期して、選択された行配線に接続
されている電子放出素子を定電流駆動するべく、前記複
数の列配線のそれぞれに駆動信号を印加する駆動手段
と、前記駆動手段によって各電子放出素子に流すべき電
流量と配線抵抗による電圧降下を考慮して各電子放出素
子毎の制限印加電圧を算出する算出手段と、前記算出手
段によって算出された制限電圧でもって、前記複数の列
方向配線に印加される各電圧を制限する電圧制限手段と
を備える。

【００３９】

【発明の実施の形態】以下、添付の図面を参照して本発
明の好適な実施形態を説明する。

【００４０】［第１の実施形態］ （表示パネルの構成と製造法）まず、本発明を適用した
画像表示装置の表示パネルの構成と製造法について、具
体的な例を示して説明する。

【００４１】図１は、本実施形態に用いた表示パネル１
０１の斜視図であり、内部構造を示すためにパネルの１
部を切り欠いて示している。

【００４２】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。

【００４３】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がＮｘＭ個形成されている。（Ｎ，Ｍは２以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上
の数を設定することが望ましい。本実施形態において
は、Ｎ＝３０７２，Ｍ＝１０２４とした。）前記ＮｘＭ
個の冷陰極素子は、Ｍ本の行方向配線１００３とＮ本の
列方向配線１００４により単純マトリクス配線されてい
る。前記、１００１〜１００４によって構成される部分
をマルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム
源の製造方法や構造については、後で詳しく述べる。

【００４４】本実施形態においては、気密容器のリアプ
レート１００５にマルチ電子ビーム源の基板１００１を
固定する構成としたが、マルチ電子ビーム源の基板１０
０１が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板１０
０１自体を用いてもよい。

【００４５】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜１００８の部分にはＣ
ＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図２
の（ａ）に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体１０１０が設け
てある。黒色の導電体１０１０を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ントラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
１０１０には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。

【００４６】また、３原色の蛍光体の塗り分け方は前記
図２（ａ）に示したストライプ状の配列に限られるもの
ではなく、たとえば図２（ｂ）に示すようなデルタ状配
列や、それ以外の配列であってもよい。

【００４７】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜１００８に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。

【００４８】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。

【００４９】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。

【００５０】また、Ｄx1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈｖは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Ｄx1〜Ｄxmはマルチ電子ビーム源の行方向配線１０
０３と、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線
１００４と、Ｈｖはフェースプレートのメタルバック１
００９と電気的に接続している。

【００５１】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は１ｘ１０マ
イナス５乗ないしは１ｘ１０マイナス７乗［Ｔｏｒｒ］
の真空度に維持される。

【００５２】以上、本発明実施形態の表示パネルの基本
構成と製法を説明した。

【００５３】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子ビーム源は、冷陰
極素子を単純マトリクス配線した電子源であれば、冷陰
極素子の材料や形状あるいは製法に制限はない。したが
って、たとえば表面伝導型放出素子やＦＥ型、あるいは
ＭＩＭ型などの冷陰極素子を用いることができる。

【００５４】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。す
なわち、ＦＥ型ではエミッタコーンとゲート電極の相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とするが、これは大面積化や
製造コストの低減を達成するには不利な要因となる。ま
た、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしか
も均一にする必要があるが、これも大面積化や製造コス
トの低減を達成するには不利な要因となる。その点、表
面伝導型放出素子は、比較的製造方法が単純なため、大
面積化や製造コストの低減が容易である。また、発明者
らは、表面伝導型放出素子の中でも、電子放出部もしく
はその周辺部を微粒子膜から形成したものがとりわけ電
子放出特性に優れ、しかも製造が容易に行えることを見
いだしている。したがって、高輝度で大画面の画像表示
装置のマルチ電子ビーム源に用いるには、最も好適であ
ると言える。そこで、上記実施形態の表示パネルにおい
ては、電子放出部もしくはその周辺部を微粒子膜から形
成した表面伝導型放出素子を用いた。そこで、まず好適
な表面伝導型放出素子について基本的な構成と製法およ
び特性を説明し、その後で多数の素子を単純マトリクス
配線したマルチ電子ビーム源の構造について述べる。

【００５５】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【００５６】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図３に示すのは、平面型の表面伝導型放
出素子の構成を説明するための平面図（ａ）および断面
図（ｂ）である。図中、１１０１は基板、１１０２と１
１０３は素子電極、１１０４は導電性薄膜、１１０５は
通電フォーミング処理により形成した電子放出部、１１
１３は通電活性化処理により形成した薄膜である。

【００５７】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ₂を材料とする絶縁層
を積層した基板、などを用いることができる。

【００５８】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ₂Ｏ₃−ＳｎＯ₂をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィー、
エッチングなどのパターニング技術を組み合わせて用い
れば容易に形成できるが、それ以外の方法（たとえば印
刷技術）を用いて形成してもさしつかえない。

【００５９】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。

【００６０】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００６１】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。

【００６２】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。

【００６３】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃，などをはじめと
する酸化物や、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，
ＹＢ₄，ＧｄＢ₄，などをはじめとする硼化物や、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをは
じめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などを
はじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとす
る半導体や、カーボン、などがあげられ、これらの中か
ら適宜選択される。

【００６４】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【００６５】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図３の例においては、下
から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【００６６】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図３においては模式的に示した。

【００６７】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【００６８】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。

【００６９】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図３においては模式的
に示した。また、平面図（ａ）においては、薄膜１１１
３の一部を除去した素子を図示した。

【００７０】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。

【００７１】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。

【００７２】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【００７３】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図４の（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図３と同一である。

【００７４】１）まず、図４（ａ）に示すように、基板
１１０１上に素子電極１１０２および１１０３を形成す
る。形成するにあたっては、あらかじめ基板１１０１を
洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極
の材料を堆積させる。（堆積する方法としては、たとえ
ば、蒸着法やスパッタ法などの真空成膜技術を用ればよ
い。）その後、堆積した電極材料を、フォトリソグラフ
ィー・エッチング技術を用いてパターニングし、（ａ）
に示した一対の素子電極（１１０２と１１０３）を形成
する。

【００７５】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。形成するにあたっては、ま
ず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、
加熱焼成処理して微粒子膜を成膜した後、フォトリソグ
ラフィー・エッチングにより所定の形状にパターニング
する。ここで、有機金属溶液とは、導電性薄膜に用いる
微粒子の材料を主要元素とする有機金属化合物の溶液で
ある。（具体的には、本実施形態では主要元素としてＰ
ｄを用いた。また、実施形態では塗布方法として、ディ
ッピング法を用いたが、それ以外のたとえばスピンナー
法やスプレー法を用いてもよい。）また、微粒子膜で作
られる導電性薄膜の成膜方法としては、本実施形態で用
いた有機金属溶液の塗布による方法以外の、たとえば真
空蒸着法やスパッタ法、あるいは化学的気相堆積法など
を用いる場合もある。

【００７６】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。

【００７７】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【００７８】通電方法をより詳しく説明するために、図
５に、フォーミング用電源１１１０から印加する適宜の
電圧波形の一例を示す。微粒子膜で作られた導電性薄膜
をフォーミングする場合には、パルス状の電圧が好まし
く、本実施形態の場合には同図に示したようにパルス幅
Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを、順次
昇圧した。また、電子放出部１１０５の形成状況をモニ
ターするためのモニターパルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。

【００７９】実施形態においては、たとえば１０のマイ
ナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、た
とえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を
１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス
印加するたびに１回の割りで、モニターパルスＰｍを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に
設定した。そして、素子電極１１０２と１１０３の間の
電気抵抗が１ｘ１０の６乗［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１ｘ１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。

【００８０】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【００８１】４）次に、図４の（ｄ）に示すように、活
性化用電源１１１２から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。

【００８２】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。

【００８３】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【００８４】通電方法をより詳しく説明するために、図
６の（ａ）に、活性化用電源１１１２から印加する適宜
の電圧波形の一例を示す。本実施形態においては、一定
電圧の矩形波を定期的に印加して通電活性化処理を行っ
たが、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，
パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４は１０
［ミリ秒］とした。なお、上述の通電条件は、本実施形
態の表面伝導型放出素子に関する好ましい条件であり、
表面伝導型放出素子の設計を変更した場合には、それに
応じて条件を適宜変更するのが望ましい。

【００８５】図４の（ｄ）に示す１１１４は該表面伝導
型放出素子から放出される放出電流Ｉｅを捕捉するため
のアノード電極で、直流高電圧電源１１１５および電流
計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる。）活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉｅを計測して通電
活性化処理の進行状況をモニターし、活性化用電源１１
１２の動作を制御する。電流計１１１６で計測された放
出電流Ｉｅの一例を図６（ｂ）に示すが、活性化電源１
１１２からパルス電圧を印加しはじめると、時間の経過
とともに放出電流Ｉｅは増加するが、やがて飽和してほ
とんど増加しなくなる。このように、放出電流Ｉｅがほ
ぼ飽和した時点で活性化用電源１１１２からの電圧印加
を停止し、通電活性化処理を終了する。

【００８６】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。

【００８７】以上のようにして、図４（ｅ）に示す平面
型の表面伝導型放出素子を製造した。

【００８８】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。

【００８９】図７は、垂直型の基本構成を説明するため
の模式的な断面図であり、図中の１２０１は基板、１２
０２と１２０３は素子電極、１２０６は段差形成部材、
１２０４は微粒子膜を用いた導電性薄膜、１２０５は通
電フォーミング処理により形成した電子放出部、１２１
３は通電活性化処理により形成した薄膜、である。

【００９０】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、前記図３の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。なお、基板１２０１、素子電極１
２０２および１２０３、微粒子膜を用いた導電性薄膜１
２０４、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、たとえばＳｉＯ₂のような電気的に絶
縁性の材料を用いる。

【００９１】次に、垂直型の表面伝導型放出素子の製法
について説明する。図８の（ａ）〜（ｆ）は、製造工程
を説明するための断面図で、各部材の表記は前記図７と
同一である。 （１）まず、図８（ａ）に示すように、基板１２０１上
に素子電極１２０３を形成する。 （２）次に、同図（ｂ）に示すように、段差形成部材を
形成するための絶縁層を積層する。絶縁層は、たとえば
ＳｉＯ2 をスパッタ法で積層すればよいが、たとえば真
空蒸着法や印刷法などの他の成膜方法を用いてもよい。 （３）次に、同図（ｃ）に示すように、絶縁層の上に素
子電極１２０２を形成する。 （４）次に、同図（ｄ）に示すように、絶縁層の一部
を、たとえばエッチング法を用いて除去し、素子電極１
２０３を露出させる。 （５）次に、同図（ｅ）に示すように、微粒子膜を用い
た導電性薄膜１２０４を形成する。形成するには、前記
平面型の場合と同じく、たとえば塗布法などの成膜技術
を用いればよい。 （６）次に、前記平面型の場合と同じく、通電フォーミ
ング処理を行い、電子放出部を形成する。（図４（ｃ）
を用いて説明した平面型の通電フォーミング処理と同様
の処理を行えばよい。） （７）次に、前記平面型の場合と同じく、通電活性化処
理を行い、電子放出部近傍に炭素もしくは炭素化合物を
堆積させる。（図４（ｄ）を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。） 以上のようにして、図８（ｆ）に示す垂直型の表面伝導
型放出素子を製造した。

【００９２】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。

【００９３】図９に、表示装置に用いた素子の、（放出
電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子
電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を
示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著し
く小さく、同一尺度で図示するのが困難であるうえ、こ
れらの特性は素子の大きさや形状等の設計パラメータを
変更することにより変化するものであるため、２本のグ
ラフは各々任意単位で図示した。

【００９４】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【００９５】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。

【００９６】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【００９７】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【００９８】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【００９９】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔ
ｈ以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。

【０１００】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１０１】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。

【０１０２】図１０に示すのは、前記図１の表示パネル
に用いたマルチ電子ビーム源の平面図である。基板上に
は、前記図３で示したものと同様な表面伝導型放出素子
が配列され、これらの素子は行方向配線電極１００３と
列方向配線電極１００４により単純マトリクス状に配線
されている。行方向配線電極１００３と列方向配線電極
１００４の交差する部分には、電極間に絶縁層（不図
示）が形成されており、電気的な絶縁が保たれている。

【０１０３】図１０のＡ−Ａ’に沿った断面を、図１１
に示す。

【０１０４】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。

【０１０５】（第１の実施形態による画像表示パネルの
駆動）次に、上述したマルチ電子源を応用した画像表示
パネルの駆動方法について説明する。図１２は、第１の
実施形態による画像表示パネルの駆動構成を示すブロッ
ク図である。

【０１０６】図中１０１は、図１で説明した画像表示パ
ネルであり、端子Ｄｘ１からＤｘｍ及びＤｙ１からＤｙ
ｎを介して外部の電気回路と接続されている。また画像
表示パネル上の高圧端子は外部の高圧電源Ｖａに接続さ
れ、放出電子を加速するようになっている。端子Ｄｘ１
〜Ｄｘｍには前述のパネル内に設けられているマルチ電
子ビーム源すなわちＭ行Ｎ列の行列状にマトリクス配線
された表面伝導型放出素子群を１行ずつ順次駆動してゆ
くための走査信号が順次に印加される。一方、端子Ｄｙ
１〜Ｄｙｎには、上記走査信号により選択された行に接
続されている表面伝導型放出素子の各々の出力電子ビー
ムを制御する為の変調信号が印加される。

【０１０７】走査回路１０２は、内部にｍ個のスイッチ
ング素子を備えるもので、各スイッチング素子は、表示
パネル１０１の端子Ｄx1〜Ｄxmの各々と電気的に接続さ
れ、図示せぬ直流電圧源Ｖｓの出力電圧（走査信号）も
しくは０［Ｖ］（グランドレベル）のいずれか一方を選
択して各端子に供給する。なお、各スイッチング素子
は、タイミング信号発生回路１０４（後述）が出力する
制御信号Ｔｓｃａｎに基づいて動作するが、実際にはた
とえばＦＥＴのようなスイッチング素子を組み合わせる
事により容易に構成する事が可能である。

【０１０８】尚、直流電圧源Ｖｓは、本実施形態の場合
には図９で例示した表面伝導型放出素子の特性（電子放
出しきい値電圧Ｖｔｈが−８［Ｖ］）に基づき、走査さ
れていない素子に印加される駆動電圧が電子放出しきい
値電圧Ｖｔｈ以下となるよう、−７［Ｖ］の一定電圧を
出力するよう設定されている。

【０１０９】以下、入力された画像信号の流れに従っ
て、図１２に示される各部の動作、機能を説明してい
く。入力されたコンポジット画像信号はデコーダ１０３
で３原色の輝度信号（ＲＧＢ輝度信号）及び水平、垂直
同期信号（ＨＳＹＮＣ，ＶＳＹＮＣ）に分離される。タ
イミング信号発生回路１０４ではＨＳＹＮＣ，ＶＳＹＮ
Ｃ信号に同期した各種タイミング信号を発生させる。一
方、ＲＧＢ輝度信号はＳ／Ｈ回路１０５において適当な
タイミングでサンプリングされ保持される。Ｓ／Ｈ回路
１０５にて保持された信号はシリアルパラレル（Ｓ／
Ｐ）変換回路１０６で画像形成パネルの各蛍光体の並び
に対応した順番に並んだシリアル信号に変換される。

【０１１０】続いて、振幅変調回路１０７で画像信号強
度に対応したパルス高（振幅値）を持つパルス（Ｂｙ１
〜Ｂｙｎ）が生成される。本実施形態においては映像信
号の強度に応じてパルスの高さ（振幅値）が変わる振幅
変調方式を採用している。更に、生成されたパルス電圧
は、Ｖ／Ｉ変換回路１０８により電流信号（Ｓｙ１〜Ｓ
ｙｎ）に変換されて、表示パネルの端子Ｄｙ１ないしＤ
ｙｎを通じて表示パネル１０１内の表面伝導型放出素子
に印加される。ここで、階調を制御するための駆動電流
パルスの振幅は、素子の放出電流Ｉｅ対素子印加電圧特
性Ｖｆ特性及び、素子電流Ｉｆ対素子印加電圧特性Ｖｆ
特性より決定される。例えば、映像信号強度が最大の
時、所望の輝度を得るため電子放出電流が１μＡでこの
電子放出電流を得るのに、素子電流１ｍＡが必要だとす
ると、電流パルスの振幅値を１ｍＡになるように設定し
て駆動を行う。電流出力パルスが供給された表示パネル
１０１では、走査回路１０２によって選択された行に接
続された表面伝導型放出素子のみが、Ｄｙ１〜Ｄｙｎを
介して供給されたパルス幅に応じた期間だけ電子を放出
し、蛍光体を発光させる。そして、走査回路１０２が選
択する行を順次走査することで２次元画像が形成され
る。

【０１１１】このとき、電流信号（Ｓｙ１〜Ｓｙｎ）を
発生するＶ／Ｉ変換回路１０８の各端子には、電圧制限
回路１０９が接続され、電流信号（Ｓｙ１〜Ｓｙｎ）の
振幅制限を行う。電圧制限回路１０９の各端子の設定値
（ｌｉｍ1〜ｌｉｍn）は、各端子毎に独立に制限値設定
回路１１０により設定される。

【０１１２】次に、Ｖ／Ｉ変換回路１０８と電圧制限回
路１０９の詳細について図１３により説明する。Ｖ／Ｉ
変換回路１０８は列方向配線ｎ本に対応してｎ個の独立
した定電流源を備えている。Ｖ／Ｉ変換回路１０８の各
定電流源は、オペアンプ、トランジスタ、抵抗器から構
成される。ここで、各定電流源の電流出力は、 Ｉ＝（Ｖｃｃ−Ｖｉｎ）／Ｒ で決定される。

【０１１３】ここでＶｃｃは電源電圧、Ｖｉｎはオペア
ンプの非反転入力電圧、Ｒは抵抗器の抵抗値である。Ｖ
ｉｎの入力電圧は、振幅変調回路１０７の出力である。
例えば、定電流回路の回路定数がＶｃｃ＝１０Ｖ、Ｒ＝
５ＫΩである時、先程の例で１ｍＡのパルス電流を発生
する場合、振幅変調回路１０７は５Ｖのパルス出力を発
生する。

【０１１４】一方、電圧制限回路１０９は、列方向配線
数ｎ本と同じ数のトランジスタ数で構成され、各トラン
ジスタのベース電位を規定することで、Ｖ／Ｉ変換回路
１０８出力の電圧を個々に制限することができる。具体
的には、トランジスタのベース電位をＶｂとする場合、
Ｖ／Ｉ変換回路出力１０８が「Ｖｂ＋ＶBE（：但しＶBE
はトランジスタの順方向電圧降下量で０．６Ｖ程度）」
を超えると、電圧制限回路１０９を構成するトランジス
タがｏｎし、Ｖ／Ｉ変換回路１０８の出力がクリッピン
グされる。ここで、Ｖｂをｌｉｍ1〜ｌｉｍnにより設定
することで所望の電圧制限を行うことができる。

【０１１５】次に、電圧制限回路１０９の各出力の振幅
値（ｌｉｍ1〜ｌｉｍn）を設定する制限値設定回路１１
０について説明する。図１４は本実施形態による電圧制
限回路の構成を示すブロック図である。１２１は演算回
路であり、Ｓ／Ｈ回路１０５にてサンプリングされたＲ
ＧＢ値に基づいて各列方向配線に対する制限電圧を算出
する。算出のタイミング、及び算出結果の出力タイミン
グは、タイミング信号発生回路１０４よりの信号に基づ
いて決定されるが、詳細は後述する。１２２はＤ／Ａコ
ンバータ、１２３はバッファアンプであり、各列配線毎
に１セットずつ設けられ、演算回路１２１の演算結果に
応じた電圧値ｌｉｍ1〜ｌｉｍnを生成、出力する。な
お、ｌｉｍ1〜ｌｉｍnを生成する回路としては、電源に
接続されたポテンショメータとバッファアンプ等で構成
することも可能である。こうして、所望の設定電圧ｌｉ
ｍ1〜ｌｉｍnを電圧制限回路１０９の各トランジスタの
ベースに供給する。

【０１１６】さて、本第１の実施形態において、各設定
値ｌｉｍ1〜ｌｉｍnは以下のようにして設定される。前
述のようにｌｉｍ1〜ｌｉｍnは、Ｖ／Ｉ変換回路１０８
の出力Ｓｙ１〜Ｓｙｎの振幅制限値を設定する。この制
限値は、各素子を定電流駆動した時に出力Ｓｙ１〜Ｓｙ
ｎに現れる電圧分布量と、素子に印加できる耐圧を考慮
して以下のように制限値演算回路１１０が演算し、ｌｉ
ｍ1〜ｌｉｍnとして設定する。

【０１１７】（１）各素子を定電流駆動した際の、Ｖ／
Ｉ変換回路１０８の出力Ｓｙ１〜Ｓｙｎに現れる電圧分
布の計算．図１５を参照して、各素子を振幅変調した電
流パルスで定電流駆動している時、各素子端Ｂ1〜Ｂnに
現れる電位分布を計算する。図１５は、表示パネル１０
１の１行目の表面伝導型放出素子を電流源で駆動してい
る状態を例示したものである。図１５においては、行方
向配線の内の１本であるＤｘ１に選択電位Ｖｓ＝−７Ｖ
の電位を印加し、他の行方向配線には非選択電位Ｖｎｓ
としてグランドレベルすなわち０（Ｖ）を印加し、列方
向配線Ｄｙ１〜Ｄｙｎに定電流源（出力電流Ｉ）が接続
されている場合が示されている。なお、図１５は、選択
電位の印加された行配線Ｄｘ１上の素子が定電流で駆動
する時の各素子の動作の様子をその配線抵抗を含めたモ
デルで示している。

【０１１８】また、図１５において、Ｆ1〜Ｆnは表面伝
導型放出素子、ｒは行配線Ｄｘ１における各部の配線抵
抗、ｒｙは各配線Ｄｙ１〜Ｄｙｎの給電端から表面伝導
型放出素子までの配線抵抗である。電位Ｂ1〜Ｂnの電位
分布は、電流パルスが配線抵抗ｒを流れることによって
発生する電圧降下分布と同じになるため、以下のように
して計算できる。ここで、配線抵抗は一般に行配線は一
定の線幅、厚さ、材料で形成されるように設計されるた
め、製造上のばらつきを除けば等しいと考えてよい。各
素子が振幅変調された電流パルス（Ｉ1〜Ｉn）で駆動さ
れるとき、Ｂ１〜Ｂｎの各電位は、Ｄｘ１の端子電位
（以下、Dx1電位という）を基準として、 Ｂ1電位＝（Ｉ1＋Ｉ2＋Ｉ3＋…Ｉn）×ｒ＋DX1電位 Ｂ2電位＝（Ｉ2＋Ｉ3＋Ｉ4＋…Ｉn）×ｒ＋Ｂ1電位 Ｂ3電位＝（Ｉ3＋Ｉ4＋Ｉ5＋…Ｉn）×ｒ＋Ｂ2電位 ・ ・ Ｂn電位＝Ｉn×ｒ＋Ｂn-1電位 ・・・・（１）式 と計算される。

【０１１９】（２）各素子への最大耐圧Ｖmaxと、上記
（１）より制限電圧値ｌｉｍ1〜ｌｉｍnを算出する。す
なわち、 ｌｉｍ1＝Ｖmax＋Ｖｓ＋Ｂ1電位−Dx1電位−ＶBE ＝Ｖmax＋Ｖｓ＋（Ｉ1＋Ｉ2＋Ｉ3＋…Ｉn）×ｒ−ＶBE ｌｉｍ2＝Ｖmax＋Ｖｓ＋Ｂ2電位−Dx1電位−ＶBE ＝Ｖmax＋Ｖｓ＋（Ｉ1＋Ｉ2＋Ｉ3＋…Ｉn）×ｒ＋（Ｉ2＋Ｉ3＋…Ｉn ）×ｒ−ＶBE ・ ・ ｌｉｍn＝Ｖmax＋Ｖｓ＋（Ｉ1＋Ｉ2＋Ｉ3＋…Ｉn）×ｒ＋（Ｉ2＋Ｉ3＋…Ｉn ）×ｒ…＋Ｉn×ｒ−ＶBE ・・・・（２）式 例えば、Ｉ1＝Ｉ2＝Ｉ3＝…＝Ｉn＝１ｍＡ、ｒ＝１０ｍ
Ω、ｎ＝１０００とし、Ｖmaxが１８Ｖ、Ｖｓ＝−７
Ｖ、ＶBE＝０．６Ｖとすると、 ｌｉｍ1＝１０．４１Ｖ ｌｉｍ2＝１０．４２Ｖ ・ ・ ｌｉｍ1000＝１５．４０５Ｖ と計算される。この様子を、図１７に示す。

【０１２０】また、Ｉnのみ１ｍＡでＩ1〜Ｉn-1が０
（Ｉ1＋Ｉ2＋Ｉ3＋…＋Ｉn-1＝０）、ｒ＝１０ｍΩ、ｎ
＝１０００とし、Ｖmaxが１８Ｖ、Ｖｓ＝−７Ｖ、ＶBE
＝０．６Ｖの場合は、 ｌｉｍ1＝１０Ｖ ｌｉｍ2＝１０Ｖ ・ ・ ｌｉｍ1000＝１０．０１Ｖ と計算される。このときの様子を、図１８に示す。

【０１２１】図１８の状態を図１７の場合と比較する
と、駆動信号のパターンによって発生する電圧降下量が
変化し、これに応じて電圧リミッタの値が変化している
様子が観測される。このように、表示パネルを駆動する
ために走査回路１０２の走査に同期して振幅変調回路１
０７の出力が入力画像信号に基づいて逐次更新される
が、このとき、制限値演算回路１１０もこれに同期して
電圧制限値の値ｌｉｍ1〜ｌｉｍnを逐次更新する。この
ように動作させることで、入力画像信号の変化により出
力Ｓｙ１〜Ｓｙｎに現れる電圧分布量が変化する場合に
も、素子に過大な電圧印加をすることなく、かつ各電流
源出力の振幅が必要以上にクリップされることなく定電
流動作することができるようになる。

【０１２２】図１６は第１の実施形態によるｌｉｍ1〜
ｌｉｍnの設定手順を説明するフローチャートである。
まず、ステップＳ１０１において、制限値演算回路１１
０の演算回路１２１は、Ｓ／Ｈ回路１０５より入力され
るＲ、Ｇ、Ｂ値から、１走査行における各素子への印加
電流値Ｉ1〜Ｉnを計算する。次に、ステップＳ１０１で
算出されたＩ1〜Ｉnを用いて行配線上の各素子の接続位
置Ｂ1〜Ｂnの電位を、配線抵抗を考慮して出する。具体
的には上述の式（１）を用いて算出する。そして、ステ
ップ！０３において、ステップＳ１０２で算出したＢ1
〜Ｂn、各素子の許容電圧Ｖmax等を考慮して、制限値ｌ
ｉｍ1〜ｌｉｍnを算出する。具体的には上述の式（２）
を用いて算出する。

【０１２３】その後、タイミング信号発生回路１０４よ
りのタイミング信号により、走査行の切替タイミングを
検出し、算出されたｌｉｍ1〜ｌｉｍnにより制限値を更
新する（ステップＳ１０４、Ｓ１０５）。なお、ステッ
プＳ１０４で走査行切替タイミングとなるのを待つ間
に、次の行のための制限値演算処理を開始するようにし
てもよい。

【０１２４】なお、本実施形態においてはＶ／Ｉ変換回
路１０８の定電流源として図１３に示した構成を用いた
がこれに限られるものではない。例えば、出力をカレン
トミラー構成にしたり、定電流ダイオードを用いるなど
して構成してもよいことは当業者には理解されることで
あろう。また、電圧制限回路１０９についても、図１３
に示す以外の回路構成を採用することができる。

【０１２５】［第２の実施形態］次に本発明の第２の実
施形態について説明する。第１の実施形態では振幅変調
信号を列配線端子Ｄｙ１〜Ｄｙｎに印加するが、第２の
実施形態ではパルス幅変調信号を印加する場合を説明す
る。なお、第２の実施形態における表面伝導型放出素子
及びパネルの構造については第１の実施形態と同様であ
る。そこで、以下では、第２の実施形態による画像表示
装置の駆動方法、駆動回路について詳細な説明を行う。

【０１２６】図１９は第２の実施形態による駆動構成を
表わすブロック図である。図１９において、図１２と同
じ構成には同一の参照番号を付してある。

【０１２７】第２の実施形態においては、パルス幅変調
回路６０７で画像信号強度に対応したパルス幅を持つパ
ルスが生成される。さらに、パルス電圧は、Ｖ／Ｉ変換
回路６０８により電流信号（Ｓｙ１〜Ｓｙｎ）に変換さ
れて表示パネルの端子Ｄｙ１ないしＤｙｎを通じて表示
パネル１０１内の表面伝導型放出素子に印加される。電
流出力パルスが供給された表示パネル１０１では、走査
回路１０２によって選択された行に接続されている表面
伝導型放出素子のみが供給されたパルス幅に応じた期間
だけ電子を放出し、蛍光体が発光する。こうして、走査
回路１０２が選択する行を順次走査することで２次元画
像が形成される。

【０１２８】また、この時、電流信号（Ｓｙ１〜Ｓｙ
ｎ）を発生するＶ／Ｉ変換回路６０８の各端子には電圧
制限回路６０９が接続され、電流信号（Ｓｙ１〜Ｓｙ
ｎ）の振幅制限を行う。電圧制限回路６０９の各設定値
は独立に制限値演算回路６１０で設定される。（ｌｉｍ
1〜ｌｉｍn）。

【０１２９】図２０は、第２の実施形態によるＶ／Ｉ変
換回路と電圧制限回路の詳細な構成を示すブロック図で
ある。図２０に示されるように、第２の実施形態で用い
た電圧制限回路６０９はダイオードを用いたものであ
る。すなわち、各列方向配線に対応するｎ個のダイオー
ドを備え、各ダイオードのアノード側を電流出力に接続
し、カソード電位を制限値設定回路６１０で設定するこ
とで（ｌｉｍ1〜ｌｉｍn）電圧制限を行う。具体的に
は、ダイオードのカソード電位をＶｃとする時、Ｖ／Ｉ
変換回路出力が「Ｖｃ＋ＶBE（：但しＶBEはダイオード
の順方向電圧降下量で０．６Ｖ程度）」を超えると、電
圧制限回路６０９を構成するダイオードに順方向電圧が
印加されることになり、Ｖ／Ｉ変換回路６０８の出力が
クリッピングされる。

【０１３０】なお、電圧制限回路６０９の各出力の振幅
値（ｌｉｍ1〜ｌｉｍn）を設定する制限値設定回路６１
０は、第１の実施形態と同様であり、例えば、Ｄ／Ａコ
ンバータとバッファランプ、或いは、電源に接続された
ポテンショメータとバッファアンプ等で構成され、所望
の電位を電圧制限回路６０９の各ダイオードのカソード
電位として供給する。

【０１３１】第２の実施形態において、各設定値ｌｉｍ
1〜ｌｉｍnは以下のようにして設定される。前述のよう
にｌｉｍ1〜ｌｉｍnは、Ｖ／Ｉ変換回路６０８の出力Ｓ
ｙ１〜Ｓｙｎの振幅制限値を設定する。この制限値は、
第１の実施形態で説明したように、各素子を定電流駆動
した時に出力Ｓｙ１〜Ｓｙｎに現れる電圧分布量と、素
子に印加できる耐圧を考慮して設定する。

【０１３２】本実施形態においては、パルス幅変調回路
６０７により画像信号強度に対応して電流パルスの幅を
変調して階調の制御を行っている。そして、階調数Ｍに
対して、２^N＝ＭになるようなＮ種のパルス幅のパルス
を組み合わせて階調制御を実現する。本実施形態におい
ては、Ｎ種類のドライブ波形を得るために、走査期間１
Ｈの１／Ｍのパルス幅Ｔをもつ波形の組合わせを選ぶ。
具体的には、本実施形態においては階調数Ｍ＝２５６を
得るため、Ｎ＝８種類のパルス波形を組み合わせた。図
２１は組み合わせに用いられるパルス波形を示す図であ
る。図２１に示す符号Ａはパルス幅Ｔの波形、符号Ｂは
パルス幅２Ｔの波形、符号Ｃはパルス幅４Ｔの波形、符
号Ｄはパルス幅８Ｔの波形、符号Ｅはパルス幅１６Ｔの
波形、符号Ｆはパルス幅３２Ｔの波形、符号Ｇはパルス
幅６４Ｔの波形、符号Ｈはパルス幅１２８Ｔの波形であ
る。この８種類のドライブ波形を組合わせることによ
り、Ｈ／２５６期間を単位とし、一走査期間１Ｈにおけ
る任意の期間、素子を駆動するドライブ波形を得ること
ができる。

【０１３３】第２の実施形態においては、電圧制限回路
６０９の制限値を、各素子を定電流駆動した時に出力Ｓ
ｙ１〜Ｓｙｎに現れる電圧分布量と、素子に印加できる
耐圧を考慮して以下に説明するように制限値演算回路６
１０が演算し、ｌｉｍ1〜ｌｉｍnとして設定する。第１
の実施形態で説明したように、駆動信号のパターンによ
って電圧リミッタの値を変化させる。第２の実施形態に
おいては、パルス幅変調により、８種類のパルスを用い
て２５６変調の駆動を行っている。このため、１Ｈ（水
平同期信号の間隔）の間に、最大８回の駆動信号パター
ン変化が起こることになるため、８回の演算によりｌｉ
ｍ1〜ｌｉｍnを更新することになる。以下にｌｉｍ1〜
ｌｉｍnの算出方法について説明する。

【０１３４】（１）各素子を定電流駆動した時にＶ／Ｉ
変換回路６０８出力Ｓｙ１〜Ｓｙｎに現れる電圧分布の
計算．図２２は第２の実施形態による１行分の素子の駆
動状態を示す図である。各素子をパルス変調した電流パ
ルスで定電流駆動している時、各素子端Ｂ1〜Ｂnに現れ
る電位分布を計算する。図２２においては、行方向配線
の内の１本であるＤｘ１に選択電位Ｖｓ＝−７Ｖの電位
を印加し、他の配線には非選択電位Ｖｎｓとしてグラン
ドレベルすなわち０（Ｖ）を印加し、列方向配線Ｄｙ１
〜Ｄｙｎを定電流源に接続する場合が示されている。な
お、図２２には、選択電位の印加された行配線Ｄｘ１上
の素子が定電流で駆動する時の各素子の動作の様子をそ
の配線抵抗を含めたモデルを示してある。図２２におい
て、Ｆ1〜Ｆnは表面伝導型放出素子、ｒは行配線Ｄｘ１
における各部の配線抵抗、ｒｙは各配線Ｄｙ１〜Ｄｙｎ
の給電端から表面伝導型放出素子までの配線抵抗であ
る。電位Ｂ1〜Ｂnの電位分布は、電流パルスが配線抵抗
ｒを流れることによって発生する電圧降下分布と同じに
なるため、以下のようにして計算できる。ここで、配線
抵抗は一般に行配線は一定の線幅、厚さ、材料で形成さ
れるように設計されるため、製造上のばらつきを除けば
等しいと考えてよい。ライン上の素子が全てパルス幅変
調された電流パルスＩで駆動されるとき、電位Ｂ1〜Ｂn
の電位は、Ｄｘ１端子の電位（Dx1電位）を基準とし
て、 Ｂ1電位＝ｎ×Ｉ×ｒ＋Dx1電位 Ｂ2電位＝（ｎ−１）×Ｉ×ｒ＋Ｂ1電位 Ｂ3電位＝（ｎ−２）×Ｉ×ｒＢ2電位 ・ ・ Ｂn電位＝Ｉ×ｒ＋Ｂn-1電位 ・・・・（３）式 となる。

【０１３５】（２）次に、各素子への最大耐圧Ｖmaxと
（１）より制限電圧値ｌｉｍ1〜ｌｉｍnを算出する。す
なわち、 ｌｉｍ1＝Ｖmax＋Ｖｓ＋Ｂ1電位−Dx1電位−ＶBE ＝Ｖmax＋Ｖｓ＋Ｎ×Ｉ×ｒ−ＶBE ｌｉｍ2＝Ｖmax＋Ｖｓ＋Ｂ２電位−Dx1電位−ＶBE ＝Ｖmax＋Ｖｓ＋Ｎ×Ｉ×ｒ＋（ｎ−１）×Ｉ×ｒ−ＶBE ・ ・ ｌｉｍn＝Ｖmax＋Ｖｓ＋Ｎ×Ｉ×ｒ＋（ｎ−１）×ｒ…Ｉ×ｒ−ＶBE・・・ ・（４）式 として、ｌｉｍ1〜ｌｉｍnが算出される。

【０１３６】上記の例では、電流源がすべて電流パルス
Ｉを発生した場合を計算してある。実際には、パルス幅
変調されているため、各素子を駆動する電流パルスはＩ
と０の何れかの値を取ることになるが、上記の（３）、
（４）式を拡張することで、何れのパターンに対しても
演算が可能である。

【０１３７】パルス変調回路１０７の出力は、走査回路
１０２の走査に同期して、入力画像信号に基づいて逐次
更新される。そして、本実施形態では、制限値演算回路
６１０もこれに同期して、電圧制限値の値ｌｉｍ1〜ｌ
ｉｍnを１Ｈの間に、８回ずつ逐次更新する。

【０１３８】図２３は第２の実施形態による制限値演算
回路の、電圧制限値の設定手順を説明するフローチャー
トである。まずステップＳ２０１において変数Ｋを１に
セットする。次に、ステップＳ２０２において、Ｓ／Ｈ
回路１０５より入力されるＲＧＢ値に従って、次の行の
駆動における各素子に印加すべきパルスの組み合わせを
決定する。ここでは、各素子について、図２１に示すＡ
〜Ｈのどのパルスの組み合わせを用いるかが決定され
る。次に、ステップＳ２０３において、タイミング信号
発生回路１０４からの信号に基づき、走査行切替タイミ
ングを検出すると、ステップＳ２０４において第Ｋ期間
の各素子に対する駆動パルスの有無に基づいて、配線抵
抗を考慮してＢ1〜Ｂnの各電位を算出する。具体的に
は、上記の（３）式により演算を行うが、ｎ、（ｎ−
１）、（ｎ−２）の各項には、それぞれＢ1以降の駆動
素子数、Ｂ2以降の駆動素子数、Ｂ3以降の駆動素子数が
入る。すなわち、ステップＳ２０４では、 Ｂx＝（Ｆx〜Ｆnにおける駆動素子数）×Ｉ×ｒ＋Ｂx-1
電位 （ただし、ｘは１〜ｎの整数、Ｂ0電位＝Dx1電位）によ
ってＢ1〜Ｂnの各電位が計算されることになる。

【０１３９】次に、ステップＳ２０５において、ステッ
プＳ２０４で計算されたＢ1〜Ｂnの各電位に基づいて、
最大耐圧Ｖmaxを考慮して電圧制限値ｌｉｍ1〜ｌｉｍn
を算出する。その後、タイミング信号発生回路１０４か
らのタイミング信号に基づいて、第Ｋ期間のタイミング
になったか否かを判断し、第Ｋ期間のタイミングであれ
ばステップＳ２０５で算出したｌｉｍ1〜ｌｉｍnを電圧
制限回路６０９に設定する。次に、ステップＳ２０８で
変数Ｋをインクリメントし、Ｋが９以上であれば当該走
査行に関しての電圧制限値の演算を終えているのでステ
ップＳ２０１へ戻り、次の行に備える。一方、変数Ｋが
８以下であれば、当該走査行についてまだ電圧制限値の
切り換えを行う必要があるので、ステップＳ２０４へ戻
り、次の第Ｋ期間に対する電圧制限値の計算を行う。な
お、上述のように本実施形態では、８個のパルスの組み
合わせで階調表示を行うので、１走査行の表示期間（１
水平走査期間）を８個に分けている。その期間は、図２
１からもわかるように、０〜１Ｔ、１Ｔ〜３Ｔ、３Ｔ〜
７Ｔ、７Ｔ〜１５Ｔ、１５Ｔ〜３１Ｔ、３１Ｔ〜６３
Ｔ、６３Ｔ〜１２７Ｔ、１２７Ｔ〜２５５Ｔとなる。

【０１４０】なお、本実施形態においてはｌｉｍ1〜ｌ
ｉｍnの算出は、（３）、（４）式により、ｎ個分の計
算を行ったが、必ずしも、ｎ個の演算を行わなくてもよ
い。例えば、少しずつ間引いて計算し、計算しない素子
の制限値は、計算した素子の値を用いたり、或いは線形
近似したりするようにしてもよい。これにより演算時間
を短縮化できる。また、このとき、演算を間引く頻度を
入力画像信号レベルによって変更することで、より効率
の向上が図られ、演算時間の短縮化が可能になる。

【０１４１】［第３の実施形態］次に本発明の第３の実
施形態について説明する。なお、第３の実施形態におい
ても、表面伝導型放出素子及びパネルの構造については
第１の実施形態と同様である。以下では、第３の実施形
態における画像表面装置の駆動方法、駆動回路について
詳細に説明する。

【０１４２】図２４は第３の実施形態による表示パネル
の駆動回路を示すブロック図である。図２４において、
第１の実施形態と同じ構成には同一の参照番号を付して
ある。第３の実施形態においては、第１の実施形態と同
様にパルス幅変調回路１０７で、画像信号強度に対応し
た波高値を有するパルスが生成される。さらに、パルス
電圧は、Ｖ／Ｉ変換回路１０８により電流信号（Ｓｙ１
〜Ｓｙｎ）に変換されて表示パネル１０１の端子Ｄｙ１
ないしＤｙｎを通じて表示パネル１０１内の表面伝導型
放出素子に印加される。電流出力パルスが供給された表
示パネル１０１では走査回路１０２によって選択された
行に接続された表面伝導型放出素子のみが供給されたパ
ルス幅に応じた期間だけ電子を放出し、蛍光体が発光す
る。走査回路１０２が選択する行を順次走査することで
２次元画像が形成される。

【０１４３】また、この時、電流信号（Ｓｙ１〜Ｓｙ
ｎ）を発生するＶ／Ｉ変換回路１０８の各端子には、電
圧制限回路１０９が接続され、電流信号（Ｓｙ１〜Ｓｙ
ｎ）の振幅制限を行う。電圧制限回路１０９の各設定値
（ｌｉｍ1〜ｌｉｍn）は独立に制限値演算回路１１００
によって設定される。

【０１４４】第１の実施形態で説明したように、ｌｉｍ
1〜ｌｉｍnは、各素子を定電流駆動した時に出力Ｓｙ１
〜Ｓｙｎに現れる電圧分布量と、素子に印加できる耐圧
を考慮して以下のように設定する。特に、第３の実施形
態においては、各素子を定電流駆動した時に出力Ｓｙ１
〜Ｓｙｎに現れる電圧分布量を第１及び第２の実施形態
のように演算によって求めるのでなく、各素子を定電流
駆動時に各素子端に発生する電圧分布を電圧モニタ回路
１１１０で検出する。即ち、入力映像信号のフレーム間
相関が高い点に着目して、電圧制限回路１０９のリミッ
タを利かせない状態で駆動を行って、この時の配線抵抗
ｒに現れる電圧分布をＶ／Ｉ変換回路１０８出力の出力
電位分布により検出する。そしてこの値を元に電圧制限
回路１０９のｌｉｍ1〜ｌｉｍnを設定するのである。

【０１４５】本実施形態に用いた、振幅制御値ｌｉｍ1
〜ｌｉｍnの設定方法を図２４、図２５を用いて詳細に
説明する。

【０１４６】（１）電圧モニタ回路１１０１を用いた電
圧分布の測定．映像信号が入力されている時、配線抵抗
ｒに現れる電圧分布を測定するため、電圧制限回路１０
９の制限値ｌｉｍ1〜ｌｉｍnを最大にした状態で駆動を
行う。この時素子Ｆ1〜Ｆnに特性のばらつきの少ない場
合、駆動時に配線抵抗ｒに現れる電圧分布Ｂ1〜Ｂnは、
表示パネルの端子Ｄｙ１〜Ｄｙｎ、すなわち定電流源出
力端子の電圧分布と同じになる。そこで、電圧モニタ回
路１１０１で、各定電流源出力端子電圧をモニタする
（ｍｏｎ1〜ｍｏｎn）。

【０１４７】（２）制限値演算回路１１００で振幅制御
値ｌｉｍ1〜ｌｉｍnを設定し、メモリ１１０２に格納．
制限値演算回路１１００は、ｍｏｎ1〜ｍｏｎnから以下
のようにして、振幅制御値ｌｉｍ1〜ｌｉｍnを算出す
る。

【０１４８】 ｌｉｍ1＝Ｖmax＋Ｖｓ−ＶBE ｌｉｍ2＝Ｖmax＋Ｖｓ＋ｍｏｎ2−ｍｏｎ1−ＶBE ｌｉｍ3＝Ｖmax＋Ｖｓ＋ｍｏｎ3−ｍｏｎ1−ＶBE ・ ・ ｌｉｍn＝Ｖmax＋Ｖｓ＋ｍｏｎn−ｍｏｎ1−ＶBE・・・・（５）式 （但し、ｒ×ｉｒ1の電圧降下は無視している） 以上の、「ｌｉｍ1〜ｌｉｍn」×ｍ個の制限値の結果
を、メモリ１１０２に格納する。

【０１４９】（３）入力画像信号に同期してメモリ１１
０２に格納された、振幅制御値ｌｉｍ1〜ｌｉｍnを電圧
制限回路１０９に設定しながら駆動．走査回路１０２の
走査に同期して、入力画像信号に基づいて、振幅変調回
路１０７が逐次更新されるが、制限値演算回路１１０も
これに同期して、電圧制限値の値ｌｉｍ1〜ｌｉｍnを逐
次メモリ１１０２から転送し更新する。

【０１５０】（４）振幅制御値ｌｉｍ1〜ｌｉｍnの更
新．入力画像信号が大きく変化した場合は、（１）〜
（３）の処理を繰り返し、ｌｉｍ1〜ｌｉｍnの更新をす
る。もしくは、振幅制御値ｌｉｍ1〜ｌｉｍnの更新は、
電圧モニタ回路１１０１で端子電圧をモニタし、リミッ
タが動作して定電流出力に電圧制限がかかっている出力
ＣＨが発現した場合に行うようにしてもよい。

【０１５１】上記の処理を図２６を参照して更に説明す
る。図２６は第3の実施形態による制限値演算回路の動
作を説明するフローチャートである。まず、ステップＳ
３０１では、ｌｉｍ1〜ｌｉｍnを最大にして表示駆動を
行い、各列配線に流れる電流値ｍｏｎ1〜ｍｏｎnを測定
する。そして、ステップＳ３０２において、ステップＳ
３０１で取得したｍｏｎ1〜ｍｏｎnと、上述の（５）式
により電流制限値ｌｉｍ1〜ｌｉｍnを算出し、これをメ
モリ１１０２に格納する。そして、ステップＳ３０３に
おいて、ステップＳ３０２で算出したｌｉｍ1〜ｌｉｍn
で電流制限を行って、等が異形の表示駆動を行う。以上
の処理を1画面分（すなわちｍ行にわたって）実行する
（ステップＳ３０４）。

【０１５２】その後の表示駆動では、ステップＳ３０５
において、各行毎にメモリ１１０２に格納された制限値
ｌｉｍ1〜ｌｉｍnを読出して、電圧制限回路１０９に設
定し、表示駆動を行う。そして、ステップＳ３０６で映
像の変化が大きいと判断されるまで、メモリ１１０２に
格納された制限値を用いて駆動を行う。また、次のフレ
ーム（或いはフィールド）において映像の変化が大きい
とステップＳ３０６で判定された場合は、ステップＳ３
０１へ戻り、制限値の再設定を行い、メモリ１１０２へ
格納する。

【０１５３】なお、本実施形態においては振幅制御値ｌ
ｉｍ1〜ｌｉｍnの値はメモリ１１０２にｍ×ｎ個格納す
るとしていたが、振幅制御値ｌｉｍ1〜ｌｉｍnとして、
１×ｎ個（１ライン分）格納することにしてメモリの容
量を節約するようにしてもよい。

【０１５４】以上説明したように、上記実施形態の構成
によれば、定電流駆動しようとする素子に与える印加電
圧を、駆動信号の大きさによらず、常に表面伝導型放出
素子の限界以下に制限することが可能となる。これによ
り、駆動回路側や駆動される素子の性能を越えるような
駆動を回避し、駆動回路や表面伝導型放出素子の劣化、
或いは破壊を防ぐことができる。また、各素子毎に独立
に電圧制限値を設定することにより、常に各素子を定電
流動作させることが可能になる。

【０１５５】

【発明の効果】以上説明したように本発明によれば、電
子源の特性劣化や破壊を防ぎながら、電子源から高精度
で安定した量の電子放出が可能となる。また、本発明に
よれば、安定した電子放出を得ることにより、高精度で
安定した画像を形成できる。

【図面の簡単な説明】

【図１】本発明の実施形態である画像表示装置の、表示
パネルの一部を切り欠いて示した斜視図である。

【図２】表示パネルのフェースプレートの蛍光体配列を
例示した平面図である。

【図３】実施形態で用いた平面型の表面伝導型放出素子
の平面図（ａ）及び断面図（ｂ）である。

【図４】平面型の表面伝導型放出素子の製造工程を示す
断面図である。

【図５】通電フォーミング処理の際の印加電圧波形を示
す図である。

【図６】通電活性化処理の際の印加電圧波形（ａ），放
電電流Ｉｅの変化（ｂ）を示す図である。

【図７】実施形態で用いた垂直型の表面伝導型放出素子
の断面図である。

【図８】垂直型の表面伝導型放出素子の製造工程を示す
断面図である。

【図９】実施形態で用いた表面伝導型放出素子の典型的
な特性を示す図である。

【図１０】実施形態で用いたマルチ電子ビーム源の基板
の平面図である。

【図１１】実施形態で用いたマルチ電子ビーム源の基板
の一部断面図である。

【図１２】第１の実施形態による表示パネルの駆動部の
構成を示すブロック図である。

【図１３】第１の実施形態によるＶ／Ｉ変換回路と電圧
制限回路の構成を示すブロック図である。

【図１４】本実施形態による制限値演算回路の構成を示
すブロック図である。

【図１５】第１の実施形態による１行分の駆動状態を説
明する図である。

【図１６】第１の実施形態による制限値演算回路の電圧
制限値の設定手順を説明するフローチャートである。

【図１７】第１の実施形態による電流制限値の設定動作
を説明する図である。

【図１８】第１の実施形態による電流制限値の設定動作
を説明する図である。

【図１９】第２の実施形態による表示パネルの駆動部の
構成を示すブロック図である。

【図２０】第２の実施形態によるＶ／Ｉ変換回路と電圧
制限回路の構成を示すブロック図である。

【図２１】第２の実施形態によるパルス幅変調駆動のた
めのパルス信号を説明する図である。

【図２２】第２の実施形態による１行分の駆動状態を説
明する図である。

【図２３】第２の実施形態による制限値演算回路の電圧
制限値の設定手順を説明するフローチャートである。

【図２４】第３の実施形態による表示パネルの駆動部の
構成を示すブロック図である。

【図２５】第３の実施形態による電流制限値の設定動作
を説明する図である。

【図２６】第３の実施形態による制限値演算回路の電圧
制限値の設定手順を説明するフローチャートである。

【図２７】一般的な表面伝導型放出素子の一例を示す図
である。

【図２８】電子源をマトリクス上に配線した場合の配線
抵抗を説明する図である。

【図２９】電子源をＭ行Ｎ列にマトリクス配線した状態
を示す図である。

【図３０】図２９に示す電子源の第１行目を駆動してい
る状態を示す図である。

【図３１】図３０に示した駆動中の行を、配線抵抗を考
慮して表わした図である。

【図３２】定電流駆動における端子電圧の分布を示す図
である。

【図３３】定電流駆動における端子電圧の分布に基づく
過電圧の印加を説明する図である。

Claims (16)

【特許請求の範囲】
1. 【請求項１】 複数の行配線と列配線によって複数の電
   子放出素子がマトリクス状に配線された電子源の駆動装
   置であって、 前記複数の行配線より１つを選択し、選択電圧を印加す
   る走査手段と、 前記走査手段による行配線の選択に同期して、選択され
   た行配線に接続されている電子放出素子を定電流駆動す
   るべく、前記複数の列配線のそれぞれに駆動信号を印加
   する駆動手段と、 前記駆動手段によって各電子放出素子に流すべき電流量
   と配線抵抗による電圧降下を考慮して各電子放出素子毎
   の制限印加電圧を算出する算出手段と、 前記算出手段によって算出された制限電圧でもって、前
   記複数の列方向配線に印加される各電圧を制限する電圧
   制限手段とを備えることを特徴とする電子源駆動装置。
2. 【請求項２】 前記電圧制限手段は、前記走査手段によ
   る選択行の切り換えに同期して、前記算出手段で算出さ
   れた１行分の電子放出素子のそれぞれに対する制限印加
   電圧を設定することを特徴とする請求項１に記載の電子
   源駆動装置。
3. 【請求項３】 前記駆動手段は、映像信号に基づいて振
   幅変調された駆動信号を前記複数の列配線に印加し、 前記算出手段は、前記駆動信号に基づいて各電子放出素
   子に印加される電流量を算出し、該算出された電流量に
   基づいて制限印加電圧を算出することを特徴とする請求
   項１に記載の電子源駆動装置。
4. 【請求項４】 前記駆動手段は、映像信号に基づいてパ
   ルス幅変調された駆動信号を前記複数の列配線に印加
   し、 前記算出手段は、１水平期間を複数の期間に分け、前記
   駆動信号に基づいて各期間毎における各電子放出素子へ
   の駆動信号の印加の有無に基づいて制限印加電圧を算出
   し、 前記電圧制限手段は、前記各期間毎に前記算出手段で算
   出された制限印加電圧を設定することを特徴とする請求
   項１に記載の電子源駆動装置。
5. 【請求項５】 前記駆動手段によって電子源を駆動して
   いる間に、端子部における印加電圧を測定する測定手段
   を更に備え、 前記算出手段は、前記測定手段によって測定された電圧
   値に基づいて制限印加電圧を算出することを特徴とする
   請求項１に記載の電子源駆動装置。
6. 【請求項６】 前記算出手段は、前記電圧制限手段の制
   限印加電圧を最大として電子源を駆動した際の端子部の
   印加電圧を前記測定手段によって測定し、測定された印
   加電圧に基づいて制限印加電圧値を算出してこれをメモ
   リに格納し、前記電圧制限手段は、前記メモリに格納さ
   れた制限印加電圧値に基づいて制限印加電圧を設定する
   ことを特徴とする請求項５に記載の電子源駆動装置。
7. 【請求項７】 前記算出手段は、映像信号の変化に基づ
   いて実行されることを特徴とする請求項６に記載の電子
   源駆動装置。
8. 【請求項８】 前記駆動手段の電圧制限手段は、トラン
   ジスタを含み、前記トランジスタのベース電位が前記算
   出手段で算出された電圧印加制限値に基づいて設定され
   ることを特徴とする請求項１に記載の電子源駆動装置。
9. 【請求項９】 前記駆動手段の電圧制限手段は、ダイオ
   ードを含み、前記ダイオードのカソード電位が前記算出
   手段で算出された電圧印加制限値に基づいて設定される
   ことを特徴とする請求項１に記載の電子源駆動装置。
10. 【請求項１０】 複数の行配線と列配線によって複数の
    電子放出素子がマトリクス状に配線された電子源の駆動
    装置であって、 前記複数の行配線より１つを選択し、選択電圧を印加す
    る走査工程と、 前記走査工程による行配線の選択に同期して、選択され
    た行配線に接続されている電子放出素子を定電流駆動す
    るべく、前記複数の列配線のそれぞれに駆動信号を印加
    する駆動工程と、 前記駆動工程によって各電子放出素子に流すべき電流量
    と配線抵抗による電圧降下を考慮して各電子放出素子毎
    の制限印加電圧を算出する算出工程と、 前記算出工程によって算出された制限電圧でもって、前
    記複数の列方向配線に印加される各電圧を制限する電圧
    制限工程とを備えることを特徴とする電子源駆動方法。
11. 【請求項１１】 前記電圧制限工程は、前記走査工程に
    よる選択行の切り換えに同期して、前記算出工程で算出
    された１行分の電子放出素子のそれぞれに対する制限印
    加電圧を設定することを特徴とする請求項１０に記載の
    電子源駆動方法。
12. 【請求項１２】 前記駆動工程は、映像信号に基づいて
    振幅変調された駆動信号を前記複数の列配線に印加し、 前記算出工程は、前記駆動信号に基づいて各電子放出素
    子に印加される電流量を算出し、該算出された電流量に
    基づいて制限印加電圧を算出することを特徴とする請求
    項１０に記載の電子源駆動方法。
13. 【請求項１３】 前記駆動工程は、映像信号に基づいて
    パルス幅変調された駆動信号を前記複数の列配線に印加
    し、 前記算出工程は、１水平期間を複数の期間に分け、前記
    駆動信号に基づいて各期間毎における各電子放出素子へ
    の駆動信号の印加の有無に基づいて制限印加電圧を算出
    し、 前記電圧制限工程は、前記各期間毎に前記算出工程で算
    出された制限印加電圧を設定することを特徴とする請求
    項１０に記載の電子源駆動方法。
14. 【請求項１４】 前記駆動工程によって電子源を駆動し
    ている間に、端子部における印加電圧を測定する測定工
    程を更に備え、 前記算出工程は、前記測定工程によって測定された電圧
    値に基づいて制限印加電圧を算出することを特徴とする
    請求項１０に記載の電子源駆動方法。
15. 【請求項１５】 前記算出工程は、前記電圧制限工程の
    制限印加電圧を最大として電子源を駆動した際の端子部
    の印加電圧を前記測定工程によって測定し、測定された
    印加電圧に基づいて制限印加電圧値を算出してこれをメ
    モリに格納し、 前記電圧制限工程は、前記メモリに格納された制限印加
    電圧値に基づいて制限印加電圧を設定することを特徴と
    する請求項１４に記載の電子源駆動方法。
16. 【請求項１６】 前記算出工程は、映像信号の変化に基
    づいて実行されることを特徴とする請求項１５に記載の
    電子源駆動方法。