JP2000250474A

JP2000250474A - マルチ電子源の駆動方法及び装置及び画像形成装置

Info

Publication number: JP2000250474A
Application number: JP4910499A
Authority: JP
Inventors: Takahiro Oguchi; 高弘小口
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-02-25
Filing date: 1999-02-25
Publication date: 2000-09-14

Abstract

(57)【要約】【課題】表面伝導型放出素子を単純マトリクス状に配線
したマルチ電子源の駆動装置において電子源の特性劣化
や破壊を確実に防止するとともに、電子源から安定した
量の電子放出を行わせることを可能とする。【解決手段】複数の行配線と列配線によって複数の電子
放出素子がマトリクス状に配線されたマルチ電子源を有
する表示パネル１０１を駆動する駆動系の構成におい
て、ライン選択回路１０２は複数の行配線より１つを選
択し、選択電圧を印加する。Ｖ／Ｉ変換回路１０８は、
行配線の選択に同期して、選択された行配線に接続され
ている電子放出素子を定電流駆動するべく、複数の列配
線のそれぞれに駆動信号を印加する。制限値設定回路１
１０と、電圧制限回路１０９は、定電流駆動において各
素子に印加される電圧を各列方向配線毎に設定された制
限値で制限する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子源の駆動装置
及び方法及びそれを用いた画像形成装置に関する。より
詳しくは表面伝導型電子放出素子を多数個備えるマルチ
電子源の駆動装置及び方法に関する。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子（以下ＦＥ型と記
す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型
と記す）や、表面伝導型放出素子などが知られている。

【０００３】ＦＥ型の例としては、たとえば、Ｗ．Ｐ．
Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄｅｍｉ
ｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏ
ｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌｐｒ
ｏｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅ
ｌｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈ
ｍｏｌｙｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが知
られている。

【０００４】また、ＭＩＭ型の例としては、たとえば、
Ｃ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎｏｆｔｕ
ｎｎｅｌ−ｅｍｉｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．
Ａｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）など
が知られている。

【０００５】また、表面伝導型放出素子としては、たと
えば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．
ＥｌｅｃｔｒｏｎＰｈｙｓ．，１０，１２９０，（１
９６５）や、後述する他の例が知られている。

【０００６】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ₂薄膜を用いたものの他に、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄＦｉ
ｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ₂Ｏ₃／Ｓ
ｎＯ₂薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌａｎｄ
Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎｓ．
ＥＤＣｏｎｆ．”，５１９（１９７５）］や、カーボ
ン薄膜によるもの［荒木久他：真空、第２６巻、第１
号、２２（１９８３）］等が報告されている。

【０００７】これらの表面伝導型放出素子の素子構成の
典型的な例として、図１８に前述のＭ．Ｈａｒｔｗｅｌ
ｌらによる素子の平面図を示す。同図において、３００
１は基板で、３００４はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜３００４は図
示のようにＨ字形の平面形状に形成されている。該導電
性薄膜３００４に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部３００５が形成さ
れる。図中の間隔Ｌは、０．５〜１［ｍｍ］，Ｗは、
０．１［ｍｍ］で設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００８】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜３００４の両端に一定の直
流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜３００４を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部３０
０５を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜３００４の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
３００４に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。

【０００９】さて、上述の表面伝導型放出素子は、構造
が単純で製造も容易であることから、大面積にわたり多
数の素子を形成できる利点がある。そこで、たとえば本
出願人による特開昭６４−３１３３２において開示され
るように、多数の素子を配列して駆動するための方法が
研究されている。

【００１０】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。

【００１１】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特開
平２−２５７５５１において開示されているように、表
面伝導型放出素子と電子ビームの照射により発光する蛍
光体とを組み合わせて用いた画像表示装置が研究されて
いる。表面伝導型放出素子と蛍光体とを組み合わせて用
いた画像表示装置は、従来の他の方式の画像表示装置よ
りも優れた特性が期待されている。たとえば、近年普及
してきた液晶表示装置と比較しても、自発光型であるた
めバックライトを必要としない点や、視野角が広い点が
優れていると言える。

【００１２】

【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の表面伝導型放出素子を試みてきた。さら
に、多数の表面伝導型放出素子を配列したマルチ電子ビ
ーム源、ならびにこのマルチ電子ビーム源を応用した画
像表示装置について研究を行ってきた。

【００１３】発明者らは、たとえば図１９に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を２次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。

【００１４】図１９において、４００１は表面伝導型放
出素子を模式的に示したもの、４００２は行方向配線、
４００３は列方向配線である。行方向配線４００２およ
び列方向配線４００３は、実際には有限の電気抵抗を有
するものであるが、図においては配線抵抗４００４およ
び４００５として示されている。上述のような配線方法
を、単純マトリクス配線と呼ぶ。

【００１５】なお、図示の便宜上、６ｘ６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。

【００１６】表面伝導型放出素子を単純マトリクス配線
したマルチ電子ビーム源においては、所望の電子ビーム
を出力させるため、行方向配線４００２および列方向配
線４００３に適宜の電気信号を印加する。たとえば、マ
トリクスの中の任意の１行の表面伝導型放出素子を駆動
するには、選択する行の行方向配線４００２には選択電
圧Ｖｓを印加し、同時に非選択の行の行方向配線４００
２には非選択電圧Ｖｎｓを印加する。これと同期して列
方向配線４００３に電子ビームを出力するための駆動電
圧Ｖｅを印加する。この方法によれば、配線抵抗４００
４および４００５による電圧降下を無視すれば、選択す
る行の表面伝導型放出素子には、Ｖｅ−Ｖｓの電圧が印
加され、また非選択行の表面伝導型放出素子にはＶｅ−
Ｖｎｓの電圧が印加される。Ｖｅ，Ｖｓ，Ｖｎｓを適宜
の大きさの電圧にすれば選択する行の表面伝導型放出素
子だけから所望の強度の電子ビームが出力されるはずで
あり、また列方向配線の各々に異なる駆動電圧Ｖｅを印
加すれば、選択する行の素子の各々から異なる強度の電
子ビームが出力されるはずである。また、表面伝導型放
出素子の応答速度は高速であるため、駆動電圧Ｖｅを印
加する時間の長さを変えれば、電子ビームが出力される
時間の長さも変えることができるはずである。

【００１７】したがって、表面伝導型放出素子を単純マ
トリクス配線したマルチ電子ビーム源はいろいろな応用
可能性があり、たとえば画像情報に応じた電気信号を適
宜印加すれば、画像表示装置用の電子源として好適に用
いることができる。

【００１８】しかしながら、表面伝導型放出素子を単純
マトリクス配線したマルチ電子ビーム源には、実際には
以下に述べるような問題が発生していた。

【００１９】各素子に印加される電圧がばらつく原因と
して、まず第一に、単純マトリクス配線では各表面伝導
型放出素子ごとに配線長が異なる（すなわち、配線抵抗
の大きさが素子ごとに異なる）ことが挙げられる。

【００２０】第二に、行方向配線の各部分の配線抵抗４
００４で発生する電圧降下の大きさが一様でないことが
挙げられる。これは、選択する行の行方向配線から当該
行に接続された各表面伝導型放出素子に電流が分岐して
流れるため、配線抵抗４００４の各々に流れる電流の大
きさが一様でないために起きるものである。

【００２１】第三に、駆動するパターン（画像表面装置
の場合には表示する画像パターン）によって配線抵抗で
生じる電圧降下の大きさが変化することが挙げられる。
これは、駆動するパターンによって、配線抵抗に流れる
電流が変化するために起きるものである。

【００２２】以上のような原因により、各表面伝導型放
出素子に印加される電圧にばらつきが発生すると、各表
面伝導型放出素子から出力される電子ビーム強度が所望
の値からずれることになり、応用上不都合であった。た
とえば、画像表示装置に応用した場合には、表示画像の
輝度が不均一になったり、表示画像パターンによって輝
度が変動したりした。

【００２３】また、電圧のばらつきは単純マトリクスの
規模が大きくなるほど顕著になる傾向があるため、画像
表示装置の場合には画素数を制限する要因ともなった。

【００２４】このような点に鑑みて鋭意研究した結果、
本発明者らは上記の電圧印加方法とは異なる駆動方法を
すでに試みている。

【００２５】すなわち、表面伝導型放出素子を単純マト
リクス配線したマルチ電子ビーム源を駆動する際、列方
向配線には駆動電圧Ｖｅを印加するための電圧源を接続
するのではなく、所望の電子ビームを出力するのに必要
な電流を供給するための電流源を接続して駆動する方法
である。この方法は、表面伝導型放出素子に流れる電流
（以下、素子電流Ｉｆと記す）と放出される電子ビーム
（以下、放出電流Ｉｅと記す）との間の強い相関関係に
着目した結果見いだされた方法であり、素子電流Ｉｆの
大きさを制御することにより放出電流Ｉｅの大きさを制
御するものである。

【００２６】つまり、表面伝導型放出素子の（素子電流
Ｉｆ）対（放出電流Ｉｅ）特性を参照して各表面伝導型
放出素子に流す素子電流Ｉｆの大きさを決定し、列方向
配線に接続した電流源からこれを供給するのである。具
体的には、（素子電流Ｉｆ）対（放出電流Ｉｅ）特性を
記憶させたメモリや、流すべき素子電流Ｉｆを決定する
ための演算器や、制御電流源などの電気回路を組合わせ
ることにより駆動回路を構成すればよい。このうち制御
電流源には、流すべき素子電流Ｉｆの大きさを一旦電圧
信号にした後、電圧／電流変換回路で電流に変換するよ
うな回路形式を用いても良い。

【００２７】この方法によれば、前述の電圧源を接続し
て駆動する方法と比較して、配線抵抗で電圧降下が発生
したとしてもその影響を受けにくいため、出力される電
子ビーム強度のばらつきや変動を低減するのに大きな効
果が認められた。

【００２８】しかしながら、上記の駆動方法を用いても
十分とはいえず、なお、以下のような問題点があった。

【００２９】１）表面伝導型放出素子の特性劣化や破壊
の可能性がある表面伝導型放出素子を単純マトリクスで配線したマルチ
ビーム源に接続し、電流駆動する方法においては、駆動
パラメータが電流値であるがゆえに電流駆動素子は、駆
動される素子にある設定値まで電流を流そうとする。特
に、大面積に表面伝導型放出素子を多数、配する場合、
表面伝導型放出素子のばらつきがあり、そのばらつきが
表面伝導型放出素子自身の抵抗成分であり、これが高抵
抗であった場合、電流駆動出力は設定電流値を流そうと
するので、表面伝導型放出素子には設定電流を流すため
に電圧をかける方向へ作用する。このため、表面伝導型
放出素子の性能を越えた電圧を印加することがある。こ
のことにより、表示しようとする画像情報信号の整合性
が落ちるばかりでなく、駆動回路の画像表示の誤動作を
招いたり、表面伝導型放出素子の耐圧を越えたりする場
合があり、表面伝導型放出素子の特性劣化を招くことが
あった。

【００３０】２）定電流駆動の性能が十分、確保できな
い可能性がある上記した表面伝導型放出素子の特性劣化を防ぐために、
素子に印加する駆動信号振幅を一律に制限することが考
えられるが、これでは、本来目的としていた定電流駆動
の性能が十分、確保できない可能性がある。以下、これ
について説明する。

【００３１】例えば、図２０に示すようなＭ行Ｎ列の表
面伝導型放出素子に対して、例えば１行を単位として電
流源で駆動する場合を考えてみる。図中ＥＹ１〜ＥＹ
Ｎ、ＥＸ１〜ＥＸＭは配線である。また、図２１は、１
行目の表面伝導型放出素子（図中、ＥＸ１に接続される
黒色の素子）を電流源で駆動する場合を例示したもので
ある。図示のように行方向配線の内１本、すなわち、Ｅ
Ｘ１の行配線に選択電位Ｖｓ＝−７Ｖの電位を印加し、
他の配線には非選択電位Ｖｎｓとしてグランドレベルす
なわち０（Ｖ）を印加する。一方、列方向配線ＥＹ１〜
ＥＹＮは定電流源に接続する。これにより選択電位の印
加された行配線上の素子が定電流で駆動されることにな
る。定電流源の設定値を素子が電子を放出する程度の大
きさに設定することで各素子に設定素子電流が流れ、各
素子は電子を放出する。この時の各素子の動作の様子を
図２２に示す。なお、図２２では、１行めの表面伝導型
素子群に着目し、配線ＥＹ１〜ＥＹＮ、ＥＸ１〜ＥＸＭ
の電気抵抗が実際には０でないことを考慮し、その配線
抵抗を含めたモデルを示す。

【００３２】図２２において、Ｆ１〜ＦＮは表面伝導型
放出素子、ｒ１〜ｒＮは行配線ＥＸ１における各部の配
線抵抗、ｒｙは各列配線ＥＹ１〜ＥＹＮの給電端から表
面伝導型放出素子までの配線抵抗である。一般に行配線
ＥＸ１は一定の線幅、厚さ、材料で形成されるように設
計されるため、製造上のバラツキを除けばｒ１〜ｒＮは
等しいと考えてよい。また各配線ＥＹ１〜ＥＹＮは一般
にどれも等しく設計されるため各配線のｒｙは等しいと
考えてよい。また定電流源は電流Ｉで動作するものとす
る。

【００３３】以上の条件の下、図２２に示すモデルを流
れる電流について検討する。図２２において、行配線に
選択電位を与える電源から供給される電流Ｉｔｏｔは、
各表面伝導型放出素子Ｆ１〜ＦＮに流れる電流がそれぞ
れＩであるため、Ｉｔｏｔ＝Ｎ・Ｉなる関係がある。

【００３４】また、行方向の各部の配線抵抗ｒ１〜ｒＮ
に流れる電流をそれぞれｉｒ１〜ｉｒＮとした時、ｐ番
目の配線抵抗に流れる電流ｉｒｐは、ｉｒｐ＝（Ｎ＋１−ｐ）・Ｉ（但しｉ０＝０、ｐは１
〜Ｎの整数）なる関係がある。このとき、行方向配線に関しては選択
電位Ｖｓ電源に近い側程、大きな電流が流れることがわ
かる。

【００３５】従って、図２２から、１行を単位として電
流源で駆動する場合、配線抵抗ｒ１〜ｒＮで電圧降下が
発生することが分かる。この時、表面伝導型放出素子の
特性が同一であるとすると、配線の給電端ＥＹ１〜ＥＹ
Ｎにかかる電圧分布は、図２３に示すようになる。

【００３６】図２３において、横軸は各表面伝導型放出
素子の番号を、縦軸は各配線の給電端にかかる電圧を示
す。図に示すように１行を単位として定電流駆動を行う
と配線の給電端に大きな分布が生じることになる。これ
が定電流駆動する場合の給電端電位分布の特徴であり、
このような電位分布により、配線抵抗ｒ１〜ｒＮ、ｒｙ
による電圧降下を補償し、各素子を配線抵抗の影響を受
けずに、同じ電圧値で駆動できるようになる。

【００３７】さて、このように定電流動作させている場
合に、素子保護を目的として定電流源出力振幅を一律に
制限する場合を考える。図２４に示されるように、定電
流駆動を行う場合、素子ＦＮに最も高い電位が発生す
る。従って、出力振幅制限値は給電端ＥＹＮの電圧に合
わせて設定する必要がある。この時、給電端ＥＹＮから
離れた端子は端子電圧が小さいために、電圧振幅制限値
と端子電圧の間に差が生じる（図中ΔＶ）。この差分
は、電圧制限ができない電圧分に相当し、ノイズ等が混
入した場合、素子にその電位が印加され、素子の劣化が
起こる可能性がある。

【００３８】本発明は、かかる従来の問題点に鑑みてな
されたもので、電子源の特性劣化や破壊を防ぎながら、
電子源から高精度で安定した量の電子放出を可能とする
ことを目的とする。また、安定した電子放出に対応して
高精度で安定した画像を形成可能とすることを目的とす
る。

【００３９】

【課題を解決するための手段】上記の目的を達成するた
めの本発明によるマルチ電子源の駆動装置は例えば以下
の構成を備える。すなわち、複数の行配線と列配線によ
って複数の電子放出素子がマトリクス状に配線されたマ
ルチ電子源の駆動装置であって、前記複数の行配線より
１つを選択し、選択電圧を印加する走査手段と、前記走
査手段による行配線の選択に同期して、前記複数の列配
線のそれぞれに駆動信号を印加し、選択された行配線に
接続されている電子放出素子を定電流駆動する駆動手段
と、前記駆動手段による定電流駆動において前記複数の
列方向配線に印加される電圧を各列方向配線毎に設定さ
れた制限値で制限する電圧制限手段とを備える。

【００４０】また、本発明によれば、上記のマルチ電子
源の駆動装置を備えたが造形性装置が提供される。

【００４１】

【発明の実施の形態】以下、本発明に係る実施の形態の
マルチ電子源の駆動方法とそれを用いた画像形成装置に
ついて、各種図面を参照しながら詳細に説明する。

【００４２】＜第１の実施形態＞まず、本発明を適用可
能な画像表示装置の表示パネルの構成と製造法につい
て、具体的な例を示して説明する。

【００４３】図１は、実施形態に用いた表示パネルの斜
視図であり、内部構造を示すためにパネルの１部を切り
欠いて示している。

【００４４】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。

【００４５】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がＮｘＭ個形成されている。（Ｎ，Ｍは２以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上
の数を設定することが望ましい。本実施形態において
は、Ｎ＝３０７２，Ｍ＝１０２４とした。）前記ＮｘＭ
個の冷陰極素子は、Ｍ本の行方向配線１００３とＮ本の
列方向配線１００４により単純マトリクス配線されてい
る。前記、１００１〜１００４によって構成される部分
をマルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム
源の製造方法や構造については、後で詳しく述べる。

【００４６】本実施形態においては、気密容器のリアプ
レート１００５にマルチ電子ビーム源の基板１００１を
固定する構成としたが、マルチ電子ビーム源の基板１０
０１が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板１０
０１自体を用いてもよい。

【００４７】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜１００８の部分にはＣ
ＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図２
の（Ａ）に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体１０１０が設け
てある。黒色の導電体１０１０を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ントラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
１０１０には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。

【００４８】また、３原色の蛍光体の塗り分け方は前記
図２（Ａ）に示したストライプ状の配列に限られるもの
ではなく、たとえば図２（Ｂ）に示すようなデルタ状配
列や、それ以外の配列であってもよい。

【００４９】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜１００８に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。

【００５０】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。

【００５１】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。

【００５２】また、Ｄx1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈｖは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Ｄx1〜Ｄxmはマルチ電子ビーム源の行方向配線１０
０３と、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線
１００４と、Ｈｖはフェースプレートのメタルバック１
００９と電気的に接続している。

【００５３】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は１ｘ１０マ
イナス５乗ないしは１ｘ１０マイナス７乗［Ｔｏｒｒ］
の真空度に維持される。

【００５４】以上、本発明実施形態の表示パネルの基本
構成と製法を説明した。

【００５５】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子ビーム源は、冷陰
極素子を単純マトリクス配線した電子源であれば、冷陰
極素子の材料や形状あるいは製法に制限はない。したが
って、たとえば表面伝導型放出素子やＦＥ型、あるいは
ＭＩＭ型などの冷陰極素子を用いることができる。

【００５６】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。す
なわち、ＦＥ型ではエミッタコーンとゲート電極の相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とするが、これは大面積化や
製造コストの低減を達成するには不利な要因となる。ま
た、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしか
も均一にする必要があるが、これも大面積化や製造コス
トの低減を達成するには不利な要因となる。その点、表
面伝導型放出素子は、比較的製造方法が単純なため、大
面積化や製造コストの低減が容易である。また、発明者
らは、表面伝導型放出素子の中でも、電子放出部もしく
はその周辺部を微粒子膜から形成したものがとりわけ電
子放出特性に優れ、しかも製造が容易に行えることを見
いだしている。したがって、高輝度で大画面の画像表示
装置のマルチ電子ビーム源に用いるには、最も好適であ
ると言える。そこで、上記実施形態の表示パネルにおい
ては、電子放出部もしくはその周辺部を微粒子膜から形
成した表面伝導型放出素子を用いた。そこで、まず好適
な表面伝導型放出素子について基本的な構成と製法およ
び特性を説明し、その後で多数の素子を単純マトリクス
配線したマルチ電子ビーム源の構造について述べる。

【００５７】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【００５８】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図３に示すのは、平面型の表面伝導型放
出素子の構成を説明するための平面図（ａ）および断面
図（ｂ）である。図中、１１０１は基板、１１０２と１
１０３は素子電極、１１０４は導電性薄膜、１１０５は
通電フォーミング処理により形成した電子放出部、１１
１３は通電活性化処理により形成した薄膜である。

【００５９】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ₂を材料とする絶縁層
を積層した基板、などを用いることができる。

【００６０】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ₂Ｏ₃−ＳｎＯ₂をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィー、
エッチングなどのパターニング技術を組み合わせて用い
れば容易に形成できるが、それ以外の方法（たとえば印
刷技術）を用いて形成してもさしつかえない。

【００６１】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。

【００６２】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００６３】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。

【００６４】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。

【００６５】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃，などをはじめと
する酸化物や、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，
ＹＢ₄，ＧｄＢ₄，などをはじめとする硼化物や、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをは
じめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などを
はじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとす
る半導体や、カーボン、などがあげられ、これらの中か
ら適宜選択される。

【００６６】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【００６７】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図３の例においては、下
から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【００６８】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図３においては模式的に示した。

【００６９】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【００７０】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。

【００７１】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図３においては模式的
に示した。また、平面図（ａ）においては、薄膜１１１
３の一部を除去した素子を図示した。

【００７２】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。

【００７３】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。

【００７４】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【００７５】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。

【００７６】図４の（ａ）〜（ｄ）は、表面伝導型放出
素子の製造工程を説明するための断面図で、各部材の表
記は前記図３と同一である。

【００７７】１）まず、図４（ａ）に示すように、基板
１１０１上に素子電極１１０２および１１０３を形成す
る。形成するにあたっては、あらかじめ基板１１０１を
洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極
の材料を堆積させる。（堆積する方法としては、たとえ
ば、蒸着法やスパッタ法などの真空成膜技術を用ればよ
い。）その後、堆積した電極材料を、フォトリソグラフ
ィー・エッチング技術を用いてパターニングし、（ａ）
に示した一対の素子電極（１１０２と１１０３）を形成
する。

【００７８】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。形成するにあたっては、ま
ず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、
加熱焼成処理して微粒子膜を成膜した後、フォトリソグ
ラフィー・エッチングにより所定の形状にパターニング
する。ここで、有機金属溶液とは、導電性薄膜に用いる
微粒子の材料を主要元素とする有機金属化合物の溶液で
ある。（具体的には、本実施形態では主要元素としてＰ
ｄを用いた。また、実施形態では塗布方法として、ディ
ッピング法を用いたが、それ以外のたとえばスピンナー
法やスプレー法を用いてもよい。）また、微粒子膜で作られる導電性薄膜の成膜方法として
は、本実施形態で用いた有機金属溶液の塗布による方法
以外の、たとえば真空蒸着法やスパッタ法、あるいは化
学的気相堆積法などを用いる場合もある。

【００７９】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。

【００８０】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【００８１】通電方法をより詳しく説明するために、図
５に、フォーミング用電源１１１０から印加する適宜の
電圧波形の一例を示す。微粒子膜で作られた導電性薄膜
をフォーミングする場合には、パルス状の電圧が好まし
く、本実施形態の場合には同図に示したようにパルス幅
Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを、順次
昇圧した。また、電子放出部１１０５の形成状況をモニ
ターするためのモニターパルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。

【００８２】実施形態においては、たとえば１０のマイ
ナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、た
とえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を
１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス
印加するたびに１回の割りで、モニターパルスＰｍを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に
設定した。そして、素子電極１１０２と１１０３の間の
電気抵抗が１ｘ１０の６乗［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１ｘ１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。

【００８３】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【００８４】４）次に、図４の（ｄ）に示すように、活
性化用電源１１１２から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。

【００８５】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。

【００８６】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【００８７】通電方法をより詳しく説明するために、図
６の（ａ）に、活性化用電源１１１２から印加する適宜
の電圧波形の一例を示す。本実施形態においては、一定
電圧の矩形波を定期的に印加して通電活性化処理を行っ
たが、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，
パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４は１０
［ミリ秒］とした。なお、上述の通電条件は、本実施形
態の表面伝導型放出素子に関する好ましい条件であり、
表面伝導型放出素子の設計を変更した場合には、それに
応じて条件を適宜変更するのが望ましい。

【００８８】図４の（ｄ）に示す１１１４は該表面伝導
型放出素子から放出される放出電流Ｉｅを捕捉するため
のアノード電極で、直流高電圧電源１１１５および電流
計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる。）活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉｅを計測して通電
活性化処理の進行状況をモニターし、活性化用電源１１
１２の動作を制御する。電流計１１１６で計測された放
出電流Ｉｅの一例を図６（ｂ）に示すが、活性化電源１
１１２からパルス電圧を印加しはじめると、時間の経過
とともに放出電流Ｉｅは増加するが、やがて飽和してほ
とんど増加しなくなる。このように、放出電流Ｉｅがほ
ぼ飽和した時点で活性化用電源１１１２からの電圧印加
を停止し、通電活性化処理を終了する。

【００８９】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。

【００９０】以上のようにして、図４（ｅ）に示す平面
型の表面伝導型放出素子を製造した。

【００９１】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。

【００９２】図７は、垂直型の基本構成を説明するため
の模式的な断面図であり、図中の１２０１は基板、１２
０２と１２０３は素子電極、１２０６は段差形成部材、
１２０４は微粒子膜を用いた導電性薄膜、１２０５は通
電フォーミング処理により形成した電子放出部、１２１
３は通電活性化処理により形成した薄膜、である。

【００９３】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、前記図３の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。なお、基板１２０１、素子電極１
２０２および１２０３、微粒子膜を用いた導電性薄膜１
２０４、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、たとえばＳｉＯ₂のような電気的に絶
縁性の材料を用いる。

【００９４】次に、垂直型の表面伝導型放出素子の製法
について説明する。図８の（ａ）〜（ｆ）は、製造工程
を説明するための断面図で、各部材の表記は前記図７と
同一である。（１）まず、図８（ａ）に示すように、基板１２０１上
に素子電極１２０３を形成する。（２）次に、同図（ｂ）に示すように、段差形成部材を
形成するための絶縁層を積層する。絶縁層は、たとえば
ＳｉＯ₂をスパッタ法で積層すればよいが、たとえば真
空蒸着法や印刷法などの他の成膜方法を用いてもよい。（３）次に、同図（ｃ）に示すように、絶縁層の上に素
子電極１２０２を形成する。（４）次に、同図（ｄ）に示すように、絶縁層の一部
を、たとえばエッチング法を用いて除去し、素子電極１
２０３を露出させる。（５）次に、同図（ｅ）に示すように、微粒子膜を用い
た導電性薄膜１２０４を形成する。形成するには、前記
平面型の場合と同じく、たとえば塗布法などの成膜技術
を用いればよい。（６）次に、前記平面型の場合と同じく、通電フォーミ
ング処理を行い、電子放出部を形成する。（図４（ｃ）
を用いて説明した平面型の通電フォーミング処理と同様
の処理を行えばよい。）（７）次に、前記平面型の場合と同じく、通電活性化処
理を行い、電子放出部近傍に炭素もしくは炭素化合物を
堆積させる。（図４（ｄ）を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。）以上のようにして、図８（ｆ）に示す垂直型の表面伝導
型放出素子を製造した。

【００９５】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。

【００９６】図９に、表示装置に用いた素子の、（放出
電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子
電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を
示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著し
く小さく、同一尺度で図示するのが困難であるうえ、こ
れらの特性は素子の大きさや形状等の設計パラメータを
変更することにより変化するものであるため、２本のグ
ラフは各々任意単位で図示した。

【００９７】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【００９８】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。

【００９９】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【０１００】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０１０１】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１０２】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔ
ｈ以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。

【０１０３】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１０４】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。

【０１０５】図１０に示すのは、前記図１の表示パネル
に用いたマルチ電子ビーム源の平面図である。基板上に
は、前記図３で示したものと同様な表面伝導型放出素子
が配列され、これらの素子は行方向配線電極１００３と
列方向配線電極１００４により単純マトリクス状に配線
されている。行方向配線電極１００３と列方向配線電極
１００４の交差する部分には、電極間に絶縁層（不図
示）が形成されており、電気的な絶縁が保たれている。

【０１０６】図１０のＡ−Ａ’に沿った断面を、図１１
に示す。

【０１０７】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。

【０１０８】（本実施形態による電子源の駆動）次に、
上述したマルチ電子源を応用した画像表示パネルの駆動
方法について説明する。まず、図１２により表面伝導型
放出素子を含む画像表示パネルの駆動構成について説明
する。

【０１０９】図１２において、１０１は画像表示パネル
で、端子Ｄｘ１からＤｘｍ及びＤｙ１からＤｙｎを介し
て外部の電気回路と接続されている。また画像表示パネ
ル上の高圧端子は外部の高圧電源Ｖａに接続され、放出
電子を加速するようになっている。このうち端子Ｄｘ１
からＤｘｍには前述のパネル内に設けられているマルチ
電子ビーム源、すなわちＭ行Ｎ列の行列状にマトリクス
配線された表面伝導型放出素子群を１行ずつ順次駆動し
てゆくための走査信号が印加される。一方、端子Ｄｙ１
からＤｙｎには前記走査信号により選択された一行の表
面伝導型放出素子の各素子の出力電子ビームを制御する
為の変調信号が印加される。

【０１１０】次に、ライン選択回路１０２について説明
する。ライン選択回路１０２は、内部にｍ個のスイッチ
ング素子を備えるもので、各スイッチング素子は、図示
せぬ直流電圧源Ｖｓの出力電圧（Ｖｓ［Ｖ］）もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄｘ１〜Ｄｘｍと電気的に接続
するものである。なお、各スイッチング素子は、タイミ
ング信号発生回路１０４（後述）が出力する制御信号Ｔ
ｓｃａｎに基づいて動作するものだが、実際にはたとえ
ばＦＥＴのようなスイッチング素子を組み合わせる事に
より容易に構成する事が可能である。

【０１１１】また、前記直流電圧源Ｖｓは、本実施形態
の場合には図９で例示した表面伝導型放出素子の特性
（電子放出しきい値電圧Ｖｔｈが−８［Ｖ］）に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧Ｖｔｈ以下となるよう、−７［Ｖ］の
一定電圧を出力するよう設定されている。

【０１１２】他の構成については、入力された画像信号
の流れに従って説明していくことにする。まず、入力さ
れたコンポジット画像信号をデコーダ１０３で３原色の
輝度信号及び水平、垂直同期信号（ＨＳＹＮＣ，ＶＳＹ
ＮＣ）に分離する。タイミング信号発生回路１０４では
ＨＳＹＮＣ，ＶＳＹＮＣ信号に同期した各種タイミング
信号を発生させる。ＲＧＢ輝度信号はＳ／Ｈ回路１０５
において適当なタイミングでサンプリングされ保持され
る。保持された信号はシリアルパラレル（Ｓ／Ｐ）変換
回路１０６で画像形成パネルの各蛍光体の並びに対応し
た順番に並んだシリアル信号に変換される。

【０１１３】続いてパルス幅変調回路１０７で画像信号
強度に対応したパルス幅を持つパルスが生成される。さ
らに、パルス電圧は、Ｖ／Ｉ変換回路１０８により電流
信号（Ｓｙ１〜Ｓｙｎ）に変換されて表示パネルの端子
Ｄｙ１ないしＤｙｎを通じて表示パネル１０１内の表面
伝導型放出素子に印加される。電流出力パルスが供給さ
れたパネルではライン選択回路１０２によって選択され
た行（選択電圧Ｖｓが印加された行）に接続された表面
伝導型放出素子のみが、供給されたパルス幅に応じた期
間だけ電子を放出し、対応する蛍光体を発光させる。ラ
イン選択回路１０２が選択する行を順次走査することで
２次元画像が形成される。

【０１１４】この時、電流信号（Ｓｙ１〜Ｓｙｎ）を発
生するＶ／Ｉ変換回路１０８の各端子には、電圧制限回
路１０９が接続され、各端子毎に電流信号（Ｓｙ１〜Ｓ
ｙｎ）の振幅制限を行う。電圧制限回路１０９の振幅制
限値は、各端子毎に独立に制限値設定回路１１０で設定
される（ｌｉｍ１〜ｌｉｍｎ）。

【０１１５】次に、Ｖ／Ｉ変換回路１０８と電圧制限回
路１０９の詳細について説明する。図１３はＶ／Ｉ変換
回路１０８と電圧制限回路１０９の詳細な回路構成例を
示す図である。Ｖ／Ｉ変換回路１０８は列方向配線ｎ本
に対応してｎ個の独立した定電流源を備えている。Ｖ／
Ｉ変換回路１０８の各定電流源は、オペアンプ、トラン
ジスタ、抵抗器から構成される。なお、各定電流源の電
流出力はＩ＝（Ｖｃｃ−Ｖｉｎ）／Ｒで決定される。こ
こでＶｃｃは電流電圧、Ｖｉｎはオペアンプの非反転入
力電圧、Ｒは抵抗器の抵抗値である。Ｖｉｎ入力電圧
は、パルス幅変調回路出力（Ｂｙ１〜Ｂｙｎに入力され
る信号）で決定される。

【０１１６】一方、電圧制限回路１０９は、列方向配線
数ｎ本と同じ数のトランジスタ数で構成され、このトラ
ンジスタのベース電位を規定することで、Ｖ／Ｉ変換回
路１０８出力の制限電圧を設定する。具体的には、トラ
ンジスタのベース電位をＶｂとする時、Ｖ／Ｉ変換回路
１０８の出力が「Ｖｂ＋ＶＢＥ」（：但しＶＢＥはトラ
ンジスタの順方向電圧降下量で０．６Ｖ程度）を超える
と、電圧制限回路１０９を構成するトランジスタがｏｎ
し、Ｖ／Ｉ変換回路１０８の出力がクリッピングされ
る。

【０１１７】次に、電圧制限回路１０９の各出力の振幅
値（ｌｉｍ１〜ｌｉｍｎ）を設定する制限値設定回路１
１０について説明する。制限値設定回路１１０は、例え
ば、Ｄ／Ａコンバータとバッファアンプ，或いは、電源
に接続されたポテンショメータとバッファアンプ等で構
成され、上記電圧制限回路１０９の各トランジスタのベ
ース電位Ｖｂを発生する。

【０１１８】ここで、各設定値ｌｉｍ１〜ｌｉｍｎは以
下のようにして設定される。前述のようにｌｉｍ１〜ｌ
ｉｍｎは、Ｖ／Ｉ変換回路１０８出力Ｓｙ１〜Ｓｙｎの
振幅制限値を設定する。この制限値は、各素子を定電流
駆動した時に出力Ｓｙ１〜Ｓｙｎに現れる電圧分布量
と、素子に印加できる耐圧を考慮して以下のように設定
する。

【０１１９】（１）各素子を定電流駆動した時に出力Ｓ
ｙ１〜Ｓｙｎに現れる電圧分布の計算図２２を参考にすると、各素子を定電流Ｉで駆動してい
る時、出力Ｓｙ１〜Ｓｙｎに現れる電圧分布は、各素子
にばらつきが無いものとすると、配線抵抗ｒ１〜ｒＮに
よるＢ１〜ＢＮの電位分布と同じになるため、以下のよ
うにして計算できる。つまり、Ｓｙｎの電位を基準にし
て、ＢＮ−１電位＝ＢＮ電位−Ｉ×ｒＮＢＮ−２電位＝ＢＮ−１電位−２×Ｉ×ｒＮ−１・・Ｂ１電位＝Ｂ２電位−（Ｎ−１）×Ｉ×ｒ２・・・・（１）と計算できる。

【０１２０】ここで、配線抵抗ｒ１〜ｒＮは一般に行配
線は一定の線幅、厚さ、材料で形成されるように設計さ
れるため、製造上のばらつきを除けばｒ１〜ｒＮは等し
いと考えてよい。また各配線は一般にどれも等しく設計
されるため、各配線のｒｙは等しいと考えてよい。そこ
で、ｒ１〜ｒＮ＝ｒとし、電位Ｂ１の電位を基準として
各電位は以下のように表される。

【０１２１】Ｂ２電位＝（Ｎ−１）×Ｉ×ｒ＋Ｂ１電位Ｂ３電位＝（Ｎ−２）×Ｉ×ｒ＋Ｂ２電位＝｛（Ｎ−１）＋（Ｎ−２）｝ ×Ｉ×ｒ＋Ｂ１電位・・Ｂｎ電位＝Ｉ×ｒ＋Ｂｎ−１電位＝｛（Ｎ−１）＋（Ｎ−２）＋・・・１｝×Ｉ×ｒ＋Ｂ１電位・・・（２）となる。

【０１２２】（２）各素子への最大耐圧Ｖｍａｘと（１）より制限電圧ｌｉｍ１〜ｌｉｍｎを算出ｌｉｍ１＝Ｖｍａｘ＋Ｖｓ＋ｒ１での電圧降下−ＶＢＥ＝Ｖｍａｘ＋Ｖｓ＋Ｎ×ｒ×Ｉ−ＶＢＥｌｉｍ２＝Ｖｍａｘ＋Ｖｓ＋ｒ１での電圧降下＋ｒ２での電圧降下−ＶＢＥ＝Ｖｍａｘ＋Ｖｓ＋Ｎ×ｒ×Ｉ＋（Ｎ−１）×Ｉ×ｒ−ＶＢＥ・・ｌｉｍｎ＝Ｖｍａｘ＋Ｖｓ＋Ｎ×ｒ×Ｉ＋（Ｎ−１）×Ｉ×ｒ・・・＋Ｉ×ｒ −ＶＢＥ例えば、Ｉ＝１ｍＡ、ｒ＝１０ｍΩ、ｎ＝１０００と
し、Ｖｍａｘが１８Ｖ、Ｖｓ＝−７Ｖ、ＶＢＥ＝０．６
Ｖの時ｌｉｍ１＝１０．４１Ｖｌｉｍ２＝１０．４２Ｖ・・ｌｉｍ１０００＝１５．４０５Ｖと計算できる。

【０１２３】これを制限電圧値ｌｉｍ１〜ｌｉｍｎとし
て設定し、動作させることで、出力Ｓｙ１〜Ｓｙｎに現
れる電圧分布量が最も大きくなった時も、各電流源出力
の振幅がクリップすることなく定電流動作することがで
きた。

【０１２４】なお、本実施形態においてはＶ／Ｉ変換回
路の定電流源は図１３に示したもの以外にも、出力をカ
レントミラー構成にしたり、定電流ダイオードを用いて
もよい。

【０１２５】＜第２の実施形態＞上記第１の実施形態で
は、電圧制限回路１０９としてトランジスタを用いて出
力のクリッピングを行い、出力電圧を制限していたが、
電圧制限の方法はこれに限られるものではない。第２の
実施形態では、この電圧制限回路の辺敬礼として、ダイ
オードによるクリッピングを説明する。

【０１２６】第２の実施形態における表面伝導型放出素
子及びパネルの構造については第１の実施形態と同様で
あるので説明を省略する。第２の実施形態は、第１の実
施形態（図１３）で示した電圧制限回路１０９の回路構
成を、図１４の電圧制限回路２０９で示したように変更
したものである。以下、電圧制限回路２０９の詳細につ
いて説明する。

【０１２７】第２の実施形態で用いた電圧制限回路２０
９はダイオードを用いたものである。ダイオードのアノ
ード側を電流出力に接続し、カソード電位を制限値設定
回路１１０で設定することで（ｌｉｍ１〜ｌｉｍｎ）電
圧制限を行うものである。具体的には、ダイオードのカ
ソード電位をＶｃとする時、Ｖ／Ｉ変換回路出力が「Ｖ
ｃ＋ＶＢＥ」（：但しＶＢＥはダイオードの順方向電圧
降下量で０．６Ｖ程度）を超えると、電圧制限回路２０
９を構成するトランジスタがｏｎし、Ｖ／Ｉ変換回路出
力がクリッピングされる。

【０１２８】なお、電圧制限回路２０９の各出力の振幅
値（ｌｉｍ１〜ｌｉｍｎ）を設定する制限値設定回路１
１０は第１の実施形態と同様であり、例えば、Ｄ／Ａコ
ンバータとバッファアンプ、或いは、電源に接続された
ポテンショメータとバッファアンプ等で構成され得る。
そして各設定値ｌｉｍ１〜ｌｉｍｎは、第１の実施形態
で説明したように、Ｖ／Ｉ変換回路１０８出力Ｓｙ１〜
Ｓｙｎの振幅制限値を設定する。この制限値は、第１の
実施形態と同様に、各素子を定電流駆動した時に出力Ｓ
ｙ１〜Ｓｙｎに現れる電圧分布量と、素子に印加できる
耐圧を考慮して設定される。

【０１２９】＜第３の実施形態＞次に本発明の第３の実
施形態について説明する。

【０１３０】本実施形態における表面伝導型放出素子及
びパネルの構造については第１の実施形態と同様であ
る。そこで本発明の主題である画像表示装置の駆動方
法、駆動回路について図１５を用いて説明する。

【０１３１】図１５において、表示パネル１０１、ライ
ン選択回路１０２、タイミング信号発生回路１０４、デ
コーダ１０３、Ｓ／Ｈ回路１０５、Ｓ／Ｐ変換回路１０
６、パルス幅変調回路１０７、Ｖ／Ｉ変換回路１０８は
第１の実施形態において説明したものと同一である。

【０１３２】すなわち、本実施形態においても、パルス
幅変調回路１０７で画像信号強度に対応したパルス幅を
持つパルスが生成される。そして、パルス電圧は、Ｖ／
Ｉ変換回路１０８により電流信号（Ｓｙ１〜Ｓｙｎ）に
変換されて表示パネルの端子Ｄｙ１ないしＤｙｎを通じ
て表示パネル１０１内の表面伝導型放出素子に印加され
る。電流出力パルスが供給されたパネルではライン選択
回路１０２によって選択された行に接続された表面伝導
型放出素子のみが供給されたパルス幅に応じた期間だけ
電子を放出し、蛍光体を発光させる。こうして、ライン
選択回路１０２が選択する行を順次走査することで２次
元画像が形成される。また、この時、電流信号（Ｓｙ１
〜Ｓｙｎ）を発生するＶ／Ｉ変換回路４０８の各端子に
は、電圧制限回路４０９が接続され、電流信号（Ｓｙ１
〜Ｓｙｎ）の振幅制限を行う。電圧制限回路４０９の設
定値は、各端子毎に独立に制限値設定回路４１０で設定
される（ｌｉｍ１〜ｌｉｍｎ）。

【０１３３】第３の実施形態においては、制限値設定回
路４１０で設定されるｌｉｍ１〜ｌｉｍｎの値がＬＵＴ
４１１にストアされ、タイミング信号発生回路４０４出
力に同期して、設定値を読み出す。

【０１３４】第１の実施形態で説明したように、ｌｉｍ
１〜ｌｉｍｎは、各素子を定電流駆動した時に出力Ｓｙ
１〜Ｓｙｎに現れる電圧分布量と、素子に印加できる耐
圧を考慮して以下のように設定する。すなわち、ｌｉｍ１＝Ｖｍａｘ＋Ｖｓ＋ｒ１での電圧降下−ＶＢＥ＝Ｖｍａｘ＋Ｖｓ＋Ｎ×ｒ×Ｉ−ＶＢＥｌｉｍ２＝Ｖｍａｘ＋Ｖｓ＋ｒ１での電圧降下＋ｒ２での電圧降下−ＶＢＥ＝Ｖｍａｘ＋Ｖｓ＋Ｎ×ｒ×Ｉ＋（Ｎ−１）×Ｉ×ｒ−ＶＢＥ・・ｌｉｍｎ＝Ｖｍａｘ＋Ｖｓ＋Ｎ×ｒ×Ｉ＋（Ｎ−１）×Ｉ×ｒ・・・＋Ｉ×ｒ −ＶＢＥによって設定される。

【０１３５】この時、ｌｉｍ１〜ｌｉｍｎの値は、上に
示すように、配線抵抗ｒ１〜ｒｎ＝ｒの値によって左右
される。一般に行配線は一定の線幅、厚さ、材料で形成
されるように設計されるため、製造上のばらつきを除け
ばｒ１〜ｒＮは等しいと考えてよい。しかしながら、本
実施形態では、製造上のばらつきで配線抵抗ｒ１〜ｒｎ
＝ｒがライン単位でばらついた場合を想定し、このばら
つきによるｌｉｍ１〜ｌｉｍｎの見積もり誤差を少なく
するため、ＬＵＴ４１１に表示パネルの行方配線抵抗ｒ
１〜ｒｎ＝ｒの各行毎の値をＬＵＴ４１１にストアす
る。素子を駆動の際は、制限値設定回路４１０が対応す
る行（選択された行）の行方向配線抵抗ｒＸ（Ｘ＝１〜
ｎ）＝ｒの値をＬＵＴ４１１から読み出し、上式にした
がってｌｉｍ１〜ｌｉｍｎを計算し、電圧制限回路４０
９に設定する。

【０１３６】図２５は第３の実施形態による制限値設定
回路の詳細な回路構成例を示すブロック図である。図２
５において、４１０ａは演算部であり、ＬＵＴ４１１よ
り次の走査ラインの配線抵抗ｒを読出し、上述の如くｌ
ｉｍ１〜ｌｉｍｎを決定する。４１０ｂはＤ／Ａ変換器
であり、演算部４１０ａよりの制限値設定出力（ディジ
タル）をアナログ値に変換して出力する。４１０ｃはバ
ッファアンプであり、Ｄ／Ａ変換器４１０ｂの出力に応
じ、電圧制限回路４０９に対して設定出力を行う。

【０１３７】図２６は、演算部４１０ａの動作を説明す
るフローチャートである。まず、ステップＳ１１におい
て、次の走査行の配線抵抗ｒをＬＵＴ４１１より獲得す
る。そして、ステップＳ１２において、ステップＳ１１
で取得した配線抵抗値ｒを用いて、ｌｉｍ１〜ｌｉｍｎ
を算出する。そして、ステップＳ１３において、タイミ
ング信号発生回路１０４よりの信号に基づき、走査行の
切替タイミング（ライン選択回路１０２による選択行が
次の行へ移行するタイミング）を待つ。そして、走査行
切替タイミングにおいて、処理をステップＳ１４へ進
め、ステップＳ１２で算出したｌｉｍ１〜ｌｉｍｎを電
圧制限回路４０９に対してセットする。そして、ステッ
プＳ１１へ戻り、次の走査行に備えて、上記の処理を繰
り返す。

【０１３８】以上のように、第３の実施形態によれば、
第１及び第２の実施形態に比べてよりきめ細かく電圧制
限を設定することができる。

【０１３９】＜第４の実施形態＞第４の実施形態では、
表示パネルに変調電極（グリッド電極）を有するパネル
を用いた場合を説明する。第４の実施形態で用いた表示
パネルの概略斜視図を図５に示す。第４の実施形態の表
示パネルが上述した各実施形態と異なるのは、図１に示
す表示パネルに変調電極（グリッド電極）が付加された
点である。他の構成は同様なので、説明を省略する。

【０１４０】図６に図５の表示パネルを用いた表示装置
の構成図を示す。本構成図も図１２とほぼ同様の構成の
ため、詳細な説明は省略するが、図１２と大きく異なる
点は、映像信号に基づいて変調信号発生回路１２１で生
成された変調信号が、表示パネル１３０のＤｙ端子では
なく、グリッド電極端子Ｇ１〜Ｇｙに入力されている点
である。他の構成は図１２とほぼ同様であり、同様の構
成に同一の参照番号を付してある。

【０１４１】本構成においては、上記第１乃至第３の実
施形態が映像信号の信号パターンに応じて電子源の駆動
パターンを変化させていたのに対して、電子源の駆動パ
ターンは常時一定に保たれる。このため、上記各実施形
態よりも電圧制限回路１１０による電子放出素子の保護
が適切におこなわれる。つまり、第４の実施形態の構成
では、映像信号の信号パターンによらず、選択されたラ
インに接続される全素子が駆動されるため、各素子にお
いて所望の素子電流を得るための電圧値の予測が可能と
なり、電圧のリミット値の設定が容易で、またその設定
値が電圧リミットとして有効に働くこととなる。従っ
て、第４の実施形態に示されるようなグリッド電極を備
えた構成の表示装置においては、本発明をより効果的に
適用することができる。

【０１４２】以上説明したように、上記各実施形態によ
れば、定電流駆動しようとする素子に与える印加電圧を
表面伝導型放出素子の限界以下に制限することが可能と
なる。これにより、駆動回路側や駆動される素子の性能
を越えるような駆動を回避し、駆動回路や表面伝導型放
出素子の劣化、或いは破壊を防ぐことができる。また、
このとき、各素子毎に独立に電圧制限値が設定されるの
で、各素子を定電流動作させ、所定の電子放出量を安定
的に得ることが可能になる。

【０１４３】なお、上記画実施形態では、制限値設定回
路（１１０、４１０）が列方向配線の一つ一つについて
電圧制限値を設定したが、複数の列方向配線を単位とし
て制限値の設定を行うようにしてもよい。例えば、列方
向配線の１０本を単位とする場合は、ｌｉｍ１〜１０、
ｌｉｍ１１〜２０…というように、その配置順序に従っ
てグループ化し、設定を行う。このようにすれば、設定
作業を簡素化（例えば１０本を単位として設定すれば、
設定作業量は１／１０に減る）できる。

【０１４４】

【発明の効果】以上説明したように本発明によれば、表
面伝導型放出素子を単純マトリクス状に配線したマルチ
電子源の駆動装置において電子源の特性劣化や破壊を確
実に防止するとともに、電子源から安定した量の電子放
出を行わせることが可能となる。このため、マルチ電子
源の駆動表示装置においては、装置表示画面全体にわた
って原画像信号に対して極めて忠実な輝度で画像を表示
できる。

【図面の簡単な説明】

【図１】本発明の実施形態である画像表示装置の、表示
パネルの一部を切り欠いて示した斜視図である。

【図２】表示パネルのフェースプレートの蛍光体配列を
例示した平面図である。

【図３】実施形態で用いた平面型の表面伝導型放出素子
の平面図（ａ）及び断面図（ｂ）である。

【図４】平面型の表面伝導型放出素子の製造工程を示す
断面図である。

【図５】通電フォーミング処理の際の印加電圧波形を示
す図である。

【図６】通電活性化処理の際の印加電圧波形（ａ），放
電電流Ｉｅの変化（ｂ）を示す図である。

【図７】実施形態で用いた垂直型の表面伝導型放出素子
の断面図である。

【図８】垂直型の表面伝導型放出素子の製造工程を示す
断面図である。

【図９】実施形態で用いた表面伝導型放出素子の典型的
な特性を示す図である。

【図１０】実施形態で用いたマルチ電子ビーム源の基板
の平面図である。

【図１１】実施形態で用いたマルチ電子ビーム源の基板
の一部断面図である。

【図１２】第１の実施形態による表示パネルの駆動部の
構成を示すブロック図である。

【図１３】第１の実施形態によるＶ／Ｉ変換回路と電圧
制限回路の構成を示すブロック図である。

【図１４】第２の実施形態によるＶ／Ｉ変換回路と電圧
制限回路の構成を示すブロック図である。

【図１５】第３の実施形態による表示パネルの駆動部の
構成を示すブロック図である。

【図１６】第４の実施系形態による画像表示装置の、表
示パネルの一部を切り欠いて示した斜視図である。

【図１７】第４の実施形態による表示パネルの駆動部の
構成を示すブロック図である。

【図１８】一般的な表面伝導型放出素子の一例を示す図
である。

【図１９】電子源をマトリクス上に配線した場合の配線
抵抗を説明する図である。

【図２０】電子源をＭ行Ｎ列にマトリクス配線した状態
を示す図である。

【図２１】図２０に示す電子源の第１行目を駆動してい
る状態を示す図である。

【図２２】図２１に示した駆動中の行を、配線抵抗を考
慮して表わした図である。

【図２３】定電流駆動における端子電圧の分布を示す図
である。

【図２４】定電流駆動における端子電圧の分布に基づく
過電圧の印加を説明する図である。

【図２５】第３の実施形態による制限値設定回路の構成
を示すブロック図である。

【図２６】第３の実施形態による制限値設定回路の動作
を示すフローチャートである。

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/68 Ｈ０４Ｎ 5/68 ＢＦターム(参考） 5C058 AA14 BB03 BB05 5C080 AA08 CC03 DD05 DD19 EE28 FF12 JJ02 JJ03 JJ05 JJ06 JJ07 5C094 AA07 AA31 BA21 BA32 CA19 CA24 DA13 EA04 EA05 EB02 FB12

Claims

【特許請求の範囲】

【請求項１】複数の行配線と列配線によって複数の電
子放出素子がマトリクス状に配線されたマルチ電子源の
駆動装置であって、前記複数の行配線より１つを選択し、選択電圧を印加す
る走査手段と、前記走査手段による行配線の選択に同期して、選択され
た行配線に接続されている電子放出素子を定電流駆動す
るべく、前記複数の列配線のそれぞれに駆動信号を印加
する駆動手段と、前記駆動手段による定電流駆動において前記複数の列方
向配線に印加される電圧を各列方向配線毎に設定された
制限値で制限する電圧制限手段とを備えることを特徴と
するマルチ電子源の駆動装置。
【請求項２】前記電圧制限手段における制限値は、電
子放出素子の最大印加電圧に行方向配線の配線抵抗によ
る電圧降下分を加味して得られることを特徴とする請求
項１に記載のマルチ電子源の駆動装置。
【請求項３】前記電圧制限手段における制限値を前記
各列方向配線毎に独立して設定するための設定手段を更
に備えることを特徴とする請求項１に記載のマルチ電子
源の駆動装置。
【請求項４】前記電圧制限手段はトランジスタを含
み、前記設定手段は前記トランジスタに印加されるベース電
位を設定することを特徴とする請求項３に記載のマルチ
電子源の駆動装置。
【請求項５】前記電圧制限手段はダイオードを含み、前記設定手段は、前記ダイオードのカソード電位を設定
することを特徴とする請求項３に記載のマルチ電子源の
駆動装置。
【請求項６】前記電圧制限手段における制限値を設定
するための参照データを格納する格納手段を更に備え、前記設定手段は、前記格納手段に格納された参照データ
に基づいて前記電圧制限手段における制限値を設定する
ことを特徴とする請求項３に記載のマルチ電子源の駆動
装置。
【請求項７】前記格納手段は、行方向配線上の電子放
出素子間の配線抵抗値の平均を各行方向配線毎に格納
し、前記設定手段は、前記走査手段によって選択されている
行方向配線に対応する電子放出素子間の配線抵抗値の平
均値を前記格納手段より獲得し、前記電圧制限手段にお
ける制限値を設定することを特徴とする請求項６に記載
のマルチ電子源の駆動装置。
【請求項８】前記駆動手段は、映像信号に応じたパル
ス幅を有するパルス幅変調信号を前記複数の列配線のそ
れぞれに駆動信号として印加することを特徴とする請求
項１に記載のマルチ電子源の駆動装置。
【請求項９】前記走査手段によって選択された行方向
配線上の電子放出素子に対応するグリッド電極に映像信
号に応じた変調信号を印加するグリッド駆動手段を更に
備え、前記駆動手段は、前記複数の列配線に所定電流を印加す
ることを特徴とする請求項１に記載のマルチ電子源の駆
動装置。
【請求項１０】前記電子放出素子は冷陰極素子である
ことを特徴とする請求項１に記載のマルチ電子源の駆動
装置。
【請求項１１】前記冷陰極素子は、表面伝導型放出素
子であることを特徴とする請求項１０に記載のマルチ電
子源の駆動装置。
【請求項１２】複数の行配線と列配線によって複数の
電子放出素子がマトリクス状に配線されたマルチ電子源
の駆動方法であって、前記複数の行配線より１つを選択し、選択電圧を印加す
る走査工程と、前記走査工程による行配線の選択に同期して、選択され
た行配線に接続されている電子放出素子を定電流駆動す
るべく、前記複数の列配線のそれぞれに駆動信号を印加
する駆動工程と、前記駆動工程による定電流駆動において前記複数の列方
向配線に印加される電圧を各列方向配線毎に設定された
制限値で制限する電圧制限工程とを備えることを特徴と
するマルチ電子源の駆動方法。
【請求項１３】前記電圧制限工程における制限値は、
電子放出素子の最大印加電圧に行方向配線の配線抵抗に
よる電圧降下分を加味して得られることを特徴とする請
求項１２に記載のマルチ電子源の駆動方法。
【請求項１４】前記電圧制限工程における制限値を前
記各列方向配線毎に独立して設定するための設定工程を
更に備えることを特徴とする請求項１２に記載のマルチ
電子源の駆動方法。
【請求項１５】前記電圧制限工程はトランジスタを用
い、前記設定工程は前記トランジスタに印加されるベース電
位を設定することを特徴とする請求項１４に記載のマル
チ電子源の駆動方法。
【請求項１６】前記電圧制限工程はダイオードを用
い、前記設定工程は、前記ダイオードのカソード電位を設定
することを特徴とする請求項１４に記載のマルチ電子源
の駆動方法。
【請求項１７】前記設定工程は、前記電圧制限工程に
おける制限値を設定するための参照データを格納する格
納手段に格納された参照データに基づいて前記電圧制限
工程における制限値を設定することを特徴とする請求項
１４に記載のマルチ電子源の駆動方法。
【請求項１８】前記格納手段は、行方向配線上の電子
放出素子間の配線抵抗値の平均を各行方向配線毎に格納
し、前記設定工程は、前記走査工程によって選択されている
行方向配線に対応する電子放出素子間の配線抵抗値の平
均値を前記格納手段より獲得し、前記電圧制限工程にお
ける制限値を設定することを特徴とする請求項１７に記
載のマルチ電子源の駆動方法。
【請求項１９】請求項１乃至１２に記載のマルチ電子
源の駆動装置を有する画像形成装置。