JP3387714B2 - 電子源とその製造装置及び製造方法及び画像形成装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表面伝導型放出素
子を有する電子源とその製装置法及び製造方法、及びそ
れを用いた画像形成装置に関する。

【０００２】

【従来の技術】従来、電子放出素子として熱陰極素子と
冷陰極素子の２種類が知られている。このうち冷陰極素
子では、たとえば電界放出型素子（以下ＦＥ型と記す）
や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型と記
す）や、表面伝導型放出素子などが知られている。

【０００３】ＦＥ型の例としては、たとえば、W.P.Dyke
& W.W.Dolan, "Field emission",Advance in Electron
Physics,8,89(1956)や、あるいは、C.A.Spindt,"Physi
calproperties of thin-film field emission cathodes
with molybdenium cones",J.Appl.Phys.,47,5248(197
6)などが知られている。

【０００４】また、ＭＩＭ型の例としては、たとえば、
C.A.Mead, "Operation of tunnel-emission Devices,J.
Appl.Phys.,32,646(1961)などが知られている。

【０００５】また、表面伝導型放出素子としては、たと
えば、M.I.Elinson, Radio Eng.Electron Phys.,10,12
90,(1965)や、後述する他の例が知られている。

【０００６】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ2薄膜を用いたものの他に、Ａｕ薄膜によるもの[G.Di
ttmer:"Thin Solid Films",9,317(1972)]や、Ｉｎ2Ｏ3
／ＳｎＯ2薄膜によるもの[M.Hartwell & C.G.Fonstad:"
IEEE Trans.ED Conf.",519(1975)]や、カーボン薄膜に
よるもの［荒木久 他：真空、第２６巻、第１号、２２
（１９８３）］等が報告されている。

【０００７】これらの表面伝導型放出素子の素子構成の
典型的な例として、図２４に前述のＭ．Ｈａｒｔｗｅｌ
ｌらによる素子の平面図を示す。同図において、３００
１は基板で、３００４はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜３００４は図
示のようにＨ字形の平面形状に形成されている。該導電
性薄膜３００４に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部３００５が形成さ
れる。図中の間隔Ｌは、０．５〜１［ｍｍ］、Ｗは、
０．１［ｍｍ］で設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００８】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜３００４の両端に一定の直
流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜３００４を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部３０
０５を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜３００４の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
３００４に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。

【０００９】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭６４−３１３３２において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。

【００１０】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。

【００１１】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特開
平２−２５７５５１において開示されているように、表
面伝導型放出素子と電子ビームの照射により発光する蛍
光体とを組み合わせて用いた画像表示装置が研究されて
いる。表面伝導型放出素子と蛍光体とを組み合わせて用
いた画像表示装置は、従来の他の方式の画像表示装置よ
りも優れた特性が期待されている。たとえば、近年普及
してきた液晶表示装置と比較しても、自発光型であるた
めバックライトを必要としない点や、視野角が広い点が
優れていると言える。

【００１２】

【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の表面伝導型放出素子を試みてきた。さら
に、多数の表面伝導型放出素子を配列したマルチ電子ビ
ーム源、ならびにこのマルチ電子ビーム源を応用した画
像表示装置について研究を行ってきた。

【００１３】発明者らは、たとえば図２５に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を２次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。

【００１４】図中、４００１は表面伝導型放出素子を模
式的に示したもの、４００２は行方向配線、４００３は
列方向配線である。行方向配線４００２および列方向配
線４００３は、実際には有限の電気抵抗を有するもので
あるが、図においては配線抵抗４００４および４００５
として示されている。上述のような配線方法を、単純マ
トリクス配線と呼ぶ。

【００１５】なお、図示の便宜上、６×６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。

【００１６】表面伝導型放出素子を単純マトリクス配線
したマルチ電子ビーム源においては、所望の電子ビーム
を出力させるため、行方向配線４００２および列方向配
線４００３に適宜の電気信号を印加する。たとえば、マ
トリクスの中の任意の１行の表面伝導型放出素子を駆動
するには、選択する行の行方向配線４００２には選択電
圧Ｖｓを印加し、同時に非選択の行の行方向配線４００
２には非選択電圧Ｖｎｓを印加する。これと同期して列
方向配線４００３に電子ビームを出力するための駆動電
圧Ｖｅを印加する。この方法によれば、配線抵抗４００
４および４００５による電圧降下を無視すれば、選択す
る行の表面伝導型放出素子には、Ｖｅ−Ｖｓの電圧が印
加され、また非選択行の表面伝導型放出素子にはＶｅ−
Ｖｎｓの電圧が印加される。Ｖｅ，Ｖｓ，Ｖｎｓを適宜
の大きさの電圧にすれば選択する行の表面伝導型放出素
子だけから所望の強度の電子ビームが出力されるはずで
あり、また列方向配線の各々に異なる駆動電圧Ｖｅを印
加すれば、選択する行の素子の各々から異なる強度の電
子ビームが出力されるはずである。また、表面伝導型放
出素子の応答速度は高速であるため、駆動電圧Ｖｅを印
加する時間の長さを変えれば、電子ビームが出力される
時間の長さも変えることができるはずである。

【００１７】したがって、表面伝導型放出素子を単純マ
トリクス配線したマルチ電子ビーム源はいろいろな用途
が考えられており、たとえば画像情報に応じた電圧信号
を適宜印加すれば、画像表示装置用の電子源として応用
できるものと期待される。一方、発明者らは表面伝導型
放出素子の特性を改善するための研究を鋭意行った結
果、製造工程において通電活性化処理を行なうことが効
果的であることを見出した。

【００１８】すでに述べたように、表面伝導型放出素子
の電子放出部を形成する際には、導電性薄膜に電流を流
して該薄膜を局所的に破壊もしくは変形もしくは変質さ
せて亀裂を形成する処理（通電フォーミング処理）を行
なう。この後さらに通電活性化処理を行なうことにより
電子放出特性を大幅に改善することが可能である。

【００１９】すなわち、通電活性化処理とは通電フォー
ミング処理により形成された電子放出部に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである。たとえば、すなわち、通
電活性化処理とは通電フォーミング処理により形成され
た電子放出部に適宜の条件で通電を行って、その近傍に
炭素もしくは炭素化合物を堆積せしめる処理のことであ
る。例えば、適宜の分圧の有機物が存在し、全圧が１０
のマイナス４乗ないし１０のマイナス５乗［ｔｏｒｒ］
の真空雰囲気中において、電圧パルスを定期的に印加す
ることにより、電子放出部の近傍に単結晶グラファイ
ト、多結晶グラファイト、非晶質カーボン、のいずれか
か、もしくはその混合物を５００［オングストローム］
以下の膜厚で堆積させる。ただし、この条件はほんの一
例であって、表面伝導型放出素子の材質や形状により適
宜変更されるべきであるのは言うまでもない。

【００２０】このような処理を行なうことにより、通電
フォーミング直後と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上増加させることが可能
である。なお、通電活性化終了後には、真空雰囲気中の
有機物の分圧を低減させるのが望ましい。

【００２１】したがって、上述の多数の表面伝導型放出
素子を単純マトリクス配線したマルチ電子ビーム源を製
造する際においても、各素子に通電活性化処理を行なう
のが望ましいことは言うまでもない。

【００２２】前記通電活性化の工程を付加することで、
表面伝導型放出素子の電子放出特性の安定化が計られた
が、これを単純マトリクス配線などのマルチ表面伝導型
放出素子に適用した場合には、さらに以下のような問題
点が発生した。

【００２３】単純マトリクス配線されたｍ行ｎ列のマル
チ表面伝導型放出素子の通電活性化工程において２行目
を通電活性化するときの等価回路を図２６に示す。また
このとき電圧が印加されている２行目のみに注目した等
価回路を図２７（ａ）に示す。図２６のような単純マト
リクス配置の場合、図２７（ａ）に示すように素子間に
はｒ１〜ｒｎの配線抵抗が存在していることが分かる。
このとき２行目が活性化していくにつれて増加してい
く、素子電流Ｉｆ，放出電流Ｉｅの様子を示したのが図
２８である。本図のとおり活性化時には、１行に流れる
電流値Ｉｆも、これにより放出電流Ｉｅも共に増加して
いく。つまり活性化の初期状態ではほぼＩｆは流れてい
ないため電圧降下はほとんどなく、そのため１行上の素
子に印加される電圧の分布は図２７（ｂ）の線（ア）に
示すようになる。しかし活性化が進行するにつれて電流
Ｉｆが流れるようになるため電圧降下が生じ出し、活性
化終了時には図２７（ｂ）の線（イ）に示すようにな
る。この事は中央部の素子で見た場合、活性化が進行す
るに連れて実質的に印加電圧が低下していくことにな
る。図２７（ｂ）では、活性化終了時には、中央部の素
子についてはΔＶだけ素子電圧が低下している。これに
より中央部の素子は活性化の進行が両端部と比べて停滞
し放出特性が劣ることになる。従って、このような単純
マトリクス電子源を画像形成装置の電子源として用いた
場合には、画像の中央部の輝度或いは濃度が不足するこ
とになり不都合であった。

【００２４】このような問題は図２９に示す梯子状に配
線した表面伝導型放出素子を多数並べたもの（以降梯子
型配線と呼ぶ）についても同様で、図３０（ａ）に示す
ように配線抵抗が分布しており、これにより図３０
（ｂ）に示したような電圧降下が生じ、この場合は電圧
供給端から遠い、素子番号が大きい部分で素子電圧の降
下が生じるためにそこの放出特性が劣り、その電子源を
用いて画像形成装置を作成した場合には画像の片端部で
輝度或いは濃度が不足し不都合であった。

【００２５】本発明は上述した課題を解決するためにな
されたものであり、活性化の進行にしたがって電圧供給
端に与える電圧を徐々に上昇させることにより各素子と
もに印加電圧が低下することのないようにし、これによ
り一様な放出特性を有する電子源とその製造装置及び製
造方法及び画像形成装置を提供することを目的とする。

【００２６】

【課題を解決するための手段】上述した目的を達成する
ために、本発明の電子源の製造装置は以下の構成を備え
る。すなわち、複数の表面伝導型放出素子を行単位で配
置して成る電子源における各素子の放出特性を活性化す
る製造装置であって、所定の順序で１つの行を選択する
選択手段と、前記選択手段により選択された行の素子群
について、パルス印加ごとに電圧を増大させつつパルス
を印加するパルス印加手段とを備える。

【００２７】あるいは、複数の表面伝導型放出素子を行
単位で配置して成る電子源における各素子の放出特性を
活性化する製造装置であって、 所定の順序で１つの行を
選択する選択手段と、 前記選択手段により選択された行
の素子群について、所定時間ごとに電圧を増大させつつ
パルスを印加するパルス印加手段とを備える。

【００２８】更に好ましくは、前記パルス印加手段は、
所定波形の矩形パルスを発生するパルス発生手段と、該
パルス発生手段により発生された矩形パルスの電圧を、
所定の率で増幅する増幅手段とを含む。

【００２９】更に好ましくは、前記増幅手段は、矩形パ
ルスを入力とし、入力パルスごとにパルスの波高を所定
の率で増大させた矩形パルスを出力し、前記パルス印加
手段は段階的に増大するパルスを印加する。

【００３０】更に好ましくは、前記増幅手段は、矩形パ
ルスを入力とし、入力パルスの波形を所定の率で増大さ
せて、前記選択手段は、前記パルス印加手段によるパル
スの印加開始から所定時間経過するまで同一の行を選択
し、所定時間経過後に次の行を選択する。

【００３１】更に好ましくは、前記選択手段は、前記パ
ルス印加手段による１回のパルスの印加ごとに次の行を
選択する。

【００３２】上述した目的を達成するために、本発明の
電子源の製造方法は以下の構成を備える。すなわち、複
数の表面伝導型放出素子を行単位で配置して成る電子源
における各素子の放出特性を活性化する製造方法であっ
て、 所定の順序で１つの行を選択する選択工程と、 前記
選択工程により選択された行の素子群について、パルス
印加ごとに電圧を増大させつつパルスを印加するパルス
印加工程とを備え、 前記パルス印加工程によるパルスの
印加開始から所定時間経過するまで前記選択工程により
同一の行を選択し、所定時間経過後に次の行を選択す
る。

【００３３】あるいは、複数の表面伝導型放出素子を行
単位で配置して成る電子源における各素子の放出特性を
活性化する製造方法であって、 所定の順序で１つの行を
選択する選択工程と、 前記選択工程により選択された行
の素子群について、所定時間ごとに電圧を増大させつつ
パルスを印加するパルス印加工程とを備え、 前記パルス
印加工程によるパルスの印加開始から所定時間経過する
まで前記選択工程により同一の行を選択し、所定時間経
過後に次の行を選択する。

【００３４】あるいは、複数の表面伝導型放出素子を行
単位で配置して成る電子源における各素子の放出特性を
活性化する製造方法であって、 所定の順序で１つの行を
選択する選択工程と、 前記選択工程により選択された行
の素子群について、パルス印加ごとに電圧を増大させつ
つパルスを印加するパルス印加工程とを備え、 前記パル
ス印加工程による１回のパルスの印加ごとに前記選択工
程により次の行を選択し、選択された行についてパルス
を印加する。

【００３５】あるいは、複数の表面伝導型放出素子を行
単位で配置して成る電子源における各素子の放出特性を
活性化する製造方法であって、 所定の順序で１つの行を
選択する選択工程と、 前記選択工程により選択された行
の素子群について、所定時間ごとに電圧を増大させつつ
パルスを印加するパルス印加工程とを備え、 前記パルス
印加工程による１回のパルスの印加ごとに前記選択工程
により次の行を選択し、選択された行についてパルスを
印加する。

【００３６】更に好ましくは、前記パルス印加工程は、
矩形パルスを所定の率で増大させて出力し、段階的に増
大するパルスを印加する。

【００３７】更に好ましくは、前記パルス印加工程は、
矩形パルスの波形を時間に応じて増大させ、漸次増大す
るパルスを印加することを特徴とする。

【００３８】あるいは、電子源と、前記電子源から放出
された電荷に応じた輝度で発光する発光手段とを備える
画像形成装置において、前記電子源は上記いずれかの電
子源の製造方法で製造される。

【００３９】

【発明の実施の形態】以下本発明に係る実施形態につい
て、図面を参照して詳細に説明する。 ＜第１実施形態＞図１に本実施形態における表面伝導型
放出素子の通電活性化装置の例を示す。本図において１
０１は通電活性化をするために接続されているマルチ表
面伝導型放出素子基板（本実施形態における電子源たる
前記基板はマトリクス配線されたものであり、フォーミ
ングは完了している）であり、不図示の真空排気装置に
接続されており１０のマイナス４乗〜マイナス５乗Ｔｏ
ｒｒ程度に真空排気されている。また、１０２は通電活
性化に必要な電圧波形を発生する波形発生部、１０３は
活性化ライン選択部、１０４は波形発生部で生成された
電圧波形を必要な電圧電流まで増幅する増幅部、１０６
は通電活性化波形及びライン選択部を制御する制御部で
ある。

【００４０】本図を用いて通電活性化装置の動作につい
て説明する。波形発生部１０２は通電活性化に必要な電
圧波形を発生するもので図２に示すようなパルス波形を
出力する。図２においてＴ１及びＴ２のそれぞれは電圧
波形のパルス幅とパルス間隔を示し、本実施形態ではＴ
１を１ミリ秒、Ｔ２を１０ミリ秒とした。また、電圧Ｖ
ｆは活性化の進行に応じて制御部１０６によってコント
ロールされる。本実施形態では、Ｖｆの初期値は１４Ｖ
程度である。制御部１０６は予め記憶された昇圧レート
に基づいて波形発生部１０２をコントロールすると共
に、ライン選択部１０３に選択ラインを指示する。波形
発生部１０２から出力された電圧波形は、増幅部１０４
にて必要な電圧、電流に増幅されて、ライン選択部１０
３に入力され電子源基板１０１の選択ラインに印加され
る。

【００４１】ここでライン選択部１０３について図３を
用いて説明する。ライン選択部１０３はリレー、アナロ
グスイッチ等のスイッチで構成され、表面伝導型放出素
子基板１０１がｍ×ｎのマトリクスである時、ｓｗ１か
らｓｗｍのようにｍ個のスイッチが並列に並べられて電
子源基板のｘ配線端子Ｄｘ１からＤｘｍに接続されてい
る。また各スイッチは制御部１０６にてコントロールさ
れ、通電活性化するべきラインに増幅部１０４からの電
圧波形が加わるように作動する。図３においてはライン
１が選択され、ｓｗ１が作動しておりその他のラインは
グラウンドに接続されている。増幅部１０４は、後述の
ような昇圧レートで印加パルスの電圧を上昇させる。

【００４２】次に、Ｖｆがどのように変化するかについ
て説明する。本実施形態で行った、Ｖｆの昇圧レートを
示したのが図４（ａ）である。本図においてΔＶは図２
７（ｂ）に示した活性化開始時と終了時の電圧差の最大
値ΔＶと同じであり、昇圧が終了する時間ｔは、図２８
で示した放出電流Ｉｅの上昇がほぼ終わって活性化が終
了したと思われる時間ｔと同じである。

【００４３】この様にしてライン選択部１０３にて選択
された１ラインの活性化が終了すると、制御部１０６に
て次のラインを選択するよう選択部１０３に対して指示
し、ライン毎に活性化が行なわれていく。

【００４４】この際の制御部１０６による制御手順のフ
ローチャートを図８に示す。このフローチャートは、制
御部１０６に内蔵されたメモリ１０６１に格納されたプ
ログラムをＣＰＵ１０６２により実行することで実現で
きる。

【００４５】まず、ライン選択部１０３により先頭のラ
インを選択させ、波形発生部１０２をリセットしてＶｆ
に設定する（ステップＳ８０１）。

【００４６】その後、波形発生部１０２により活性化パ
ルスを１パルス発生させ（ステップＳ８０２）、時間ｔ
経過していないなら活性化は終了していないとして（ス
テップＳ８０３−Ｎｏ）、パルス間隔Ｔ２後（ステップ
Ｓ８０４）、図４に（ａ）に示した昇圧レートに基づい
て次のパルスＶｆを（ΔＶ／ｔ）・Ｔ２だけ増加させて
から（ステップＳ８０８）、次のパルス印加をする。

【００４７】１ラインの活性化が終了したなら、全ライ
ン終了したかテストし（ステップＳ８０５）、終了して
いなければ、増幅部１０４をリセットして印加電圧をＶ
ｆに戻させ（ステップＳ８０６）、ライン選択部１０３
によりつぎのラインを選択させる（ステップＳ８０
７）。

【００４８】このようにして活性化パルスを各ラインご
とに印加し、素子基板１０１の全素子を活性化する。こ
の時の活性化パルスの様子を図９に示す。スイッチ１を
オンにした状態で増幅部１０４の出力、すなわち活性化
パルスは漸次増幅され、その電圧が時間ｔかけてＶｆ＋
ΔＶまで昇圧したところで１ラインの活性化を終了す
る。これを全ラインに繰り返す。

【００４９】以上説明したように本実施形態の通電活性
化装置を用いてマルチ表面伝導型放出素子を活性化した
ところ中央部でも一定レベル以上の電子放出特性が得ら
れた。

【００５０】活性化パルスの電圧の昇圧を、図４（ｂ）
のようなプロファイルとなるように行っても、素子基板
１０１を一様に活性化することができる。ここで、△
Ｖ，ｔは図４（ａ）と同様であり、△ｔはステップ状に
電圧を変化させる周期である。この場合には図１０のフ
ローチャートの手順で制御が行われる。

【００５１】まず、ライン選択部１０３により先頭のラ
インを選択させ、波形発生部１０２をリセットして出力
電圧＝Ｖｆに設定する（ステップＳ１００１）。

【００５２】その後、波形発生部１０２により活性化パ
ルスを発生させ（ステップＳ１００２）、昇圧周期△ｔ
の間待ち、パルス印加を続ける（ステップＳ１００
３）。次に経過時間がｔに達していなければ（ステップ
Ｓ１００４）、図４（ｂ）に示した昇圧レートとなる様
にＶｆを（△Ｖ／ｔ）×△ｔだけ増加させ（ステップＳ
１００５）パルスの印加を繰り返す。

【００５３】１ラインの活性化が終了したなら、全ライ
ン終了したかテストし（ステップＳ１００６）、終了し
ていなければ、増幅部１０４をリセットして印加電圧を
Ｖｆに戻させ（ステップＳ１００７）、ライン選択部１
０３によりつぎのラインを選択させる（ステップＳ１０
０８）。

【００５４】このようにして活性化パルスを各ラインご
とに印加し、素子基板１０１の全素子を活性化する。こ
の時の活性化パルスの様子を図１１に示す。スイッチ１
をオンにした状態で増幅部１０４の出力、すなわち活性
化パルスは段階的に増幅され、その電圧が時間ｔかけて
Ｖｆ＋ΔＶまで昇圧したところで１ラインの活性化を終
了する。これを全ラインに繰り返す。

【００５５】なお、Ｖｆの昇圧プロファイルについては
図４（ｂ）に示したように、階段上のものでも効果が見
られたが、図４（ａ）の様に漸次昇圧したほうがより効
果的であった。

【００５６】尚本実施形態では、マルチ表面伝導型放出
素子として梯子型配線のものが接続されていても同様に
適用可能であるが、この場合のΔＶは、図３０（ｂ）で
示したΔＶと同じである。 ［第２の実施形態］以下に、本発明に係る第２の実施形
態について詳細に説明する。

【００５７】第２実施形態における通電活性化装置は第
１実施形態と同様であるが、マルチ表面伝導型放出素子
としては梯子型配線のものを使用する例について説明す
る。これを図５に示す。図５において、上述した第１実
施形態に示す図１と同様の構成については同一番号を付
し、説明を省略する。

【００５８】本図において１１０は通電活性化をするた
めに接続されているマルチ表面伝導型放出素子基板（本
実施形態における電子源は梯子型配線された物、フォー
ミングは完了している）であり、不図示の真空排気装置
に接続されており１０のマイナス４乗〜マイナス５乗Ｔ
ｏｒｒ程度に真空排気されている。尚、図５に示す通電
活性化装置の全体的な動作は上述した第１実施形態と同
様であるため、説明を省略するが、第１実施形態と異な
る増幅部１０４で発生される電圧波形と、ライン切り換
えをする手順について以下で説明する。

【００５９】図２を用いて増幅部１０４で発生する活性
化電圧波形について説明する。本実施形態においては、
Ｔ１は１ｍｓｅｃ，Ｔ２は２ｍｓｅｃを採用した。

【００６０】次にライン選択部の切り換えのタイミング
について図６を用いて説明する。印加される電圧波形は
上述した様に連続したパルス波形で有り、これを表した
のが図６の一番上のラインである。パルス出力が始まる
とまず最初にｓｗ１がオンになり、パルス波形をマルチ
表面伝導型放出素子基板１１０のＤ１端子に出力する。
しかしｓｗ１がオンになっているのは１パルス分であ
り、すぐにオフとなって直後にｓｗ２がオンになる。こ
のようにしてパルス出力に合わせて、ｓｗ１からｓｗｍ
が順次切り替わり、１パルスずつがＤ１からＤｍに印加
された後、またｓｗ１から順次に繰り返される。

【００６１】このとき、各ラインに印加される電圧パル
スの波高値の時間的変化を示したのが、図７である。こ
こで電圧の上昇量ΔＶは図３０（ｂ）で示したΔＶと同
じであり、昇圧が終了する時間Ｔは、１ラインのみを活
性化したときのデューディー比と梯子の行数から求めら
れ、 Ｔ＝ｔ×ｍ／５ で示すことができる。（ｔは図２８で示したｔと同じで
ある。）これについて、以下で説明する。活性化の進行
は１／１０デューティー以下程度であれば、同じパルス
巾の活性化パルスで比較すると、総印加パルス数でほぼ
決まる。第一の実施例において、時間ｔ［ｓｅｃ］で活
性化が終了するとき総印加パルス数は、 ｔ×１００ である。本実施例においては、２ｍｓｅｃ×ｍ周期で各
々のラインにパルスが印加されるから、ｔ×１００パル
スが印加されるには、 ２ｍｓｅｃ×ｍ×ｔ×１００ つまり、 ｔ×ｍ／５［ｓｅｃ］ の時間が必要になるわけである。

【００６２】このような制御の手順を示すフローチャー
トが図１２である。図１２の手順は制御部１０６に内蔵
されたメモリ１０６１に格納されたプログラムをＣＰＵ
１０６１により実行することで実現できる。

【００６３】「フローチャート（図１２）の説明」ま
ず、ライン選択部１０３により先頭のラインを選択させ
ると共に、波形発生部１０２を初期状態にして印加電圧
をＶｆに設定する（ステップＳ１２０１）。次に波形発
生部により活性化パルスを１パルス発生させる（ステッ
プ１２０２）。波形を印加したのが最後のラインでなけ
れば（ステップＳ１２０３−Ｎ）、２ｍｓｅｃ待った後
（ステップＳ１２０４）、次のラインを選択する（ステ
ップＳ１２０５）。先頭ラインから最後のラインを一巡
した後、活性化終了時間に達していなければ（ステップ
Ｓ１２０６−Ｎ）、Ｖｆを所定電圧だけ増加した後（ス
テップＳ１２０７）、先頭のラインを再選択して（ステ
ップＳ１２０８）、パルスを印加する。

【００６４】以上説明したように本実施形態の通電活性
化装置を用いてマルチ表面伝導型放出素子を活性化した
ところ給電端子Ｄ１〜Ｄｎから遠い端部でも一定レベル
以上の電子放出特性が得られた。また、本実施形態では
第１実施形態と比べて全体の活性化時間が５分の１程度
に短縮された。

【００６５】また、Ｖｆの昇圧プロファイルについて
は、階段上の者でも効果が見られたが、図７の（ａ）の
様に漸次昇圧したほうがより効果的であったのは第１実
施形態と同様であった。

【００６６】尚本実施形態では、マルチ表面伝導型放出
素子としてマトリクス配線のものが接続されていても同
様に適用可能であるが、この場合のΔＶは、図２７の
（ｂ）で示したΔＶになる。 （表示パネルの構成と製造法）次に、本発明を適用した
画像表示装置の表示パネルの構成と製造法について、具
体的な例を示して説明する。

【００６７】図１３は、実施形態に用いた表示パネルの
斜視図であり、内部構造を示すためにパネルの１部を切
り欠いて示している。

【００６８】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。

【００６９】リアプレート１００５には、基板１００１
が固定されているが、該基板上には表面伝導型放出素子
１００２がＮｘＭ個形成されている。（Ｎ，Ｍは２以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。たとえば、高品位テレビジョンの表示を目
的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０
００以上の数を設定することが望ましい。本実施形態に
おいては、Ｎ＝３０７２，Ｍ＝１０２４とした。）前記
ＮｘＭ個の表面伝導型放出素子は、Ｍ本の行方向配線１
００３とＮ本の列方向配線１００４により単純マトリク
ス配線されている。前記、１００１〜１００４によって
構成される部分をマルチ電子ビーム源と呼ぶ。なお、マ
ルチ電子ビーム源の製造方法や構造については、後で詳
しく述べる。

【００７０】本実施形態においては、気密容器のリアプ
レート１００５にマルチ電子ビーム源の基板１００１を
固定する構成としたが、マルチ電子ビーム源の基板１０
０１が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板１０
０１自体を用いてもよい。

【００７１】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜１００８の部分にはＣ
ＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図１
４（ａ）に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体１０１０が設け
てある。黒色の導電体１０１０を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ントラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
１０１０には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。

【００７２】また、３原色の蛍光体の塗り分け方は前記
図１４（ａ）に示したストライプ状の配列に限られるも
のではなく、たとえば図１４（ｂ）に示すようなデルタ
状配列や、それ以外の配列であってもよい。

【００７３】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜１００８に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。

【００７４】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。

【００７５】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。

【００７６】また、Ｄx1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈｖは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Ｄx1〜Ｄxmはマルチ電子ビーム源の行方向配線１０
０３と、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線
１００４と、Ｈｖはフェースプレートのメタルバック１
００９と電気的に接続している。

【００７７】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は１×１０マ
イナス５乗ないしは１×１０マイナス７乗［Ｔｏｒｒ］
の真空度に維持される。

【００７８】以上、本発明実施形態の表示パネルの基本
構成と製法を説明した。

【００７９】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子ビーム源は、表面
伝導型放出素子を単純マトリクス配線した電子源であれ
ば、表面伝導型放出素子の材料や形状あるいは製法に制
限はない。しかしながら、発明者らは、表面伝導型放出
素子の中では、電子放出部もしくはその周辺部を微粒子
膜から形成したものが電子放出特性に優れ、しかも製造
が容易に行えることを見いだしている。したがって、高
輝度で大画面の画像表示装置のマルチ電子ビーム源に用
いるには、最も好適であると言える。そこで、上記実施
形態の表示パネルにおいては、電子放出部もしくはその
周辺部を微粒子膜から形成した表面伝導型放出素子を用
いた。そこで、まず好適な表面伝導型放出素子について
基本的な構成と製法および特性を説明し、その後で多数
の素子を単純マトリクス配線したマルチ電子ビーム源の
構造について述べる。 （表面伝導型放出素子の好適な素子構成と製法）電子放
出部もしくはその周辺部を微粒子膜から形成する表面伝
導型放出素子の代表的な構成には、平面型と垂直型の２
種類があげられる。 （平面型の表面伝導型放出素子）まず最初に、平面型の
表面伝導型放出素子の素子構成と製法について説明す
る。図１５に示すのは、平面型の表面伝導型放出素子の
構成を説明するための平面図（ａ）および断面図（ｂ）
である。図中、１１０１は基板、１１０２と１１０３は
素子電極、１１０４は導電性薄膜、１１０５は通電フォ
ーミング処理により形成した電子放出部、１１１３は通
電活性化処理により形成した薄膜である。

【００８０】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層
を積層した基板、などを用いることができる。

【００８１】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィー、
エッチングなどのパターニング技術を組み合わせて用い
れば容易に形成できるが、それ以外の方法（たとえば印
刷技術）を用いて形成してもさしつかえない。

【００８２】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。

【００８３】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００８４】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。

【００８５】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。

【００８６】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3，などをはじめと
する酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，
ＹＢ4，ＧｄＢ4，などをはじめとする硼化物や、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをは
じめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などを
はじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとす
る半導体や、カーボン、などがあげられ、これらの中か
ら適宜選択される。

【００８７】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【００８８】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１５の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【００８９】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図１５においては模式的に示した。

【００９０】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【００９１】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。

【００９２】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１５においては模式
的に示した。また、平面図（ａ）においては、薄膜１１
１３の一部を除去した素子を図示した。

【００９３】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。

【００９４】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。

【００９５】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【００９６】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図１６の（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図１５と同一である。

【００９７】１）まず、図１６（ａ）に示すように、基
板１１０１上に素子電極１１０２および１１０３を形成
する。

【００９８】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。）その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、図１６（ａ）に示した一対の素子電極（１１０２と
１１０３）を形成する。

【００９９】２）次に、図１６（ｂ）に示すように、導
電性薄膜１１０４を形成する。

【０１００】形成するにあたっては、まず図１６（ａ）
の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理
して微粒子膜を成膜した後、フォトリソグラフィー・エ
ッチングにより所定の形状にパターニングする。ここ
で、有機金属溶液とは、導電性薄膜に用いる微粒子の材
料を主要元素とする有機金属化合物の溶液である。具体
的には、本実施形態では主要元素としてＰｄを用いた。
また、実施形態では塗布方法として、ディッピング法を
用いたが、それ以外のたとえばスピンナー法やスプレー
法を用いてもよい。

【０１０１】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施形態で用いた有機金属溶液の塗
布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。

【０１０２】３）次に、図１６（ｃ）に示すように、フ
ォーミング用電源１１１０から素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部１１０５を形成する。

【０１０３】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【０１０４】通電方法をより詳しく説明するために、図
１７に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加
した。その際には、三角波パルスの波高値Ｖｐｆを、順
次昇圧した。また、電子放出部１１０５の形成状況をモ
ニターするためのモニターパルスＰｍを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
１１１１で計測した。

【０１０５】実施形態においては、たとえば１０のマイ
ナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、た
とえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を
１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス
印加するたびに１回の割りで、モニターパルスＰｍを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に
設定した。そして、素子電極１１０２と１１０３の間の
電気抵抗が１×１０の６乗［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１×１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。

【０１０６】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【０１０７】４）次に、図１６（ｄ）に示すように、活
性化用電源１１１２から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。

【０１０８】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。図においては、炭素
もしくは炭素化合物よりなる堆積物を部材１１１３とし
て模式的に示した。なお、通電活性化処理を行うことに
より、行う前と比較して、同じ印加電圧における放出電
流を典型的には１００倍以上に増加させることができ
る。

【０１０９】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【０１１０】通電方法をより詳しく説明するために、図
１８に、活性化用電源１１１２から印加する適宜の電圧
波形の一例を示す。本実施形態においては、一定パルス
幅，一定パルス間隔の矩形波を、徐々に波高値を上昇さ
せて通電活性化処理を行ったが、具体的には，矩形波の
電圧Ｖａｃは１４［Ｖ］より昇圧を開始して１６Ｖで終
了した。パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４
は１０［ミリ秒］とした。なお、上述の通電条件は、本
実施形態の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。

【０１１１】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。

【０１１２】以上のようにして、図１６（ｅ）に示す平
面型の表面伝導型放出素子を製造した。 （垂直型の表面伝導型放出素子）次に、電子放出部もし
くはその周辺を微粒子膜から形成した表面伝導型放出素
子のもうひとつの代表的な構成、すなわち垂直型の表面
伝導型放出素子の構成について説明する。

【０１１３】図１９は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。

【０１１４】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、前記図１５の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。なお、基板１２０１、素子電極１
２０２および１２０３、微粒子膜を用いた導電性薄膜１
２０４、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、たとえばＳｉＯ2のような電気的に絶
縁性の材料を用いる。

【０１１５】次に、垂直型の表面伝導型放出素子の製法
について説明する。図２０（ａ）〜（ｆ）は、製造工程
を説明するための断面図で、各部材の表記は前記図１９
と同一である。

【０１１６】１）まず、図２０（ａ）に示すように、基
板１２０１上に素子電極１２０３を形成する。

【０１１７】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。

【０１１８】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【０１１９】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。

【０１２０】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。

【０１２１】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。図
１６（ｃ）を用いて説明した平面型の通電フォーミング
処理と同様の処理を行えばよい。

【０１２２】７）次に、前記平面型の場合と同じく、通
電活性化処理を行い、電子放出部近傍に炭素もしくは炭
素化合物を堆積させる。図１６（ｄ）を用いて説明した
平面型の通電活性化処理と同様の処理を行えばよい。

【０１２３】以上のようにして、図２０（ｆ）に示す垂
直型の表面伝導型放出素子を製造した。 （表示装置に用いた表面伝導型放出素子の特性）以上、
平面型と垂直型の表面伝導型放出素子について素子構成
と製法を説明したが、次に表示装置に用いた素子の特性
について述べる。

【０１２４】図２１に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。

【０１２５】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【０１２６】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。

【０１２７】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【０１２８】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０１２９】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１３０】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔ
ｈ以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。

【０１３１】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。 （多数素子を単純マトリクス配線したマルチ電子ビーム
源の構造）次に、上述の表面伝導型放出素子を基板上に
配列して単純マトリクス配線したマルチ電子ビーム源の
構造について述べる。

【０１３２】図２２に示すのは、図１３の表示パネルに
用いたマルチ電子ビーム源の平面図である。基板上に
は、図１５で示したものと同様な表面伝導型放出素子が
配列され、これらの素子は行方向配線電極１００３と列
方向配線電極１００４により単純マトリクス状に配線さ
れている。行方向配線電極１００３と列方向配線電極１
００４の交差する部分には、電極間に絶縁層（不図示）
が形成されており、電気的な絶縁が保たれている。

【０１３３】図２２のＡ−Ａ’に沿った断面を、図２３
に示す。

【０１３４】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。

【０１３５】以上のようにして製造される電子源は各素
子が一様に活性化されており、一定の印加電圧及び印加
時間に対して一定の電荷を放出する。このためこの電子
源を用いて作成した表示パネルは、画像信号を変調して
得られた信号により、元の画像に忠実な高品位の表示が
可能なものとなる。

【０１３６】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。

【０１３７】

【発明の効果】以上説明したように本発明によれば、給
電端子に印加する活性化パルスの波高値を活性化の進行
に合わせて昇圧していくことにより、基板全体で特性の
優れた電子源を製造でき、この電子源を用いれば輝度分
布が一様であり、しかも輝度が高い高品位な画像形成装
置を実現することが出来る。

【０１３８】

【図面の簡単な説明】

【図１】本発明に係る一実施形態におけるマルチ表面伝
導型放出素子の通電活性化装置を示すブロック図であ
る。

【図２】本実施形態における活性化パルス波形の例を示
す図である。

【図３】本実施形態におけるライン選択部の詳細構成を
示す図である

【図４】本実施形態におけるＶｆの昇圧プロファイルを
示す図である。

【図５】本発明に係る第２実施形態におけるマルチ表面
伝導型放出素子の通電活性化装置構成を示すブロック図
である。

【図６】第２実施形態におけるライン切り換えのタイミ
ングを説明するための図である。

【図７】本実施形態におけるＶｆのプロファイルを示す
図である。

【図８】第１の実施形態における活性化電圧を漸増する
場合の活性化の制御手順のフローチャートである。

【図９】第１の実施形態における活性化電圧を漸増する
場合の活性化時のタイミング図である。

【図１０】第１の実施形態における活性化電圧を段階的
に昇圧させる場合の活性化の制御手順のフローチャート
である。

【図１１】第１の実施形態における活性化電圧を段階的
に昇圧させる場合の活性化時のタイミング図である。

【図１２】第２の実施形態における活性化電圧を漸増す
る場合の活性化の制御手順のフローチャートである。

【図１３】実施形態における表示パネルの構成を示す図
である。

【図１４】実施形態における表示パネルの蛍光体の配置
例を示す図である。

【図１５】実施形態における平面型の表面伝導型放出素
子の平面図及び断面図である。

【図１６】実施形態における平面型の表面伝導型放出素
子の製法を示す図である。

【図１７】実施形態における表面伝導型放出素子のフォ
ーミング電圧の波形を示す図である。

【図１８】実施形態における表面伝導型放出素子の活性
化電流の波形を示す図である。

【図１９】実施形態における垂直型の表面伝導型放出素
子の断面図である。

【図２０】実施形態における垂直型の表面伝導型放出素
子の製法を示す図である。

【図２１】実施形態における表面伝導型放出素子の特性
を示す図である。

【図２２】実施形態における表示パネルに用いたマルチ
電子ビーム源の平面図である。

【図２３】実施形態における表示パネルに用いたマルチ
電子ビーム源の矢視断面図である。

【図２４】従来の表面伝導型放出素子の平面図である。

【図２５】従来のマルチ電子ビーム源の配線を示す図で
ある。

【図２６】従来の単純マトリクス型のマルチ電子ビーム
源を活性化する等価回路を示す図である。

【図２７】従来の単純マトリクス型のマルチ電子ビーム
源を活性化する等価回路を示す図及び活性化時の素子印
加電圧を示す図である。

【図２８】従来のマルチ電子ビーム源を活性化する際の
放出電流及び素子電流のカーブを示す図である。

【図２９】従来の梯子型のマルチ電子ビーム源を活性化
する等価回路を示す図である。

【図３０】従来の梯子型のマルチ電子ビーム源を活性化
する等価回路を示す図及び活性化時の素子印加電圧を示
す図である。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 9/02

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】 複数の表面伝導型放出素子を行単位で配
   置して成る電子源における各素子の放出特性を活性化す
   る製造装置であって、 所定の順序で１つの行を選択する選択手段と、 前記選択手段により選択された行の素子群について、パ
   ルス印加ごとに電圧を増大させつつパルスを印加するパ
   ルス印加手段とを備えることを特徴とする電子源の製造
   装置。
2. 【請求項２】 複数の表面伝導型放出素子を行単位で配
   置して成る電子源における各素子の放出特性を活性化す
   る製造装置であって、 所定の順序で１つの行を選択する選択手段と、 前記選択手段により選択された行の素子群について、所
   定時間ごとに電圧を増大させつつパルスを印加するパル
   ス印加手段とを備えることを特徴とする電子源の製造装
   置。
3. 【請求項３】 前記パルス印加手段は、所定波形の矩形
   パルスを発生するパルス発生手段と、該パルス発生手段
   により発生された矩形パルスの電圧を、所定の率で増幅
   する増幅手段とを含むことを特徴とする請求項１または
   ２に記載の電子源の製造装置。
4. 【請求項４】 前記増幅手段は、矩形パルスを入力と
   し、入力パルスごとにパルスの波高を所定の率で増大さ
   せた矩形パルスを出力し、前記パルス印加手段は段階的
   に増大するパルスを印加することを特徴とする請求項３
   に記載の電子源の製造装置。
5. 【請求項５】 前記増幅手段は、矩形パルスを入力と
   し、入力パルスの波形を所定の率で増大させて出力し、
   前記パルス印加手段は漸次増大するパルスを印加するこ
   とを特徴とする請求項３に記載の電子源の製造装置。
6. 【請求項６】 前記選択手段は、前記パルス印加手段に
   よるパルスの印加開始から所定時間経過するまで同一の
   行を選択し、所定時間経過後に次の行を選択することを
   特徴とする請求項１乃至５のいずれかに記載の電子源の
   製造装置。
7. 【請求項７】 前記選択手段は、前記パルス印加手段に
   よる１回のパルスの印加ごとに次の行を選択することを
   特徴とする請求項１乃至５のいずれかに記載の電子源の
   製造装置。
8. 【請求項８】 複数の表面伝導型放出素子を行単位で配
   置して成る電子源における各素子の放出特性を活性化す
   る製造方法であって、 所定の順序で１つの行を選択する選択工程と、 前記選択工程により選択された行の素子群について、パ
   ルス印加ごとに電圧を増大させつつパルスを印加するパ
   ルス印加工程とを備え、 前記パルス印加工程によるパルスの印加開始から所定時
   間経過するまで前記選択工程により同一の行を選択し、
   所定時間経過後に次の行を選択することを特徴とする電
   子源の製造方法。
9. 【請求項９】 複数の表面伝導型放出素子を行単位で配
   置して成る電子源における各素子の放出特性を活性化す
   る製造方法であって、 所定の順序で１つの行を選択する選択工程と、 前記選択工程により選択された行の素子群について、所
   定時間ごとに電圧を増大させつつパルスを印加するパル
   ス印加工程とを備え、 前記パルス印加工程によるパルスの印加開始から所定時
   間経過するまで前記選択工程により同一の行を選択し、
   所定時間経過後に次の行を選択することを特徴とする電
   子源の製造方法。
10. 【請求項１０】 複数の表面伝導型放出素子を行単位で
    配置して成る電子源における各素子の放出特性を活性化
    する製造方法であって、 所定の順序で１つの行を選択する選択工程と、 前記選択工程により選択された行の素子群について、パ
    ルス印加ごとに電圧を増大させつつパルスを印加するパ
    ルス印加工程とを備え、 前記パルス印加工程による１回のパルスの印加ごとに前
    記選択工程により次の行を選択し、選択された行につい
    てパルスを印加することを特徴とする電子源の製造方
    法。
11. 【請求項１１】 複数の表面伝導型放出素子を行単位で
    配置して成る電子源における各素子の放出特性を活性化
    する製造方法であって、 所定の順序で１つの行を選択する選択工程と、 前記選択工程により選択された行の素子群について、所
    定時間ごとに電圧を増 大させつつパルスを印加するパル
    ス印加工程とを備え、 前記パルス印加工程による１回のパルスの印加ごとに前
    記選択工程により次の行を選択し、選択された行につい
    てパルスを印加することを特徴とする電子源の製造方
    法。
12. 【請求項１２】 前記パルス印加工程は、矩形パルスを
    所定の率で増大させて出力し、段階的に増大するパルス
    を印加することを特徴とする請求項８乃至１１のいずれ
    かに記載の電子源の製造方法。
13. 【請求項１３】 前記パルス印加工程は、矩形パルスの
    波形を時間に応じて増大させ、漸次増大するパルスを印
    加することを特徴とする請求項８乃至１１のいずれかに
    記載の電子源の製造方法。
14. 【請求項１４】 電子源と、前記電子源から放出された
    電荷に応じた輝度で発光する発光手段とを備える画像形
    成装置において、前記電子源は請求項８乃至１３のいず
    れか一項に記載の電子源の製造方法で製造されることを
    特徴とする画像形成装置の製造方法。