JPH08190852A

JPH08190852A - 電子源及びその製造装置及びその製造方法

Info

Publication number: JPH08190852A
Application number: JP402695A
Authority: JP
Inventors: Tomotake Suzuki; 朝岳鈴木; Katsuhiko Shinjo; 克彦新庄; Hidetoshi Suzuki; 英俊鱸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-01-13
Filing date: 1995-01-13
Publication date: 1996-07-23

Abstract

(57)【要約】【目的】フォーミングの進行状態に応じて印加する電圧
値を調整することにより、電子源を構成する表面伝導型
電子放出素子全体を順次フォーミングし、電子放出特性
の均一なマルチ表面伝導型電子放出素子を製造すること
を目的とする。【構成】ライン選択部２によって単純マトリクス配線
されたマルチ電子源基板４から所定行を選択し、電流検
出部１０２において選択された行を構成する表面伝導型
電子放出素子の電流値を検出することにより、フォーミ
ング済みの表面伝導型電子放出素子位置を確定し、該位
置の素子のフォーミングに必要な電圧値と、その次の素
子のフォーミングに必要な電圧値との差分を演算し、電
源１０４から印加されている電圧値に加算することによ
り、順次表面伝導型電子放出素子をフォーミングしてい
く。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチ電子ビーム源の製
造装置及びその製造方法に関し、例えば、表面伝導型電
子放出素子を多数個備えるディスプレイ装置を構成する
マルチ電子ビーム源の製造装置及びその製造方法に関す
る。

【０００２】

【従来の技術】従来より、電子放出素子として、熱陰極
素子と冷陰極素子の２種類が知られている。このうち冷
陰極素子では、たとえば電界電子放出型素子（以下ＦＥ
型素子と称する）や、金属／絶縁層／金属型電子放出素
子（以下ＭＩＭ型素子と称する）や、表面伝導型電子放
出素子などが知られている。

【０００３】ＦＥ型素子の例としては、例えば、W.P.Dy
ke & W.W.Dolan,"Field emission",Advance in Electro
n Physics,8,89(1956) や、あるいは、C.A.Spindt,"Pys
icalproperties of thin-film field emmission cathod
es with molybdemum cones",J. Appl. Phys.,47,5248(1
976)などが知られている。

【０００４】また、ＭＩＭ型素子の例としては、例え
ば、C.A.Mead,"Operation of tunnel-emission Device
s",J. Appl. Phys.,32,646(1961)などが知られている。

【０００５】また、表面伝導型電子放出素子としては、
たとえば、M.I.Elinson, Radio Eng. Electron Phys.,1
0,1290,(1965)や、後述する他の例が知られている。

【０００６】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるＳｎ０2 薄膜を用いたものの他に、Ａｕ薄膜による
ものや、Ｉｎ2Ｏ3 ／ＳｎＯ2 薄膜によるものや、カー
ボン薄膜によるものなどがあり、それぞれ、G.Dittme
r:"Thin Solid Films",9,317(1972)，M.Hartwell and
C.G.Fonstad:"IEEE Trans.ED Conf.",519(1975)，荒木
久他：真空、第26巻、第1号、22(1983)により報告さ
れている。

【０００７】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、図２４に上述したM.Hartwellら
による表面伝導型電子放出素子の平面図を示す。図２４
において３００１は基板、３００４はスパッタで形成さ
れた金属酸化物よりなる導電性薄膜である。導電性薄膜
３００４は図示のようにＨ字形の平面形状に形成されて
いる。該導電性薄膜３００４に後述する通電フォーミン
グと呼ばれる通電処理を施すことにより、電子放出部３
００５が形成される。図中の間隔Ｌは、０．５〜１［ｍ
ｍ］，幅Ｗは０．１［ｍｍ］に設定されている。尚、便
宜上、図２４において電子放出部３００５は導電性薄膜
３００４のほぼ中央に矩形の形状により示したが、これ
は模式的なものであり、実際の電子放出部３００５の位
置や形状を忠実に表現しているわけではない。

【０００８】M.Hartwellらによる素子をはじめとして、
上述した表面伝導型電子放出素子においては、電子放出
を行う前に導電性薄膜３００４に通電フォーミングと呼
ばれる通電処理を施すことにより、電子放出部３００５
を形成するのが一般的であった。即ち、通電フォーミン
グとは、前記導電性薄膜３００４の両端に一定の直流電
圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりと
したレートで昇圧する直流電圧を印加して通電し、導電
性薄膜３００４を局所的に破壊もしくは変形もしくは変
質せしめ、電気的に高抵抗な状態の電子放出部３００５
を形成することである。尚、局所的に破壊もしくは変形
もしくは変質した導電性薄膜３００４の一部には、亀裂
が発生する。前記通電フォーミング後に導電性薄膜３０
０４に適宜の電圧を印加した場合には、前記亀裂付近に
おいて電子放出が行われる。

【０００９】上述した表面伝導型電子放出素子は、構造
が単純で製造も容易であることから、広い面積にわたっ
て多数の素子を形成できるという利点がある。そこで、
例えば本出願人による特開昭６４−３１３３２において
開示されるように、多数の素子を配列して駆動するため
の方法が研究されている。

【００１０】また、表面伝導型電子放出素子の応用につ
いては、たとえば、画像表示装置、画像記録装置などの
画像形成装置や、荷電ビーム源、等が研究されている。

【００１１】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特
開平２−２５７５５１において開示されているように、
表面伝導型電子放出素子と電子ビームの照射により発光
する蛍光体とを組み合わせて用いた画像表示装置が研究
されている。表面伝導型電子放出素子と蛍光体とを組み
合わせて用いた画像表示装置は、従来の他の方式の画像
表示装置よりも優れた特性が期待されている。たとえ
ば、近年普及してきた液晶表示装置と比較しても、自発
光型であるためバックライトを必要としない点や、視野
角が広い点において優れている。

【００１２】

【発明が解決しようとする課題】上述した従来の表面伝
導型電子放出素子のように、製造工程において通電によ
るフォーミング（高抵抗化処理）を行う電子放出素子を
画像形成装置に応用する場合には、以下のような問題が
あった。

【００１３】平板型ＣＲＴをはじめとして、表面伝導型
電子放出素子を応用した各種画像形成パネルにおいて
は、当然のことながら高品位・高精細な画像が望まれ
る。これを実現するには、例えば単純マトリクス配線さ
れた多数の表面伝導型電子放出素子を用いる。このた
め、行および列の数が数百〜数千にも達する非常に多く
の素子配列が必要となり、かつ各表面伝導型電子放出素
子の素子特性が均一であることが望まれる。

【００１４】しかしながら、例えば、印加する電圧波形
などをはじめとするフォーミングの条件によって、表面
伝導型電子放出素子の電子放出特性が変化する場合があ
る。更に、単純マトリクス配線の場合、特定の１素子の
みをフォーミングしようとしても他の表面伝導型電子放
出素子への電流回り込みが発生してしまう。従って、他
の未フォーミングの表面伝導型電子放出素子に影響を与
えずに、１素子毎に電流を集中させてフォーミングする
ことは極めて困難であった。従って、全ての表面伝導型
電子放出素子を同一条件でフォーミングできなくなり、
表面伝導型電子放出素子の素子特性がばらついてしまう
という問題があった。

【００１５】そこで、発明者らは、行列状にマトリクス
配線された表面伝導型電子放出素子を複数のグループに
分割し、グループ単位に順次フォーミング用の電圧を印
加してゆく方法による高抵抗化処理を行った。

【００１６】即ち、図２５に示すようなＭ行Ｎ列のマル
チ表面伝導型電子放出素子に対して、例えば１行単位で
順次フォーミング用電圧を印加した。図中ＥＹ1〜ＥＹN
およびＥＸ1〜ＥＸMは電極である。

【００１７】図２６は、図２５に示すマルチ表面伝導型
電子放出素子に対して、例えば２行目の表面伝導型電子
放出素子（図中、黒色で示す）にフォーミング用電圧を
印加する場合の例を示す図である。図２６で示される様
に電極ＥＸ2にはフォーミング用の電圧源を接続し、他
の電極にはグランドレベル、即ち０Ｖを接続した。この
方法によれば、原理的には２行目の表面伝導型電子放出
素子だけにフォーミング用電圧が印加され、他の表面伝
導型電子放出素子には電圧が印加されたり電流が回り込
んだりすることはない。実際にこの方法でフォーミング
を行ったところ、表面伝導型電子放出素子の電子放出特
性の均一化がみられた。

【００１８】しかしながら、それでも電子放出特性のバ
ラツキを完全になくすることは困難であり、特にマトリ
クスの片側に沿って、電子放出特性の劣る素子が分布し
てしまうという問題があった。より具体的には、フォー
ミング時に給電端から遠かった側、即ち図２６において
は図中右側の表面伝導型電子放出素子の放出特性が劣っ
ていた。

【００１９】従って、このマトリクス電子源を画像形成
装置の電子源として用いた場合には、画像の片側の輝度
あるいは濃度が不足することとなり、不都合が生じてし
まっていた。

【００２０】発明者等は、上述した問題点の発生原因に
ついて鋭意研究し、その発生原因を以下のように究明し
た。

【００２１】上述した図２６に示す方法では、原理的に
は上述したように１行の表面伝導型電子放出素子だけに
フォーミング用電圧を印加することができるが、配線電
極ＥＸ1〜ＥＸM，ＥＹ1〜ＥＹNの電気抵抗は実際には０
ではないため、従ってそこに電流が流れる際には電圧降
下が発生する。そこで、図２６においてフォーミング用
電圧を印加している２行目の表面伝導型電子放出素子群
に着目し、その配線抵抗を含めたモデルを図２７の
（ａ）に示す。

【００２２】図２７の（ａ）において、Ｆ1〜ＦNは表面
伝導型電子放出素子、ｒ1〜ｒNは行配線ＥＸ2のにおけ
る各部の配線抵抗、ｒyは各列配線ＥＹ1〜ＥＹNの給電
端子から表面伝導型電子放出素子までの配線抵抗であ
る。一般には、行配線ＥＸ2は一定の線幅、厚さ、材料
で形成するように設計されるため、製造上のバラツキを
除けばｒ1〜ｒNは等しいと考えてよい。また各列配線Ｅ
Ｙ1〜ＥＹNは一般にはどれも等しく設計されるので、製
造上のバラツキを除けば各配線の抵抗ｒyは等しいと考
えてよい。

【００２３】図２７の（ａ）に示すモデルに流れる電流
を説明するための図を、図２７の（ｂ）に示す。図２７
の（ｂ）において、フォーミング用電源から供給される
電流をＩ、各表面伝導型電子放出素子Ｆ1〜ＦNに流れる
電流をそれぞれｉ1〜ｉNとした時、

【００２４】

【数１】

【００２５】なる関係がある。

【００２６】また、行方向の各部の配線抵抗ｒ1〜ｒNに
流れる電流を、それぞれｉr1〜ｉrNとした時、

【００２７】

【数２】

【００２８】と表すことができる。

【００２９】即ち、例えばｒ1に流れる電流ｉr1は全表
面伝導型電子放出素子に流れる電流の和と等しく、ｒ2
に流れる電流ｉr2は全表面伝導型電子放出素子に流れる
電流の和から表面伝導型電子放出素子Ｆ1に流れる電流
ｉ1を差し引いたものと等しい。また、ｒNに流れる電流
ｉrNは表面伝導型電子放出素子ＦNに流れる電流ｉNと一
致する。従って、行方向配線に関しては、フォーミング
用電源に近い部分ほど大きな電流が流れることが分か
る。

【００３０】各配線抵抗ｒ1〜ｒNでは、各々に流れる電
流に応じて電圧降下が発生するため、各表面伝導型電子
放出素子にかかる電圧は図３０の（ａ）に示すグラフの
様になる。尚、図３０の（ａ）において、横軸は各表面
伝導型電子放出素子の番号を、縦軸は各表面伝導型電子
放出素子にかかる電圧を示す。尚、縦軸のＥfはフォー
ミング用電源の出力電圧である。

【００３１】図３０の（ａ）によれば、フォーミング用
電源に近い表面伝導型電子放出素子ほど大きな電圧がか
かることが分かる。従って、フォーミング用電源の出力
電圧を０Ｖから徐々に上昇させていった場合、同一行の
表面伝導型電子放出素子であっても全素子同時にフォー
ミング（高抵抗化）が生じるのではなく、電源に近いＦ
1から順にフォーミングが生じてゆくことが分かる。

【００３２】以下、Ｆ1からＦNまでがフォーミングされ
る経過を、図３０の（ｂ）を参照して順を追って説明す
る。

【００３３】まず、フォーミング用電源の出力電圧Ｅ
を、図示の様に時間とともに直線的に上昇させてゆく。
すると、各表面伝導型電子放出素子には上述した図３０
の（ａ）で説明したような比率で電圧が印加される。こ
こで、各表面伝導型電子放出素子がＶformの大きさの電
圧によりフォーミングされるものとすれば、時間Ｔf1に
おいて、まず表面伝導型電子放出素子Ｆ1がフォーミン
グされる。表面伝導型電子放出素子Ｆ1の抵抗値は、フ
ォーミングされた後に大幅に高くなる。モデルを簡単化
するため、フォーミング後の表面伝導型電子放出素子に
は電流が流れないとすれば、表面伝導型電子放出素子Ｆ
1がフォーミングされた時点でのモデルは図２８に示す
様になる。

【００３４】図２８に示すように表面伝導型電子放出素
子Ｆ1がフォーミングされても、抵抗ｒ1で発生する電圧
降下はあまり大きく変化しない。なぜなら、例えばＮ＝
１０００であったとすれば、Ｆ1がフォーミングされて
も抵抗ｒ1には残り９９９素子分の電流が依然として流
れているため、変化の比率が小さいからである。これは
言い換えれば、表面伝導型電子放出素子Ｆ1がフォーミ
ングされて高抵抗化した際、残りの未フォーミング素子
に印加される電圧はあまり変化しないということであ
る。

【００３５】そして、フォーミング用電源の出力電圧を
更に時間とともに直線的に大きくしていくと、表面伝導
型電子放出素子Ｆ2，Ｆ3，…の順に次々とＶformの大き
さの電圧に達し、順次高抵抗化してゆく。

【００３６】ここで、表面伝導型電子放出素子ＦN-2ま
でフォーミングされたモデルを図２９の（ａ）に、また
表面伝導型電子放出素子ＦN-1までフォーミングされた
モデルを図２９の（ｂ）に示す。両モデルを比較する
と、表面伝導型電子放出素子ＦN-1がフォーミングされ
る前後で配線抵抗ｒ1〜ｒN-2で生ずる電圧降下が大きな
比率で変化することが理解できる。即ち、配線抵抗に流
れる電流が、フォーミング前後で２素子分から１素子分
に、約５０％変化するからである。これは、言い換えれ
ば、表面伝導型電子放出素子ＦN-1がフォーミングされ
て高抵抗化した瞬間に、表面伝導型電子放出素子ＦNに
かかる電圧が飛躍的に上昇するということである。

【００３７】即ち、表面伝導型電子放出素子ＦNに印加
される電圧は、図３０の（ｂ）のＦN印加電圧のグラフ
に示すように、最初は直線的に上昇するが時間の経過と
ともに急激に上昇速度が早くなり、Ｖformに至るわけで
ある。このように、短時間に急速に印加電圧が上昇した
表面伝導型電子放出素子の場合、例えば急速な電力投入
による加熱などの理由により正常なフォーミングが行わ
れず、結果として良好な電子放出特性が得られなくな
る。

【００３８】以上、両端の表面伝導型電子放出素子を例
に挙げることによりモデルを簡単化して説明を行った
が、より厳密な回路モデルを用いて解析した結果でも同
様の傾向となることを、発明者らは見出している。

【００３９】即ち、一般には行配線の給電端子から近い
表面伝導型電子放出素子は、他の表面伝導型電子放出素
子がフォーミングされてもその影響を受けにくく、ほぼ
電源の出力電圧に準じた電圧が印加されるが、逆に給電
端子から遠い表面伝導型電子放出素子では、他の表面伝
導型電子放出素子がフォーミングされてゆくにつれ印加
電圧が急激に上昇する傾向があるといえる。このため、
上述したように給電端子から遠い側に特性の劣る表面伝
導型電子放出素子が分布する結果となってしまうことが
分かる。

【００４０】尚、上記図２７〜図２９に示した各モデル
では、直流電圧を直線的に上昇して印加した場合につい
ての説明を行ったが、例えばパルス状電圧の振幅を直線
的に上昇して印加した場合にも、同様に問題が発生する
ことについて説明できる。

【００４１】また、以上単純マトリクス配線の片側電極
取り出しの場合について説明を行ったが、両側電極取り
出しの場合にも同様の問題が生じる。図３１の（ａ）
に、この場合の等価配線図を示し、電圧分布を図３１の
（ｂ）に示す。図３１によれば、両側電極取り出しの場
合には、片側電極取り出しの場合と異なり、両側から順
次フォーミングが起こることが分かる。この場合は、片
側取り出しで説明したのと同様の理由により中央部の表
面伝導型電子放出素子の特性が悪くなり、従って輝度分
布が大きい低品位の画像が表示されてしまった。

【００４２】また、マルチ表面伝導型電子放出素子の画
像表示装置として、図３２の（ａ）に示す梯子状に配線
した表面伝導型電子放出素子を多数並べたもの（以降梯
子型配線と呼ぶ）についても、発明者らは鋭意研究を行
っているが、上述した単純マトリクス配線と同様な問題
が発生している（片側電極取り出しの場合）。このとき
の電圧分布を図３２の（ｂ）に示すが、給電電極側から
順にフォーミングが起こることは明らかである。また、
梯子型配線基板において給電端子と接地端子を交互に取
り出した場合を図３３の（ａ）に示し、この場合の電圧
分布を図３３の（ｂ）に示す。この場合は、両側からフ
ォーミングが起こることが分かる。

【００４３】発明者らは以上説明したとおり種々の配線
方法の画像表示装置をフォーミング、評価してきたが、
上述した問題が共通して起こり、更に高品位な画像表示
装置を得られるには至っていなかった。

【００４４】本発明は上述した課題を解決するためにな
されたものであり、多数の表面伝導型電子放出素子をマ
トリクス配線した電子源が均一な電子放出特性を得られ
るようなフォーミング方法を提供することを目的とす
る。

【００４５】

【課題を解決するための手段】発明者らは上述した課題
の原因を見出した後も問題解決に鋭意努力した結果、上
述した目的を達成するに好適な以下のような構成を発明
した。

【００４６】即ち、本発明の電子源は、複数の表面伝導
型電子放出素子が共通配線に接続され、電圧が印加され
る前記複数の表面伝導型電子放出素子の所定数単位が順
次選択され、選択された表面伝導型電子放出素子に流れ
る電流値に基づいて決定された電圧値が順次印加される
ことにより順次フォーミングされることを特徴とする。

【００４７】例えば、前記複数の表面伝導型電子放出素
子はマトリクス状にレイアウトされ、行単位にフォーミ
ングされることを特徴とする。

【００４８】例えば、前記複数の表面伝導型電子放出素
子はマトリクス状にレイアウトされ、列単位にフォーミ
ングされることを特徴とする。

【００４９】例えば、前記複数の表面伝導型電子放出素
子の一方端子は行方向の配線に接続され、他方端子は列
方向の配線に接続されることを特徴とする。

【００５０】例えば、前記複数の表面伝導型電子放出素
子は直線状にレイアウトされ、所定側端子は第１の共通
配線に接続され、該所定側と反対側の端子は第２の共通
配線に接続されることを特徴とする。

【００５１】また、本発明の電子源の製造装置は、複数
の表面伝導型電子放出素子が共通配線に接続される電子
源に対して、フォーミングに必要な電圧を発生する電圧
発生手段と、前記電圧発生手段により発生した電圧を印
加する前記複数の表面伝導型電子放出素子を所定数単位
に順次選択する選択手段と、前記選択手段により選択さ
れた表面伝導型電子放出素子に流れる電流を検出する電
流検出手段と、前記電流検出手段により検出された電流
値に基づいて前記電圧発生手段で発生する電圧値を演算
する演算手段とを有し、前記演算手段により演算された
電圧値を前記電圧発生手段により発生して、前記選択手
段により選択された表面伝導型電子放出素子に印加する
ことによりフォーミングを行うことを特徴とする。

【００５２】例えば、前記演算手段は、前記複数の表面
伝導型電子放出素子の各位置毎のフォーミングに必要な
フォーミング電圧値を予め記憶しており、前記電流検出
手段により検出された電流値によりフォーミング済みの
表面伝導型電子放出素子の位置を確定し、該位置におけ
るフォーミング電圧値と、該位置の次の位置におけるフ
ォーミング電圧値との差分値を求め、現在の電圧値に該
差分値を加算することにより、前記電圧発生手段で発生
する電圧値を演算することを特徴とする。

【００５３】例えば、前記複数の表面伝導型電子放出素
子はマトリクス状にレイアウトされ、前記選択手段は前
記複数の表面伝導型電子放出素子を行単位に選択するこ
とを特徴とする。

【００５４】例えば、前記複数の表面伝導型電子放出素
子はマトリクス状にレイアウトされ、前記選択手段は前
記複数の表面伝導型電子放出素子を列単位に選択するこ
とを特徴とする。

【００５５】例えば、前記複数の表面伝導型電子放出素
子は、一方端子を行方向の配線に接続し、他方端子を列
方向の配線に接続することを特徴とする。

【００５６】例えば、前記複数の表面伝導型電子放出素
子は直線状にレイアウトされ、前記複数の表面伝導型電
子放出素子の所定側端子は第１の共通配線に接続され、
該所定側と反対側の端子は第２の共通配線に接続される
ことを特徴とする。

【００５７】また、本発明の電子源の製造方法は、複数
の表面伝導型電子放出素子が共通配線に接続される電子
源に対して、フォーミングに必要な電圧を発生する電圧
発生工程と、前記電圧発生手工程により発生した電圧を
印加する前記複数の表面伝導型電子放出素子を所定数単
位に順次選択する選択工程と、前記選択工程により選択
された表面伝導型電子放出素子に流れる電流を検出する
電流検出工程と、前記電流検出工程により検出された電
流値に基づいて前記電圧発生工程で発生する電圧値を演
算する演算工程とを有し、前記選択工程により選択され
た表面伝導型電子放出素子に前記電圧発生工程により発
生した電圧を印加してフォーミングを行うことを特徴と
する。

【００５８】例えば、前記演算工程は、前記電流検出手
段により検出された電流値によりフォーミング済みの表
面伝導型電子放出素子の位置を確定し、予め記憶された
前記複数の表面伝導型電子放出素子の各位置毎のフォー
ミングに必要なフォーミング電圧値により、該位置にお
けるフォーミング電圧値と、該位置の次の位置における
フォーミング電圧値との差分値を求め、現在の電圧値に
該差分値を加算することにより、前記電圧発生手段で発
生する電圧値を演算することを特徴とする。

【００５９】例えば、前記複数の表面伝導型電子放出素
子はマトリクス状にレイアウトされ、前記選択工程は前
記複数の表面伝導型電子放出素子を行単位に選択するこ
とを特徴とする。

【００６０】例えば、前記複数の表面伝導型電子放出素
子はマトリクス状にレイアウトされ、前記選択工程は前
記複数の表面伝導型電子放出素子を列単位に選択するこ
とを特徴とする。

【００６１】例えば、前記複数の表面伝導型電子放出素
子の一方端子は行方向の配線に接続し、他方端子は列方
向の配線に接続することを特徴とする。

【００６２】例えば、前記複数の表面伝導型電子放出素
子は直線状にレイアウトされ、前記複数の表面伝導型電
子放出素子の所定側端子を第１の共通配線に接続し、該
所定側と反対側の端子は第２の共通配線に接続すること
を特徴とする。

【００６３】

【作用】以上の構成により、選択されたラインまたは画
素の通電流を検出することによりフォーミングが完了し
た素子を推測し、フォーミングの進行状態に応じて印加
する電圧値を調整して各素子に加わる急激な印加電圧の
変化を緩和することが可能になる。

【００６４】従って、全域にわたり極めて均一な電子放
出特性を持つ素子群を形成することができ、該フォーミ
ング装置を用いて製作された電子源による平板型ＣＲＴ
は、輝度分布の少ない非常に高品位な画像を表示するこ
とが可能になるという特有の作用効果が得られる。

【００６５】

【実施例】以下、本発明に係る一実施例について図面を
参照して詳細に説明する。

【００６６】＜第１実施例＞図１に、本実施例における
表面伝導型電子放出素子のフォーミング装置の例を示
す。図１において、１０１はフォーミングするために接
続されている単純マトリクス配線されたマルチ電子源基
板、１０２はフォーミング電流検出部、１０３はフォー
ミングするラインを選択するライン選択部、１０４はフ
ォーミングに必要な電圧を発生する電源、１０５は検出
した電流値に基づいてフォーミング電圧を算出する演算
部である。また、１０６はフォーミング波形、ライン選
択を制御する制御部である。

【００６７】以下、図１に示すフォーミング装置の動作
について説明する。電源１０４はフォーミングに必要な
電圧波形を発生するもので、図４に示すようなパルス波
形を出力する。図４においてＴ１及びＴ２はそれぞれ電
圧波形のパルス幅とパルス間隔を示し、本実施例ではＴ
１を１マイクロ秒から１０ミリ秒、Ｔ２を１０マイクロ
秒から１００ミリ秒とした。演算部１０５は電流検出部
１０２で検出された電流値に基づいてフォーミング電圧
の波高値を算出し、これを制御部１０６に出力する。制
御部１０６は演算部１０５から入力された電圧値に基づ
いて電源１０４を制御すると共に、ライン選択部１０３
に選択ラインを指示する。電源１０４から出力された電
圧波形はライン選択部１０３に入力され、マルチ電子源
基板１０１上の選択されたラインに印加される。

【００６８】ここで、ライン選択部１０３について、図
２を参照して説明する。ライン選択部１０３はリレー、
アナログスイッチ等のスイッチで構成され、マルチ電子
源基板１０１がＮ×Ｍのマトリクスであるとき、ｓｗ１
〜ｓｗＭのようにＭ個のスイッチが並列に並べられ、Ｓ
ｘ１〜ＳｘＭを介してマルチ電子源基板１０１のｘ配線
端子Ｄｘ１〜ＤｘＭに接続されている。また該スイッチ
ｓｗ１〜ｓｗＭは制御部３にて制御され、フォーミング
するべきラインに電源１０４からの電圧波形が加わるよ
うに作動する。図２の例ではｓｗ１が作動することによ
り第１ラインが選択され、その他のラインはグランドに
接続されている様子を示す。

【００６９】ライン選択部１０３から出力されたフォー
ミング電圧は電流検出部１０２に入力される。電流検出
部１０２について、図３を参照して説明する。ライン選
択部１０３からの出力は、配線Ｓｘ１〜ＳｘＭを介して
電流検出部１０２に入力される。電流検出部１０２は、
電流検出用の抵抗Ｒｓ１〜ＲｓＭと、該抵抗の両端電圧
を計測する電圧計とから構成される。例えば、上述した
図２に示すように第１ラインのみが選択されている場合
には、その他のラインには電流は流れない。従って、抵
抗Ｒｓ１の電圧がＶ１の時、第１ラインに流れている電
流Ｉ１は、Ｉ１＝Ｖ１／Ｒｓ１で算出することができる。Ｒｓ１〜ＲｓＭの抵抗値は、
電圧降下によってマルチ電子源基板１０１ヘの印加電圧
に影響を与えないように、ライン抵抗値と比較して十分
低い値に設定してある。また、各電圧計はＡＤコンバー
タを使用することにより、検出値を演算部１０５に出力
することができる。

【００７０】次に、演算部１０５において、電流検出部
１０２で検出された電流値に基づいて電圧波形の波高値
を算出する方法について説明する。上述した従来例で図
２８に示したように給電端子に近い表面伝導型電子放出
素子から順次フォーミングされる場合に、ｎ番目の表面
伝導型電子放出素子までフォーミングが完了した時のラ
イン抵抗を図５に示す。これは素子抵抗Ｒ，Ｘ配線の１
素子当りの配線抵抗ｒ、Ｙ配線の配線抵抗ｒyから簡単
な数値計算によって求められる。この関係を予め演算部
１０５内のメモリに記憶しておくことにより、検出され
た電流値とこの時の電圧値からライン抵抗を算出し、メ
モリに記憶された関係からフォーミングされた素子数ｎ
を導きだすことができる。

【００７１】次に、ｎ−１番目の素子までフォーミング
された時に、ｎ番目の素子に対してフォーミングに必要
な電圧Ｖfを印加するのに必要な給電端子電圧を図６に
示す。これはフォーミング電圧Ｖfがそろっている前提
で、図５と同様に簡単な数値計算によって求めたもので
ある。図５と同様に、図６に示す関係も演算部１０５内
のメモリに記憶しておくことにより、フォーミング済み
素子番号ｎ―１から次の素子ｎをフォーミングするため
の電圧を導き出すことが可能である。

【００７２】尚、以上の説明は各素子、配線抵抗のばら
つきがなく、電流検出、電圧出力に誤差がない場合につ
いて行った。しかし実際には夫々の影響が出るため、実
際のフォーミングにはうまく適用できなかった。そこで
本発明者らは、図７に示す手順でフォーミングを実施す
るように、演算部１０５、制御部１０６を設定した。

【００７３】図７において、まずステップＳ７１でライ
ン選択部１０３より第１ラインを選択し、続いてステッ
プＳ７２で、所定の初期電圧Ｖ0を印加する。そしてス
テップＳ７３及びＳ７４において、上述した図５に示す
ように、ライン抵抗が所定値Ｒ１に達するまで一律にＶ
c1ずつ電圧を昇圧させる。即ち、ライン抵抗がＲ１に達
するまでは、各表面伝導型電子放出素子を単独で順次フ
ォーミングしていく。

【００７４】そして、ライン抵抗がＲ１に達すると処理
はステップＳ７５に進み、図５の関係を参照して、現在
までにフォーミングが終了している表面伝導型電子放出
素子番号ｎを求める。またこの時、上述した図６よりｎ
番目の表面伝導型電子放出素子をフォーミングするのに
必要な電圧Ｖfnと、ｎ＋１番目の表面伝導型電子放出素
子をフォーミングするのに必要な電圧Ｖfn+1も求める。
次にステップＳ７６において、ステップＳ７５で求めた
電圧の差ΔＶ＝Ｖfn+1−Ｖfnを求め、実際に印加した電
圧Ｖにこれを加え、次（ｎ＋１番目）の表面伝導型電子
放出素子のフォーミング電圧として出力する。

【００７５】そしてステップＳ７７において、再度図５
の関係より、現在までにフォーミングが終了している表
面伝導型電子放出素子番号ｎを求め、ステップＳ７８に
おいてフォーミングが進んでいなければ（ｎが進んでい
なければ）、ステップＳ７９で所定のＶc2を更に加えて
出力する。このステップＳ７９の処理は、ｎが進むまで
繰り返される。

【００７６】そしてステップＳ８０において、フォーミ
ングが終了している表面伝導型電子放出素子番号ｎがマ
ルチ電子源基板１０１の１ラインを構成する表面伝導型
電子放出素子数Ｎに等しくなるまで、上述したステップ
Ｓ７７〜ステップＳ７９の処理を繰り返す。ｎとＮが等
しくなるとステップＳ８１に進み、制御部１０６はライ
ン選択部１０３により次のラインの選択を指示してステ
ップＳ７２に戻る。

【００７７】以上説明したようにして本実施例では、印
加電圧をフィードバックを行いながら算出することによ
り、マルチ電子源基板１０１の全ラインについてフォー
ミングを行う。

【００７８】以上説明した本実施例のフォーミング装置
を用いて実際にフォーミングを実施したところ、素子、
配線抵抗のばらつき、電流検出、電圧出力の誤差等があ
っても、フィードバックにより吸収され、フォーミング
後の各表面伝導型電子放出素子の電子放出特性は非常に
均一となり、結果として輝度分布のほとんど無い高品位
な画像表示装置を製作することができた。

【００７９】尚、電流値のサンプリングは上述した図４
に示すフォーミング波形の１パルスごとに行っても、ま
た複数パルス毎に行ってもよいが、１パルス毎に行った
場合が最も良い結果が得られた。

【００８０】＜第２実施例＞以下、本発明に係る第２実
施例について、図８を参照して詳細に説明する。図８に
おいて、上述した第１実施例に示す図１と同様の構成に
は同一番号を付し、説明を省略する。

【００８１】図８において、１１０のマルチ電子源基板
は表面伝導型電子放出素子を直線状に配置し、同じ側の
端子が共通に接続され、反対側の端子が別の共通配線に
接続された梯子型の表面伝導型電子放出素子群を更に多
数のライン並べたものである。マルチ電子源基板１１０
の一方の共通配線が、電圧印加端子（Ｄ１〜Ｄｍ）とし
て、フォーミング装置の電流検出部１０２に接続されて
いる。マルチ電子源基板１１０のもう一方の共通配線
は、接地端子として基板の反対側から取り出されて共通
に接続され、グランドに落とされている。尚、第２実施
例におけるフォーミング装置の全体的な動作は、上述し
た第１実施例と同様であるため説明を省略する。

【００８２】次に、電流検出部１０２で検出された電流
値に基づいて、電圧波形の波高値を算出する方法につい
て説明する。基本的な考え方は実施例１と同様なので省
略するが、マルチ電子源基板１１０の構成が第１実施例
とは異なるため、計算方法が異なってくる。

【００８３】上述した従来例で図３２に示したように、
給電端子と接地端子にそれぞれ近い方（両側）から順に
表面伝導型電子放出素子がフォーミングされる場合に、
両側からそれぞれｎ番目の表面伝導型電子放出素子まで
フォーミングが完了した時のライン抵抗を図９に示す。
第２実施例においては、両側から均等にフォーミングが
行われるので、ｎ＝Ｎ／２までで全ての表面伝導型電子
放出素子についてフォーミングが終了することになる
（Ｎが奇数のときはＮ／２＋１）。これは素子抵抗Ｒ、
配線の１素子当りの配線抵抗ｒから簡単な数値計算によ
って求められる。上述した第１実施例と同様に、この関
係を予め演算部１０５内のメモリに記憶しておくことに
より、検出された電流値とこの時の電圧値からライン抵
抗を算出し、メモリに記憶された関係からフォーミング
された表面伝導型電子放出素子数ｎを導きだすことがで
きる。次に、ｎ−１番目の表面伝導型電子放出素子まで
フォーミングされた場合に、ｎ番目の表面伝導型電子放
出素子のフォーミングに必要な電圧Ｖfを印加するのに
必要な給電端子電圧を図１０に示す。上述した第１実施
例と同様に、この関係も演算部１０５内のメモリに記憶
しておくことにより、フォーミング済み表面伝導型電子
放出素子番号ｎから次の表面伝導型電子放出素子をフォ
ーミングするための電圧を導きだすことが可能である。

【００８４】以上は素子、配線抵抗のばらつきがなく、
電流検出、電圧出力に誤差がない場合について述べた。
しかし、実際には夫々の影響が出てしまうため、第２実
施例に置いても実際のフォーミングは第１実施例同様う
まく適用できなかった。そこで、第１実施例と同様に、
図７で示したようなアルゴリズムを演算部１０５、制御
部１０６に組み込んでフォーミングを実施したところ、
うまく動作した。

【００８５】以上説明したように、第２実施例における
フォーミング装置を用いてフォーミングを実施したとこ
ろ、素子、配線抵抗のばらつき、電流検出、電圧出力の
誤差等があってもフィードバックにより吸収され、フォ
ーミング後の素子の電子放出特性は非常に均一となり、
結果として輝度分布のほとんど無い高品位な画像表示装
置を製作することができた。

【００８６】尚、電流値のサンプリングは１パルスごと
に行っても、また複数パルス毎に行ってもよいが、１パ
ルス毎に行った場合が最も良い結果が得られたことも、
第１実施例と同様であった。

【００８７】＜第３実施例＞以下、本発明に係る第３実
施例について、図１１を参照して詳細に説明する。図１
１において、上述した第１実施例に示す図１と同様の構
成には同一番号を付し、説明を省略する。

【００８８】１０８はマルチ電子源基板１２０のＸ配線
端子に流れる電流を検知するＸ電流検出部であり、上述
した第１実施例の図１で示す電流検出部１０２と同様の
構成をなす。従ってその詳細構成及び動作は、第１実施
例において図３等で説明した通りである。

【００８９】図１１において、１２０のマルチ電子源基
板における素子配置、配線等は図１に示すマルチ電子源
基板１０１と同様であるが、Ｘ配線の引き出し端子を両
側に備えることが異なる。両側から引き出された端子は
同じライン同士で接続され、Ｘ電流検出部１０２に繋が
れている。１０７はＹ電流検出部であり、マルチ電子源
基板１２０のＹ配線端子Ｄｙ１〜Ｄｙｎに接続され、フ
ォーミング時にマルチ電子源基板１２０からグランドに
流れ出す電流を検出する。

【００９０】尚、Ｙ電流検出部１０７の詳細構成は、Ｘ
電流検出部１０８と同様であり、電流を検出する方法も
また同様である。即ち、ライン選択部１０３で１ライン
を選択してフォーミングを行う場合、他のラインには電
流は流れないため、Ｙ電流検出部１０７で検出されるＹ
配線各々の電流は、該選択ラインの個々の表面伝導型電
子放出素子に流れるフォーミング電流に他ならない。そ
こで、各表面伝導型電子放出素子がフォーミングを完了
した時には、抵抗値が急激に上がり電流がほとんど流れ
なくなるため、Ｙ電流検出部１０７にてＹ配線から流れ
出す電流をモニタすることにより、フォーミングがどの
表面伝導型電子放出素子で完了したかを直接的に検知で
きることになる。

【００９１】例えば、従来例で示した図３０において、
１ラインがＮ個の表面伝導型電子放出素子で構成されて
いるとすると、給電端子に近い両側の表面伝導型電子放
出素子から順次フォーミングがなされていき、左からｎ
番目の表面伝導型電子放出素子までフォーミングが完了
した時には、左から［Ｎ−ｎ＋１］〜Ｎ番目まで（右か
らｎ番目まで）の表面伝導型電子放出素子がフォーミン
グされたことが検知できる。

【００９２】次に、第３実施例において、検出されたｎ
（表面伝導型電子放出素子番号）に基づいて電圧波形の
波高値を算出する方法について説明する。

【００９３】ｎ−１番目の素子までフォーミングされた
時に、ｎ番目の素子に対してフォーミングに必要な電圧
Ｖfを印加するのに必要な給電端子電圧を図１２に示
す。これはフォーミング電圧Ｖfがそろっている前提
で、簡単な数値計算によって求めたものである。図１２
に示す関係を演算部１０５内のメモリに記憶しておくこ
とにより、フォーミング済み素子番号ｎ―１から次の素
子ｎをフォーミングするための電圧を導き出すことが可
能である。

【００９４】尚、以上の説明は各素子、配線抵抗のばら
つきがなく、電流検出、電圧出力に誤差がない場合につ
いて行った。しかし実際にはそれぞれの影響がでるた
め、第１実施例と同様、実際のフォーミングにはうまく
適用できなかった。そこで本発明者らは、第３実施例に
おいては図１３に示す手順でフォーミングを実施するよ
うに、演算部１０５、制御部１０６を設定した。

【００９５】図１３において、まずステップＳ１３１で
ライン選択部１０３より第１ラインを選択し、続いてス
テップＳ１３２で、所定の初期電圧Ｖ0を印加電圧Ｖと
して印加する。

【００９６】次にステップＳ１３３に進み、図１２の関
係を参照して、現在までにフォーミングが終了している
表面伝導型電子放出素子番号ｎを求める。またこの時、
図１２よりｎ番目の表面伝導型電子放出素子をフォーミ
ングするのに必要な電圧Ｖfn（現在の印加電圧値Ｖと等
しい）と、ｎ＋１番目の表面伝導型電子放出素子をフォ
ーミングするのに必要な電圧Ｖfn+1も求める。そしてス
テップＳ１３４において、ステップＳ１３３で求めた電
圧の差ΔＶ＝Ｖfn+1−Ｖfnを求め、実際に印加した電圧
Ｖにこれを加え、次（ｎ＋１番目）の表面伝導型電子放
出素子のフォーミング電圧として出力する。

【００９７】次にステップＳ１３５において、再度図１
２の関係より、現在までにフォーミングが終了している
表面伝導型電子放出素子番号ｎを求め、ステップＳ１３
６においてフォーミングが進んでいなければ（ｎが進ん
でいなければ）、ステップＳ１３７で所定のＶc2を更に
加えて出力する。このステップＳ１３７の処理は、ｎが
進むまで繰り返される。

【００９８】そしてステップＳ１３８において、フォー
ミングが終了している表面伝導型電子放出素子番号ｎが
マルチ電子源基板１２０の１ラインを構成する表面伝導
型電子放出素子数Ｎの半分に等しくなるまで、上述した
ステップＳ１３４〜ステップＳ１３７の処理を繰り返
す。尚、ステップＳ１３８においてマルチ電子源基板１
２０の１ラインを構成する表面伝導型電子放出素子数Ｎ
が奇数であった場合には、ｎ＝（Ｎ＋１）／２となるま
で、処理を繰り返す。ステップＳ１３８においてｎがＮ
／２に等しくなるとステップＳ１３９に進み、制御部１
０６はライン選択部１０３により次のラインの選択を指
示してステップＳ１３２に戻る。

【００９９】以上説明した第３実施例のフォーミング装
置を用いて実際にフォーミングを実施したところ、素
子、配線抵抗のばらつき、電流検出、電圧出力の誤差等
があっても、フィードバックにより吸収され、フォーミ
ング後の各表面伝導型電子放出素子の電子放出特性は非
常に均一となり、結果として輝度分布のほとんど無い高
品位な画像表示装置を製作することができた。

【０１００】尚、電流値のサンプリングは１パルス毎に
行っても、また複数パルス毎に行ってもよいが、１パル
ス毎に行った場合が最も良い結果が得られた。

【０１０１】＜第４実施例＞以下、本発明に係る第４実
施例について詳細に説明する。第４実施例においては、
上述した第１〜第３実施例で示したフォーミング装置に
よりマルチ表面伝導型電子放出素子のフォーミングを行
い、該マルチ表面伝導型電子放出素子を用いて、画像表
示装置の表示パネルを製造する方法について説明する。

【０１０２】＜表示パネルの構成と製造法＞図１４は、
第４実施例において製造される表示パネルの斜視図であ
り、内部構造を示すためにパネルの１部を切り欠いて示
している。

【０１０３】図１４において、１００５はリアプレー
ト、１００６は側壁、１００７はフェースプレートであ
り、これらにより表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器の組み立てにあ
たっては、各部材の接合部に十分な強度と気密性を保持
させるための封着の必要があるが、第４実施例では例え
ばフリットガラスを接合部に塗布し、大気中あるいは窒
素雰囲気中で、摂氏４００〜５００度で１０分以上焼成
することにより、封着を達成した。尚、気密性容器内部
を真空に排気する方法については後述する。

【０１０４】リアプレート１００５には基板１００１が
固定されているが、該基板１００１上には表面伝導型電
子放出素子１００２がＮ×Ｍ個形成されている。ここ
で、Ｎ，Ｍは２以上の正の整数であり、目的とする表示
画素数に応じて適宜設定される。例えば、高品位テレビ
ジョンの表示を目的とした表示装置においては、Ｎ＝３
０００，Ｍ＝１０００以上の数を設定することが望まし
い。第４実施例においては、Ｎ＝３０７２，Ｍ＝１０２
４としている。前記Ｎ×Ｍ個の表面伝導型電子放出素子
は、Ｍ本の行方向配線１００３とＮ本の列方向配線１０
０４により単純マトリクス配線されている。上述した基
板１００１，表面伝導型電子放出素子１００２，行方向
配線１００３，列方向配線１００４によって構成される
部分を、マルチ電子ビーム源と称する。尚、マルチ電子
ビーム源の構造及び製造方法については、後で詳しく述
べる第４実施例においては、気密容器のリアプレート１００
５にマルチ電子ビーム源の基板１００１を固定する構成
としたが、マルチ電子ビーム源の基板１００１が十分な
強度を有するものである場合には、気密容器のリアプレ
ートとしてマルチ電子ビーム源の基板１００１自身を用
いてもよい。

【０１０５】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。第４実施例にお
ける表示パネルはカラー表示装置であるため、蛍光膜１
００８の部分には一般のＣＲＴに関する技術分野で用い
られる赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図１
５の（ａ）に示すようにストライプ状に塗り分けられ、
各蛍光体のストライプの間には黒色の導電体１０１０が
設けてある。黒色の導電体１０１０を設ける目的は、電
子ビームの照射位置に多少のずれがあっても表示色にず
れが生じないようにすることや、外光の反射を防止して
表示コントラストの低下を防ぐこと、電子ビームによる
蛍光膜のチャージアップを防止することなどである。
尚、第４実施例における黒色の導電体１０１０には、黒
鉛を主成分として用いたが、上記の目的に適するもので
あればこれ以外の材料を用いても良い。

【０１０６】また、３原色の蛍光体の塗り分け方は上述
した図１５の（ａ）に示したストライプ状の配列に限ら
れるものではなく、たとえば図１５の（ｂ）に示すよう
なデルタ状配列や、又はそれ以外の配列であってもよ
い。

【０１０７】なお、モノクロームの表示パネルを作成す
る場合には、蛍光膜１００８に単色の蛍光体材料を用い
ればよく、またこの場合、黒色導電体１０１０は必ずし
も用いなくともよい。

【０１０８】また、第４実施例において蛍光膜１００８
のリアプレート１００５側の面には、一般のＣＲＴに関
する技術分野では公知であるメタルバック１００９を設
けてある。メタルバック１００９を設けた目的は、蛍光
膜１００８が発する光の一部を鏡面反射して光利用率を
向上させることや、負イオンの衝突から蛍光膜１００８
を保護すること、例えば１０ＫＶの電子ビーム加速電圧
を印加するための電極として作用させること、蛍光膜１
００８を励起した電子の導電路として作用させること等
である。メタルバック１００９は、蛍光膜１００８をフ
ェースプレート１００７上に形成した後、蛍光膜表面を
平滑化処理し、その上にアルミニウム（Al）を真空蒸着
する方法により形成した。なお、蛍光膜１００８に低電
圧用の蛍光体材料を用いた場合には、メタルバック１０
０９は用いない。

【０１０９】また、第４実施例では使用しなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート１００７と蛍光膜１００８との間に、
たとえばＩＴＯ膜を材料とする透明電極を設けてもよ
い。

【０１１０】また、図１４においてＤｘ１〜ＤｘＭ及び
Ｄｙ１〜ＤｙＮ，Ｈｖは、当該表示パネルと不図示の電
気回路とを電気的に接続するために設けた気密構造の電
気接続用端子である。Ｄｘ１〜ＤｘＭはマルチ電子ビー
ム源の行方向配線１００３と、Ｄｙ１〜ＤｙＮはマルチ
電子ビーム源の列方向配線１００４と、Ｈｖはフェース
プレートのメタルバック１００９と電気的に接続してい
る。

【０１１１】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗Torr
程度の真空度まで排気する。その後排気管を封止する
が、気密容器内の真空度を維持するために、封止の直前
あるいは封止後に気密容器内の所定の位置にゲッター膜
（不図示）を形成する。ゲッター膜とは、たとえばＢａ
を主成分とするゲッター材料をヒータもしくは高周波加
熱により加熱し、蒸着して形成した膜であり、該ゲッタ
ー膜の吸着作用により気密容器内は１×１０マイナス５
乗ないしは１×１０マイナス７乗Torrの真空度に維持さ
れる。

【０１１２】以上、第４実施例における表示パネルの基
本構成と製造方法について説明した。次に、上述した表
示パネルに用いたマルチ電子ビーム源の製造方法につい
て説明を行う。

【０１１３】第４実施例における画像表示装置に用いる
電子ビーム源は、表面伝導型電子放出素子を単純マトリ
クス配線した電子源であれば、表面伝導型電子放出素子
の材料や形状あるいは製法に制限はない。しかしなが
ら、発明者らは、表面伝導型電子放出素子の中でも電子
放出部もしくはその周辺部を微粒子膜から形成したもの
が電子放出特性に優れ、しかも製造が容易に行えること
を見い出している。従って、高輝度で大画面の画像表示
装置のマルチ電子ビーム源に用いるには、そのような表
面伝導型電子放出素子が最も好適であると言える。そこ
で、第４実施例における表示パネルでは、電子放出部も
しくはその周辺部を微粒子膜から形成した表面伝導型電
子放出素子を用いた。そこで、まず好適な表面伝導型電
子放出素子について基本的な構成と製法および特性を説
明し、その後で多数の素子を単純マトリクス配線したマ
ルチ電子ビーム源の構造について述べる。

【０１１４】＜表面伝導型電子放出素子の好適な素子構
成と製法＞電子放出部もしくはその周辺部を微粒子膜か
ら形成する表面伝導型電子放出素子の代表的な構成とし
ては、平面型と垂直型の２種類があげられる。

【０１１５】＜平面型の表面伝導型電子放出素子＞ま
ず、平面型の表面伝導型電子放出素子の構成と製造方法
について説明する。

【０１１６】図１６の（ａ）に平面型の表面伝導型電子
放出素子の平面図を、図１６の（ｂ）に断面図を示し、
その構成について説明する。図１６において、１１０１
は基板、１１０２と１１０３は素子電極、１１０４は導
電性薄膜、１１０５は通電フォーミング処理により形成
した電子放出部、１１１３は通電活性化処理により形成
した薄膜である。

【０１１７】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層
を積層した基板等を用いることができる。

【０１１８】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2Ｏ3 −ＳｎＯ2 をはじめとする金属
酸化物、ポリシリコン等の半導体等の中から、適宜材料
を選択して用いればよい。電極を形成するには、たとえ
ば真空蒸着などの製膜技術とフォトリソグラフィー、エ
ッチングなどのパターニング技術を組み合わせて用いれ
ば容易に形成できるが、それ以外の方法（例えば印刷技
術等）を用いて形成してもさしつかえない。

【０１１９】素子電極１１０２と１１０３の形状は、当
該表面伝導型電子放出素子の応用目的に合わせて適宜設
計される。一般的には、素子電極１１０２と１１０３と
の電極間隔Ｌは通常は数百オングストロームから数百マ
イクロメートルの範囲から適当な数値を選んで設計され
るが、画像表示装置に応用するために好ましいのは数マ
イクロメートルより数十マイクロメートルの範囲であ
る。また、素子電極１１０２及び１１０３の厚さｄにつ
いては、通常は数百オングストロームから数マイクロメ
ートルの範囲から適当な数値が選ばれる。

【０１２０】また、導電性薄膜１１０４の部分には微粒
子膜を用いる。ここで、微粒子膜とは構成要素として多
数の微粒子を含んだ膜（島状の集合体も含む）のことを
いう。微粒子膜を微視的に調べれば、通常は個々の微粒
子が離間して配置された構造か、あるいは微粒子が互い
に隣接した構造か、あるいは微粒子が互いに重なりあっ
た構造が観測される。

【０１２１】微粒子膜に用いた微粒子の粒径は数オング
ストロームから数千オングストロームの範囲に含まれる
が、なかでも好ましいのは、１０オングストロームから
２００オングストロームの範囲のものである。また、微
粒子膜の膜厚は、以下の様な諸条件を考慮して適宜設定
される。即ち、素子電極１１０２あるいは１１０３と電
気的に良好に接続するのに必要な条件、後述する通電フ
ォーミングを良好に行うのに必要な条件、微粒子膜自身
の電気抵抗を後述する適宜の値にするために必要な条
件、等である。具体的には、数オングストロームから数
千オングストロームの範囲のなかで設定するが、なかで
も好ましいのは、１０オングストロームから５００オン
グストロームの間である。

【０１２２】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ等をはじめとする金属や、ＰｄＯ，ＳｎＯ
2 ，Ｉｎ2Ｏ3 ，ＰｂＯ，Ｓｂ2Ｏ3 ，等をはじめとする
酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ6，
ＹＢ4 ，ＧｄＢ4 等をはじめとする硼化物や、ＴｉＣ，
ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等をはじめとす
る炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ等をはじめとする
窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、
カーボン、等があげられ、これらの中から適宜選択され
る。

【０１２３】以上述べたように第４実施例においては導
電性薄膜１１０４を微粒子膜で形成したが、そのシート
抵抗値については、１０の３乗から１０の７乗Ω／□の
範囲に含まれるよう設定した。

【０１２４】尚、導電性薄膜１１０４と素子電極１１０
２および１１０３とは、電気的に良好に接続されるのが
望ましいため、互いの一部が重なりあうような構造をと
っている。その重なり方は、図１６に示す例において
は、下から基板１１０１、素子電極１１０２（１１０
３）、導電性薄膜１１０４の順序で積層したが、場合に
よっては下から基板１１０１、導電性薄膜１１０４、素
子電極１１０２（１１０３）の順で積層してもさしつか
えない。

【０１２５】また、電子放出部１１０５は導電性薄膜１
１０４の一部に形成された亀裂状の部分であり、電気的
には周囲の導電性薄膜１１０４よりも高抵抗な性質を有
している。亀裂は、導電性薄膜１１０４に対して通電フ
ォーミングの処理を行うことにより形成される。亀裂内
には、数オングストロームから数百オングストロームの
粒径の微粒子を配置する場合がある。なお、実際の電子
放出部１１０５の位置や形状を精密かつ正確に図示する
のは困難であるため、図１６においては模式的に示して
いる。

【０１２６】また、薄膜１１１３は炭素もしくは炭素化
合物によりなり、電子放出部１１０５およびその近傍を
被覆している。薄膜１１１３は、通電フォーミング処理
後に後述する通電活性化の処理を行うことにより形成さ
れる。

【０１２７】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボンのいずれか、もしく
はその混合物であり、膜厚は５００オングストローム以
下とするが、３００オングストローム以下とするのがさ
らに好ましい。

【０１２８】尚、実際の薄膜１１１３の位置や形状を精
密に図示するのは困難であるため、図１６においては模
式的に示している。また、図１６の（ａ）に示す平面図
においては、薄膜１１１３の一部を除去した素子を図示
した。

【０１２９】以上、第４実施例において好ましい表面伝
導型電子放出素子の基本構造について説明を行ったが、
第４実施例においては、実際には以下のような表面伝導
型電子放出素子を用いた。

【０１３０】即ち、基板１１０１には青板ガラスを用
い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００オングストローム、電
極間隔Ｌは２マイクロメートルとした。また、微粒子膜
の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜
の厚さは約１００オングストローム、幅Ｗは１００マイ
クロメートルとした。

【０１３１】次に、好適な平面型の表面伝導型電子放出
素子の製造方法について説明する。図１７は、第４実施
例における平面型表面伝導型電子放出素子の製造工程を
説明するための断面図であり、図１７の（ａ）〜（ｄ）
は、該製造工程を順に示している。尚、各部材の表記は
上述した図１６と同一であるため、説明を省略する。

【０１３２】１）まず、図１７の（ａ）に示すように、
基板１１０１上に素子電極１１０２および１１０３を形
成する。

【０１３３】形成するにあたっては、予め基板１１０１
を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電
極１１０２（１１０３）の材料を堆積させる。尚、堆積
させる方法としては、例えば、蒸着法やスパッタ法など
の真空成膜技術を用いればよい。そしてその後、堆積し
た電極材料をフォトリソグラフィー・エッチング技術を
用いてパターニングし、図１７の（ａ）に示した一対の
素子電極１１０２及び１１０３を形成する。

【０１３４】２）次に、図１７の（ｂ）に示すように、
導電性薄膜１１０４を形成する。

【０１３５】形成するにあたっては、まず図１７の
（ａ）で形成された基板に有機金属溶液を塗布して乾燥
し、加熱焼成処理して微粒子膜を成膜した後、フォトリ
ソグラフィー・エッチングにより所定の形状にパターニ
ングする。ここで、有機金属溶剤とは、導電性薄膜に用
いる微粒子の材料を主要元素とする有機金属化合物の溶
液である。第４実施例では主要元素としてＰｄを用い
た。また、第４実施例ではその塗布方法としてディッピ
ング法を用いたが、それ以外のたとえばスピンナー法や
スプレー法を用いてもよい。

【０１３６】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、第４実施例で用いた有機金属溶液の塗
布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。

【０１３７】３）次に、図１７の（ｃ）に示すように、
フォーミング用電源１１１０から素子電極１１０２と１
１０３の間に適宜の電圧を印加し、通電フォーミング処
理を行うことにより、電子放出部１１０５を形成する。
即ち、図１７の（ｃ）においては、上述した第１〜第３
実施例のいずれかのフォーミング装置によりフォーミン
グが行われ、フォーミング用電源１１１０及び電流計１
１１１は該フォーミング装置の一部をなす。

【０１３８】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理である。微粒子膜で
作られた導電性薄膜１１０４のうち、電子放出を行うの
に好適な構造に変化した部分（すなわち電子放出部１１
０５）においては、薄膜に適当な亀裂が形成されてい
る。なお、電子放出部１１０５が形成される前と比較す
ると、形成された後は素子電極１１０２と１１０３の間
で計測される電気抵抗が大幅に増加する。

【０１３９】４）次に、図１７の（ｄ）に示すように、
活性化用電源１１１２によって素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電活性化処理を行っ
て、電子放出特性の改善を行う。

【０１４０】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである（図１７の（ｄ）にお
いては、炭素もしくは炭素化合物によりなる堆積物を部
材１１１３として模式的に示した）。尚、通電活性化処
理を行うことにより、同じ印加電圧における放出電流を
典型的には１００倍以上に増加させることができる。

【０１４１】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗Torrの範囲内の真空雰囲気中で、電圧
パルスを定期的に印加することにより、真空雰囲気中に
存在する有機化合物を起源とする炭素もしくは炭素化合
物を堆積させる。堆積物１１１３は、単結晶グラファイ
ト、多結晶グラファイト、非晶質カーボンのいずれか
か、もしくはその混合物でり、膜厚は５００オングスト
ローム以下、より好ましくは３００オングストローム以
下である。

【０１４２】ここで、図１７の（ｄ）における通電方法
をより詳しく説明するために、図１８の（ａ）に、活性
化用電源１１１２から印加する適宜の電圧波形の一例を
示す。第４実施例においては、一定電圧の矩形波を定期
的に印加して通電活性化処理を行ったが、具体的には、
図１８の（ａ）に示す矩形波の電圧Ｖacは１４Ｖ、パル
ス幅Ｔ３は１msec、パルス間隔Ｔ４は１０msecとした。

【０１４３】図１７の（ｄ）に示す１１１４は該表面伝
導型電子放出素子から放出される放出電流Ｉeを捕捉す
るためのアノード電極であり、直流高電圧電源１１１５
および電流計１１１６が接続されている。尚、基板１１
０１を表示パネルの中に組み込んでから活性化処理を行
う場合には、表示パネルの蛍光面をアノード電極１１１
４として用いる。

【０１４４】第４実施例において活性化用電源１１１２
から電圧を印加する間、電流計１１１６で放出電流Ｉe
を計測し、通電活性化処理の進行状況をモニターし、活
性化用電源１１１２の動作を制御する。電流計１１１６
で計測された放出電流Ｉeの一例を図１８の（ｂ）に示
すが、活性化電源１１１２からパルス電圧を印加し始め
ると、時間の経過とともに放出電流Ｉeは増加するが、
やがて飽和してほとんど増加しなくなることが分かる。
このように、放出電流Ｉeがほぼ飽和した時点で活性化
用電源１１１２からの電圧印加を停止し、通電活性化処
理を終了する。尚、上述の通電条件は、第４実施例の表
面伝導型電子放出素子を製造するに好ましい条件であ
り、表面伝導型電子放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。

【０１４５】以上説明した様にして、第４実施例では図
１６に示す平面型の表面伝導型電子放出素子を製造し
た。

【０１４６】＜垂直型の表面伝導型電子放出素子＞次
に、電子放出部もしくはその周辺を微粒子膜から形成し
た表面伝導型電子放出素子のもうひとつの代表的な構成
である、垂直型の表面伝導型電子放出素子の構成につい
て説明する。

【０１４７】図１９は、垂直型表面伝導型電子放出素子
の基本構成を説明するための模式的な断面図であり、図
中１２０１は基板、１２０２と１２０３は素子電極、１
２０６は段差形成部材（絶縁層）、１２０４は微粒子膜
を用いた導電性薄膜、１２０５は通電フォーミング処理
により形成した電子放出部、１２１３は通電活性化処理
により形成した薄膜である。

【０１４８】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。従
って、前記図１６に示した平面型における素子電極間Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。尚、基板１２０１、素子電極１２
０２および１２０３、微粒子膜を用いた導電性薄膜１２
０４については、前記平面型の説明において列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、たとえばＳｉＯ2 のような電気的に絶
縁である材料を用いる。

【０１４９】以下、好適な垂直型の表面伝導型電子放出
素子の製造方法について説明する。図２０は、第４実施
例における垂直型表面伝導型電子放出素子の製造工程を
説明するための断面図であり、図２０の（ａ）〜（ｅ）
は、該製造工程を順に示している。尚、各部材の表記は
上述した図１９と同一であるため、説明を省略する。

【０１５０】１）まず、図２０の（ａ）に示すように、
基板１２０１上に素子電極１２０３を形成する。

【０１５１】２）次に、図２０の（ｂ）に示すように、
段差形成部材を形成するための絶縁層１２０６を積層す
る。絶縁層１２０６は、例えばＳｉＯ2 をスパッタ法で
積層すればよいが、たとえば真空蒸着法や印刷法などの
他の成膜方法を用いてもよい。

【０１５２】３）次に、図２０の（ｃ）に示すように、
絶縁層１２０６の上に素子電極１２０２を形成する。

【０１５３】４）次に、図２０の（ｄ）に示すように、
絶縁層１２０６の一部を、例えばエッチング法を用いて
除去し、素子電極１２０３を露出させる。

【０１５４】５）次に、図２０の（ｅ）に示すように、
微粒子膜を用いた導電性薄膜１２０４を形成する。導電
性薄膜１２０４を形成するには、前記平面型の場合と同
じく、たとえば塗布法などの成膜技術を用いればよい。

【０１５５】６）次に、前記平面型の場合と同じく通電
フォーミング処理を行い、電子放出部を形成する。即
ち、図１７の（ｃ）を用いて説明した平面型の通電フォ
ーミング処理と同様、上述した第１〜第３実施例のいず
れかのフォーミング装置により、フォーミングを行う。

【０１５６】７）そして、前記平面型の場合と同じく通
電活性化処理を行い、電子放出部近傍に炭素もしくは炭
素化合物を堆積させる。即ち、図１７の（ｄ）を用いて
説明した平面型の通電活性化処理と同様の処理を行えば
よい。

【０１５７】以上説明した様にして、第４実施例では図
１９に示す垂直型の表面伝導型電子放出素子を製造し
た。

【０１５８】＜表示装置に用いた表面伝導型電子放出素
子の特性＞以上、平面型と垂直型の表面伝導型電子放出
素子について素子構成と製法を説明したが、次に、画像
表示装置に用いた表面伝導型電子放出素子の特性につい
て説明する。

【０１５９】図２１に、第４実施例の画像表示装置に用
いた表面伝導型電子放出素子における、［放出電流Ｉ
e：素子印加電圧Ｖf］特性、及び［素子電流Ｉf：素子
印加電圧Ｖf］特性の典型的な例を示す。尚、放出電流
Ｉeは素子電流Ｉfに比べて著しく小さいため、同一尺度
で図示するのが困難であるうえ、これらの特性は、素子
の大きさや形状等の設計パラメータを変更することによ
り変化するものであるため、図２１において２本の特性
曲線は各々任意単位により示した。

【０１６０】画像表示装置に用いた表面伝導型電子放出
素子は、放出電流Ｉeに関して以下に述べる３つの特性
を有している。

【０１６１】第一に、ある電圧（これを閾値電圧Ｖthと
呼ぶ）以上の大きさの電圧を表面伝導型電子放出素子に
印加すると急激に放出電流Ｉeが増加するが、一方、閾
値電圧Ｖth未満の電圧では放出電流Ｉeはほとんど検出
されない。即ち、第４実施例における表面伝導型電子放
出素子は、放出電流Ｉeに関して明確な閾値電圧Ｖthを
持った非線形素子である。

【０１６２】第二に、放出電流Ｉeは表面伝導型電子放
出素子に印加する電圧Ｖfに依存して変化するため、電
圧Ｖfによって放出電流Ｉeの大きさを制御できる。

【０１６３】第三に、表面伝導型電子放出素子に印加す
る電圧Ｖfに対して表面伝導型電子放出素子から放出さ
れる電流Ｉeの応答速度が速いため、電圧Ｖfを印加する
時間の長さによって表面伝導型電子放出素子から放出さ
れる電子の電荷量を制御できる。

【０１６４】以上のような特性を有するため、第４実施
例においては表面伝導型電子放出素子を画像表示装置に
好適に用いることができた。例えば多数の表面伝導型電
子放出素子を表示画面の画素に対応して設けた画像表示
装置において、第一の特性を利用すれば、表示画面を順
次走査して表示を行うことが可能である。即ち、駆動中
の表面伝導型電子放出素子には所望の発光輝度に応じて
閾値電圧Ｖth以上の電圧を適宜印加し、非選択状態の表
面伝導型電子放出素子には閾値電圧Ｖth未満の電圧を印
加する。そして駆動する表面伝導型電子放出素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。

【０１６５】また、第二の特性または第三の特性を利用
することにより、発光輝度を制御することができるた
め、階調表示を行うことが可能である。

【０１６６】＜多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造＞次に、上述した表面伝導型電子
放出素子を基板上に配列して単純マトリクス配線したマ
ルチ電子ビーム源の構造について説明する。

【０１６７】図２２に、上述した図１４の表示パネルに
用いたマルチ電子ビーム源の平面図を示す。基板上に
は、上述した図１６で示したものと同様の平面型表面伝
導型電子放出素子が配列され、これらの素子は行方向配
線電極１００３と列方向配線電極１００４により単純マ
トリクス状に配線されている。行方向配線電極１００３
と列方向配線電極１００４の交差する部分には、電極間
に絶縁層（不図示）が形成されており、電気的な絶縁が
保たれている。尚、図２２における表面伝導型電子放出
素子は、例えば図１９に示した垂直型を使用しても良
い。

【０１６８】図２２のＡ−Ａ’に沿った断面図を、図２
３に示す。図２３における各部材の表記は、図１６と同
様であるため、説明は省略する。

【０１６９】尚、このような構造のマルチ電子ビーム源
は、あらかじめ基板上に行方向配線電極１００３、列方
向配線電極１００４、電極間絶縁層（不図示）、および
表面伝導型電子放出素子の素子電極と導電性薄膜を形成
した後、行方向配線電極１００３および列方向配線電極
１００４を介して本発明の方法により各素子に給電して
通電フォーミング処理と通電活性化処理を行うことによ
り製造した。

【０１７０】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。

【０１７１】

【発明の効果】以上説明したように本発明によればフォ
ーミング時の電流をフィードバックすることにより素子
の特性が均一化でき、輝度分布の少ない高品位な画像形
成装置が実現できる。

【０１７２】即ち、輝度もしくは画像濃度が均一化した
画像形成装置を実現することができる。

【０１７３】

【図面の簡単な説明】

【図１】本発明に係る一実施例におけるマルチ表面伝導
型電子放出素子のフォーミング装置構成を示すブロック
図である。

【図２】本実施例におけるライン選択部の詳細構成を示
す図である。

【図３】本実施例における電流検出部の詳細構成を示す
図である。

【図４】本実施例における電源から出力されるフォーミ
ングのための電圧波形を示す図である。

【図５】本実施例における１ライン上の表面伝導型電子
放出素子番号とライン抵抗の関係を示す図である。

【図６】本実施例における１ライン上の表面伝導型電子
放出素子番号とフォーミングに必要な給電端子電圧との
関係を示す図である。

【図７】本実施例におけるフォーミング手順を示すフロ
ーチャートである。

【図８】本発明に係る第２実施例におけるマルチ表面伝
導型電子放出素子のフォーミング装置構成を示すブロッ
ク図である。

【図９】第２実施例における１ライン上の表面伝導型電
子放出素子番号とライン抵抗の関係を示す図である。

【図１０】第２実施例における１ライン上の表面伝導型
電子放出素子番号とフォーミングに必要な給電端子電圧
との関係を示す図である。

【図１１】本発明に係る第３実施例におけるマルチ表面
伝導型電子放出素子のフォーミング装置構成を示すブロ
ック図である。

【図１２】第３実施例における１ライン上の表面伝導型
電子放出素子番号とフォーミングに必要な給電端子電圧
との関係を示す図である。

【図１３】第３実施例におけるフォーミング手順を示す
フローチャートである。

【図１４】本発明に係る第４実施例において製造される
表示パネルの斜視図である。

【図１５】第４実施例における表示パネル上の原色蛍光
体の塗り分け方を示す図である。

【図１６】第４実施例における平面型の表面伝導型電子
放出素子を説明するための図である。

【図１７】第４実施例における平面型表面伝導型電子放
出素子の製造工程を説明するための断面図である。

【図１８】第４実施例における通電活性化処理において
印加する電圧波形例及び放出電流Ｉeを示す図である。

【図１９】第４実施例における垂直型の表面伝導型電子
放出素子の断面図である。

【図２０】第４実施例における垂直型表面伝導型電子放
出素子の製造工程を説明するための断面図である。

【図２１】第４実施例において表面伝導型電子放出素子
を画像表示装置に用いた際の放出電流Ｉe及び素子電流
Ｉfの素子印加電圧Ｖfに対する特性を示す図である。

【図２２】第４実施例におけるマルチ電子ビーム源の平
面図である。

【図２３】第４実施例におけるマルチ電子ビーム源を構
成する表面伝導型電子放出素子の断面図である。

【図２４】従来の表面伝導型電子放出素子の平面図であ
る。

【図２５】従来のマルチ電子ビーム源を示す図である。

【図２６】従来のマルチ電子ビーム源において１行をフ
ォーミングする様子を示す図である。

【図２７】従来の１行を構成する表面伝導型電子放出素
子の配線抵抗を含めたモデルを示す図である。

【図２８】従来の１行を構成する表面伝導型電子放出素
子の配線抵抗を含めたモデルを示す図である。

【図２９】従来の１行を構成する表面伝導型電子放出素
子の配線抵抗を含めたモデルを示す図である。

【図３０】従来の１行を構成する表面伝導型電子放出素
子番号と印加電圧との関係及び時間経過を示す図であ
る。

【図３１】従来の両側取り出しの単純マトリクス配線を
なす表面伝導型電子放出素子の等価配線図及び電圧分布
を示す図である。

【図３２】従来の梯子型配線をなす表面伝導型電子放出
素子の等価配線図及び電圧分布を示す図である。

【図３３】従来の梯子型配線をなす表面伝導型電子放出
素子の等価配線図及び電圧分布を示す図である。

【符号の説明】

１０１，１１０，１２０マルチ電子源基板１０２電流検出部１０３ライン選択部１０４電源１０５演算部１０６制御部１０７Ｙ電流検出部１０８Ｘ電流検出部１００１，１１０１，１２０１基板１００３行方向配線電極１００４列方向配線電極１１０２，１１０３，１２０２，１２０３素子電極１１０４，１２０４導電性薄膜１１０５，１２０５電子放出部１１１０フォーミング用電源１１１１，１１１６電流計１１１２活性化電源１１１３，１２１３薄膜１１１４アノード電極１１１５直流高電圧電源１２０６段差形成部材

Claims

【特許請求の範囲】

【請求項１】複数の表面伝導型電子放出素子が共通配
線に接続され、電圧が印加される前記複数の表面伝導型電子放出素子の
所定数単位が順次選択され、選択された表面伝導型電子
放出素子に流れる電流値に基づいて決定された電圧値が
順次印加されることにより順次フォーミングされること
を特徴とする電子源。
【請求項２】前記複数の表面伝導型電子放出素子はマ
トリクス状にレイアウトされ、行単位にフォーミングさ
れることを特徴とする請求項１記載の電子源。
【請求項３】前記複数の表面伝導型電子放出素子はマ
トリクス状にレイアウトされ、列単位にフォーミングさ
れることを特徴とする請求項１記載の電子源。
【請求項４】前記複数の表面伝導型電子放出素子の一
方端子は行方向の配線に接続され、他方端子は列方向の
配線に接続されることを特徴とする請求項２又は３のい
ずれかに記載の電子源。
【請求項５】前記複数の表面伝導型電子放出素子は直
線状にレイアウトされ、所定側端子は第１の共通配線に
接続され、該所定側と反対側の端子は第２の共通配線に
接続されることを特徴とする請求項１記載の電子源。
【請求項６】複数の表面伝導型電子放出素子が共通配
線に接続される電子源に対して、フォーミングに必要な電圧を発生する電圧発生手段と、前記電圧発生手段により発生した電圧を印加する前記複
数の表面伝導型電子放出素子を所定数単位に順次選択す
る選択手段と、前記選択手段により選択された表面伝導型電子放出素子
に流れる電流を検出する電流検出手段と、前記電流検出手段により検出された電流値に基づいて前
記電圧発生手段で発生する電圧値を演算する演算手段と
を有し、前記演算手段により演算された電圧値を前記電圧発生手
段により発生して、前記選択手段により選択された表面
伝導型電子放出素子に印加することによりフォーミング
を行うことを特徴とする電子源の製造装置。
【請求項７】前記演算手段は、前記複数の表面伝導型
電子放出素子の各位置毎のフォーミングに必要なフォー
ミング電圧値を予め記憶しており、前記電流検出手段により検出された電流値によりフォー
ミング済みの表面伝導型電子放出素子の位置を確定し、該位置におけるフォーミング電圧値と、該位置の次の位
置におけるフォーミング電圧値との差分値を求め、現在の電圧値に該差分値を加算することにより、前記電
圧発生手段で発生する電圧値を演算することを特徴とす
る請求項６記載の電子源の製造装置。
【請求項８】前記複数の表面伝導型電子放出素子はマ
トリクス状にレイアウトされ、前記選択手段は前記複数
の表面伝導型電子放出素子を行単位に選択することを特
徴とする請求項６記載の電子源の製造装置。
【請求項９】前記複数の表面伝導型電子放出素子はマ
トリクス状にレイアウトされ、前記選択手段は前記複数
の表面伝導型電子放出素子を列単位に選択することを特
徴とする請求項６記載の電子源の製造装置。
【請求項１０】前記複数の表面伝導型電子放出素子
は、一方端子を行方向の配線に接続し、他方端子を列方
向の配線に接続することを特徴とする請求項８又は９の
いずれかに記載の電子源の製造装置。
【請求項１１】前記複数の表面伝導型電子放出素子は
直線状にレイアウトされ、前記複数の表面伝導型電子放
出素子の所定側端子は第１の共通配線に接続され、該所
定側と反対側の端子は第２の共通配線に接続されること
を特徴とする請求項６記載の電子源の製造装置。
【請求項１２】複数の表面伝導型電子放出素子が共通
配線に接続される電子源に対して、フォーミングに必要な電圧を発生する電圧発生工程と、前記電圧発生工程により発生した電圧を印加する前記複
数の表面伝導型電子放出素子を所定数単位に順次選択す
る選択工程と、前記選択工程により選択された表面伝導型電子放出素子
に流れる電流を検出する電流検出工程と、前記電流検出工程により検出された電流値に基づいて前
記電圧発生工程で発生する電圧値を演算する演算工程と
を有し、前記選択工程により選択された表面伝導型電子放出素子
に前記電圧発生工程により発生した電圧を印加してフォ
ーミングを行うことを特徴とする電子源の製造方法。
【請求項１３】前記演算工程は、前記電流検出手段により検出された電流値によりフォー
ミング済みの表面伝導型電子放出素子の位置を確定し、予め記憶された前記複数の表面伝導型電子放出素子の各
位置毎のフォーミングに必要なフォーミング電圧値によ
り、該位置におけるフォーミング電圧値と、該位置の次
の位置におけるフォーミング電圧値との差分値を求め、現在の電圧値に該差分値を加算することにより、前記電
圧発生手段で発生する電圧値を演算することを特徴とす
る請求項１２記載の電子源の製造方法。
【請求項１４】前記複数の表面伝導型電子放出素子は
マトリクス状にレイアウトされ、前記選択工程は前記複
数の表面伝導型電子放出素子を行単位に選択することを
特徴とする請求項１２記載の電子源の製造方法。
【請求項１５】前記複数の表面伝導型電子放出素子は
マトリクス状にレイアウトされ、前記選択工程は前記複
数の表面伝導型電子放出素子を列単位に選択することを
特徴とする請求項１２記載の電子源の製造方法。
【請求項１６】前記複数の表面伝導型電子放出素子の
一方端子は行方向の配線に接続し、他方端子は列方向の
配線に接続することを特徴とする請求項１４又は１５の
いずれかに記載の電子源の製造方法。
【請求項１７】前記複数の表面伝導型電子放出素子は
直線状にレイアウトされ、前記複数の表面伝導型電子放
出素子の所定側端子を第１の共通配線に接続し、該所定
側と反対側の端子は第２の共通配線に接続することを特
徴とする請求項１２記載の電子源の製造方法。
【請求項１８】請求項６乃至１１のいずれかに記載の
電子源の製造装置により製造された電子源。
【請求項１９】請求項１２乃至１７のいずれかに記載
の電子源の製造方法により製造された電子源。