JPH09134666A

JPH09134666A - 電子源及び画像形成装置の製造方法、並びに電子源の活性化処理方法

Info

Publication number: JPH09134666A
Application number: JP30729195A
Authority: JP
Inventors: Tomotake Suzuki; 朝岳鈴木; Hidetoshi Suzuki; 英俊鱸; Eiji Yamaguchi; 英司山口
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-01-13
Filing date: 1995-11-27
Publication date: 1997-05-20
Anticipated expiration: 2015-11-27
Also published as: KR960030297A; CN1136671A; KR100188978B1; CN1075240C; JP3299096B2; DE69634652T2; DE69634652D1; US6540575B1; US6336836B1; EP0726591A1; EP0726591B1

Abstract

(57)【要約】【課題】複数の電子放出素子を備える電子源の放出電
流の増大を図る。【解決手段】ライン選択部で１つのラインを選択し、
そのラインに対して活性化電圧パルスを印加する。そし
て、他のラインについても順次選択して同様に繰り返
す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の電子放出素
子を備える電子源及び該電子源を用いた画像形成装置の
製造方法と、該電子源の活性化処理方法に関する。

【０００２】

【従来の技術】従来より、電子放出素子として、熱陰極
素子と冷陰極素子の２種類が知られている。このうち冷
陰極素子では、たとえば電界電子放出型素子（以下ＦＥ
型素子と称する）や、金属／絶縁層／金属型電子放出素
子（以下ＭＩＭ型素子と称する）や、表面伝導型電子放
出素子などが知られている。

【０００３】ＦＥ型素子の例としては、例えば、W.P.Dy
ke & W.W.Dolan,"Field emission",Advance in Electro
n Physics,8,89(1956) や、あるいは、C.A.Spindt,"Pys
icalproperties of thin-film field emmission cathod
es with molybdemum cones",J. Appl. Phys.,47,5248(1
976)などが知られている。

【０００４】また、ＭＩＭ型素子の例としては、例え
ば、C.A.Mead,"Operation of tunnel-emission Device
s",J. Appl. Phys.,32,646(1961)などが知られている。

【０００５】また、表面伝導型電子放出素子としては、
たとえば、M.I.Elinson, Radio Eng. Electron Phys.,1
0,1290,(1965)や、後述する他の例が知られている。

【０００６】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるＳｎ０2 薄膜を用いたものの他に、Ａｕ薄膜による
ものや、Ｉｎ2Ｏ3 ／ＳｎＯ2 薄膜によるものや、カー
ボン薄膜によるものなどがあり、それぞれ、G.Dittme
r:"Thin Solid Films",9,317(1972)，M.Hartwell and
C.G.Fonstad:"IEEE Trans.ED Conf.",519(1975)，荒木
久他：真空、第26巻、第1号、22(1983)により報告さ
れている。

【０００７】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、図３４に上述したM.Hartwellら
による表面伝導型電子放出素子の平面図を示す。図３４
において３００１は基板、３００４はスパッタで形成さ
れた金属酸化物よりなる導電性薄膜である。導電性薄膜
３００４は図示のようにＨ字形の平面形状に形成されて
いる。該導電性薄膜３００４に後述する通電フォーミン
グと呼ばれる通電処理を施すことにより、電子放出部３
００５が形成される。図中の間隔Ｌは、０．５〜１ｍ
ｍ，幅Ｗは０．１ｍｍに設定されている。尚、便宜上、
図３４において電子放出部３００５は導電性薄膜３００
４のほぼ中央に矩形の形状により示したが、これは模式
的なものであり、実際の電子放出部３００５の位置や形
状を忠実に表現しているわけではない。

【０００８】M.Hartwellらによる素子をはじめとして、
上述した表面伝導型電子放出素子においては、電子放出
を行う前に導電性薄膜３００４に通電フォーミングと呼
ばれる通電処理を施すことにより、電子放出部３００５
を形成するのが一般的であった。即ち、通電フォーミン
グとは、前記導電性薄膜３００４の両端に一定の直流電
圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりと
したレートで昇圧する直流電圧を印加して通電し、導電
性薄膜３００４を局所的に破壊もしくは変形もしくは変
質せしめ、電気的に高抵抗な状態の電子放出部３００５
を形成することである。尚、局所的に破壊もしくは変形
もしくは変質した導電性薄膜３００４の一部には、亀裂
が発生する。前記通電フォーミング後に導電性薄膜３０
０４に適宜の電圧を印加した場合には、前記亀裂付近に
おいて電子放出が行われる。

【０００９】上述した表面伝導型電子放出素子は、構造
が単純で製造も容易であることから、広い面積にわたっ
て多数の素子を形成できるという利点がある。そこで、
例えば本出願人による特開昭６４−３１３３２において
開示されるように、多数の素子を配列して駆動するため
の方法が研究されている。

【００１０】また、表面伝導型電子放出素子の応用につ
いては、たとえば、画像表示装置、画像記録装置などの
画像形成装置や、荷電ビーム源、等が研究されている。

【００１１】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特
開平２−２５７５５１において開示されているように、
表面伝導型電子放出素子と電子ビームの照射により発光
する蛍光体とを組み合わせて用いた画像表示装置が研究
されている。表面伝導型電子放出素子と蛍光体とを組み
合わせて用いた画像表示装置は、従来の他の方式の画像
表示装置よりも優れた特性が期待されている。たとえ
ば、近年普及してきた液晶表示装置と比較しても、自発
光型であるためバックライトを必要としない点や、視野
角が広い点において優れている。

【００１２】

【発明が解決しようとする課題】発明者らは、上記従来
例に示したものをはじめとして、さまざまな材料、製
法、構造の表面伝導型電子放出素子を試みてきた。更
に、多数の表面伝導型電子放出素子を配列した電子源、
ならびにこの電子源を応用した画像表示装置についても
研究を行ってきた。

【００１３】本発明者らは、例えば図３１に示す電気的
な配線方法による電子源についても試みてきた。即ち、
表面伝導型電子放出素子を２次元的に多数個配列し、こ
れらの素子を図示のようにマトリクス状に配線すること
により、電子源を構成する。図３１において、４００１
は表面伝導型電子放出素子を模式的に示したものであ
り、４００２は行方向配線、４００３は列方向配線であ
る。行方向配線４００２および列方向配線４００３は、
実際には有限の電気抵抗を有するものであるが、図３１
においてはこの電気抵抗が配線抵抗４００４および４０
０５として示されている。図３１に示す様な配線方法
を、単純マトリクス配線と称する。

【００１４】尚、図３１においては便宜上、６×６のマ
トリクスにより電子源を示しているが、マトリクスの規
模はもちろんこれに限定されるものではなく、例えば画
像表示装置用の電子源の場合には、所望の画像表示を行
うのに足りるだけの素子を配列し、配線するものであ
る。

【００１５】図３１に示すように複数の表面伝導型電子
放出素子を単純マトリクス配線した電子源においては、
所望の電子ビームを出力させるため、行方向配線４００
２および列方向配線４００３に適宜の電気信号を印加す
る。例えば、マトリクス中の任意の１行の表面伝導型電
子放出素子を駆動するには、選択する行の行方向配線４
００２には選択電圧Ｖｓを印加し、同時に非選択の行の
行方向配線４００２には非選択電圧Ｖｎｓを印加する。
これと同期して、列方向配線４００３に電子ビームを出
力するための駆動電圧Ｖeを印加する。この方法によれ
ば、配線抵抗４００４および４００５による電圧降下を
無視すれば、選択する行の表面伝導型電子放出素子に
は、Ｖe−Ｖsの電圧が印加される。また、非選択行の表
面伝導型電子放出素子には、Ｖe−Ｖnsの電圧が印加さ
れる。Ｖe，Ｖs，Ｖnsを適宜の大きさの電圧にすれば、
選択する行の表面伝導型電子放出素子だけから所望の強
度の電子ビームが出力されるはずであり、また列方向配
線の各々に異なる駆動電圧Ｖeを印加すれば、選択する
行の素子の各々から異なる強度の電子ビームが出力され
るはずである。また、表面伝導型電子放出素子の応答速
度は高速であるため、駆動電圧Ｖeを印加する時間の長
さを変えれば、電子ビームが出力される時間の長さも変
えることができるはずである。

【００１６】従って、複数の表面伝導型電子放出素子を
単純マトリクス配線した電子源にはいろいろな応用可能
性があり、例えば画像情報に応じた電気信号を適宜印加
すれば、画像表示装置用の電子源とし好適に用いること
ができる。

【００１７】しかしながら、複数の表面伝導型電子放出
素子を単純マトリクス配線した電子源には、実際には以
下に述べるような問題が発生していた。

【００１８】つまり、前記電子源、画像形成装置などに
用いられる表面伝導型電子放出素子については、更なる
放出電流の増大、及びその効率の向上が望まれてきた。
尚、ここで「効率」とは、個々の表面伝導型電子放出素
子の素子電極に電圧を印加したとき流れる電流（以降素
子電流Ｉfと称する）に対する真空中に放出される電流
（以降電子放出電流Ｉeと称する）との電流比をさす。

【００１９】

【課題を解決するための手段】本発明の目的は、複数の
電子放出素子を備える電子源の放出電流の増大を図る処
理方法を提供することである。

【００２０】また、本発明の目的は、短時間に行い得る
上記処理方法を提供することである。

【００２１】また、本発明の目的は、該複数の電子放出
素子間で、放出電流特性が均一となる上記処理方法を提
供することである。

【００２２】以上の目的を達成する本発明の例えば電子
源の製造方法は以下の工程を備える。すなわち、複数の
電子放出素子を有する電子源の製造方法において、複数
の電子放出素子を複数のグループに分け、各グループご
とに順次電圧印加を行ない、前記複数の電子放出素子に
活性化物質を付与する活性化工程を有する。

【００２３】

【発明の実施の形態】本発明者らは前述の放出電流Ｉｅ
の増大に関し、鋭意検討、実験を行なった結果、活性化
処理と呼ぶ新たな工程（詳細は後述する）を付加し、電
子放出部の近傍にグラファイト、またはアモルファスカ
ーボン、あるいはそれらの混合物からなる炭素を主成分
とする皮膜を制御して被覆することにより、真空中での
放出電流Ｉｅの増大が可能となることを知見した。

【００２４】活性化処理という工程は、フォーミングが
終了した素子に施す処理であり、１０のマイナス４乗〜
１０のマイナス５乗Torr程度の真空度で、定電圧のパル
スの印加を繰り返す事により、真空中に存在する有機物
質から上述の炭素あるいは炭素化合物を堆積することに
より、放出電流Ｉeを著しく増加させる処理である。活
性化時のパルス電圧波形の例を図２７に、活性化時のＩ
f，Ｉeの時間変化の例を図２８に示す。

【００２５】該工程を付加することで、表面伝導型電子
放出素子の放出電流Ｉｅの増大が計られたが、これを複
数の表面伝導型電子放出素が、単純マトリクス配線され
た電子源の製造方法に適用した場合には、更に以下のよ
うな不都合を生じた。

【００２６】たとえば、表面伝導型放出素子をＮ行Ｍ列
にわたりマトリクス状に配列した電子源に前記通電活性
化処理を行った場合、ａ．全素子の処理を完了するまでにかなりの長時間を要
する。

【００２７】ｂ．処理後の各表面伝導型放出素子のＩｅ
出力特性に不均一が生ずる。

【００２８】この両者を同時に解決するのは困難であっ
た。

【００２９】上記不都合を生じる第１の問題は、例え
ば、Ｎ行×Ｍ列に複数の表面伝導型電子放出素子を単純
マトリクス配線した電子源を製造する場合、該活性化処
理は１〜Ｎ行までのラインを順番に活性化していくこと
になるが、１ライン当たり３０分の活性化時間を要する
とすると、全体では３０×Ｎ分の時間がかかることにな
る。この単純マトリクス配線における活性化の際の等価
回路図を、図２９に示す。平板型ディスプレイなどの画
像形成装置への応用においてはＮ及びＭの数が数百〜数
千にも達することになり、従って莫大な活性化時間が必
要となり、装置の安価な製作が困難になる。また、長時
間においては前述した真空中の有機物質の量も変化する
ことになるため、全ラインを一定の条件で活性化するこ
とがが困難になり、均一な電子放出特性を得ることがで
きない。

【００３０】このような問題は図３０に示す梯子状に複
数の表面伝導型電子放出素子を配線したもの（以降梯子
型配線とよぶ）についても同様で、行数分の活性化時間
が必要になり、１行ずつ活性化を行うと、各行毎に電子
放出特性にばらつきが生じてしまう。

【００３１】又、第２の問題は、図３１に示したマルチ
ビーム電子源を行単位で通電活性化処理を行なう場合、
即ち、行方向配線４００２の内１つを選択したときを考
える。このとき、行方向及び列方向配線自体の配線抵抗
４００４及び４００５があるために、そこでの電圧降下
を生じる。一方、列方向配線４００３から注入されたラ
イン上のそれぞれの表面伝導型放出素子を流れた駆動電
流は、選択した行方向配線４００２を通して流れる。し
たがって、特に行方向配線４００２における電圧降下が
無視できない大きさとなり、選択した行方向配線４００
２に接続された表面伝導型放出素子に印加される電圧に
分布を生じてしまい、通電活性化処理後の電子放出特性
に差が生じて均一な電子放出が得られないという問題が
生じる。

【００３２】また、通電活性化処理がある程度進んだ段
階では、後述するように、表面伝導型放出素子の抵抗成
分は、素子の両端に印加される電圧により２桁程度その
大きさが変わる。即ち、単純マトリクス構造における半
選択駆動を受けている状態では選択駆動を受けている場
合に比べ抵抗成分が大きい値を示す。従って、半選択駆
動を受けている素子は解放状態と見なすことができる。
そこで、図３１を参考にＭ行Ｎ列の表面伝導型放出素子
を有するマルチビーム電子源の等価回路は、選択駆動し
ているライン上の素子のみを用いた図３２の等価回路で
表すことができる。同図において、配線抵抗４００６は
それぞれの列方向配線４００３の駆動端から駆動素子ま
での累積抵抗を表す。各列方向配線４００３をとり、そ
れぞれの素子に流れた駆動電流は、行方向配線４００２
に合流して流れる。従って、行方向配線４００２の配線
抵抗４００４による電圧降下を生じ、素子に印加される
電圧は図３３に示したようになる。この結果、各素子に
印加される活性化電圧に差が生じ、各素子の電子放出素
子特性に差が生じる。よって、このような電子源を用い
て画像表示を行った際には、表示輝度の分布の均一性が
劣ると言う問題がある。

【００３３】本発明は、以上の知見に基づき、なされた
ものであり、前述の第１又は第２の問題に対処し得る方
法、あるいは第１及び第２の両方の問題に対処し得る方
法を見出した。

【００３４】以下に好ましい実施形態を挙げて、本発明
を詳述する。

【００３５】以下に添付の図面を参照して本発明の好適
な実施の形態を説明する。

【００３６】まず、図８〜図１８を参照して、本実施形
態における表面伝導型放出素子、該素子を複数個用いて
形成されるマルチ電子源、及びこれを用いて形成される
画像表示装置について、その構成と製造法について説明
する。

【００３７】（表示パネルの構成と製造法）まず、本発
明を適用した画像表示装置の表示パネルの構成と製造法
について、具体的な例を示して説明する。

【００３８】図８は、実施形態に用いた表示パネルの斜
視図であり、内部構造を示すためにパネルの１部を切り
欠いて示している。

【００３９】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。

【００４０】リアプレート１００５には、基板１００１
が固定されているが、該基板上には表面伝導型放出素子
１００２がＮｘＭ個形成されている。（Ｎ，Ｍは２以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。たとえば、高品位テレビジョンの表示を目
的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０
００以上の数を設定することが望ましい。本実施形態に
おいては、Ｎ＝３０７２，Ｍ＝１０２４とした。）前記
ＮｘＭ個の表面伝導型放出素子は、Ｍ本の行方向配線１
００３とＮ本の列方向配線１００４により単純マトリク
ス配線されている。前記、１００１〜１００４によって
構成される部分をマルチ電子ビーム源と呼ぶ。なお、マ
ルチ電子ビーム源の製造方法や構造については、後で詳
しく述べる。

【００４１】本実施形態においては、気密容器のリアプ
レート１００５にマルチ電子ビーム源の基板１００１を
固定する構成としたが、マルチ電子ビーム源の基板１０
０１が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板１０
０１自体を用いてもよい。

【００４２】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜１００８の部分にはＣ
ＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図９
の（ａ）に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体１０１０が設け
てある。黒色の導電体１０１０を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ントラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
１０１０には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。

【００４３】また、３原色の蛍光体の塗り分け方は前記
図９の（ａ）に示したストライプ状の配列に限られるも
のではなく、たとえば図９の（ｂ）に示すようなデルタ
状配列や、それ以外の配列であってもよい。なお、モノ
クロームの表示パネルを作成する場合には、単色の蛍光
体材料を蛍光膜１００８に用いればよく、また黒色導電
材料は必ずしも用いなくともよい。

【００４４】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。

【００４５】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。

【００４６】また、Ｄx1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈｖは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Ｄx1〜Ｄxmはマルチ電子ビーム源の行方向配線１０
０３と、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線
１００４と、Ｈｖはフェースプレートのメタルバック１
００９と電気的に接続している。

【００４７】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は１ｘ１０マ
イナス５乗ないしは１ｘ１０マイナス７乗［Ｔｏｒｒ］
の真空度に維持される。

【００４８】以上、本発明実施形態の表示パネルの基本
構成と製法を説明した。

【００４９】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子ビーム源は、表面
伝導型放出素子を単純マトリクス配線した電子源であれ
ば、表面伝導型放出素子の材料や形状あるいは製法に制
限はない。しかしながら、発明者らは、表面伝導型放出
素子の中では、電子放出部もしくはその周辺部を微粒子
膜から形成したものが電子放出特性に優れ、しかも製造
が容易に行えることを見いだしている。したがって、高
輝度で大画面の画像表示装置のマルチ電子ビーム源に用
いるには、最も好適であると言える。そこで、上記実施
形態の表示パネルにおいては、電子放出部もしくはその
周辺部を微粒子膜から形成した表面伝導型放出素子を用
いた。そこで、まず好適な表面伝導型放出素子について
基本的な構成と製法および特性を説明し、その後で多数
の素子を単純マトリクス配線したマルチ電子ビーム源の
構造について述べる。

【００５０】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【００５１】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図１０に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図（ａ）および断
面図（ｂ）である。図中、１１０１は基板、１１０２と
１１０３は素子電極、１１０４は導電性薄膜、１１０５
は通電フォーミング処理により形成した電子放出部、１
１１３は通電活性化処理により形成した薄膜である。

【００５２】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層
を積層した基板、などを用いることができる。

【００５３】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2 Ｏ3 −ＳｎＯ2 をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法（たとえ
ば印刷技術）を用いて形成してもさしつかえない。

【００５４】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。

【００５５】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００５６】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。

【００５７】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。

【００５８】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 ，などをはじ
めとする酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，Ｃ
ｅＢ6 ，ＹＢ4 ，ＧｄＢ4 ，などをはじめとする硼化物
や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，
などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。

【００５９】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【００６０】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１０の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【００６１】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図１０においては模式的に示してある。

【００６２】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【００６３】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。なお、実際の薄膜１１１３
の位置や形状を精密に図示するのは困難なため、図１０
においては模式的に示した。また、平面図（ａ）におい
ては、薄膜１１１３の一部を除去した素子を図示した。

【００６４】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。

【００６５】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。

【００６６】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【００６７】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図１１の（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図１０と同一である。

【００６８】１）まず、図１１の（ａ）に示すように、
基板１１０１上に素子電極１１０２および１１０３を形
成する。

【００６９】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。）その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。

【００７０】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。

【００７１】形成するにあたっては、まず前記（ａ）の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である（具体的に
は、本実施形態では主要元素としてＰｄを用いた。ま
た、実施形態では塗布方法として、ディッピング法を用
いたが、それ以外のたとえばスピンナー法やスプレー法
を用いてもよい。）。

【００７２】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施形態で用いた有機金属溶液の塗
布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。

【００７３】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。

【００７４】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【００７５】通電方法をより詳しく説明するために、図
１２に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加
した。その際には、三角波パルスの波高値Ｖｐｆを、順
次昇圧した。また、電子放出部１１０５の形成状況をモ
ニターするためのモニターパルスＰｍを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
１１１１で計測した。

【００７６】実施形態においては、たとえば１０のマイ
ナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、た
とえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を
１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス
印加するたびに１回の割りで、モニターパルスＰｍを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に
設定した。そして、素子電極１１０２と１１０３の間の
電気抵抗が１ｘ１０の６乗［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１ｘ１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。

【００７７】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【００７８】４）次に、図１１の（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。

【００７９】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。

【００８０】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【００８１】通電方法をより詳しく説明するために、図
１３の（ａ）に、活性化用電源１１１２から印加する適
宜の電圧波形の一例を示す。本実施形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には，矩形波の電圧Ｖａｃは１４
［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４
は１０［ミリ秒］とした。なお、上述の通電条件は、本
実施形態の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。

【００８２】図１１の（ｄ）に示す１１１４は該表面伝
導型放出素子から放出される放出電流Ｉｅを捕捉するた
めのアノード電極で、直流高電圧電源１１１５および電
流計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる。）活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉｅを計測して通電
活性化処理の進行状況をモニターし、活性化用電源１１
１２の動作を制御する。電流計１１１６で計測された放
出電流Ｉｅの一例を図１０５（ｂ）に示すが、活性化電
源１１１２からパルス電圧を印加しはじめると、時間の
経過とともに放出電流Ｉｅは増加するが、やがて飽和し
てほとんど増加しなくなる。このように、放出電流Ｉｅ
がほぼ飽和した時点で活性化用電源１１１２からの電圧
印加を停止し、通電活性化処理を終了する。

【００８３】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。

【００８４】以上のようにして、図１１の（ｅ）に示す
平面型の表面伝導型放出素子を製造した。

【００８５】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。

【００８６】図１４は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。
垂直型が先に説明した平面型と異なる点は、素子電極の
うちの片方（１２０２）が段差形成部材１２０６上に設
けられており、導電性薄膜１２０４が段差形成部材１２
０６の側面を被覆している点にある。したがって、前記
図１０の平面型における素子電極間隔Ｌは、垂直型にお
いては段差形成部材１２０６の段差高Ｌｓとして設定さ
れる。なお、基板１２０１、素子電極１２０２および１
２０３、微粒子膜を用いた導電性薄膜１２０４、につい
ては、前記平面型の説明中に列挙した材料を同様に用い
ることが可能である。また、段差形成部材１２０６に
は、たとえばＳｉＯ2 のような電気的に絶縁性の材料を
用いる。

【００８７】次に、垂直型の表面伝導型放出素子の製法
について説明する。図１５の（ａ）〜（ｆ）は、製造工
程を説明するための断面図で、各部材の表記は前記図１
４と同一である。

【００８８】１）まず、図１５（ａ）に示すように、基
板１２０１上に素子電極１２０３を形成する。

【００８９】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。

【００９０】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【００９１】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。

【００９２】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。

【００９３】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図１１の（ｃ）を用いて説明した平面型の通電フォー
ミング処理と同様の処理を行えばよい。）７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる（図１１の（ｄ）を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい）。

【００９４】以上のようにして、図１１の（ｆ）に示す
垂直型の表面伝導型放出素子を製造した。

【００９５】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。

【００９６】図１６に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。

【００９７】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。

【００９８】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。

【００９９】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。

【０１００】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０１０１】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１０２】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔ
ｈ以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。

【０１０３】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１０４】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。

【０１０５】図１７に示すのは、前記図８の表示パネル
に用いたマルチ電子ビーム源の平面図である。基板上に
は、前記図１０で示したものと同様な表面伝導型放出素
子が配列され、これらの素子は行方向配線電極１００３
と列方向配線電極１００４により単純マトリクス状に配
線されている。行方向配線電極１００３と列方向配線電
極１００４の交差する部分には、電極間に絶縁層（不図
示）が形成されており、電気的な絶縁が保たれている。

【０１０６】図１７のＡ−Ａ’に沿った断面を、図１８
に示す。

【０１０７】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。

【０１０８】以上説明したように、表面伝導型放出素子
によるマルチ電子源の製造過程において通電活性化処理
が画像表示装置形成後の表示特性に大きな影響を及ぼ
す。上述の素子の製造工程の説明では、単一の素子につ
いて説明を行っているが、画像表示装置の形成において
はマルチ電子源に対する活性化処理が必要となる。以下
の第１〜８の実施形態では、そのようなマルチ電子源に
対する好適な活性化処理の方法について説明する。

【０１０９】以下、本発明に係る一実施形態について、
図面を参照して詳細に説明する。

【０１１０】＜第１実施形態＞図１に、本実施形態にお
ける表面伝導型電子放出素子の活性化装置の例を示す。
図１において、１は活性化電圧パルスを発生する活性化
電圧源、２は活性化電圧源１で発生した電圧パルスを必
要なラインに印加するためのライン選択部、３は活性化
電圧源１，ライン選択部２を制御するための制御部、４
は活性化されるための、既に上述のようなフォーミング
処理がなされた、複数の表面伝導型電子放出素子がＭ行
×Ｎ列に単純マトリクス配線された電子源基板である。
ここで電子源基板４は不図示の真空装置中に設置されて
おり、該真空装置内は、１０のマイナス４乗〜マイナス
５乗Torr程度に真空排気されている。

【０１１１】以下、図１を用いて本実施形態における表
面伝導型電子放出素子の活性化方法について説明する。
活性化電圧源１は活性化に必要な電圧パルスを発生する
ためのものであり、本実施形態において、該活性化電圧
源１は上述した図２７に示す電圧波形を出力し、Ｔ１
（パルス幅）＝１msec，Ｔ２（パルス間隔）＝２msec、
電圧波高値は１４Ｖであった。この電圧波形および出力
のオン／オフは、制御部３により制御される。活性化電
圧源１から出力された電圧波形は、ライン選択部２に入
力され、そこで選択されたラインに印加される。

【０１１２】ここで、ライン選択部２について、図２を
参照して説明する。ライン選択部２は例えばリレー、ア
ナログスイッチ等のスイッチで構成され、電子源基板４
がＮ×Ｍのマトリクスであるとき、ｓｗ１〜ｓｗＭのよ
うにＭ個のスイッチが並列に並べられ、Ｓｘ１〜ＳｘＭ
を介して電子源基板４のｘ配線端子Ｄｘ１〜ＤｘＭに接
続されている。また該スイッチｓｗ１〜ｓｗＭは制御部
３にて制御され、活性化するべきラインに活性化電圧源
１からの電圧波形が加わるように作動する。図２の例で
はｓｗ１が作動することにより第１ラインが選択され、
その他のラインはグランドに接続されている様子を示
す。

【０１１３】次に、本実施形態におけるライン切り替え
のタイミングについて、図３を参照して説明する。

【０１１４】図３は、図１中に示した活性化電圧源１と
ライン選択部２の動作タイミングを示すタイミングチャ
ートである。図３において、一番上のグラフは活性化電
圧源１の出力波形を示し、ｓｗ１〜ｓｗＭの各グラフは
ライン選択部２に内蔵されたスイッチの動作タイミング
を示し、Ｓｘ１〜ＳｘＭの各グラフはライン選択部２の
出力波形を示している。

【０１１５】図示のように、活性化電圧源１は、連続し
た矩形パルスを出力する。

【０１１６】パルス出力が始まるとまず最初にｓｗ１が
オンになり、パルス波形を電子源基板４のＤｘ１端子に
出力する。しかし，ｓｗ１がオンになっているのは１パ
ルス分だけであり、すぐにオフとなって、直後にｓｗ２
がオンになる。このようにしてパルス出力に合わせてｓ
ｗ１からｓｗＭが順次切り替わり、Ｓｘ１〜ＳｘＭで示
した各出力パルスがＤｘ１からＤｘＭに印加された後、
またｓｗ１から順に繰り返される。

【０１１７】このようにして活性化を一定時間行なった
結果、各表面伝導型電子放出素子間での放出電流特性は
非常に均一なものとなり、該表面伝導型電子放出素子の
複数を有する電子源を利用して製作した画像表示装置
（ディスプレイ装置）では高品位な画像が得られた。こ
こで活性化に必要な時間は１ライン活性化のデータから
求められ、ライン毎に活性化する方法と比べてほぼ５分
の１の時間で同程度の放出電流が得られた。

【０１１８】以上説明したように本実施形態のような活
性化装置を用いて複数の表面伝導型電子放出素子に対し
て活性化電圧をライン走査しながら印加する事により、
活性化時間を短縮し、尚且つ、各素子の特性を均一化す
ることができる。

【０１１９】尚、本実施形態は、電子源基板４が、複数
の表面伝導型電子放出素子が梯子型配線により接続され
ていてる電子源基板であっても同様に適用可能である。

【０１２０】＜第２実施形態＞以下、本発明に係る第２
実施形態について、以下詳細に説明する。

【０１２１】第２実施形態における活性化装置は上述し
た第１実施形態と同様であるが、電子源基板として、既
に上述のようなフォーミング処理が成された、複数の表
面伝導型電子放出素子が、梯子型配線されたものを使用
する例について説明する。これを図４に示す。図４にお
いて、上述した第１実施形態に示す図１と同様の構成に
は同一番号を付し、説明を省略する。

【０１２２】図４において、５は活性化されるための、
既にフォーミング処理がなされた複数の表面伝導型電子
放出素子が、梯子型配線された電子源基板である。ここ
で電子源基板５は不図示の真空装置中に設置されてお
り、該真空装置内は１０のマイナス４乗〜マイナス５乗
Torr程度に真空排気されている。

【０１２３】電子源基板の梯子型配線のうち、半数は端
子Ｄ１〜ＤＭを介してライン選択部２と電気的に接続さ
れ、残りの半数はグランドレベル（０ボルト）と接続さ
れている。

【０１２４】図５は、図４中に示した活性化電圧源１と
ライン選択部２の動作タイミングを示すタイミングチャ
ートである。図５において、一番上のグラフは活性化電
圧源１の出力波形を示し、ｓｗ１〜ｓｗＭの各グラフは
ライン選択部２に内蔵されたスイッチの動作タイミング
を示し、Ｓ１〜ＳＭの各グラフはライン選択部２の出力
波形を示している。

【０１２５】本実施形態では、全ラインを上半分（すな
わち１ライン〜Ｍ／２ライン）と下半分（すなわちＭ／
２＋１ライン〜Ｍライン）の２つのグループに分割し、
両グループに対して並行して通電活性化処理を行うが、
各グループ内では前記第１実施形態と同様にラインを順
次切り替えながら電圧を印加した。本実施形態は、活性
化処理に要する時間を、第１実施形態よりもさらに短縮
できた。（なお、分割するグループ数は必ずしも２に限
るものではなく、総ライン数に応じて適宜決定すればよ
い。）各部の動作を詳しく説明すると、図５に示すように、活
性化電圧源１は連続した矩形パルスを出力する。

【０１２６】パルス出力が始まるとまず最初にライン制
御部２内のｓｗ１及びｓｗ［Ｍ／２＋１］（Ｍが奇数の
ときはｓｗ［（Ｍ＋１）／２＋１］）がオンになる。従
って、パルス波形が電子源基板５のＤ１及びＤ［Ｍ／２
＋１］端子に出力される。しかし、ｓｗ１，ｓｗ［Ｍ／
２＋１］（又はｓｗ［（Ｍ＋１）／２＋１］）がオンに
なっているのは１パルス分だけであり、すぐにオフとな
って、直後にｓｗ２，ｓｗ［Ｍ／２＋２］（又はＳＷ
［（Ｍ＋１）／２＋２］）がオンになる。このようにし
てパルス出力に合わせてｓｗ１〜ｓｗ［Ｍ／２］、及び
ｓｗ［Ｍ／２＋１］〜ｓｗＭが切り替わり、１パルスず
つがＤ１〜Ｄ［Ｍ／２］及びＤ［Ｍ／２＋１］〜ＤＭに
印加された後、またｓｗ１，ｓｗ［Ｍ／２＋１］（又は
ｓｗ［（Ｍ＋１）／２＋１］）から繰り返される。

【０１２７】このようにして活性化を一定時間行なった
結果、各表面伝導型電子放出素子間での放出電流特性は
非常に均一なものになり、該表面伝導型電子放出素子の
複数を有する電子源を利用して製作した画像表示装置
（ディスプレイ装置）では高品位な画像が得られた。こ
こで活性化に必要な時間は１ライン活性化のデータから
求められ、ライン毎に活性化する方法と比べてほぼ１０
分の１の時間で同程度の放出電流が得られた。

【０１２８】以上説明したように、同時に活性化電圧パ
ルスを印加するラインを増やしていくことにより、電子
源基板全体の活性化時間を短縮することができる。但
し、該ライン数を増やしすぎると基板で消費される電力
が増えることとなるので、発熱、電源容量の制限に応じ
て、同時に活性化できるライン数は適宜決定される。

【０１２９】尚、第２実施形態は、電子源基板５が、複
数の表面伝導型電子放出素子が単純マトリクス配線によ
り接続されている電子源基板であっても同様に適用可能
である。

【０１３０】＜第３実施形態＞以下、本発明に係る第３
実施形態について詳細に説明する。第３実施形態におけ
る活性化装置は上述した第１実施形態で説明した装置と
同様であり、複数の表面伝導型電子放出素子も同様に、
単純マトリクス配線により接続されているが、両側から
配線が取り出しされ、ライン選択部に共通に接続されて
いる。これを図６に示す。図６において、上述した第１
実施形態に示す図１と同様の構成には同一番号を付し、
説明を省略する。

【０１３１】図６において、６は活性化されるための、
既に上述のようなフォーミング処理がなされた複数の表
面伝導型電子放出素子が単純マトリクス配線された電子
源基板である。ここで電子源基板６は不図示の真空装置
中に設置されており、該真空装置内は１０のマイナス４
乗〜マイナス５乗Torr程度に真空排気されている。尚、
図６に示す活性化装置の全体的な動作は上述した第１実
施形態と同様であるため、説明を省略する。

【０１３２】図７は、図６中に示した活性化電圧源１と
ライン選択部２の動作タイミングを示すタイミングチャ
ートである。図７において、一番上のグラフは活性化電
圧源１の出力波形を示し、ｓｗ１〜ｓｗＭの各グラフは
ライン選択部２に内蔵されたスイッチの動作タイミング
を示し、Ｓｘ１〜ＳｘＭの各グラフはライン選択部２の
出力波形を示している。

【０１３３】本実施形態においては、活性化電圧源１と
して構造が簡単な直流電圧源を用いており、１４ボルト
の一定電圧が出力されている。

【０１３４】活性化電圧が出力されるとまず最初にｓｗ
１がオンになる。そして、活性化電圧が電子源基板６の
Ｄｘ１端子に出力される。しかし、ｓｗ１がオンになっ
ているのは１msecだけであり、すぐにオフとなって、直
後にｓｗ２がオンになる。このようにして１msec毎にｓ
ｗ１〜ｓｗＭが順次切り替わり、１msecの活性化電圧が
Ｄｘ１〜ＤｘＭに印加された後、またｓｗ１から順に繰
り返される。

【０１３５】このようにして活性化を一定時間行なった
結果、各表面伝導型電子放出素子間での放出電流特性は
非常に均一なものになり、該表面伝導型電子放出素子を
複数有する電子源を利用して製作した画像表示装置（デ
ィスプレイ装置）では高品位な画像が得られた。

【０１３６】本実施形態によれば、配線の両側から給電
するため配線抵抗で生ずる電圧降下を緩和することがで
き、第１実施形態よりもさらに均一に活性化処理を遂行
できる効果がある。また、第１実施形態ではＭ本のライ
ンを１回走査するのに２×Ｍ［ｍｓｅｃ］必要とした
が、本実施形態ではＭ［ｍｓｅｃ］で済む。したがっ
て、活性化処理を完遂するのに要する時間は第１実施形
態の場合の約半分で済んだ。

【０１３７】以上説明したように、活性化電圧を印加す
るラインを所定時間単位で切り替えることにより、電子
源基板全体の活性化時間を短縮することができる。

【０１３８】尚、第３実施形態は、電子源基板６が、複
数の表面伝導型電子放出素子が梯子型配線により接続さ
れている電子源基板であっても同様に適用可能である。

【０１３９】＜第４実施形態＞図１９は、本実施形態に
おける活性化処理を行なうための電気回路の概略構成を
示したブロック図である。図１９において１９は表面伝
導型放出素子であり、既に、上述したようなフォーミン
グ処理がなされた素子である。

【０１４０】該表面伝導型放出素子１９の複数が、Ｍ行
×Ｎ列に、単純マトリクス配線されて、電子源基板１０
を構成している。

【０１４１】１１は制御部であり、本実施形態における
活性化処理の制御を行う。制御部１１はＣＰＵ１２、Ｒ
ＯＭ１３及びＲＡＭ１４を備える。ＣＰＵ１２はＲＯＭ
１３に格納された制御プログラムを実行することによ
り、本実施形態の活性化処理を実現する。ＲＡＭ１４は
ＣＰＵ１２が各種の処理を実行するに際しての作業領域
を提供する。

【０１４２】１７、１８はスイッチング回路であり、制
御部１１の制御によってそれぞれ列方向配線、行方向配
線の接続を切り換える。スイッチング回路１７は、．
列方向配線に接続される端子ＤＹ１〜ＤＹＮに、パルス
発生電源１１１２ｂからの通電活性化パルスを印加する
か、グランドにするかを切り換えるスイッチ素子と、
．通電活性化を行なうために端子ＤＹ１〜ＤＹＮのい
ずれか１つもしくは複数を選択するスイッチ素子とを備
える。スイッチング回路１８は行方向配線の接続に関し
てスイッチング回路１７と同様の働きをする。

【０１４３】１１１２ａ及び１１１２ｂはパルス発生電
源であり、上記図１１の（ｄ）で説明した活性化用電源
１１１２に相当する。各端子に印加される活性化処理用
のパルスの切り換え動作、及びパルスの波高、幅、周
期、発生タイミングなどは制御部１１によって制御され
る。なお、パルス発生電源１１１２ａ，ｂ、及びスイッ
チング回路１７、１８は複数の端子を同時に選択する事
も可能である。

【０１４４】また、１１１４はアノードであり、活性化
処理中に各素子から放出される電子を捕捉する。１１１
６は電流計であり、アノード１１１４で捕捉された放出
電流Ｉｅを計測し、その結果を制御部１へ入力する。１
１１５は直流高圧電源であり、アノード１１１４に対し
て正の高圧を印加する。これら１１１４〜１１１６で示
される構成は、放出電流Ｉｅを検出するための構成であ
り、図１１の（ｄ）で示した構成に対応している。

【０１４５】図２０は、電子源基板１０の全マトリクス
中の１２×６マトリクスを抽出した図である。説明の都
合上、各表面伝導型放出素子を区別するためにＤ（１，
１）、Ｄ（２，１）ないしはＤ（１２，６）のように
（Ｘ，Ｙ）座標で位置を示してある。ここで、１２×６
マトリクスを例にして説明を行なうのは、家庭用ＴＶ等
の画像表示パネルに於いては水平方向のほうが表示分解
能が高い場合が多いこと、さらに、後述するように本発
明の表面伝導型放出素子を用いた画像表示装置の場合
は、表示面上のそれぞれの輝点に個々の表面伝導型放出
素子が対応することから、実際に使用される形態に近い
モデルを選んだことによるものである。たとえば、通
常、家庭用のテレビジョンでは横長である上に、蛍光面
での色配列がストライプやモザイク配置となっており、
図１９でのＮは、少なくともＭの２倍以上となる場合が
多い。

【０１４６】本実施形態では、まず第１活性化の工程と
して行方向に沿って順に通電活性化する。まず、図２０
のＤＸ１上に接続されたＤ（１，１）、Ｄ（２，１）、
…、Ｄ（１２，１）の各表面伝導型放出素子を通電活性
化するために、図１９のスイッチング回路１７、１８に
より端子ＤＸ１を選択し、パルス発生電源１１１２ａに
より活性化パルスを印加する。即ち、ＤＸ１をパルス発
生電源１１１２ａに接続し、この他の端子は全てグラウ
ンドとする。このような電位の与え方により単純マトリ
クス配線において所望の表面伝導型放出素子だけに電圧
を印加することができる。活性化パルスは、図１３の
（ａ）に示した矩形波で、Ｔ１（パルス幅）を１ミリ
秒、Ｔ２（パルス間隔）を１０ミリ秒、波高値Ｖａｃを
１４Ｖとして、約１×１０のマイナス５乗Ｔｏｒｒの真
空雰囲気下で行った。また、活性化中は、放出電流Ｉｅ
をモニタしながら行った。そして、Ｉｅ値が完全に飽和
するまで十分時間をかけ（本実施形態では９０分程度）
活性化した。

【０１４７】つづいて、ＤＸ２上に接続されたＤ（１，
２）、Ｄ（２，２）、…、（１２，２）の各表面伝導型
放出素子を通電活性化するために、スイッチング回路１
７及び１８により端子ＤＸ２を選択する。即ち、端子Ｄ
Ｘ２をパルス発生電源１１１２ａと接続し、その他の端
子は全てグラウンドとして、ＤＸ１の場合と同様にして
活性化パルスを印加する。

【０１４８】これを繰り返して、図２０において上から
下に向かってＤＸ６まで１ラインずつ順に活性化を完了
させる。なお、各行に対する活性化処理は、放出電流Ｉ
ｅをモニタし、放出電流Ｉｅの飽和を検出して終了とす
る。なお、放出電流Ｉｅの飽和の検出は、Ｉｅの変化量
が所定量以下となったことを検出して行える。

【０１４９】さて、以上のような第１活性化の工程を終
了した時点では、課題で述べたとおり、給電端子ＤＸ１
〜ＤＸＭからの距離の違いによって、行方向に沿ったラ
イン内（図２０においては横方向）では、図３３に示し
たように各素子への印加電圧に分布が生じてしまう。図
２１は、本実施形態において第１の活性化工程を終了し
た時点における、行内の電子放出量の分布を表す図であ
る。図３３に示したような印加電圧の分布により、図２
１に示すように放出特性にばらつきΔＩｅｘが生じてい
る。

【０１５０】次に、第２活性化の工程として、第１活性
化の工程とは直交する方向の配線に沿って活性化処理を
進める。即ち、本実施形態では第１活性化工程が行方向
に沿って処理を進めたので第２活性化工程では列方向に
沿って（図２０の縦方向）通電活性化を行なう。まず図
２０のＤＹ１２上に接続されたＤ（１２，１）、Ｄ（１
２，２）、…、Ｄ（１２，６）の各表面伝導型放出素子
を通電活性化するために、図１９のスイッチング回路１
７、１８により、端子ＤＹ１２を選択する。この結果、
端子ＤＹ１２がパルス発生電源１１１２ｂに接続され、
その他の端子は全てグラウンドとなり、端子ＤＹ１２に
つながる列方向配線に活性化パルスが印加される。この
場合にも、第１活性化と同様の条件の活性化パルスを印
加した。

【０１５１】以下同様にして、図２０において右から左
に向かって端子ＤＹ１まで１ラインずつ順に活性化す
る。第２活性化では既に活性化済みの表面伝導型放出素
子を駆動するので、図２１に示したような印加電圧分布
による放出電流バラツキを補正する程度の短い時間（本
実施形態では１５分程度）で行った。

【０１５２】図２２は第２活性化工程を実行後の列方向
の素子における放出電流のばらつきを表す図である。垂
直方向、即ち端子ＤＹＮ上の表面伝導型放出素子におい
ては、第１活性化工程のときと比べ１ライン上の駆動さ
れる表面伝導型放出素子の数が１２から６に減少するた
めに、配線での電圧降下が低減され、図２２に示したよ
うに電子放出量のばらつきもΔＩｅｙと第１活性化工程
での量の半分以下になる。

【０１５３】なお、上述の第２活性化を最初に行っても
同様の電子放出量のばらつきが少ない電子源を作成する
ことが可能であるが、初期からの活性化は長時間かかる
ため、ライン数の少ない行方向でまず第１活性化を行
う。この結果、通電活性化工程全体の時間が短縮され
る。例えば、本実施形態では、第１活性化工程に９０分
程度の時間が必要となるのに対して、第２活性化工程に
は１５分程度の時間しか必要とされない。従って、ライ
ン数の少ない行方向で第１活性化を行い、続いて列方向
で第２活性化を行うことで、処理時間の短縮が達成され
る。

【０１５４】上述のような方法で図１９の全マトリクス
中で活性化を行うことにより、均一な電子源を作成する
ことが可能となる。

【０１５５】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい方法であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更することが望ましい。

【０１５６】また、本実施形態の第１及び第２通電活性
化工程での通電活性化は、ライン単位であれば上記の限
りではなく、複数ライン単位同時でも、また、それを駆
動パルスの間に走査して行ってもよい。又、行と列が逆
でも１ライン上での表面伝導型放出素子の数が少ない方
向で第２活性化を行なえばよい。

【０１５７】図２３は本実施形態における活性化手順を
表すフローチャートである。同図において、ステップＳ
１１〜Ｓ１３、Ｓ１６、Ｓ１７で示される処理は第１通
電活性化工程であり、ステップＳ１４、Ｓ１５、Ｓ１
８、Ｓ１９で示される処理は第２通電活性化工程であ
る。

【０１５８】第１通電活性化工程を行単位或は列単位の
いずれで行うかを決定するために、ステップＳ１１にお
いて、Ｍ行×Ｎ列のマトリクス配線の行数Ｍと列数Ｎの
大きさを比較する。上述したように、処理時間の短縮の
ために、行数或は列数の少ないほうを用いて第１通電活
性化工程が実行される。即ち、ステップＳ１１でＭがＮ
以下であればステップＳ１２へ進み、行単位での通電活
性化工程を実行する。そして、ステップＳ１３で放出電
流Ｉｅが飽和したか否かを判定し、Ｉｅが飽和するまで
通電処理が行われる。この処理を全ての行について実行
する（ステップＳ１４）。ステップＳ１４で全ての行に
ついて活性化処理を終了した場合は、ステップＳ１５へ
進み、第２通電活性化工程へ移る。

【０１５９】ステップＳ１５では、列単位での通電活性
化工程を実施し、放出電流Ｉｅの飽和が検出されるまで
処理が行われる（ステップＳ１６）。ステップＳ１５及
びステップＳ１６による活性化処理を全ての列について
実行すると本活性化処理が終了する（ステップＳ１
７）。

【０１６０】一方、ステップＳ１１で列数Ｎの方が行数
Ｍより小さければ、ステップＳ２１へ進む。ステップＳ
２１〜Ｓ２６で示される処理では、第１通電活性化工程
を列単位で実行し、第２通電活性化工程を行単位で行う
という点を除いて上述のステップＳ１２〜Ｓ１７で示し
た処理と同様の処理が実行される。

【０１６１】なお、本例では上述の図２３のフローチャ
ートに示された制御を実現するための制御プログラムは
ＲＯＭ１３に格納されてＣＰＵ１２によって実行される
が、制御形態はこれに限らない。例えば、上述した制御
を実現する構成を論理回路等のハードウエアで実現して
もよいことは言うまでもない。

【０１６２】以上のようにして、行方向を単位とした通
電活性化と列方向を単位とした通電活性化を行うことに
より、マトリクス上の各表面伝導型放出素子の電子放出
特性をより均一にすることが可能となる。

【０１６３】また、比較的時間のかかる第１通電活性化
工程を、行数或は列数のうちの数の少ない方を単位とし
て行うことにより、第１及び第２通電活性化工程による
トータルの通電活性化処理時間を短縮できる。

【０１６４】＜第５実施形態＞以下に、図２４及び図２
５を参照して本実施形態について説明する。図２４は本
実施形態における活性化処理を行なうための電気回路の
概略構成を示したブロック図である。第４実施形態（図
１９）と異なる点は、行方向配線の両側にＤＸ１とＤＸ
１'ないしＤＸＭとＤＸＭ'のように活性化パルスを印加
する端子（給電端子）を有している点である。なお、図
２４において図１９と同じ構成には同一の参照番号を付
し、ここでは説明を省略する。

【０１６５】本実施形態での通電活性化方法は、第４実
施形態と同様に、行数の方が列数よりも少ないものと
し、行方向のライン単位で行なう第１活性化工程を先に
行ない、次に、第１活性化工程時のラインと直交する方
向、即ち列方向のライン単位で第２活性化工程を行な
う。但し、本実施形態での第１活性化工程は、給電端子
が行方向配線の両側にあるため、第４実施形態のときの
第１活性化工程に比べ、配線による電圧降下が低減され
ることになる。

【０１６６】図２５は、第１活性化工程を終えた行方向
における各素子からの放出電流のばらつきを表す図であ
る。以上のようにして第１活性化工程を終えた電子源基
板の行方向での電子放出特性のばらつきは、図２１に示
したばらつき量ΔＩｅｘよりもさらに少ないΔＩｅｘ’
が得られる。

【０１６７】尚、活性化する表面伝導型放出素子の選択
方法、活性化雰囲気、活性化パルス等は実施形態と同じ
である。第１活性化工程における通電活性化する順番
は、Ｄｘ１、Ｄｘ２、…、ＤｘＭの順で行われ、第２活
性化工程に置いては、ＤＹＮ／２、ＤＹ（Ｎ／２＋
１）、ＤＹ（Ｎ／２−１）、…、ＤＹ１、ＤＹＮとΔＩ
ｅｘ’がより大きい素子が結線された列から順に行われ
る。又、活性化の終了は第４実施形態と同様にして、ほ
ぼＩｅが飽和されたところで終了する。ここで第２活性
化工程における通電活性化の時間は第１活性化工程が終
了しているために各素子への印加電圧のばらつき分を補
正する程度の短時間で達成される。

【０１６８】上述のような方法を、全マトリクス中で行
なうことにより、均一な電子源を作成することが可能と
なる。

【０１６９】なお上述の通電条件は、本実施形態の表面
伝導型放出素子に関する好ましい方法であり、表面伝導
型放出素子の設計を変更した場合には、それに応じて条
件を適宜変更するのが望ましい。

【０１７０】また本実施形態の通電活性化はライン単位
であれば上記の限りではなく、複数ライン同時でも、ま
たそれらをパルス間隔の間に走査して行ってもよい。ま
た、第２活性化処理において、上記第４実施形態では駆
動端の反対側から順に（即ち図２のように右から左方向
へ）、第５実施形態では中央付近から両側に向けて順に
活性化を行うが、活性化処理の順序は特に制限されるも
のではない。

【０１７１】又、以上述べた第４、５実施形態の活性化
処理方法に、前述した第１〜３実施形態の活性化処理方
法を適宜組合せて行われる活性化処理は、本発明におけ
る特に好ましい態様であり、そのいくつかの例を以下に
説明する。

【０１７２】＜第６実施形態＞本実施形態は、第１実施
形態にて前述した活性化処理の方法に、更に、前述の第
４実施形態の活性化処理の方法を採用した例を示すもの
である。

【０１７３】本実施形態においては、図１９のパルス発
生電源（１１１２ａ，１１１２ｂ）とスイッチイング回
路（１７，１８）の動作タイミングが、前述の第４実施
形態とは異なっている。

【０１７４】即ち、本実施形態においては、前述の第４
実施形態における第１活性化及び第２活性化の各工程に
おいて、図１９のパルス発生電源（１１１２ａ，１１１
２ｂ）とスイッチング回路（１７，１８）は、第１実施
形態にて前述した図３のタイミングチャートに示される
動作タイミングをとる。

【０１７５】本実施形態においては、前述した図３の
は、図１９のパルス発生電源１１１２ａ（または１１１
２ｂ）の出力波形、図３のは、図１９のスイッチング
回路１８（または１７）に内蔵され、各ラインの端子Ｄ
Ｘ１〜ＤＸＭ（またはＤＹ１〜ＤＹＮ）に接続されたス
イッチＳｗ１〜ＳｗＭ（またはＳｗ１〜ＳｗＮ）の動作
タイミング、図３のは、各ラインの端子ＤＸ１〜ＤＸ
Ｍ（またはＤＹ１〜ＤＹＮ）へのスイッチング回路１８
（または１７）からの出力波形にそれぞれ対応する。

【０１７６】本実施形態においては、図１９のパルス発
生電源（１１１２ａ，１１１２ｂ）とスイッチング回路
（１７，１８）が、以上述べた動作タイミングをとるこ
とを除いては、前述した第４実施形態と同様の活性化処
理が行われる。

【０１７７】以上のように本実施形態では、行方向を単
位とした通電活性化と列方向を単位とした通電活性化を
行うことにより、マトリクス上の各表面伝導型放出素子
の電子放出特性をより均一にすることが可能となる。

【０１７８】また、比較的時間のかかる第１通電活性化
工程を、行数或は列数のうちの数の少ない方を単位とし
て行うことにより、第１及び第２通電活性化工程による
トータルの通電活性化処理時間を短縮できる。

【０１７９】更に本実施形態では、複数の表面伝導型電
子放出素子に対して活性化電圧をライン走査しながら印
加することにより、活性化時間を一層短縮し、尚且つ、
各素子の特性を均一化することができる。

【０１８０】＜第７実施形態＞本実施形態は、第２実施
形態にて前述した活性化処理の方法に、更に、前述の第
４実施形態の活性化処理の方法を採用した例を示すもの
である。

【０１８１】本実施形態においては、図１９のパルス発
生電源（１１１２ａ，１１１２ｂ）とスイッチイング回
路（１７，１８）の動作タイミングが、前述の第４実施
形態とは異なっている。

【０１８２】即ち、本実施形態においては、前述の第４
実施形態における第１活性化及び第２活性化の各工程に
おいて、図１９のパルス発生電源（１１１２ａ，１１１
２ｂ）とスイッチング回路（１７，１８）は、第２実施
形態にて前述した図５のタイミングチャートに示される
動作タイミングをとる。

【０１８３】本実施形態においては、前述した図５の
は、図１のパルス発生電源１１１２ａ（または１１１２
ｂ）の出力波形、図５のは、図１９のスイッチング回
路１８（または１７）に内蔵され、各ラインの端子ＤＸ
１〜ＤＸＭ（またはＤＹ１〜ＤＹＮ）に接続されたスイ
ッチＳｗ１〜ＳｗＭ（またはＳｗ１〜ＳｗＮ）の動作タ
イミング、図５のは、各ラインの端子ＤＸ１〜ＤＸＭ
（またはＤＹ１〜ＤＹＮ）へのスイッチング回路１８
（または１７）からの出力波形にそれぞれ対応する。

【０１８４】本実施形態においては、図１９のパルス発
生電源（１１１２ａ，１１１２ｂ）とスイッチング回路
（１７，１８）が、以上述べた動作タイミングをとるこ
とを除いては、前述した第４実施形態と同様の活性化処
理が行われる。

【０１８５】以上のように本実施形態では、行方向を単
位とした通電活性化と列方向を単位とした通電活性化を
行うことにより、マトリクス上の各表面伝導型放出素子
の電子放出特性をより均一にすることが可能となる。

【０１８６】また、比較的時間のかかる第１通電活性化
工程を、行数或は列数のうちの数の少ない方を単位とし
て行うことにより、第１及び第２通電活性化工程による
トータルの通電活性化処理時間を短縮できる。

【０１８７】更に本実施形態では、複数の表面伝導型電
子放出素子に対して活性化電圧をライン走査しながら印
加すること及び、印加するラインを増やしていくことに
より、活性化時間を一層短縮し、尚且つ、各素子の特性
を均一化することができる。

【０１８８】＜第８実施形態＞本実施形態は、第１実施
形態にて前述した活性化処理の方法に、更に、前述の第
５実施形態の活性化処理の方法を採用した例を示すもの
である。

【０１８９】本実施形態においては、図１９のパルス発
生電源（１１１２ａ，１１１２ｂ）とスイッチング回路
（１７，１８）の動作タイミングが、前述の第５実施形
態とは異なっている。

【０１９０】即ち、本実施形態においては、前述の第４
実施形態における第１活性化及び第２活性化の各工程に
おいて、図１９のパルス発生電源（１１１２ａ，１１１
２ｂ）とスイッチング回路（１７，１８）は、第１実施
形態にて前述した図５のタイミングチャートに示される
動作タイミングをとる。

【０１９１】本実施形態においては、前述した図３の
は、図１のパルス発生電源１１１２ａ（または１１１２
ｂ）の出力波形、図３のは、図１９のスイッチング回
路１８（または１７）に内蔵され、各ラインの端子ＤＸ
１〜ＤＸＭ及びＤＸ１’〜ＤＸＭ’（またはＤＹ１〜Ｄ
ＹＮ）に接続されたスイッチＳｗ１〜ＳｗＭ（またはＳ
ｗ１〜ＳｗＮ）の動作タイミング、図３のは、各ライ
ンの端子ＤＸ１〜ＤＸＭ（またはＤＹ１〜ＤＹＮ）への
スイッチング回路１８（または１７）からの出力波形に
それぞれ対応する。

【０１９２】本実施形態においては、図１９のパルス発
生電源（１１１２ａ，１１１２ｂ）とスイッチング回路
（１７，１８）が、以上述べた動作タイミングをとるこ
とを除いては、前述した第５実施形態と同様の活性化処
理が行われる。

【０１９３】以上のように本実施形態では、行方向を単
位とした通電活性化と列方向を単位とした通電活性化を
行うことにより、マトリクス上の各表面伝導型放出素子
の電子放出特性をより均一にすることが可能となる。

【０１９４】また、比較的時間のかかる第１通電活性化
工程を、行数或は列数のうちの数の少ない方を単位とし
て行うことにより、第１及び第２通電活性化工程による
トータルの通電活性化処理時間を短縮できる。

【０１９５】更に本実施形態では、複数の表面伝導型電
子放出素子に対して活性化電圧をライン走査しながら印
加すること及び、印加するラインを増やしていくことに
より、活性化時間を一層短縮し、尚且つ、各素子の特性
を均一化することができる。

【０１９６】＜画像表示装置の応用例＞図１９は、以上
説明した活性化処理を施した、複数の表面伝導型放出素
子を有する電子源を用いたディスプレイパネルに、例え
ばテレビジョン放送をはじめとする種々の画像情報源よ
り提供される画像情報を表示できるように構成した多機
能表示装置の一例を示すための図である。

【０１９７】図中、２１００はディスプレイパネル、２
１０１はディスプレイパネルの駆動回路、２１０２はデ
ィスプレイコントローラ、２１０３はマルチプレクサ、
２１０４はデコーダ、２１０５は入出力インターフェー
ス回路、２１０６はＣＰＵ、２１０７は画像生成回路、
２１０８および２１０９および２１１０は画像メモリイ
ンターフェース回路、２１１１は画像入力インターフェ
ース回路、２１１２および２１１３はＴＶ信号受信回
路、２１１４は入力部である。

【０１９８】なお、本表示装置は、例えばテレビジョン
信号のように映像情報と音声情報の両方を含む信号を受
信する場合には、当然映像の表示と同時に音声を再生す
るものであるが、本発明の特徴と直接関係しない音声情
報の受信，分離，再生，処理，記憶などに関する回路や
スピーカなどについては説明を省略する。

【０１９９】以下、画像信号の流れに沿って各部の機能
を説明してゆく。

【０２００】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の処方式でもよい。また、これらよりさらに多数の走査
線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとす
るいわゆる高品位ＴＶ）は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。ＴＶ信号受信回路２１１３で受信された
ＴＶ信号は、デコーダ２１０４に出力される。

【０２０１】また、ＴＶ信号受信回路２１１２は、例え
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるＴＶ画像信号を受信するための回路
である。前記ＴＶ信号受信回路２１１３と同様に、受信
するＴＶ信号の方式は特に限られるものではなく、また
本回路で受信されたＴＶ信号もデコーダ２１０４に出力
される。

【０２０２】また、画像入力インターフェース回路２１
１１は、例えばＴＶカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ２１０４に
出力される。

【０２０３】また、画像メモリインターフェース回路２
１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２１０４に出力される。

【０２０４】また、画像メモリインターフェース回路２
１０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ２１０４に出力される。

【０２０５】また、画像メモリインターフェース回路２
１０８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ２１
０４に出力される。

【０２０６】また、入出力インターフェース回路２１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるＣＰＵ２１０６と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。

【０２０７】また、画像生成回路２１０７は、前記入出
力インターフェース回路２１０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
２１０６より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、例えば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読みだし専用メ
モリや、画像処理を行うためのプロセッサなどをはじめ
として画像の生成に必要な回路が組み込まれている。

【０２０８】本回路により生成された表示用画像データ
は、デコーダ２１０４に出力されるが、場合によっては
前記入出力インターフェース回路２１０５を介して外部
のコンピュータネットワークやプリンタ入出力すること
も可能である。

【０２０９】また、ＣＰＵ２１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。

【０２１０】例えば、マルチプレクサ２１０３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ２１０２に対して制御信号を発生し、画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）や一画面の走査線の数など表示装置の動作を適
宜制御する。

【０２１１】また、前記画像生成回路２１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路２１０５を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。なお、ＣＰＵ２１０６は、
むろんこれ以外の目的の作業にも関わるものであっても
良い。例えば、パーソナルコンピュータやワードプロセ
ッサなどのように、情報を生成したり処理する機能に直
接関わっても良い。

【０２１２】あるいは、前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。

【０２１３】また、入力部２１１４は、前記ＣＰＵ２１
０６に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、例えばキーボードやマウ
スのほか、ジョイスティック，バーコードリーダー，音
声認識装置など多様な入力機器を用いる事が可能であ
る。

【０２１４】また、デコーダ２１０４は、前記２１０７
ないし２１１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号，Ｑ信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ２１０４は内部に画像メモリを備えるのが望まし
い。これは、例えばＭＵＳＥ方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは前記画像生
成回路２１０７およびＣＰＵ２１０６と協同して画像の
間引き，補間，拡大，縮小，合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。

【０２１５】また、マルチプレクサ２１０３は、前記Ｃ
ＰＵ２１０６より入力される制御信号に基づき表示画像
を適宜選択するものである。すなわち、マルチプレクサ
２１０３はデコーダ２１０４から入力される逆変換され
た画像信号のうちから所望の画像信号を選択して駆動回
路２１０１に出力する。その場合には、一画面表示時間
内で画像信号を切り替えて選択することにより、いわゆ
る多画面テレビのように、一画面を複数の領域に分けて
領域によって異なる画像を表示することも可能である。

【０２１６】また、ディスプレイパネルコントローラ２
１０２は、前記ＣＰＵ２１０６より入力される制御信号
に基づき駆動回路２１０１の動作を制御するための回路
である。

【０２１７】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路２１０１に対して出力する。

【０２１８】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法（例
えばインターレースかノンインターレースか）を制御す
るための信号を駆動回路２１０１に対して出力する。

【０２１９】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。

【０２２０】また、駆動回路２１０１は、ディスプレイ
パネル２１００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ２１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ２１
０２より入力される制御信号に基づいて動作するもので
ある。

【０２２１】以上、各部の機能を説明したが、図１９に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
１００に表示する事が可能である。

【０２２２】すなわち、テレビジョン放送をはじめとす
る各種の画像信号はデコーダ２１０４において逆変換さ
れた後、マルチプレクサ２１０３において適宜選択さ
れ、駆動回路２１０１に入力される。一方、ディスプレ
イコントローラ２１０２は、表示する画像信号に応じて
駆動回路２１０１の動作を制御するための制御信号を発
生する。駆動回路２１０１は、上記画像信号と制御信号
に基づいてディスプレイパネル２１００に駆動信号を印
加する。

【０２２３】これにより、ディスプレイパネル２１００
において画像が表示される。これらの一連の動作は、Ｃ
ＰＵ２１０６により統括的に制御される。

【０２２４】また、本表示装置においては、前記デコー
ダ２１０４に内蔵する画像メモリや、画像生成回路２１
０７およびＣＰＵ２１０６が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大，縮小，
回転，移動，エッジ強調，間引き，補間，色変換，画像
の縦横比変換などをはじめとする画像処理や、合成，消
去，接続，入れ換え，はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施形態の説明で
は特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けても良い。

【０２２５】したがって、本表示装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像およ
び動画像を扱う画像編集機器，コンピュータの端末機
器，ワードプロセッサをはじめとする事務用端末機器，
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。

【０２２６】なお、上記図１９は、表面伝導型放出素子
を電子ビーム源とするディスプレイパネルを用いた表示
装置の構成の一例を示したにすぎず、これのみに限定さ
れるものではない事は言うまでもない。例えば、図１９
の構成要素のうち使用目的上必要のない機能に関わる回
路は省いても差し支えない。またこれとは逆に、使用目
的によってはさらに構成要素を追加しても良い。例え
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ，音声マイク，照明機，モデムを含む
送受信回路などを構成要素に追加するのが好適である。

【０２２７】本表示装置においては、とりわけ表面伝導
型放出素子を電子ビーム源とするディスプレイパネルが
容易に薄形化できるため、表示装置全体の奥行きを小さ
くすることが可能である。それに加えて、表面伝導型放
出素子を電子ビーム源とするディスプレイパネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、本
表示装置は臨場感あふれ迫力に富んだ画像を視認性良く
表示する事が可能である。

【０２２８】

【発明の効果】以上説明した本発明によれば、複数の電
子放出素子を備える電子源の放出電流Ｉｅの増大を図る
ことができ、又、該Ｉｅの増大の為の処理を短時間にて
行なうことができる。更には、該複数の電子放出素子間
での放出電流特性を均一にすることが可能である。又、
該電子源を用いた画像形成装置の輝度の向上と輝度分布
の低減を可能とし、よって、高品位は画像形成装置を実
現することができる。

【０２２９】

【図面の簡単な説明】

【図１】本発明に係る一実施形態におけるマルチ表面伝
導型電子放出素子の活性化装置構成を示すブロック図で
ある。

【図２】本実施形態におけるライン選択部の詳細構成を
示す図である。

【図３】本実施形態におけるライン切り替えのタイミン
グを説明するための図である。

【図４】本発明に係る第２実施形態におけるマルチ表面
伝導型電子放出素子の活性化装置構成を示すブロック図
である。

【図５】第２実施形態におけるライン切り替えのタイミ
ングを説明するための図である。

【図６】本発明に係る第３実施形態におけるマルチ表面
伝導型電子放出素子の活性化装置構成を示すブロック図
である。

【図７】第３実施形態におけるライン切り替えのタイミ
ングを説明するための図である。

【図８】本発明の実施形態に用いた表示パネルの斜視図
である。

【図９】図８の表示パネルのフェースプレート上の蛍光
体、黒色導電材の配置形態を説明する図である。

【図１０】平面型の表面伝導型放出素子の構成を説明す
るための平面図（ａ）および断面図（ｂ）である。

【図１１】図１０の表面伝導型放出素子の製造工程を説
明する図である。

【図１２】フォーミング用電源１１１０から印加する適
宜の電圧波形の一例を示す図である。

【図１３】表面伝導型放出素子に対する活性化処理を説
明する図である。

【図１４】垂直型の表面伝導型放出素子の模式的な断面
図である。

【図１５】図１４に示した垂直型の表面伝導型放出素子
の製造過程を説明する図である。

【図１６】表示装置に用いた素子の、（放出電流Ｉｅ）
対（素子印加電圧Ｖｆ）特性、および（素子電流Ｉｆ）
対（素子印加電圧Ｖｆ）特性の典型的な例を示す図であ
る。

【図１７】図８の表示パネルに適用したマルチ電子源を
表す図である。

【図１８】図１７のマルチ電子源におけるＡ−Ａ’断面
を表す図である。

【図１９】第４実施形態における活性化処理を行うため
の電気回路の概略構成を示したブロック図である。

【図２０】電子源１０の全マトリクス中の１２×６マト
リクスを抽出した図である。

【図２１】第４の実施形態において第１の活性化工程を
終了した時点における、行内の電子放出量の分布を表す
図である。

【図２２】第２活性化工程を実行後の列方向の素子にお
ける放出電流のばらつきを表す図である。

【図２３】第４の実施形態における活性化手順を表すフ
ローチャートである。

【図２４】第５の実施形態における活性化処理を行なう
ための電気回路の概略構成を示したブロック図である。

【図２５】列方向における各素子からの放出電流のばら
つきを表す図である。

【図２６】本実施形態の電子源を適用した多機能表示装
置の一例を示す図である。

【図２７】従来の表面伝導型電子放出素子における活性
化時のパルス電圧波形を示す図である。

【図２８】従来の表面伝導型電子放出素子における活性
化時の素子電流Ｉｆ，放出電流Ｉｅの時間変化を示す図
である。

【図２９】従来の単純マトリクス配線をなす表面伝導型
電子放出素子を活性化する際の等価回路図である。

【図３０】従来の梯子型配線をなす表面伝導型電子放出
素子を活性化する際の等価回路図である。

【図３１】従来の電子源を示す図である。

【図３２】選択駆動しているライン上の素子のみを用い
た等価回路を表す図である。

【図３３】通電活性化処理における各素子への印加電圧
のばらつきを表す図である。

【図３４】Ｍ．Ｈａｒｔｗｅｌｌらによる素子の平面図
を示す図である。

【符号の説明】

１活性化電源２ライン選択部３制御部４電子源基板

Claims

【特許請求の範囲】

【請求項１】複数の電子放出素子を有する電子源の製
造方法において、複数の電子放出素子を複数のグループに分け、各グルー
プごとに順次電圧印加を行ない、前記複数の電子放出素
子に活性化物質を付与する活性化工程を有することを特
徴とする電子源の製造方法。
【請求項２】前記各グループごとに順次行われる電圧
印加を、複数回繰り返すことを特徴とする請求項１に記
載の電子源の製造方法。
【請求項３】前記各グループに印加される電圧は、複
数の電圧パルスよりなり、該複数の電圧パルス間に、別
のグループへの電圧パルスの印加がなされることを特徴
とする請求項１に記載の電子源の製造方法。
【請求項４】前記各グループは、複数の電子放出素子
が共通配線されており、前記電圧印加は、該共通配線の
両端から行われることを特徴とする請求項１に記載の電
子源の製造方法。
【請求項５】前記各グループは、複数の電子放出素子
が共通配線されており、前記電圧印加は、該共通配線の
片端から行われることを特徴とする請求項１に記載の電
子源の製造方法。
【請求項６】前記複数の電子放出素子は、複数の行方
向配線と複数の列方向配線とで、マトリクス状に結線さ
れており、前記複数の電子放出素子への前記電圧印加
は、前記各行方向配線ごとに順次行われることを特徴と
する請求項１に記載の電子源の製造方法。
【請求項７】前記各行方向配線ごとに順次行われる電
圧印加を、複数回繰り返すことを特徴とする請求項６に
記載の電子源の製造方法。
【請求項８】前記各行方向配線に印加される電圧は、
複数の電圧パルスよりなり、該複数の電圧パルス間に、
別の行方向配線への電圧パルスの印加がなされることを
特徴とする請求項６に記載の電子源の製造方法。
【請求項９】前記電圧印加は、該行方向配線の両端か
ら行われることを特徴とする請求項６に記載の電子源の
製造方法。
【請求項１０】前記電圧印加は、該行方向配線の片端
から行われることを特徴とする請求項６に記載の電子源
の製造方法。
【請求項１１】前記複数の電子放出素子は、複数の行
方向配線と複数の列方向配線とで、マトリクス状に結線
されており、前記複数の電子放出素子への前記電圧印加
は、前記各列方向配線毎に順次行われることを特徴とす
る請求項１に記載の電子源の製造方法。
【請求項１２】前記各列方向配線ごとに順次行われる
電圧印加を、複数回繰り返すことを特徴とする請求項１
０に記載の電子源の製造方法。
【請求項１３】前記各列方向配線に印加される電圧
は、複数の電圧パルスよりなり、該複数の電圧パルス間
に、別の列方向配線への電圧パルスの印加がなされるこ
とを特徴とする請求項１０に記載の電子源の製造方法。
【請求項１４】前記電圧印加は、該列方向配線の片端
から行われることを特徴とする請求項１０に記載の電子
源の製造方法。
【請求項１５】前記活性化工程は、前記複数の電子放
出素子を複数の第１のグループに分け、各第１のグルー
プごとに順次電圧印加を行ない、前記複数の電子放出素
子に活性化物質を付与する第１の活性化工程と、前記複
数の電子放出素子を複数の別の第２のグループに分け、
各第２のグループごとに順次電圧印加を行ない、前記複
数の電子放出素子に活性化物質を付与する第２の活性化
工程とを有することを特徴とする請求項１に記載の電子
源の製造方法。
【請求項１６】前記活性化工程は、前記電子放出素子
の放出電流を検知しながら行われることを特徴とする請
求項１５に記載の電子源の製造方法。
【請求項１７】前記活性化工程は、前記電子放出素子
の放出電流の飽和を検出して完了することを特徴とする
請求項１５に記載の電子源の製造方法。
【請求項１８】前記第１のグループが有する電子放出
素子の個数は、前記第２のグループが有する電子放出素
子の個数よりも多く、前記第１の活性化工程の後に、前
記第２の活性化工程が行われることを特徴とする請求項
１５に記載の電子源の製造方法。
【請求項１９】前記第１及び第２の活性化工程の各々
の工程において、前記各グループごとに順次行われる電
圧印加を、複数回繰り返すことを特徴とする請求項１５
に記載の電子源の製造方法。
【請求項２０】前記第１及び第２の活性化工程の各々
の工程において、前記各グループに印加される電圧は、
複数の電圧パルスよりなり、該複数の電圧パルスの間
に、別のグループへの電圧パルスの印加がなされること
を特徴とする請求項１５に記載の電子源の製造方法。
【請求項２１】前記第１及び第２の各グループは、複
数の電子放出素子が共通配線されており、前記第１及び
第２の活性化工程のうちのいずれかの工程における前記
電圧印加は、該共通配線の両端から行われることを特徴
とする請求項１５に記載の電子源の製造方法。
【請求項２２】前記第１及び第２の各グループは、複
数の電子放出素子が共通配線されており、前記第１及び
第２の活性化工程のうちのいずれかの工程における前記
電圧印加は、該共通配線の片端から行われることを特徴
とする請求項１５に記載の電子源の製造方法。
【請求項２３】前記複数の電子放出素子は、複数の行
方向配線と複数の列方向配線とで、マトリクス状に結線
されており、前記第１活性化工程における前記電圧印加
は、前記各行配線ごとに順次行われ、前記第２活性化工
程における前記電圧印加は、前記各列配線ごとに順次行
われることを特徴とする請求項１５に記載の電子源の製
造方法。
【請求項２４】前記活性化工程は、前記電子放出素子
の放出電流を検知しながら行われることを特徴とする請
求項２３に記載の電子源の製造方法。
【請求項２５】前記活性化工程は、前記電子放出素子
の放出電流の飽和を検知して完了することを特徴とする
請求項２３に記載の電子源の製造方法。
【請求項２６】前記列方向配線は、前記行方向配線よ
りも配線数が多く、前記第１の活性化工程の後に、前記
第２の活性化工程が行われることを特徴とする請求項２
３に記載の電子源の製造方法。
【請求項２７】前記第１及び第２の活性化工程の各々
の工程において、前記各行ごと、または列ごとに順次行
われる電圧印加を複数回繰り返すことを特徴とする請求
項２３に記載の電子源の製造方法。
【請求項２８】前記第１及び第２の活性化工程の各々
の工程において、前記各行または列に印加される電圧
は、複数の電圧パルスよりなり、該複数の電圧パルス間
に、別の行または別の列への電圧パルスの印加がなされ
ることを特徴とする請求項２３に記載の電子源の製造方
法。
【請求項２９】前記第１及び第２の活性化工程のうち
のいずれかの工程における前記電圧印加は、該行方向配
線または列方向配線の両端から行われることを特徴とす
る請求項２３に記載の電子源の製造方法。
【請求項３０】前記第１及び第２の活性化工程のうち
のいずれかの工程における前記電圧印加は、該行方向配
線または列方向配線の片端から行われることを特徴とす
る請求項２３に記載の電子源の製造方法。
【請求項３１】複数の電子放出素子を有する電子源
と、該電子源からの電子線の照射により画像を形成する
画像形成部材とを備える画像形成装置の製造方法におい
て、前記電子源が、請求項１〜３０のいずれかの方法にて製
造されることを特徴とする画像形成装置の製造方法。
【請求項３２】前記画像形成部材は、蛍光体であるこ
とを特徴とする請求項３１に記載の画像形成装置の製造
方法。
【請求項３３】複数の電子放出素子を有する電子源の
活性化処理方法において、前記複数の電子放出素子を複
数のグループに分け、各グループごとに順次電圧印加を
行ない、前記複数の電子放出素子に活性化物質を付与す
ることを特徴とする電子源の活性化処理方法。
【請求項３４】前記各グループごとに順次行われる電
圧印加を、複数回繰り返すことを特徴とする請求項３３
に記載の電子源の活性化処理方法。
【請求項３５】前記各グループに印加される電圧は、
複数の電圧パルスよりなり、該複数の電圧パルス間に、
別のグループへの電圧パルスの印加がなされることを特
徴とする請求項３３に記載の電子源の活性化処理方法。
【請求項３６】前記各グループは、複数の電子放出素
子が共通配線されており、前記電圧印加は、該共通配線
の両端から行われることを特徴とする請求項３３に記載
の電子源の活性化処理方法。
【請求項３７】前記各グループは、複数の電子放出素
子が共通配線されており、前記電圧印加は、該共通配線
の片方から行われることを特徴とする請求項３３に記載
の電子源の活性化処理方法。
【請求項３８】前記電圧印加は、前記複数の電子放出
素子を複数の第１グループに分け、各第１のグループご
とに順次電圧印加を行う第１の電圧印加工程と、前記複
数の電子放出素子を複数の別の第２のグループに分け、
各第２のグループごとに順次電圧印加を行う第２の電圧
印加工程により行われることを特徴とする請求項３３に
記載の電子源の活性化処理方法。
【請求項３９】前記電圧印加は、前記電子放出素子の
放出電流を検知しながら行われることを特徴とする請求
項３８に記載の電子源の活性化処理方法。
【請求項４０】前記電圧印加は、前記電子放出素子の
放出電流の飽和を検出して完了することを特徴とする請
求項３８に記載の電子源の活性化処理方法。
【請求項４１】前記第１のグループが有する電子放出
素子の個数は、前記第２のグループが有する電子放出素
子の個数よりも多く、前記第１の電圧印加工程の後に、
前記第２の電圧印加工程が行われることを特徴とする請
求項３８に記載の電子源の活性化処理方法。
【請求項４２】前記第１及び第２の電圧印加工程の各
々の工程において、前記各グループごとに順次行われる
電圧印加を、複数回繰り返すことを特徴とする請求項３
８に記載の電子源の活性化処理方法。
【請求項４３】前記第１及び第２の電圧印加工程の各
々の工程において、前記各グループに印加される電圧
は、複数の電圧パルスよりなり、該複数の電圧パルス間
に、別のグループへの電圧パルスの印加がなされること
を特徴とする請求項３８に記載の電子源の活性化処理方
法。
【請求項４４】前記第１及び第２の各グループは、複
数の電子放出素子が共通配線されており、前記第１及び
第２の電圧印加工程のうちのいずれかの工程における前
記電圧印加は、該共通配線の両端から行われることを特
徴とする請求項３８に記載の電子源の活性化処理方法。
【請求項４５】前記第１及び第２の各グループは、複
数の電子放出素子が共通配線されており、前記第１及び
第２の電圧印加工程のうちのいずれかの工程における前
記電圧印加は、該共通配線の片端から行われることを特
徴とする請求項３８に記載の電子源の活性化処理方法。