JP2000249744A - 電子回路装置およびその試験方法 - Google Patents
電子回路装置およびその試験方法Info
- Publication number
- JP2000249744A JP2000249744A JP11050975A JP5097599A JP2000249744A JP 2000249744 A JP2000249744 A JP 2000249744A JP 11050975 A JP11050975 A JP 11050975A JP 5097599 A JP5097599 A JP 5097599A JP 2000249744 A JP2000249744 A JP 2000249744A
- Authority
- JP
- Japan
- Prior art keywords
- test
- circuit device
- bare chip
- electronic circuit
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】
【課題】 製造コストを低く抑えることのできる電子回
路装置およびその試験方法を実現する。 【解決手段】 基板１に、各被試験ベアチップ６毎にテ
スト用の専用パターン配線５を設け、これらの専用パタ
ーン配線５をテスト用端子１０に接続する。装置の試験
を行う場合、先ず、被試験ベアチップ６を一つだけ実装
して、良品か否かの試験を行う。良品であると確認でき
た場合は、次の被試験ベアチップ６も実装し、その被試
験ベアチップ６の試験を行う。最後の被試験ベアチップ
６を実装した場合は、電子回路装置としての機能テスト
を行い、良品であると判定された場合は、電子回路装置
の完成品とする。
路装置およびその試験方法を実現する。 【解決手段】 基板１に、各被試験ベアチップ６毎にテ
スト用の専用パターン配線５を設け、これらの専用パタ
ーン配線５をテスト用端子１０に接続する。装置の試験
を行う場合、先ず、被試験ベアチップ６を一つだけ実装
して、良品か否かの試験を行う。良品であると確認でき
た場合は、次の被試験ベアチップ６も実装し、その被試
験ベアチップ６の試験を行う。最後の被試験ベアチップ
６を実装した場合は、電子回路装置としての機能テスト
を行い、良品であると判定された場合は、電子回路装置
の完成品とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路装置にお
ける試験回路構成のうち、主としてＭＣＭ用の試験回路
の構成とその試験方法に関する。
ける試験回路構成のうち、主としてＭＣＭ用の試験回路
の構成とその試験方法に関する。
【０００２】
【従来の技術】複数の半導体ベアチップを基板に搭載し
一つの機能にまとめる方法としてＭＣＭ（Multi−Chip
Module）技術がある。ＭＣＭ化するベアチップには半導
体集積回路やメモリ等がある。それらの正常性をテスト
する方法としてはベアチップの状態でバーイン試験を行
い、ＫＧＤ（Known Good Die）を保証することがある
が、現状ではＫＧＤを保証しているベアチップが非常に
少ない。そのため、従来ではＭＣＭで構成される全ての
ベアチップを基板に搭載し、ＭＣＭ化した後でＭＣＭ用
試験機に実装してテストプログラム等でテストを行って
いた。
一つの機能にまとめる方法としてＭＣＭ（Multi−Chip
Module）技術がある。ＭＣＭ化するベアチップには半導
体集積回路やメモリ等がある。それらの正常性をテスト
する方法としてはベアチップの状態でバーイン試験を行
い、ＫＧＤ（Known Good Die）を保証することがある
が、現状ではＫＧＤを保証しているベアチップが非常に
少ない。そのため、従来ではＭＣＭで構成される全ての
ベアチップを基板に搭載し、ＭＣＭ化した後でＭＣＭ用
試験機に実装してテストプログラム等でテストを行って
いた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の技術では、テストでＮＧとなったＭＣＭは
廃棄することとなり、その結果コストが膨大になる。例
えば、ＮＧとなったＭＣＭであっても構成しているベア
チップとしては良品のベアチップも含まれており、その
良品のベアチップも廃棄しなければならないということ
がコストの増加に拍車をかけている。
ような従来の技術では、テストでＮＧとなったＭＣＭは
廃棄することとなり、その結果コストが膨大になる。例
えば、ＮＧとなったＭＣＭであっても構成しているベア
チップとしては良品のベアチップも含まれており、その
良品のベアチップも廃棄しなければならないということ
がコストの増加に拍車をかけている。
【０００４】更に、良品のＭＣＭを得るためには搭載す
るベアチップの歩留まりを考慮して数多くのＭＣＭを組
み立てなければならず、製造／テスト工数が多くなる。
るベアチップの歩留まりを考慮して数多くのＭＣＭを組
み立てなければならず、製造／テスト工数が多くなる。
【０００５】このような点から、複数のベアチップをま
とめて一つの機能とする電子回路装置において、製造コ
ストを低く抑えることのできる電子回路装置およびその
試験方法の実現が望まれていた。
とめて一つの機能とする電子回路装置において、製造コ
ストを低く抑えることのできる電子回路装置およびその
試験方法の実現が望まれていた。
【０００６】
【課題を解決するための手段】本発明は、前述の課題を
解決するため次の構成を採用する。 〈構成１〉複数の半導体ベアチップを基板に搭載し、一
つの機能にまとめる電子回路装置において、基板に、各
半導体ベアチップ毎にテスト用の信号線を布線し、か
つ、信号線を外部端子に接続したことを特徴とする電子
回路装置。
解決するため次の構成を採用する。 〈構成１〉複数の半導体ベアチップを基板に搭載し、一
つの機能にまとめる電子回路装置において、基板に、各
半導体ベアチップ毎にテスト用の信号線を布線し、か
つ、信号線を外部端子に接続したことを特徴とする電子
回路装置。
【０００７】〈構成２〉複数の半導体ベアチップを基板
に搭載し、一つの機能にまとめる電子回路装置の試験方
法において、対象となる半導体ベアチップのみを基板に
搭載して良品か否かの試験を行い、その結果が良品であ
った場合にのみ、次に対象となる半導体ベアチップを基
板に搭載して良品か否かの試験を行い、この試験を最終
的に対象となる半導体ベアチップまで行い、最後に電子
回路装置としての試験を行うことを特徴とする電子回路
装置の試験方法。
に搭載し、一つの機能にまとめる電子回路装置の試験方
法において、対象となる半導体ベアチップのみを基板に
搭載して良品か否かの試験を行い、その結果が良品であ
った場合にのみ、次に対象となる半導体ベアチップを基
板に搭載して良品か否かの試験を行い、この試験を最終
的に対象となる半導体ベアチップまで行い、最後に電子
回路装置としての試験を行うことを特徴とする電子回路
装置の試験方法。
【０００８】
【発明の実施の形態】本発明の電子回路装置の試験方法
は、ＭＣＭ化で構成される全ベアチップの内、試験対象
となるベアチップのみを搭載した状態でテストを行い、
そのベアチップが良品と判定された場合は次のベアチッ
プを搭載して試験を行う。そして、このような試験を順
次最後のベアチップを実装するまで行うようにしたもの
である。また、本発明の電子回路装置は、基板にベアチ
ップテスト用の配線を施し、更に、外部端子にテスト用
の端子を設けたものである。以下、本発明の実施の形態
を具体例を用いて詳細に説明する。
は、ＭＣＭ化で構成される全ベアチップの内、試験対象
となるベアチップのみを搭載した状態でテストを行い、
そのベアチップが良品と判定された場合は次のベアチッ
プを搭載して試験を行う。そして、このような試験を順
次最後のベアチップを実装するまで行うようにしたもの
である。また、本発明の電子回路装置は、基板にベアチ
ップテスト用の配線を施し、更に、外部端子にテスト用
の端子を設けたものである。以下、本発明の実施の形態
を具体例を用いて詳細に説明する。
【０００９】《具体例》 〈構成〉図１は本発明の電子回路装置の具体例を示す構
成図である。図の装置は、基板１、ベアチップ用パッド
２、リードフレーム用パッド３、パターン配線４、専用
パターン配線５、被試験ベアチップ６、ボンディングワ
イヤ７、ＭＣＭパッケージ８、電源端子９、テスト用端
子１０からなる。
成図である。図の装置は、基板１、ベアチップ用パッド
２、リードフレーム用パッド３、パターン配線４、専用
パターン配線５、被試験ベアチップ６、ボンディングワ
イヤ７、ＭＣＭパッケージ８、電源端子９、テスト用端
子１０からなる。
【００１０】基板１はＭＣＭの基板であり、被試験ベア
チップ６のテスト用の基板であると共に、全ての被試験
ベアチップ６を実装した後、ＭＣＭとして完成品となる
基板である。ベアチップ用パッド２は被試験ベアチップ
６と接続するためのバッドであり、リードフレーム用パ
ッド３はリードフレームと接続するためのパッドであ
る。
チップ６のテスト用の基板であると共に、全ての被試験
ベアチップ６を実装した後、ＭＣＭとして完成品となる
基板である。ベアチップ用パッド２は被試験ベアチップ
６と接続するためのバッドであり、リードフレーム用パ
ッド３はリードフレームと接続するためのパッドであ
る。
【００１１】パターン配線４は、ベアチップ用パッド２
間、およびベアチップ用パッド２とリードフレーム用パ
ッド３とを接続するためのパターン配線である。専用パ
ターン配線５は試験対象となるベアチップをテストする
ために設けられたテスト用の信号線（パターン配線）で
あり、この専用パターン配線５はテスト専用のリードフ
レーム用パッドに接続されている。
間、およびベアチップ用パッド２とリードフレーム用パ
ッド３とを接続するためのパターン配線である。専用パ
ターン配線５は試験対象となるベアチップをテストする
ために設けられたテスト用の信号線（パターン配線）で
あり、この専用パターン配線５はテスト専用のリードフ
レーム用パッドに接続されている。
【００１２】被試験ベアチップ６は、良品か否かのテス
トを行い、良品であった場合にそのままＭＣＭの製品と
なる半導体ベアチップである。ボンディングワイヤ７
は、被試験ベアチップ６とベアチップ用パッド２とを接
続するためのボンディングワイヤである。ＭＣＭパッケ
ージ８は、ＭＣＭのパッケージである。
トを行い、良品であった場合にそのままＭＣＭの製品と
なる半導体ベアチップである。ボンディングワイヤ７
は、被試験ベアチップ６とベアチップ用パッド２とを接
続するためのボンディングワイヤである。ＭＣＭパッケ
ージ８は、ＭＣＭのパッケージである。
【００１３】電源端子９は、ＭＣＭパッケージ８外部と
内部とを接続し、被試験ベアチップ６に電源供給を行う
ための端子である。テスト用端子１０は、ＭＣＭパッケ
ージ８外部と内部とを接続し、被試験ベアチップ６に対
するテストパターンの入力／測定を行う外部端子であ
る。
内部とを接続し、被試験ベアチップ６に電源供給を行う
ための端子である。テスト用端子１０は、ＭＣＭパッケ
ージ８外部と内部とを接続し、被試験ベアチップ６に対
するテストパターンの入力／測定を行う外部端子であ
る。
【００１４】〈動作〉次に、このように構成された電子
回路装置の製造方法を説明する。図２は、本具体例の電
子回路装置の製造方法を示す説明図である。先ず、最初
の被試験ベアチップ６−１を基板１に実装し、ボンディ
ングワイヤ７で被試験ベアチップ６−１とベアチップ用
パッド２とを接続する。そして、この被試験ベアチップ
６−１のみを搭載した基板１をＭＣＭパッケージ８に仮
搭載・仮封止する（図中(1)）。尚、図２中では、基板
１と被試験ベアチップ６のみ示し、その他の構成の図示
は省略している。
回路装置の製造方法を説明する。図２は、本具体例の電
子回路装置の製造方法を示す説明図である。先ず、最初
の被試験ベアチップ６−１を基板１に実装し、ボンディ
ングワイヤ７で被試験ベアチップ６−１とベアチップ用
パッド２とを接続する。そして、この被試験ベアチップ
６−１のみを搭載した基板１をＭＣＭパッケージ８に仮
搭載・仮封止する（図中(1)）。尚、図２中では、基板
１と被試験ベアチップ６のみ示し、その他の構成の図示
は省略している。
【００１５】その後、電源端子９より電源を供給し、テ
スト用端子１０からテストパターンを入力し、被試験ベ
アチップ６−１が良品であるか否かのテストを行う。
尚、このテストパターンは公知のベアチップテスト用の
テストパターンを使用する。
スト用端子１０からテストパターンを入力し、被試験ベ
アチップ６−１が良品であるか否かのテストを行う。
尚、このテストパターンは公知のベアチップテスト用の
テストパターンを使用する。
【００１６】テスト結果がＯＫであれば、その被試験ベ
アチップ６−１は実装したまま、ＭＣＭパッケージ８の
仮搭載・仮封止を外して次の被試験ベアチップ６−２を
実装し、ワイヤボンディングを行い、再び搭載・封止を
行う（図中(2)）。そして、被試験ベアチップ６−１の
テストと同様に、被試験ベアチップ６−２のみに対して
テストを行う。尚、被試験ベアチップ６−１のテスト結
果がＮＧであればその基板を廃棄する。
アチップ６−１は実装したまま、ＭＣＭパッケージ８の
仮搭載・仮封止を外して次の被試験ベアチップ６−２を
実装し、ワイヤボンディングを行い、再び搭載・封止を
行う（図中(2)）。そして、被試験ベアチップ６−１の
テストと同様に、被試験ベアチップ６−２のみに対して
テストを行う。尚、被試験ベアチップ６−１のテスト結
果がＮＧであればその基板を廃棄する。
【００１７】被試験ベアチップ６−２のテスト結果がＯ
Ｋであれば、更に次の被試験ベアチップ６−３を実装し
（図中(3)）、同様のテストを行う。このように、ある
被試験ベアチップ６が良品であると判定できた場合は、
更に次の被試験ベアチップ６を実装してテストを行う。
そして、最後の被試験ベアチップ６−Ｎを実装した状
態、即ち、全ての被試験ベアチップ６−１〜６−Ｎを搭
載した状態で（図中(N)）、ＭＣＭとしての機能テスト
を行う。その結果がＯＫであればＭＣＭの製品として封
止を行う。
Ｋであれば、更に次の被試験ベアチップ６−３を実装し
（図中(3)）、同様のテストを行う。このように、ある
被試験ベアチップ６が良品であると判定できた場合は、
更に次の被試験ベアチップ６を実装してテストを行う。
そして、最後の被試験ベアチップ６−Ｎを実装した状
態、即ち、全ての被試験ベアチップ６−１〜６−Ｎを搭
載した状態で（図中(N)）、ＭＣＭとしての機能テスト
を行う。その結果がＯＫであればＭＣＭの製品として封
止を行う。
【００１８】〈効果〉以上のように、具体例の電子回路
装置によれば、基板に、各ベアチップ毎にテスト用の信
号線を布線し、かつ、これらの信号線を外部端子に接続
するようにしたので、被試験ベアチップ６のみのテスト
が可能となり、その結果、ＭＣＭの基板上で被試験ベア
チップ６のテストが可能となる。また、具体例の電子回
路装置の製造方法によれば、良品となるベアチップのみ
を実装していき、最終的にＭＣＭのテストを行ってＭＣ
Ｍを完成するようにしたので、歩留まりが向上し、廃棄
されるＭＣＭの数を減らすことができコストを下げるこ
とができる。また、歩留まりが高くなることにより製造
数量が少なくなり、製造／テスト工数を少なくできる点
においてもコスト低減を図ることができる。
装置によれば、基板に、各ベアチップ毎にテスト用の信
号線を布線し、かつ、これらの信号線を外部端子に接続
するようにしたので、被試験ベアチップ６のみのテスト
が可能となり、その結果、ＭＣＭの基板上で被試験ベア
チップ６のテストが可能となる。また、具体例の電子回
路装置の製造方法によれば、良品となるベアチップのみ
を実装していき、最終的にＭＣＭのテストを行ってＭＣ
Ｍを完成するようにしたので、歩留まりが向上し、廃棄
されるＭＣＭの数を減らすことができコストを下げるこ
とができる。また、歩留まりが高くなることにより製造
数量が少なくなり、製造／テスト工数を少なくできる点
においてもコスト低減を図ることができる。
【００１９】尚、上記具体例では電子回路装置としてＭ
ＣＭに適用した場合を説明したが、このＭＣＭに限定さ
れるものではなく、フリップチップ実装を行うモジュー
ル形態にも適用可能である。
ＣＭに適用した場合を説明したが、このＭＣＭに限定さ
れるものではなく、フリップチップ実装を行うモジュー
ル形態にも適用可能である。
【図１】本発明の電子回路装置の具体例を示す構成図で
ある。
ある。
【図２】本発明の電子回路装置の試験方法を示す説明図
である。
である。
１ 基板 ５ 専用パターン配線（テスト用の信号線） ６ 被試験ベアチップ（半導体ベアチップ） ７ ボンディングワイヤ １０ テスト用端子（外部端子）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 人也 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 山中 直明 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 川村 智明 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 Ｆターム(参考） 2G032 AB01 AE08 AK03 AK15 9A001 BB05 JZ45 LL05
Claims (2)
- 【請求項１】 複数の半導体ベアチップを基板に搭載
し、一つの機能にまとめる電子回路装置において、 前記基板に、各半導体ベアチップ毎にテスト用の信号線
を布線し、かつ、当該信号線を外部端子に接続したこと
を特徴とする電子回路装置。 - 【請求項２】 複数の半導体ベアチップを基板に搭載
し、一つの機能にまとめる電子回路装置の試験方法にお
いて、 対象となる半導体ベアチップのみを基板に搭載して良品
か否かの試験を行い、その結果が良品であった場合にの
み、次に対象となる半導体ベアチップを前記基板に搭載
して良品か否かの試験を行い、当該試験を最終的に対象
となる半導体ベアチップまで行い、最後に電子回路装置
としての試験を行うことを特徴とする電子回路装置の試
験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11050975A JP2000249744A (ja) | 1999-02-26 | 1999-02-26 | 電子回路装置およびその試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11050975A JP2000249744A (ja) | 1999-02-26 | 1999-02-26 | 電子回路装置およびその試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000249744A true JP2000249744A (ja) | 2000-09-14 |
Family
ID=12873825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11050975A Pending JP2000249744A (ja) | 1999-02-26 | 1999-02-26 | 電子回路装置およびその試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000249744A (ja) |
-
1999
- 1999-02-26 JP JP11050975A patent/JP2000249744A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014338B2 (ja) | パッケージングされない半導体チップのテスト装置 | |
| US6301121B1 (en) | Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process | |
| US7808092B2 (en) | Semiconductor device with a plurality of ground planes | |
| JPH07301642A (ja) | 半導体ウェハをプローブする方法 | |
| WO1999054932A1 (en) | Leadless array package | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| US6677668B1 (en) | Configuration for testing a substrate mounted with a most performance-demanding integrated circuit | |
| US20070132080A1 (en) | Semiconductor chip mounted interposer, semiconductor device, semiconductor chip interposer fabrication method, bare chip mounted interposer, and interposer sheet | |
| JP2003282814A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2000249744A (ja) | 電子回路装置およびその試験方法 | |
| JP2006080564A (ja) | 半導体装置のパッケージ構造 | |
| JPH11330256A (ja) | 半導体装置およびその製造方法 | |
| JPH02156547A (ja) | フレキシブル基板と集積回路のテスト方法 | |
| JP2005347470A (ja) | 半導体パッケージ用中継基板、半導体サブパッケージおよび半導体装置 | |
| JP4303772B2 (ja) | 半導体パッケージ | |
| JP2002280693A (ja) | 電子部品の実装方法 | |
| JPH08236693A (ja) | マルチ・チップ・モジュール | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JPH06331654A (ja) | プローブカードの製造方法 | |
| JP2002196035A (ja) | 半導体装置の製造方法およびキャリア | |
| JPH10242206A (ja) | ベアチップパッケージ、半導体接続基板、及び半導体チップ検査方法 | |
| JPH04312943A (ja) | 半導体チップの実装方法 | |
| KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
| JP2005109127A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 |