JPH10242206A - ベアチップパッケージ、半導体接続基板、及び半導体チップ検査方法 - Google Patents
ベアチップパッケージ、半導体接続基板、及び半導体チップ検査方法Info
- Publication number
- JPH10242206A JPH10242206A JP4046997A JP4046997A JPH10242206A JP H10242206 A JPH10242206 A JP H10242206A JP 4046997 A JP4046997 A JP 4046997A JP 4046997 A JP4046997 A JP 4046997A JP H10242206 A JPH10242206 A JP H10242206A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- substrate
- semiconductor
- holes
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ベアチップの良否判断を容易に行うことがで
きるようにする。 【解決手段】 半導体接続基板１０のベースとなる基板
１１には、上下に貫通する複数の孔があけられている。
これらの孔には、導電性物質１２ａ〜１２ｇが埋め込ま
れている。導電性物質１２ａ〜１２ｇの上下には金属バ
ンプ１３ａ〜１３ｇ，１４ａ〜１４ｇが設けられてい
る。上面に設けられた金属バンプ１３ａ〜１３ｇはベア
チップ２０を接続するためのものであり、ベアチップ２
０の電極端子に接続されている。一方、下面の金属バン
プ１４ａ〜１４ｇは、この半導体接続基板１０とプリン
ト回路基板とを接続するためのものである。基板１１の
上面には検査用パッド１５ａ，１５ｂが設けられてい
る。対応関係にある検査用パッドと金属バンプとは、互
いに配線１６ａ，１６ｂによって電気的に接続されてい
る。
きるようにする。 【解決手段】 半導体接続基板１０のベースとなる基板
１１には、上下に貫通する複数の孔があけられている。
これらの孔には、導電性物質１２ａ〜１２ｇが埋め込ま
れている。導電性物質１２ａ〜１２ｇの上下には金属バ
ンプ１３ａ〜１３ｇ，１４ａ〜１４ｇが設けられてい
る。上面に設けられた金属バンプ１３ａ〜１３ｇはベア
チップ２０を接続するためのものであり、ベアチップ２
０の電極端子に接続されている。一方、下面の金属バン
プ１４ａ〜１４ｇは、この半導体接続基板１０とプリン
ト回路基板とを接続するためのものである。基板１１の
上面には検査用パッド１５ａ，１５ｂが設けられてい
る。対応関係にある検査用パッドと金属バンプとは、互
いに配線１６ａ，１６ｂによって電気的に接続されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明はベアチップを搭載し
たベアチップパッケージ、半導体チップを搭載するため
の半導体接続基板、及び半導体チップ検査方法に関し、
特にベアチップの機能検査が可能なベアチップパッケー
ジ、ベアチップの機能検査が可能な半導体接続基板、及
びベアチップの動作を検査するための半導体チップ検査
方法に関する。
たベアチップパッケージ、半導体チップを搭載するため
の半導体接続基板、及び半導体チップ検査方法に関し、
特にベアチップの機能検査が可能なベアチップパッケー
ジ、ベアチップの機能検査が可能な半導体接続基板、及
びベアチップの動作を検査するための半導体チップ検査
方法に関する。
【０００２】
【従来の技術】コンピュータ等の装置に組み込まれてい
るプリント回路基板上には、複数の半導体チップが搭載
されている。一般的には、ＣＰＵチップ等の半導体チッ
プはパッケージに封止されており、パッケージの状態で
半導体チップ自体の品質を保証する電気的性能テストが
実施される。そして、そのテストに合格したパッケージ
がプリント回路基板に実装されている。なお、このよう
なテストは、バーンインと呼ばれている。
るプリント回路基板上には、複数の半導体チップが搭載
されている。一般的には、ＣＰＵチップ等の半導体チッ
プはパッケージに封止されており、パッケージの状態で
半導体チップ自体の品質を保証する電気的性能テストが
実施される。そして、そのテストに合格したパッケージ
がプリント回路基板に実装されている。なお、このよう
なテストは、バーンインと呼ばれている。
【０００３】ところで、半導体チップ自体はパッケージ
の大きさに比べて非常に小さい。従って、半導体チップ
を直に基板に実装すれば、パッケージを省ける分基板を
小さくすることができる。なお、このようなパッケージ
に組み込まれていない半導体チップは、ベアチップと呼
ばれている。
の大きさに比べて非常に小さい。従って、半導体チップ
を直に基板に実装すれば、パッケージを省ける分基板を
小さくすることができる。なお、このようなパッケージ
に組み込まれていない半導体チップは、ベアチップと呼
ばれている。
【０００４】ベアチップをプリント回路基板に直に実装
するには、予め良品保証されたベアチップ（ＫＧＤ：Kn
own Good Die) が必要である。良品保証されたベアチッ
プを得るためには、ベアチップ自体の品質を保証する電
気的機能テスト、即ちバーンインを実施する必要があ
る。ベアチップをバーンインする方法はまだ一般化され
ていないが、技術的には、一旦パッケージの様に仕立て
ることで従来の方法（パッケージに封止されたチップの
バーンインの方法）を適用することができる。つまり、
ベアチップをバーンインするためのバーンイン用パッケ
ージ部材をＴＡＢ(Tape Automated Bonding)等を用いて
作り、ベアチップを接続させた上でバーンインする。そ
して、良品のもののみをバーンイン用パッケージ部材か
ら取り外し、ＫＧＤとして得る。ＫＧＤのベアチップが
あれば、そのベアチップをプリント回路基板に実装し
て、さまざまな製品を作ることができる。
するには、予め良品保証されたベアチップ（ＫＧＤ：Kn
own Good Die) が必要である。良品保証されたベアチッ
プを得るためには、ベアチップ自体の品質を保証する電
気的機能テスト、即ちバーンインを実施する必要があ
る。ベアチップをバーンインする方法はまだ一般化され
ていないが、技術的には、一旦パッケージの様に仕立て
ることで従来の方法（パッケージに封止されたチップの
バーンインの方法）を適用することができる。つまり、
ベアチップをバーンインするためのバーンイン用パッケ
ージ部材をＴＡＢ(Tape Automated Bonding)等を用いて
作り、ベアチップを接続させた上でバーンインする。そ
して、良品のもののみをバーンイン用パッケージ部材か
ら取り外し、ＫＧＤとして得る。ＫＧＤのベアチップが
あれば、そのベアチップをプリント回路基板に実装し
て、さまざまな製品を作ることができる。
【０００５】ベアチップをプリント回路基板に実装した
ら、プリント回路基板全体としての機能を検査する必要
がある。ベアチップを直に実装したプリント回路基板の
検査とは、電気回路が正しく動作し、目的の機能が実現
できることを確認することである。そのためには、ＫＧ
Ｄであるベアチップを基板に実装した後で、そのベアチ
ップが正しく動作すること、回路配線基板に問題がない
こと、及びベアチップと回路配線基板との物理的かつ電
気的接続がとれていることの確認が必要である。これら
の確認事項は、単体または複合化させて検査を行う。こ
こで、単体の検査とは、ある１つの機能ブロックが実行
する機能の動作の良否を検査することである。一方、複
合化させた検査とは、複数の機能ブロックが相互に連携
して実行する機能の動作の良否を検査することである。
ら、プリント回路基板全体としての機能を検査する必要
がある。ベアチップを直に実装したプリント回路基板の
検査とは、電気回路が正しく動作し、目的の機能が実現
できることを確認することである。そのためには、ＫＧ
Ｄであるベアチップを基板に実装した後で、そのベアチ
ップが正しく動作すること、回路配線基板に問題がない
こと、及びベアチップと回路配線基板との物理的かつ電
気的接続がとれていることの確認が必要である。これら
の確認事項は、単体または複合化させて検査を行う。こ
こで、単体の検査とは、ある１つの機能ブロックが実行
する機能の動作の良否を検査することである。一方、複
合化させた検査とは、複数の機能ブロックが相互に連携
して実行する機能の動作の良否を検査することである。
【０００６】
【発明が解決しようとする課題】しかし、一旦プリント
回路基板に実装されたベアチップの動作確認は、プリン
ト回路基板における複合検査で善し悪しを判断するしか
ない。そのため、不良と判断されても、ベアチップの不
良なのか、あるいは他の要因によるものなのかの特定が
困難である。即ち、複合検査の結果が不合格でベアチッ
プ自体の再検査を必要とする場合、ベアチップの良否判
断のために回路基板から取り外さなければならず、煩雑
である。これが、ベアチップ実装の普及に歯止めをかけ
る大きな要因となっている。そのため、回路基板上でベ
アチップを取り外すことなく良否判断ができる何らかの
手法が望まれている。
回路基板に実装されたベアチップの動作確認は、プリン
ト回路基板における複合検査で善し悪しを判断するしか
ない。そのため、不良と判断されても、ベアチップの不
良なのか、あるいは他の要因によるものなのかの特定が
困難である。即ち、複合検査の結果が不合格でベアチッ
プ自体の再検査を必要とする場合、ベアチップの良否判
断のために回路基板から取り外さなければならず、煩雑
である。これが、ベアチップ実装の普及に歯止めをかけ
る大きな要因となっている。そのため、回路基板上でベ
アチップを取り外すことなく良否判断ができる何らかの
手法が望まれている。
【０００７】本発明はこのような点に鑑みてなされたも
のであり、ベアチップの良否判断を容易に行うことがで
きるベアチップパッケージを提供することを目的とす
る。また、本発明の他の目的は、搭載したベアチップの
良否判断を容易に行うことのできる半導体接続基板を提
供することである。
のであり、ベアチップの良否判断を容易に行うことがで
きるベアチップパッケージを提供することを目的とす
る。また、本発明の他の目的は、搭載したベアチップの
良否判断を容易に行うことのできる半導体接続基板を提
供することである。
【０００８】また、本発明の別の目的は、パッケージに
接続されたベアチップの良否判断が簡単に行える半導体
チップ検査方法を提供することである。
接続されたベアチップの良否判断が簡単に行える半導体
チップ検査方法を提供することである。
【０００９】
【課題を解決するための手段】本発明では上記課題を解
決するために、半導体チップが搭載されたベアチップパ
ッケージにおいて、所定の位置に複数の孔が設けられた
基板と、前記孔に埋められた導電性物質と、前記孔の位
置に設けられたバンプと、電極端子が前記バンプに接続
された状態で前記基板に搭載されているベアチップと、
前記基板上に設けられた複数の検査用パッドと、前記検
査用パッドと前記導電性物質とを電気的に接続する配線
と、を有することを特徴とするベアチップパッケージが
提供される。
決するために、半導体チップが搭載されたベアチップパ
ッケージにおいて、所定の位置に複数の孔が設けられた
基板と、前記孔に埋められた導電性物質と、前記孔の位
置に設けられたバンプと、電極端子が前記バンプに接続
された状態で前記基板に搭載されているベアチップと、
前記基板上に設けられた複数の検査用パッドと、前記検
査用パッドと前記導電性物質とを電気的に接続する配線
と、を有することを特徴とするベアチップパッケージが
提供される。
【００１０】このようなベアチップパッケージによれ
ば、ベアチップの電極端子は、バンプと配線とを介して
検査用パッドに電気的に接続されているとともに、バン
プと導電性物質とを介して基板の反対側に延ばされてい
る。そのため、基板上に設けられた検査用電極に試験装
置の電極を接続すれば、搭載されているベアチップの良
否を判断することができ、導線性物質をプリント回路基
板の電極と接続すれば、このベアチップパッケージをプ
リント回路基板に搭載することができる。
ば、ベアチップの電極端子は、バンプと配線とを介して
検査用パッドに電気的に接続されているとともに、バン
プと導電性物質とを介して基板の反対側に延ばされてい
る。そのため、基板上に設けられた検査用電極に試験装
置の電極を接続すれば、搭載されているベアチップの良
否を判断することができ、導線性物質をプリント回路基
板の電極と接続すれば、このベアチップパッケージをプ
リント回路基板に搭載することができる。
【００１１】また、ベアチップを接続するための半導体
接続基板において、所定の位置に複数の孔が設けられた
基板と、前記孔に埋められた導電性物質と、前記基板上
に設けられた複数の検査用パッドと、前記検査用パッド
と前記導電性物質とを電気的に接続する配線と、を有す
ることを特徴とする半導体接続基板が提供される。
接続基板において、所定の位置に複数の孔が設けられた
基板と、前記孔に埋められた導電性物質と、前記基板上
に設けられた複数の検査用パッドと、前記検査用パッド
と前記導電性物質とを電気的に接続する配線と、を有す
ることを特徴とする半導体接続基板が提供される。
【００１２】このような半導体接続基板では、検査用パ
ッドが設けられた面にベアチップを接続すれば、ベアチ
ップの電極端子は、バンプと配線とを介して検査用パッ
ドに電気的に接続されるとともに、バンプと導電性物質
とを介して基板の反対側に延ばされる。そのため、基板
上に設けられた検査用パッドに試験装置の電極を接続す
れば、搭載されているベアチップの良否を判断すること
ができ、導線性物質をプリント回路基板の電極と接続す
れば、ベアチップをプリント回路基板に実装できる。
ッドが設けられた面にベアチップを接続すれば、ベアチ
ップの電極端子は、バンプと配線とを介して検査用パッ
ドに電気的に接続されるとともに、バンプと導電性物質
とを介して基板の反対側に延ばされる。そのため、基板
上に設けられた検査用パッドに試験装置の電極を接続す
れば、搭載されているベアチップの良否を判断すること
ができ、導線性物質をプリント回路基板の電極と接続す
れば、ベアチップをプリント回路基板に実装できる。
【００１３】また、パッケージに搭載されたベアチップ
の動作を検査するための半導体チップ検査方法におい
て、所定の位置に複数の孔が設けられた基板と、前記孔
に埋められた導電性物質と、前記孔の位置に設けられた
バンプと、電極端子が前記バンプに接続された状態で前
記基板に搭載されているベアチップと、前記基板上に設
けられた複数の検査用パッドと、前記検査用パッドと前
記導電性物質とを電気的に接続する配線と、からなるベ
アチップパッケージに対し、前記検査用パッドに機能検
査用の電極を接触させ、前記検査用パッドへの信号の入
出力を行うことにより、前記ベアチップの電気的機能を
検査する、ことを特徴とする半導体チップ検査方法が提
供される。
の動作を検査するための半導体チップ検査方法におい
て、所定の位置に複数の孔が設けられた基板と、前記孔
に埋められた導電性物質と、前記孔の位置に設けられた
バンプと、電極端子が前記バンプに接続された状態で前
記基板に搭載されているベアチップと、前記基板上に設
けられた複数の検査用パッドと、前記検査用パッドと前
記導電性物質とを電気的に接続する配線と、からなるベ
アチップパッケージに対し、前記検査用パッドに機能検
査用の電極を接触させ、前記検査用パッドへの信号の入
出力を行うことにより、前記ベアチップの電気的機能を
検査する、ことを特徴とする半導体チップ検査方法が提
供される。
【００１４】この半導体チップ検査方法によれば、ベア
チップパッケージに設けられた検査用パッドに電極を接
触させることによって、ベアチップの機能を検査してい
る。そのため、バーンイン用パッケージ部材にベアチッ
プを搭載する工程が不要である。しかも、そのままのベ
アチップパッケージをプリント回路基板に搭載できるこ
とから、良品であることが確認されたベアチップをパッ
ケージ部材から取り外す工程も不要である。
チップパッケージに設けられた検査用パッドに電極を接
触させることによって、ベアチップの機能を検査してい
る。そのため、バーンイン用パッケージ部材にベアチッ
プを搭載する工程が不要である。しかも、そのままのベ
アチップパッケージをプリント回路基板に搭載できるこ
とから、良品であることが確認されたベアチップをパッ
ケージ部材から取り外す工程も不要である。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明のベアチップパッ
ケージを示す図である。このベアチップパッケージは、
半導体接続基板１０と、その半導体接続基板に搭載され
たベアチップ２０とで構成されている。
を参照して説明する。図１は、本発明のベアチップパッ
ケージを示す図である。このベアチップパッケージは、
半導体接続基板１０と、その半導体接続基板に搭載され
たベアチップ２０とで構成されている。
【００１６】半導体接続基板１０のベースとなる基板１
１には、上下に貫通する複数の孔があけられている。こ
れらの孔には、導電性物質１２ａ〜１２ｇが埋め込まれ
ている。導電性物質１２ａ〜１２ｇの上下には金属バン
プ１３ａ〜１３ｇ，１４ａ〜１４ｇが設けられている。
上面に設けられた金属バンプ１３ａ〜１３ｇは、ベアチ
ップ２０を接続するためのものであり、ベアチップ２０
の電極端子に接続されている。一方、下面の金属バンプ
１４ａ〜１４ｇは、この半導体接続基板１０とプリント
回路基板とを接続するためのものである。
１には、上下に貫通する複数の孔があけられている。こ
れらの孔には、導電性物質１２ａ〜１２ｇが埋め込まれ
ている。導電性物質１２ａ〜１２ｇの上下には金属バン
プ１３ａ〜１３ｇ，１４ａ〜１４ｇが設けられている。
上面に設けられた金属バンプ１３ａ〜１３ｇは、ベアチ
ップ２０を接続するためのものであり、ベアチップ２０
の電極端子に接続されている。一方、下面の金属バンプ
１４ａ〜１４ｇは、この半導体接続基板１０とプリント
回路基板とを接続するためのものである。
【００１７】また、基板１１の上面には検査用パッド１
５ａ，１５ｂが設けられている。検査用パッド１５ａ，
１５ｂは図示されているもの以外にも存在し、ベアチッ
プ２０で隠されることのないように、ベアチップ２０の
周囲を取り囲むように配置されている。また、検査用パ
ッド１５ａ，１５ｂと金属バンプ１３ａ〜１３ｇとは同
じ数だけ設けられおり、１体１の対応関係を有してい
る。そして、対応関係にある検査用パッドと金属バンプ
とは、互いに配線１６ａ，１６ｂによって電気的に接続
されている。但し、検査用パッドと金属バンプは、上述
のように必ずしも同数あるいは１対１の対応関係になく
てもよく、要はチップの検査ができるように接続されて
いればよい。
５ａ，１５ｂが設けられている。検査用パッド１５ａ，
１５ｂは図示されているもの以外にも存在し、ベアチッ
プ２０で隠されることのないように、ベアチップ２０の
周囲を取り囲むように配置されている。また、検査用パ
ッド１５ａ，１５ｂと金属バンプ１３ａ〜１３ｇとは同
じ数だけ設けられおり、１体１の対応関係を有してい
る。そして、対応関係にある検査用パッドと金属バンプ
とは、互いに配線１６ａ，１６ｂによって電気的に接続
されている。但し、検査用パッドと金属バンプは、上述
のように必ずしも同数あるいは１対１の対応関係になく
てもよく、要はチップの検査ができるように接続されて
いればよい。
【００１８】このようなベアチップパッケージでは、ベ
アチップ２０の電極端子は、金属バンプ１３ａ〜１３ｇ
と配線１６ａ，１６ｂとを介して検査用パッド１５ａ，
１５ｂに電気的に接続されているとともに、金属バンプ
１３ａ〜１３ｇと導電性物質１２ａ〜１２ｇとを介して
基板の反対側の金属バンプ１４ａ〜１４ｇに接続されて
いる。そのため、基板１１上に設けられた検査用パッド
１５ａ，１５ｂに試験装置の電極を接続し、検査用パッ
ド１５ａ，１５ｂへの信号の入出力を行えば、搭載され
ているベアチップの良否を判断することができる。ま
た、金属バンプ１４ａ〜１４ｇをプリント回路基板の電
極と接続すれば、このベアチップパッケージをプリント
回路基板に搭載することができる。
アチップ２０の電極端子は、金属バンプ１３ａ〜１３ｇ
と配線１６ａ，１６ｂとを介して検査用パッド１５ａ，
１５ｂに電気的に接続されているとともに、金属バンプ
１３ａ〜１３ｇと導電性物質１２ａ〜１２ｇとを介して
基板の反対側の金属バンプ１４ａ〜１４ｇに接続されて
いる。そのため、基板１１上に設けられた検査用パッド
１５ａ，１５ｂに試験装置の電極を接続し、検査用パッ
ド１５ａ，１５ｂへの信号の入出力を行えば、搭載され
ているベアチップの良否を判断することができる。ま
た、金属バンプ１４ａ〜１４ｇをプリント回路基板の電
極と接続すれば、このベアチップパッケージをプリント
回路基板に搭載することができる。
【００１９】即ち、ベアチップを搭載している基板１１
が、バーンイン時の検査基板としての機能と、プリント
回路基板等の基板に接続するためのインタポーザ（ベア
チップと外部端子との間をつなぐ材料）としての機能と
を兼ね備えている。そのため、このベアチップパッケー
ジのまま、バーンインの工程に導入することが可能であ
る。そして、バーンイン工程が終了し、良品であること
が確認できたＫＧＤは、そのパッケージのまま出荷する
ことができる。従って、バーンイン用の部材（キャリ
ヤ）が不要となり、そのような部材を作成する必要がな
くなる。さらに、バーンインを行う際において、バーン
イン用の部材に接続する作業と、良品をバーンイン用部
材から取り外す作業が不要となる。その結果、検査作業
が簡略化され、生産性が向上する。
が、バーンイン時の検査基板としての機能と、プリント
回路基板等の基板に接続するためのインタポーザ（ベア
チップと外部端子との間をつなぐ材料）としての機能と
を兼ね備えている。そのため、このベアチップパッケー
ジのまま、バーンインの工程に導入することが可能であ
る。そして、バーンイン工程が終了し、良品であること
が確認できたＫＧＤは、そのパッケージのまま出荷する
ことができる。従って、バーンイン用の部材（キャリ
ヤ）が不要となり、そのような部材を作成する必要がな
くなる。さらに、バーンインを行う際において、バーン
イン用の部材に接続する作業と、良品をバーンイン用部
材から取り外す作業が不要となる。その結果、検査作業
が簡略化され、生産性が向上する。
【００２０】また、ＫＧＤとして出荷されたベアチップ
パッケージを実装したプリント回路基板の検査におい
て、再度ベアチップの良否判断を必要とする場合には、
検査用パッド１５ａ，１５ｂに試験装置の電極を接続
し、検査用パッド１５ａ，１５ｂへの信号の入出力を行
えば、搭載されているベアチップ２０の良否を直接的に
判断することができる。そのため、プリント回路基板の
複合的な検査で不具合が発見された場合でも、ベアチッ
プをプリント回路基板から取り外すことなく、ベアチッ
プの単体での良否が判断できる。
パッケージを実装したプリント回路基板の検査におい
て、再度ベアチップの良否判断を必要とする場合には、
検査用パッド１５ａ，１５ｂに試験装置の電極を接続
し、検査用パッド１５ａ，１５ｂへの信号の入出力を行
えば、搭載されているベアチップ２０の良否を直接的に
判断することができる。そのため、プリント回路基板の
複合的な検査で不具合が発見された場合でも、ベアチッ
プをプリント回路基板から取り外すことなく、ベアチッ
プの単体での良否が判断できる。
【００２１】このように、プリント回路基板に搭載した
ままベアチップの動作確認ができることは、プリント回
路基板の信頼性を向上させる意味においても重要であ
る。それは、従来のようにベアチップをプリント回路基
板から外した状態で動作確認をすると、検査した時点で
はベアチップが良品であっても、プリント回路基板に搭
載する際に、不具合が新たに発生する可能性があるから
である。また、安定した製造環境が整っていれば、チッ
プ単体でバーインしないで、図１に示すようにプリント
基板に接続した状態で、全体の機能検査や、全体一括の
バーインを行ってもよい。
ままベアチップの動作確認ができることは、プリント回
路基板の信頼性を向上させる意味においても重要であ
る。それは、従来のようにベアチップをプリント回路基
板から外した状態で動作確認をすると、検査した時点で
はベアチップが良品であっても、プリント回路基板に搭
載する際に、不具合が新たに発生する可能性があるから
である。また、安定した製造環境が整っていれば、チッ
プ単体でバーインしないで、図１に示すようにプリント
基板に接続した状態で、全体の機能検査や、全体一括の
バーインを行ってもよい。
【００２２】次に、図１に示したようなベアチップパッ
ケージに用いる半導体接続基板の製造方法について説明
する。図２は、半導体接続基板の製造工程の前半を示す
図である。この例では、基板１１として感光性ガラス基
板を用いた場合について説明する。 〔Ｓ１〕基板１１の裏面にビアホール用マスク３１を設
け、その上から感光性ガラスからなる基板１１を露光す
る。
ケージに用いる半導体接続基板の製造方法について説明
する。図２は、半導体接続基板の製造工程の前半を示す
図である。この例では、基板１１として感光性ガラス基
板を用いた場合について説明する。 〔Ｓ１〕基板１１の裏面にビアホール用マスク３１を設
け、その上から感光性ガラスからなる基板１１を露光す
る。
【００２３】基板１１には、例えば、Ｌｉ2 Ｏ−Ａｌ2
Ｏ3 −ＳｉＯ2 （Ａｕ，Ｃｅ）系化学切削性感光性ガラ
スを用いる。また、感光性ガラス基板１１の双方の面
は、十分な平滑性を有している。そして、露光処理には
Ｈｇ−Ｘｅランプを使用し、そのランプによる光を２０
秒間照射する。次いで、現像処理を行う。 〔Ｓ２〕ステップＳ１による処理の結果、基板１１に孔
１１ａ〜１１ｇが形成される。この孔１１ａ〜１１ｇは
基板１１を貫通しており、接続すべきベアチップの電極
の数と同じ数だけ設けられている。また、孔１１ａ〜１
１ｇの位置は、搭載するベアチップの電極と合致する位
置である。 〔Ｓ３〕孔１１ａ〜１１ｇが形成された基板１１の裏面
に接着剤を塗布し、導電性シート３２を貼りつける。 〔Ｓ４〕電解メッキにより孔１１ａ〜１１ｇ内にＣｕか
らなる導電性物質１２ａ〜１２ｇを成長させる。
Ｏ3 −ＳｉＯ2 （Ａｕ，Ｃｅ）系化学切削性感光性ガラ
スを用いる。また、感光性ガラス基板１１の双方の面
は、十分な平滑性を有している。そして、露光処理には
Ｈｇ−Ｘｅランプを使用し、そのランプによる光を２０
秒間照射する。次いで、現像処理を行う。 〔Ｓ２〕ステップＳ１による処理の結果、基板１１に孔
１１ａ〜１１ｇが形成される。この孔１１ａ〜１１ｇは
基板１１を貫通しており、接続すべきベアチップの電極
の数と同じ数だけ設けられている。また、孔１１ａ〜１
１ｇの位置は、搭載するベアチップの電極と合致する位
置である。 〔Ｓ３〕孔１１ａ〜１１ｇが形成された基板１１の裏面
に接着剤を塗布し、導電性シート３２を貼りつける。 〔Ｓ４〕電解メッキにより孔１１ａ〜１１ｇ内にＣｕか
らなる導電性物質１２ａ〜１２ｇを成長させる。
【００２４】なおメッキを行う際には、孔１１ａ〜１１
ｇの内壁に接着剤の層を形成し、接着剤の層の上からメ
ッキ処理を施すことにより、メッキされる金属の付着性
を向上させることができる。 〔Ｓ５〕導電性物質１２ａ〜１２ｇの上に、Ｎｉ膜３３
ａ〜３３ｇをメッキにより形成する。このＮｉ膜３３ａ
〜３３ｇは、その上に形成される金属バンプの付着性を
向上させるためのものである。
ｇの内壁に接着剤の層を形成し、接着剤の層の上からメ
ッキ処理を施すことにより、メッキされる金属の付着性
を向上させることができる。 〔Ｓ５〕導電性物質１２ａ〜１２ｇの上に、Ｎｉ膜３３
ａ〜３３ｇをメッキにより形成する。このＮｉ膜３３ａ
〜３３ｇは、その上に形成される金属バンプの付着性を
向上させるためのものである。
【００２５】図３は、半導体接続基板の製造工程の後半
を示す図である。 〔Ｓ６〕Ｎｉ膜の上に電解メッキ法により金属バンプ１
４ａ〜１４ｇを形成するとともに、導線性シート３２を
除去する。 〔Ｓ７〕金属バンプ１４ａ〜１４ｇを形成した面と逆側
の面に、Ｃｕ膜３４とＮｉ膜３５とを順次スパッタリン
グにより形成する。 〔Ｓ８〕フォトリソグラフィーにより、不要な部分の膜
を除去する。その結果、基板１１上には、検査用パッド
１５ａ，１５ｂと配線１６ａ〜１６ｉとが形成される。 〔Ｓ９〕配線１６ｃ〜１６ｉの上に、電解メッキ法によ
り金属バンプ１３ａ〜１３ｇを形成する。なお、各配線
１６ｃ〜１６ｉは、対応関係にある検査用パッド（図示
されていない）に接続されている。
を示す図である。 〔Ｓ６〕Ｎｉ膜の上に電解メッキ法により金属バンプ１
４ａ〜１４ｇを形成するとともに、導線性シート３２を
除去する。 〔Ｓ７〕金属バンプ１４ａ〜１４ｇを形成した面と逆側
の面に、Ｃｕ膜３４とＮｉ膜３５とを順次スパッタリン
グにより形成する。 〔Ｓ８〕フォトリソグラフィーにより、不要な部分の膜
を除去する。その結果、基板１１上には、検査用パッド
１５ａ，１５ｂと配線１６ａ〜１６ｉとが形成される。 〔Ｓ９〕配線１６ｃ〜１６ｉの上に、電解メッキ法によ
り金属バンプ１３ａ〜１３ｇを形成する。なお、各配線
１６ｃ〜１６ｉは、対応関係にある検査用パッド（図示
されていない）に接続されている。
【００２６】このようにして、図１に示した半導体接続
基板１０が製造できる。この半導体接続基板１０にベア
チップ２０を搭載すれば、ベアチップパッケージとな
る。ベアチップを搭載する際には、ベアチップ２０の電
極と半導体接続基板１０の金属バンプ１３ａ〜１３ｇを
接触させ、絶縁性接着材料で固定する。
基板１０が製造できる。この半導体接続基板１０にベア
チップ２０を搭載すれば、ベアチップパッケージとな
る。ベアチップを搭載する際には、ベアチップ２０の電
極と半導体接続基板１０の金属バンプ１３ａ〜１３ｇを
接触させ、絶縁性接着材料で固定する。
【００２７】なお、上記の例では、半導体接続基板１０
の上下に金属バンプを形成しているが、ベアチップやプ
リント回路基板に金属バンプが形成されていれば、半導
体接続基板１０側の金属バンプは必ずしも必要ではな
い。
の上下に金属バンプを形成しているが、ベアチップやプ
リント回路基板に金属バンプが形成されていれば、半導
体接続基板１０側の金属バンプは必ずしも必要ではな
い。
【００２８】また、上記の例では基板として感光性ガラ
スを用い、その感光性ガラスに孔を形成する工程から説
明しているが、予め孔（ビアホール）が設けられた基板
（感光性ガラスに限らない）を用いてステップＳ３の工
程から行ってもよい。
スを用い、その感光性ガラスに孔を形成する工程から説
明しているが、予め孔（ビアホール）が設けられた基板
（感光性ガラスに限らない）を用いてステップＳ３の工
程から行ってもよい。
【００２９】図４は、ベアチップパッケージの搭載状況
を示す図である。（Ａ）は上面図である。半導体接続基
板１０の上にはベアチップ２０が搭載されており、上か
ら見るとベアチップ２０の周囲に検査用パッド１５が配
置されている。（Ｂ）はＸ−Ｘ断面図である。ベアチッ
プ２０の電極と、半導体接続基板１０の金属バンプ１３
ｈ，１３ｉが接続されており、絶縁性接着材料による樹
脂３６によってベアチップ２０が固定されている。金属
バンプ１３ｈ，１３ｉと検査用パッド１５ｃ，１５ｄと
は、配線によって電気的に接続されている。そして、半
導体接続基板１０の下側に設けられた金属バンプ１４
ｈ，１４ｉによって、ベアチップ２０の電極とプリント
回路基板４０の電極とが接続されている。
を示す図である。（Ａ）は上面図である。半導体接続基
板１０の上にはベアチップ２０が搭載されており、上か
ら見るとベアチップ２０の周囲に検査用パッド１５が配
置されている。（Ｂ）はＸ−Ｘ断面図である。ベアチッ
プ２０の電極と、半導体接続基板１０の金属バンプ１３
ｈ，１３ｉが接続されており、絶縁性接着材料による樹
脂３６によってベアチップ２０が固定されている。金属
バンプ１３ｈ，１３ｉと検査用パッド１５ｃ，１５ｄと
は、配線によって電気的に接続されている。そして、半
導体接続基板１０の下側に設けられた金属バンプ１４
ｈ，１４ｉによって、ベアチップ２０の電極とプリント
回路基板４０の電極とが接続されている。
【００３０】このプリント回路基板４０はＭＣＭ（マル
チチップモジュール）とすることもできる。ＭＣＭとし
た場合には、本発明のベアチップパッケージと他のＣＳ
Ｐ（チップスケールパッケージ）とを混在させることが
できる。
チチップモジュール）とすることもできる。ＭＣＭとし
た場合には、本発明のベアチップパッケージと他のＣＳ
Ｐ（チップスケールパッケージ）とを混在させることが
できる。
【００３１】図５は、本発明のベアチップパッケージを
搭載したＭＣＭを示す図である。ＭＣＭ基板４０ａ上に
複数のＣＳＰ４１が搭載されている。その中には、本発
明に係る検査用パッド付のベアチップパッケージ４１ａ
や他のＣＳＰ４１ｂがある。他のＣＳＰ４１ｂとして
は、ベアチップをガラス基板ではさみ、ベアチップの側
面から電極端子を引き出し、その電極端子をガラス基板
の上下まで延長したような構造のもの等がある。
搭載したＭＣＭを示す図である。ＭＣＭ基板４０ａ上に
複数のＣＳＰ４１が搭載されている。その中には、本発
明に係る検査用パッド付のベアチップパッケージ４１ａ
や他のＣＳＰ４１ｂがある。他のＣＳＰ４１ｂとして
は、ベアチップをガラス基板ではさみ、ベアチップの側
面から電極端子を引き出し、その電極端子をガラス基板
の上下まで延長したような構造のもの等がある。
【００３２】ＭＣＭ基板４０ａの上面には配線４２が形
成されており、この配線４２によって、各ＣＳＰ４１の
電極が相互に接続されている。また、ＭＣＭ基板４０ａ
には、外部インターフェース用のコネクタ４３が設けら
れている。このコネクタ４３によって、このＭＣＭをコ
ンピュータ等に接続する。例えば、このＭＣＭが、ＰＣ
ＭＣＩＡ（Personal Computer Memory Card Internatio
nal Association ）と日本電子工業振興協会（ＪＥＩＤ
Ａ）とが共同で規格化した「ＰＣカードスタンダード」
に準拠していれば、その規格に対応したパーソナルコン
ピュータに装着することができる。
成されており、この配線４２によって、各ＣＳＰ４１の
電極が相互に接続されている。また、ＭＣＭ基板４０ａ
には、外部インターフェース用のコネクタ４３が設けら
れている。このコネクタ４３によって、このＭＣＭをコ
ンピュータ等に接続する。例えば、このＭＣＭが、ＰＣ
ＭＣＩＡ（Personal Computer Memory Card Internatio
nal Association ）と日本電子工業振興協会（ＪＥＩＤ
Ａ）とが共同で規格化した「ＰＣカードスタンダード」
に準拠していれば、その規格に対応したパーソナルコン
ピュータに装着することができる。
【００３３】なお、図５では、ＭＣＭ基板４０ａの上面
しか図示していないが、下面にも上面と同様に複数のＣ
ＳＰを搭載することができる。
しか図示していないが、下面にも上面と同様に複数のＣ
ＳＰを搭載することができる。
【００３４】
【発明の効果】以上説明したように本発明のベアチップ
パッケージでは、ベアチップの電極端子と電気的に接続
された検査用パッドを設けたため、基板上に設けられた
検査用電極に試験装置の電極を接続すれば、搭載されて
いるベアチップの良否を判断することができる。従っ
て、このパッケージのままバーンイン試験を行うことが
できるとともに、プリント回路基板に搭載された状態で
もベアチップの良否を検査することができ、ベアチップ
の良否判断が容易に行える。
パッケージでは、ベアチップの電極端子と電気的に接続
された検査用パッドを設けたため、基板上に設けられた
検査用電極に試験装置の電極を接続すれば、搭載されて
いるベアチップの良否を判断することができる。従っ
て、このパッケージのままバーンイン試験を行うことが
できるとともに、プリント回路基板に搭載された状態で
もベアチップの良否を検査することができ、ベアチップ
の良否判断が容易に行える。
【００３５】また、本発明の半導体接続基板では、導電
性物質と電気的に接続された検査用パッドを設けたた
め、検査用パッドが設けられた面にベアチップを接続
し、基板検査用パッドに試験装置の電極を接続すれば、
搭載されているベアチップの良否を判断することができ
る。従って、ベアチップを搭載したままバーンイン試験
を行い、そのままプリント回路基板に搭載することがで
きるとともに、プリント回路基板に搭載された状態で
も、搭載したベアチップの良否を検査することができ、
ベアチップの良否判断が容易に行える。
性物質と電気的に接続された検査用パッドを設けたた
め、検査用パッドが設けられた面にベアチップを接続
し、基板検査用パッドに試験装置の電極を接続すれば、
搭載されているベアチップの良否を判断することができ
る。従って、ベアチップを搭載したままバーンイン試験
を行い、そのままプリント回路基板に搭載することがで
きるとともに、プリント回路基板に搭載された状態で
も、搭載したベアチップの良否を検査することができ、
ベアチップの良否判断が容易に行える。
【００３６】また、半導体チップ検査方法によれば、ベ
アチップパッケージに設けられた検査用パッドに電極を
接触させることによって、ベアチップの機能を検査して
いるため、バーンイン用パッケージ部材にベアチップを
搭載する工程が不要であるとともに、良品であることが
確認されたベアチップをパッケージ部材から取り外す工
程も不要である。その結果、検査工程が簡略化され、生
産性が向上する。
アチップパッケージに設けられた検査用パッドに電極を
接触させることによって、ベアチップの機能を検査して
いるため、バーンイン用パッケージ部材にベアチップを
搭載する工程が不要であるとともに、良品であることが
確認されたベアチップをパッケージ部材から取り外す工
程も不要である。その結果、検査工程が簡略化され、生
産性が向上する。
【図１】本発明のベアチップパッケージを示す図である
【図２】半導体接続基板の製造工程の前半を示す図であ
る。
る。
【図３】半導体接続基板の製造工程の後半を示す図であ
る。
る。
【図４】ベアチップパッケージの搭載状況を示す図であ
る。（Ａ）は上面図であり、（Ｂ）はＸ−Ｘ断面図であ
る。
る。（Ａ）は上面図であり、（Ｂ）はＸ−Ｘ断面図であ
る。
【図５】本発明のベアチップパッケージを搭載したＭＣ
Ｍを示す図である。
Ｍを示す図である。
１０ 半導体接続基板 １１ 基板 １２ａ〜１２ｇ 導電性物質 １３ａ〜１３ｇ，１４ａ〜１４ｇ 金属バンプ １５ａ，１５ｂ 検査用パッド １６ａ，１６ｂ 配線
Claims (7)
- 【請求項１】 半導体チップが搭載されたベアチップパ
ッケージにおいて、 所定の位置に複数の孔が設けられた基板と、 前記孔に埋められた導電性物質と、 前記導電性物質の上に設けられたバンプと、 電極端子が前記バンプに接続された状態で前記基板に搭
載されているベアチップと、 前記基板上に設けられた複数の検査用パッドと、 前記検査用パッドと前記導電性物質とを電気的に接続す
る配線と、 を有することを特徴とするベアチップパッケージ。 - 【請求項２】 前記検査用パッドは、前記ベアチップが
搭載されている面に設けられており、前記ベアチップの
周囲に配置されていることを特徴とする請求項１記載の
ベアチップパッケージ。 - 【請求項３】 ベアチップを接続するための半導体接続
基板において、 所定の位置に複数の孔が設けられた基板と、 前記孔に埋められた導電性物質と、 前記基板上に設けられた複数の検査用パッドと、 前記検査用パッドと前記導電性物質とを電気的に接続す
る配線と、 を有することを特徴とする半導体接続基板。 - 【請求項４】 前記検査用パッドは、前記孔が設けられ
ている領域の周囲に配置されていることを特徴とする請
求項３記載の半導体接続基板。 - 【請求項５】 前記導電性物質の上に設けられたバンプ
をさらに有することを特徴とする請求項３記載の半導体
接続基板。 - 【請求項６】 パッケージに搭載されたベアチップの動
作を検査するための半導体チップ検査方法において、 所定の位置に複数の孔が設けられた基板と、前記孔に埋
められた導電性物質と、前記導電性物質の上に設けられ
たバンプと、電極端子が前記バンプに接続された状態で
前記基板に搭載されているベアチップと、前記基板上に
設けられた複数の検査用パッドと、前記検査用パッドと
前記導電性物質とを電気的に接続する配線と、からなる
ベアチップパッケージに対し、前記検査用パッドに機能
検査用の電極を接触させ、前記検査用パッドへの信号の
入出力を行うことにより、前記ベアチップの電気的機能
を検査する、 ことを特徴とする半導体チップ検査方法。 - 【請求項７】 プリント回路基板に搭載されたベアチッ
プの動作を検査するための半導体チップ検査方法におい
て、 所定の位置に複数の孔が設けられた基板と、前記孔に埋
められた導電性物質と、前記導電性物質の上に設けられ
たバンプと、電極端子が前記バンプに接続された状態で
前記基板に搭載されているベアチップと、前記基板上に
設けられた複数の検査用パッドと、前記検査用パッドと
前記導電性物質とを電気的に接続する配線と、からなる
ベアチップパッケージに対し、プリント配線基板に搭載
した状態で前記検査用パッドに機能検査用の電極を接触
させ、前記検査用パッドへの信号の入出力を行うことに
より、前記ベアチップの電気的機能を検査する、 ことを特徴とする半導体チップ検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046997A JPH10242206A (ja) | 1997-02-25 | 1997-02-25 | ベアチップパッケージ、半導体接続基板、及び半導体チップ検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046997A JPH10242206A (ja) | 1997-02-25 | 1997-02-25 | ベアチップパッケージ、半導体接続基板、及び半導体チップ検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242206A true JPH10242206A (ja) | 1998-09-11 |
Family
ID=12581506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4046997A Pending JPH10242206A (ja) | 1997-02-25 | 1997-02-25 | ベアチップパッケージ、半導体接続基板、及び半導体チップ検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242206A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610934B2 (en) | 2001-05-31 | 2003-08-26 | Hitachi, Ltd. | Semiconductor module and method of making the device |
| CN113438799A (zh) * | 2021-06-28 | 2021-09-24 | 海光信息技术股份有限公司 | 老化电路板，老化测试结构及方法 |
-
1997
- 1997-02-25 JP JP4046997A patent/JPH10242206A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610934B2 (en) | 2001-05-31 | 2003-08-26 | Hitachi, Ltd. | Semiconductor module and method of making the device |
| CN113438799A (zh) * | 2021-06-28 | 2021-09-24 | 海光信息技术股份有限公司 | 老化电路板，老化测试结构及方法 |
| CN113438799B (zh) * | 2021-06-28 | 2022-10-25 | 海光信息技术股份有限公司 | 老化电路板，老化测试结构及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0681186A2 (en) | Method for probing a semiconductor wafer | |
| JP2010019697A (ja) | 中継基板、その製造方法、プローブカード、半導体ウェハの検査方法および半導体装置の製造方法 | |
| JPH1074800A (ja) | 半導体装置の実装構造、実装用基板および実装状 態の検査方法 | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| JP2703204B2 (ja) | ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法 | |
| US7825410B2 (en) | Semiconductor device | |
| JPH1048298A (ja) | 半導体装置の高速試験方法 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
| JPH10242206A (ja) | ベアチップパッケージ、半導体接続基板、及び半導体チップ検査方法 | |
| JP3208095B2 (ja) | 半導体装置の検査装置 | |
| JP2002280693A (ja) | 電子部品の実装方法 | |
| JPH11224915A (ja) | 半導体接続用基板 | |
| JP2921995B2 (ja) | 多層配線基板の検査方法 | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JPH10125740A (ja) | 半導体パッケージ用検査治具 | |
| JPH0252262A (ja) | マルチチップパッケージの電気検査方法 | |
| JP2002196035A (ja) | 半導体装置の製造方法およびキャリア | |
| JP2010019831A (ja) | 半導体装置 | |
| JP2005109127A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JPH0473940A (ja) | 半導体装置の検査方法 | |
| JPH04120476A (ja) | プリント配線板パターンの導通検査用アダプタ | |
| JPH11251706A (ja) | 電子部品接続用基板 | |
| JPH088257A (ja) | バンプ電極検査用部品 | |
| JPH10189817A (ja) | 半導体搭載用配線板 |