JP2010019831A - 半導体装置 - Google Patents

Abstract

【課題】パッケージ基板を中継基板に流用する。
【解決手段】本発明の半導体装置３は、上面３ａと下面３ｂとを有するパッケージ基板３００と、パッケージ基板３００の上面３ａに搭載された半導体素子３０と、を有する。パッケージ基板３００は、上面３ａに配置されたパッド３０３、９０３と、下面３ｂに配置されたパッド９０４と、下面３ｂに配置されたテスト専用パッド９０５と、を備える。半導体素子３０は、パッド３０３、テスト専用パッド９０３のそれぞれに電気的に接続される。パッド９０４には外部接続端子４０１が設けられており、テスト専用パッド９０５には外部接続端子４０１が設けられていない。パッド９０４のピッチはパッド３０３のピッチよりも広くなっている。
【選択図】図１

Description

本発明は、半導体装置の製造方法およびその製造方法による半導体装置に関する。

近年、半導体デバイスの高密度化に伴い１チップあたりの電極数は増大している。特に、フリップチップデバイスでは、半導体素子の周辺のみだけでなく半導体素子全面に対しアレイ状に電極が配置できるため、より多くの電極数を配置させることが可能となっている。

フリップチップデバイスでは半導体プロセスにより半導体素子上に形成された電極上に、印刷、蒸着またはメッキ工程などによってバンプが形成される。これがダイシング後にパッケージ基板上にリフロー実装され出荷される。

半導体素子の所望の動作の実行可否はウェハ状態で検査される必要がある。ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）テスタとは、ウェハ状態の半導体素子に対して電気信号を印加し、半導体素子からの信号が所望のものであるか否かを判断する装置である。また、プローブカードとは、ＬＳＩテスタと半導体素子との間にあって電気信号を伝える治工具である。通常プローブカードは、ＬＳＩテスタとの接続を行うプローブカード基板、および、半導体ウェハ上の電極に接触するプローブからなる。

フリップチップデバイスの場合、プローブは半導体ウェハ上の電極と同じ間隔でアレイ状にプローブカード基板に配置される必要がある。また、電極数の多さから、電極間のピッチは狭くなっている。このようなフリップチップデバイスの半導体ウェハの試験を行う際は、半導体ウェハの電極に形成されたバンプにプローブを押し当てることにより電気的な接触を確保する。

ＬＳＩテスタと接続する接続端子は、プローブカード基板の表面の外周付近に所定の間隔で配置される必要がある。また、プローブとの接続端子は、プローブカード基板の裏面の中心付近に半導体ウェハ上の電極と同じ配列に配置させる必要がある。したがって、プローブ及びＬＳＩテスタの接続端子のピッチ間がそれぞれ異なる場合、プローブカード基板においてピッチの整合を行う必要があるということになる。

そこで、ピッチ変換を行うために、ワイアリング方式および中継基板方式のいずれかの方式が取られている。

ワイアリング方式では、半導体素子の電極パッドのピッチにあわせて貫通孔をあけた基板にワイアを通し、基板の裏面でワイアを切断・研磨しワイアの断面をプローブ側の電極パッドとして用いる。ワイアのもう一方の端はプローブカード基板に接続することにより、ＬＳＩテスタとプローブ間の接続を得る。

ワイアリング方式の場合、ワイアの配線は全て人手によるものとなる。こうした事情からワイアリング方式によれば、配線本数に限界があり、おおよそ２０００ｐｉｎ程度が限界である。

そのため、これ以上のパッド数が必要になる場合、中継基板方式での対応が必要となる。数百μｍ単位の狭ピッチに対応した電極パッドを製造するため、中継基板方式では、セラミックス基板、または、ビルトアップ基板を材料とするのが一般的である。中継基板の裏面側には半導体素子と同じピッチで電極パッドを形成し、表面側には１ｍｍピッチ程度の電極パッドを形成し、中継基板内部にて裏面側の電極パッドと表面側の電極パッドとの間の配線接続を行う。

ところが、中継基板方式によると、中継基板を製品固有のパッド配置にあわせて製品毎に新規作成する必要があった。セラミックス基板やビルトアップ基板は高価であり、中継基板方式は、コスト的に不利になっていた。

そこで、これを解決する方法として、下記特許文献１のように、デバイスのパッケージ基板を中継基板として用いる技術が開発された。これにより、デバイス毎のコストを削減することが可能となった。図８は、中継基板としてパッケージ基板を用いた例を示す図である。

特開平０７−３０１６４２公報 特開２００３−３４７４８２号公報 特開２００４−０２２６６４号公報

しかしながら、特許文献１のように、中継基板として対象デバイスの製品パッケージ基板を流用する構造を採用した場合においても、さらなる改善の余地があった。

中継基板は、テスト専用端子（テスト専用パッド）を有する必要がある。テスト専用パッドとは、ＬＳＩが形成された半導体ウェハのＬＳＩテストを行う際、ＬＳＩテスタから特定の電気信号を印加するために必須となる専用のパッドである。一方、半導体素子を実装するパッケージ基板には、テスト専用端子は不要である。そのため、パッケージ基板をそのまま中継基板に流用したのでは、ＬＳＩテストを行うことができない。

そこでパッケージ基板上にテスト専用パッドの配線を行うことが考えられる。特許文献２及び３には、テスト専用パッドを有する半導体パッケージが記載されている。

しかしながら、特許文献２には、半導体パッケージの上面にのみテスト専用パッドが設けられ、半導体チップに接続された構成が記載されている。同文献には、パッケージ基板にはテスト専用パッドが設けられていない。また、特許文献３では、電極パッドのピッチ変換が考慮されていない。したがって、上記文献技術によっては、パッケージ基板をピッチ変換を行う検査用中継基板として流用することはできない。

さらに、マザーボード上に半導体パッケージを搭載しようとすると、パッケージ基板の半導体素子の搭載面と反対側の面に半田バンプ等の外部接続端子を設ける必要がある。しかしながら、パッケージ基板上にテスト専用端子の配線を行った場合、テスト専用パッド上に外部接続端子として接続された半田バンプの存在により、パッケージ基板が搭載される製品のマザーボード設計の自由度が制限されるおそれがある。

本発明によれば、
第一の面と第二の面とを有し、前記第一の面に配置された複数の第一の電極パッドと、前記第二の面に配置され前記第一の電極パッドのピッチよりも広く配置された第二の電極パッドと、前記第二の面に配置された第二のテスト専用パッドと、を備える二つのパッケージ基板を準備する工程と、
検査対象であるＬＳＩが形成された半導体ウェハと、前記半導体ウェハに形成された前記ＬＳＩに電気信号を印加し、前記半導体ウェハに形成された前記ＬＳＩの電気特性を測定する測定装置と、を電気的に接続し、準備された前記二つのパッケージ基板のうちの一のパッケージ基板を有するプローブカードを用いて前記半導体ウェハを検査する工程と、
前記半導体ウェハから前記ＬＳＩを含む半導体素子を個片化する工程と、
準備された前記二つのパッケージ基板のうちの他のパッケージ基板上に前記半導体素子をパッケージ化する工程と、
を含み、
前記プローブカードは、
前記一のパッケージ基板と、
前記一のパッケージ基板の前記第二の電極パッドおよび前記第二のテスト専用パッドに設けられ、前記測定装置に電気的に接続される外部接続端子と、
前記一のパッケージ基板が有する前記複数の第一の電極パッドに電気的に接続し、前記半導体ウェハに設けられた電極に接触するプローブと、
を有し、
前記半導体ウェハを検査する工程は、
前記半導体ウェハに設けられた前記電極に前記プローブカードの前記プローブを接触させることにより、前記複数の第一の電極パッドと前記半導体ウェハに設けられた前記電極とを電気的に接続する工程と、
前記半導体ウェハに前記測定装置から電気信号を印加し、前記半導体ウェハの電気特性を測定する工程と、
を含み、
前記半導体素子をパッケージ化する工程は、
前記他のパッケージ基板の前記第一の面の上に、前記半導体素子を搭載し、前記半導体素子を前記他のパッケージ基板の前記第一の電極パッドに電気的に接続する工程と、
前記他のパッケージ基板の前記第二のテスト専用パッドの上には外部接続端子を形成せず、前記他のパッケージ基板の前記第二の電極パッドの上に外部接続端子を形成する工程と、
を含むことを特徴とする半導体装置の製造方法
が提供される。

本発明によれば、第一の面と第二の面とを有するパッケージ基板と、
前記パッケージ基板の前記第一の面に搭載された半導体素子と、
を有し、
前記パッケージ基板は、
前記第一の面に配置された複数の第一の電極パッドと、
前記第二の面に配置された第二の電極パッドと、
前記第二の面に配置された第二のテスト専用パッドと、
を備え、
前記半導体素子は、前記第一の電極パッドに電気的に接続され、
前記第二の電極パッドのピッチは前記第一の電極パッドのピッチよりも広く、
前記第二の電極パッドには外部接続端子が設けられており、
前記第二のテスト専用パッドには外部接続端子が設けられていないことを特徴とする半導体装置
が提供される。

本発明によれば、半導体素子が搭載されたパッケージ基板の第二の面に第二の電極パッド及び第二のテスト専用パッドを備えている。これにより、半導体素子を搭載する前においては、第二のテスト専用パッドに接続端子を接続させ、ＬＳＩテストの中継基板としてパッケージ基板を利用することができる。また、本発明においては、第二の電極パッドに外部接続端子を設け、第二のテスト専用パッドには外部接続端子を設けない構成を採用する。こうすることにより、第二の面にマザーボードを搭載させても、第二のテスト専用パッドがマザーボードと電気的にコンタクトすることがない。したがって、半導体装置の誤動作を防止し、マザーボードの設計の自由度を制限することなく、パッケージ基板を中継基板に流用することができる。よって、ウェハ状態の半導体素子を安価かつ適切に検査することができる。

なお、本発明の各種の構成要素は、個々に独立した存在である必要もなく、複数の構成要素が一個の部材として形成されていること、一つの構成要素が複数の部材で形成されていること、ある構成要素が他の構成要素の一部であること、ある構成要素の一部と他の構成要素の一部とが重複していること、等でよい。

本発明によれば、マザーボードの設計の自由度を制限することなく、パッケージ基板を中継基板に流用することができる。したがって、中継基板方式による適切な電気的特性の検査を受けた半導体素子を基板に搭載することができ、安価に半導体装置の品質を安定化させることができる。

実施の形態に係る半導体装置を模式的に示した断面図である。 実施の形態に係る半導体装置を模式的に示した平面図である。 実施の形態に係る半導体装置の製造方法を説明する図である。 実施の形態に係る中継基板を模式的に示した断面図である。 実施の形態に係る中継基板を模式的に示した平面図である。 実施の形態に係るプローブカードを模式的に示した断面図である。 実施の形態に係るプローブカードの変形例を模式的に示した断面図である。 従来の中継基板の一例である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

図２は、本実施形態の半導体装置３を模式的に示した平面図である。また、図１は、図２（ａ）のＹ−Ｙ'断面図である。図１（ｂ）は、図１（ａ）の破線部分を拡大した図である。本実施形態の半導体装置３は、第一の面（図１中、上面３ａ）と第二の面（図１中、下面３ｂ）とを有するパッケージ基板３００と、パッケージ基板３００の上面３ａに搭載された半導体素子３０と、を有する。パッケージ基板３００は、上面３ａに配置されたパッド３０３（第一の電極パッド）、テスト専用パッド９０３（第一のテスト専用パッド）と、下面３ｂに配置されたパッド９０４（第二の電極パッド）と、下面３ｂに配置されたテスト専用パッド９０５（第二のテスト専用パッド）と、を備える。半導体素子３０は、パッド３０３及びテスト専用パッド９０３のそれぞれに電気的に接続される。パッド９０４には外部接続端子４０１が設けられており、テスト専用パッド９０５には外部接続端子４０１が設けられていない。パッド９０４のピッチはパッド３０３のピッチよりも広くなっている。

半導体装置３は、以下の手順で製造することができる。
（１）図３（ａ）で示すパッケージ基板３００を２つ準備する工程。１つは、プローブカード用のパッケージ基板であり、もう１つは、半導体素子搭載用のパッケージ基板である。
（２）図６で示すように、検査対象であるＬＳＩが形成された半導体ウェハ６０１と、半導体ウェハ６０１に形成されたＬＳＩに電気信号を印加し、半導体ウェハ６０１に形成されたＬＳＩの電気特性を測定する測定装置（図示せず）と、を電気的に接続し、プローブカード用のパッケージ基板を有するプローブカード２を用いて半導体ウェハ６０１を検査する工程。
（３）半導体ウェハからＬＳＩを含む半導体素子を個片化する工程。
（４）図３（ｂ）〜（ｄ）で示すように半導体素子３０を半導体素子搭載用のパッケージ基板３００上にパッケージ化する工程。

プローブカード２は、図６で示すように、プローブカード用のパッケージ基板と、プローブカード用のパッケージ基板のパッド９０４に設けられ、測定装置に電気的に接続される外部接続端子４０１と、プローブカード用のパッケージ基板のテスト専用パッド９０５に設けられ、測定装置に電気的に接続される外部接続端子９０１と、プローブカード用のパッケージ基板３００が有するパッド３０３及びテスト専用パッド９０３のそれぞれに電気的に接続し、半導体ウェハ６０１に形成された電極６０２に接触するプローブ１０１と、を有する。

上記（２）半導体ウェハを検査する工程は、さらに以下の工程を含む。
（２−１）半導体ウェハ６０１に設けられた電極６０２にプローブカード２のプローブ１０１を接触させることにより、パッド３０３及びテスト専用パッド９０３をそれぞれ半導体ウェハ６０１に設けられた電極６０２に電気的に接続する工程。
（２−２）半導体ウェハ６０１に測定装置から電気信号を印加し、半導体ウェハ６０１の電気特性を測定する工程。

上記（２）半導体ウェハを検査する工程は、より具体的には、測定装置からテスト専用パッド９０５、配線９０２、テスト専用パッド９０３、およびプローブ１０１を介して、半導体ウェハ６０１の電極６０２に、特定の電気信号を印加する工程を含む。

上記（４）半導体素子をパッケージ化する工程は、さらに以下の工程を含む。
（４−１）図３（ｂ）で示すように、半導体素子搭載用のパッケージ基板３００の第一の面（図３中、上面３ａ）の上に、半導体素子３０を搭載し、半導体素子搭載用パッケージ基板３００のパッド３０３及びテスト専用パッド９０３のそれぞれに半導体素子３０を電気的に接続する工程。
（４−２）図３（ｃ）で示すように、半導体素子３０とレジスト７０１との間隙にアンダーフィル樹脂３２を注入する工程。
（４−３）図３（ｄ）で示すように、半導体素子搭載用のパッケージ基板３００のテスト専用パッド９０５の上には外部接続端子を形成せず、半導体素子搭載用のパッケージ基板３００のパッド９０４の上に外部接続端子４０１を形成する工程。

以下、半導体装置３及びその製造方法について詳細に説明する。

半導体装置３は、図１で示すように、上面３ａが、レジスト７０１で覆われている。パッケージ基板３００は矩形を有している。

パッケージ基板３００は、中継基板として用いることができる。そのため、あらかじめテスト専用パッド９０３及びこれに対応した配線９０２が作成されている。また、パッケージ基板３００には、テスト専用パッド９０５を搭載するが、パッケージ組立後の状態ではこのテスト専用パッド９０５は使用しない。そこで、図２（ａ）で示すように、テスト専用パッド９０５は、パッド９０４の空き部分に形成させる。これにより、下面３ｂに搭載されるマザーボードのレイアウト変更の必要をなくすることができる。

テスト専用パッド９０３、９０５は、ＬＳＩテストに用いられるテスト専用の接続端子と接続することができる。テスト専用パッドとは、半導体ウェハのＬＳＩテストを行う際、ＬＳＩテスタから特定の電気信号を印加するために必須となる専用のパッドである。よって、半導体素子３０を実装後の半導体装置では、テスト専用パッドは使用しない。そこで、半導体装置３では、テスト専用パッド９０５に、外部接続端子４０１を搭載しない構成を採用している。これにより、下面３ｂ側にマザーボードを搭載しても、テスト専用パッド９０５はマザーボードに接触しない。よって、マザーボード上にテスト専用パッド９０５に対応するパッドを設けるといった、マザーボードの設計変更をする必要がないため、費用面で有利となる。

また、パッケージ基板３００は、内部に配線４０２、９０２を有している。テスト専用パッド９０３はテスト専用パッド９０５と配線９０２を介して電気的に接続する。パッド３０３はパッド９０４に配線４０２を介して電気的に接続する。

また、半導体素子３０は、パッケージ基板３００の上面３ａにバンプ６０３を介して実装されている。バンプ６０３は、半導体素子３０をウェハ状態で電気的特性を検査するとき、プローブとの接続のため必要とされる。検査終了後、除去することも可能であるが、工程数を増加させたり、コストを増加させたりするという点で面倒が生じる。よって、バンプ６０３は除去しない方が有利である。

パッケージ基板３００は、たとえば、多層配線層を有するプリントパッケージ基板とすることができる。パッケージ基板３００の基板本体３０１は、種々の樹脂を材料とすることができるが、たとえば、ガラスエポキシ樹脂を用いることができる。

パッド３０３、９０４は、銅、ニッケルなどを材料とすることができる。テスト専用テスト専用パッド９０３、９０５についても、同様に銅、ニッケルを材料とすることができる。

図２は、半導体装置の下面３ｂ側の平面図である。図２（ａ）で示すように、パッド９０４は下面３ｂの外縁部及び中央部に配置されている。外縁部と中央部との間にはパッド９０４のピッチよりも広い隙間が形成されている。テスト専用パッド９０５は、その隙間に設けられている。

パッド９０４のレイアウトによっては図２（ｂ）で示すように隙間がない場合がある。この場合、テスト専用パッド９０５は下面３ｂのコーナー部分に設けることができる。パッケージ基板３００は、半導体素子３０の実装時に実装方向の間違えを防止するため、１コーナーのみ外部接続端子４０１を搭載しないように構成されている。そのため、テスト専用パッド９０５を下面３ｂのコーナー部分に設けることが可能となる。

こうすることにより、ユーザーが使用しない箇所にテスト専用パッドを配置することができる。したがって、半導体素子搭載のパッケージ基板３００と、後述する中継基板１とは同一構造のパッケージ基板を用いることができ、費用面で有利となる。

なお、下面３ｂにおけるテスト専用パッド９０５は、絶縁性保護膜４０３で覆うことができる。こうすることにより、テスト専用パッド９０５が隣設するパッド９０４とショートを起こすことを確実に防止することができる。絶縁性保護膜４０３は、ソルダーレジスト等から形成させることができる。外部接続端子４０１は例えば半田バンプとすることができる。

このように、半導体装置３を構成させることにより、パッケージ基板３００を検査用中継基板として利用することが可能になる。以下に、パッケージ基板３００を流用した中継基板の一例について説明する。

図５は、中継基板１を模式的に示した平面図である。また、図４は、図５のＸ−Ｘ'断面図である。中継基板１は、パッケージ基板３００と、下面１ａに形成されたレジスト７０１と、を有する。パッド３０３には、半田メッキ７０２が施されている。パッド３０３は、配線４０２を介してパッド９０４と電気的に接続される。パッド９０４には外部接続端子４０１が搭載されている。

また、中継基板１は、パッケージ基板３００の上面１ｂにテスト専用パッド９０５を有する。テスト専用パッド９０５には、テスト専用の外部接続端子９０１が搭載されている。また、テスト専用パッド９０５は、配線９０２を介してテスト専用パッド９０３に電気的に接続される。外部接続端子４０１、９０１は例えば半田バンプとすることができる。

このように構成される中継基板１を用いる例を図６を用いて説明する。プローブカード２は、検査対象であるＬＳＩが形成された半導体ウェハ６０１と、半導体ウェハ６０１に電気信号を印加し、半導体ウェハ６０１の電気特性を測定する測定装置と、を電気的に接続する。プローブカード２は、中継基板１と、中継基板１が有するパッド３０３に電気的に接続し、半導体ウェハ６０１に形成された電極６０２に接触するプローブ１０１と、を有する。

プローブ１０１は測定対象の半導体ウェハ６０１上に配置された電極６０２と同じピッチにて配列されている。その間隔はおおむね１２５μｍから２５０μｍ程度である。プローブ１０１には、直径３０μｍ〜１２０μｍ程度のバネ性を有する部材を用いることができる。この部材に、貴金属からなる合金、または鉄の母材にニッケル，金メッキを施すことにより、プローブ１０１を得ることができる。

プローブカード２は、さらにプローブカード基板５０１を備えている。プローブカード基板５０１は、中継基板１の上面１ｂ側に取り付けられている。

プローブカード２は、ＬＳＩテスタからの信号を半導体ウェハ６０１に印加、およびその逆を行うために使用される治工具である。そのためプローブカード２では半導体ウェハ６０１に形成されたバンプ６０３のピッチからＬＳＩテスタに接続可能なピッチまで拡張を行う必要がある。ＬＳＩテスタがもつ電極子はおおよそ１〜２ｍｍピッチ程度である。ＬＳＩテスタはプローブカード基板５０１が直接接続する。

プローブカード基板５０１は、プリントパッケージ基板を用いることができる。このプリント基板は、径２５〜４５ｃｍ程度の円形、または幅２５〜４５ｃｍ程度の矩形を有する。プローブカード基板５０１は、ガラスエポキシ樹脂やポリイミド樹脂など有機素材中に銅配線を行って作成することができる。ＬＳＩテスタと接続する接続端子５０２は、プローブカード本体の表面の外周付近に約１〜２ｍｍピッチ程度の間隔で配置される。プローブカード基板５０１により、０．８ｍｍ〜１．２７ｍｍピッチ程度までピッチ変換を行うことが可能である。さらに中継基板１にて半導体ウェハ６０１と同じパッドピッチまで変換を行うことができる。

中継基板１の下面１ａ側には半導体ウェハ６０１と同じピッチでパッド３０３及びテスト専用パッド９０３が配置されている。上面１ｂ側にはプローブカード基板５０１上の接続端子５０２と同じピッチにてパッド９０４が配置されている。パッド３０３とパッド９０４との間はパッケージ基板３００の内部にて配線４０２によって接続されている。パッケージ基板３００とプローブカード基板５０１との間の電気的な接続は、半田リフローなどの方法を用いて外部接続端子４０１、９０１と接続端子５０２とを接続させることによりおこなう。

中継基板１とプローブ１０１との間は、プローブ１０１の端部（図６では上端部２ａ）をパッド３０３に押し当てることにより導通をとる。プローブ１０１はガイド板１０２，１０４により保持されている。ガイド板１０２，１０４にはプローブ１０１の径よりわずかに大きな穴がプローブ１０１と同じ位置に開けられている。この穴にプローブを通すことによりプローブ１０１の保持および位置決めを行うことができる。

プローブ１０１、ガイド板１０２、１０４、スペーサー１０３を総称してプローブヘッドと呼ぶ。プローブヘッドは、プローブカード基板５０１上に取り付けられたプレート２０１に対しネジなどで固定させて使用することができる。このとき、パッケージ基板３００上のパッド３０３、テスト専用パッド９０３の位置に対し、プローブ１０１の上端部２ａの位置が同じになるように位置決めして固定する必要がある。そこで、図３で示すように、プローブ１０１の上端部２ａがパッド３０３、テスト専用パッド９０３に押し付けられるようにするとよい。

また、プローブカード２は、図７で示すようにプローブ１０１が、半導体ウェハの電極にプローブが接続する前においてフローティング状態であり、半導体ウェハの電極にプローブが接続した後においてパッド３０３と電気的に接続することもできる。フローティング状態とは、プローブ１０１がパッド３０３に押し付けられていない状態になることをいう。

つづいて、このプローブカード２を用いた半導体ウェハ６０１の検査方法について説明する。この検査方法は、検査対象である半導体ウェハ６０１に設けられた電極６０２にプローブ１０１を接触させるステップと、半導体ウェハ６０１に電気信号を印加し、半導体ウェハ６０１の電気特性を測定するステップと、を含む。

この電気的検査を行う手順を具体的に以下に説明する。なお、半導体ウェハ６０１として、ウェハ状態のフリップチップデバイスを例に挙げて説明する。

プローバと呼ばれる装置の上面にプローブカード２を取り付け、ＬＳＩテスタとプローブカード２を電気的に接続させる。測定対象の半導体ウェハ６０１をプローバのステージ上に置き、半導体ウェハ６０１の電極６０２上に形成されたバンプ６０３のプローブ１０１の端部（図６中、下端部２ｂ）の位置に対するＸＹＺ方向の位置決めを行う。その後、ステージを上昇させて半導体ウェハ６０１のバンプ６０３をプローブカードのプローブ１０１に押し付ける。プローブ１０１がフローティング状態で固定されていた場合は、プローブ１０１の上端部２ａがパッド３０３、テスト専用パッド９０３に押さえつけられ電気的な導通を得ることになる。この状態に至り、バンプ６０３、プローブ１０１を介しＬＳＩテスタと半導体ウェハ６０１との間が電気的に接続する。これにより、ＬＳＩテスタから電気信号を印加／検出して検査を行うことができる。

つづいて、半導体素子をパッケージ化して半導体装置３を製造する手順について図３を用いて説明する。まず、パッケージ基板３００を準備する。パッケージ基板３００は、中継基板１のパッケージ基板と同一の構造を有する。基板本体３０１の内部に、配線４０２、９０２を形成する。基板本体３０１の第一の面（図３中、上面３ａ）に、パッド３０３、テスト専用パッド９０３を配置し、基板本体３０１の第二の面（下面３ｂ）にパッド９０４及びテスト専用パッド９０５を配置する。

ついで、パッド３０３に半田メッキ７０２を施し、レジスト７０１を形成する（図３（ａ））。そして、パッケージ基板の上面３ａ側に半導体素子３０をリフロー実装する（図３（ｂ））。

その後、半導体素子３０とレジスト７０１との間にアンダーフィル樹脂３２を充填する（図３（ｃ））。最後に、パッド９０４に外部接続端子４０１を搭載し、半導体装置３を完成させる（図３（ｄ））。なお、テスト専用パッド９０５には、外部接続端子４０１を搭載しない。

なお、半導体素子３０は、半導体プロセスによって作成することができる。ウェハ状態の半導体素子３０の電極（図示せず）に、印刷，蒸着またはメッキ工程などによってバンプ６０３を形成する。これをダイシングし、個片化することにより半導体素子３０（半導体チップ）を得る。また、半導体素子３０は、半導体ウェハ６０１の電気的検査において、良品と判定されたＬＳＩを含む半導体素子を選別してパッケージ化することができる。

つづいて、本実施形態の作用及び効果について説明する。本実施形態の半導体装置３は、パッケージ基板３００がテスト専用端子（テスト専用パッド９０３、９０５）を有することにより、パッケージ基板３００を中継基板として流用することができる。また、半導体装置３の第二の面（図１中、下面３ｂ）に形成されたパッド９０４、テスト専用パッド９０５のうち、パッド９０４にのみ外部接続端子４０１を搭載し、テスト専用パッド９０５には、外部接続端子４０１を搭載しない構成を採用する。これにより、第二の面（図１中、下面３ｂ）にマザーボードを搭載させる際、テスト専用パッド９０５がマザーボードとコンタクトしないようにすることができる。よって、テスト専用パッドに不要な電気信号が入力され、半導体装置３の動作に影響を与えることを防止することができる。

したがって、半導体装置３によれば、マザーボードの設計の変更を不要とし、パッケージ基板を検査用中継基板にそのまま使用することができる。よって、パッケージ基板を中継基板に流用して、ウェハ状態の半導体素子を安価かつ適切に検査することが可能となる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、本実施形態では、フリップチップデバイスを例に挙げて説明した。しかしながら、ワイヤボンディングデバイスであっても本発明は適用可能である。

１ 中継基板
１ａ 下面
１ｂ 上面
２ プローブカード
２ａ 上端部
２ｂ 下端部
３ 半導体装置
３ａ 上面
３ｂ 下面
３０ 半導体素子
３２ アンダーフィル樹脂
１０１ プローブ
１０２ ガイド板
１０４ ガイド板
１０３ スペーサー
２０１ プレート
３００ パッケージ基板
３０１ 基板本体
３０３ パッド
４０１ 外部接続端子
４０２ 配線
４０３ 絶縁性保護膜
５０１ プローブカード基板
５０２ 接続端子
６０１ 半導体ウェハ
６０２ 電極
６０３ バンプ
７０１ レジスト
７０２ 半田メッキ
９０１ 外部接続端子
９０２ 配線
９０３ テスト専用パッド
９０４ パッド
９０５ テスト専用パッド

本発明は、半導体装置に関する。

本発明によれば、
第一の面と前記第一の面の反対側にある第二の面とを有するパッケージ基板と、
前記パッケージ基板の前記第一の面に搭載された半導体素子と、
を有し、
前記パッケージ基板は、
前記第一の面に配置された複数の第一の電極パッドと、
前記第二の面に配置された第二の電極パッドと、
前記第二の面に配置された第二のテスト専用パッドと、
を備え、
前記半導体素子は、前記第一の電極パッドに電気的に接続され、
前記第二の電極パッドのピッチは前記第一の電極パッドのピッチよりも広く、
前記第二の電極パッドには外部接続端子が設けられており、
前記第二のテスト専用パッドには外部接続端子が設けられておらず、
前記パッケージ基板は内部に配線を有し、
前記第一の電極パッドは、第一のテスト専用パッドを含み、
前記第一のテスト専用パッドは前記第二のテスト専用パッドとのみ前記配線を介して電気的に接続されることを特徴とする半導体装置
が提供される。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、本実施形態では、フリップチップデバイスを例に挙げて説明した。しかしながら、ワイヤボンディングデバイスであっても本発明は適用可能である。
本発明の他の態様を以下に例示する。
（１） 第一の面と第二の面とを有し、前記第一の面に配置された複数の第一の電極パッドと、前記第二の面に配置され前記第一の電極パッドのピッチよりも広く配置された第二の電極パッドと、前記第二の面に配置された第二のテスト専用パッドと、を備える二つのパッケージ基板を準備する工程と、
検査対象であるＬＳＩが形成された半導体ウェハと、前記半導体ウェハに形成された前記ＬＳＩに電気信号を印加し、前記半導体ウェハに形成された前記ＬＳＩの電気特性を測定する測定装置と、を電気的に接続し、準備された前記二つのパッケージ基板のうちの一のパッケージ基板を有するプローブカードを用いて前記半導体ウェハを検査する工程と、
前記半導体ウェハから前記ＬＳＩを含む半導体素子を個片化する工程と、
準備された前記二つのパッケージ基板のうちの他のパッケージ基板上に前記半導体素子をパッケージ化する工程と、
を含み、
前記プローブカードは、
前記一のパッケージ基板と、
前記一のパッケージ基板の前記第二の電極パッドおよび前記第二のテスト専用パッドに設けられ、前記測定装置に電気的に接続される外部接続端子と、
前記一のパッケージ基板が有する前記複数の第一の電極パッドに電気的に接続し、前記半導体ウェハに設けられた電極に接触するプローブと、
を有し、
前記半導体ウェハを検査する工程は、
前記半導体ウェハに設けられた前記電極に前記プローブカードの前記プローブを接触させることにより、前記複数の第一の電極パッドと前記半導体ウェハに設けられた前記電極とを電気的に接続する工程と、
前記半導体ウェハに前記測定装置から電気信号を印加し、前記半導体ウェハの電気特性を測定する工程と、
を含み、
前記半導体素子をパッケージ化する工程は、
前記他のパッケージ基板の前記第一の面の上に、前記半導体素子を搭載し、前記半導体素子を前記他のパッケージ基板の前記第一の電極パッドに電気的に接続する工程と、
前記他のパッケージ基板の前記第二のテスト専用パッドの上には外部接続端子を形成せず、前記他のパッケージ基板の前記第二の電極パッドの上に外部接続端子を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
（２） 前記二つのパッケージ基板は、それぞれの内部に配線を有し、
前記第一の電極パッドは、第一のテスト専用パッドを含み、
前記第一のテスト専用パッドは、前記配線を介して前記第二のテスト専用パッドに電気的に接続し、
前記半導体ウェハを検査する工程は、
前記測定装置から前記第二のテスト専用パッド、前記配線、前記第一のテスト専用パッド、および前記プローブを介して、前記半導体ウェハの前記電極に、特定の電気信号を印加する工程を含むことを特徴とする（１）に記載の半導体装置の製造方法。
（３） 前記半導体素子をパッケージ化する工程は、
前記半導体素子と前記他のパッケージ基板の前記第一の面との間隙にアンダーフィル樹脂を注入する工程をさらに含むことを特徴とする、（１）または（２）に記載の半導体装置の製造方法。

本発明によれば、
第一の面と前記第一の面の反対側にある第二の面とを有するパッケージ基板と、
前記パッケージ基板の前記第一の面に搭載された半導体素子と、
を有し、
前記パッケージ基板は、
前記第一の面に配置された複数の第一の電極パッドと、
前記第二の面に配置された第二の電極パッドと、
前記第二の面に配置された第二のテスト専用パッドと、
を備え、
前記半導体素子は、前記第一の電極パッドに電気的に接続され、
前記第二の電極パッドのピッチは前記第一の電極パッドのピッチよりも広く、
前記第二の電極パッドには外部接続端子が設けられており、
前記第二のテスト専用パッドには外部接続端子が設けられておらず、
前記パッケージ基板は内部に配線を有し、
前記第一の電極パッドは、前記半導体素子に電気的に接続された第一のテスト専用パッドを含み、
前記第一のテスト専用パッドは前記第二のテスト専用パッドとのみ前記配線を介して電気的に接続されることを特徴とする半導体装置
が提供される。

本発明によれば、
第一の面と前記第一の面の反対側にある第二の面とを有するパッケージ基板と、
前記パッケージ基板の前記第一の面に搭載された半導体素子と、
を有し、
前記パッケージ基板は、
前記第一の面に配置された複数の第一の電極パッドと、
前記第二の面に配置された第二の電極パッドと、
前記第二の面に配置された第二のテスト専用パッドと、
を備え、
前記半導体素子は、前記第一の電極パッドに電気的に接続され、
前記第二の電極パッドのピッチは前記第一の電極パッドのピッチよりも広く、
前記第二の電極パッドには外部接続端子が設けられており、
前記第二のテスト専用パッドには外部接続端子が設けられておらず、
前記パッケージ基板は内部に配線を有し、
前記第一の電極パッドは、前記半導体素子に電気的に接続された第一のテスト専用パッドを含み、
前記第一、第二のテスト専用パッドは、半導体ウェハのＬＳＩテストを行う際、ＬＳＩテスタから特定の電気信号を印加するために必須となる専用のパッドであり、
前記第一のテスト専用パッドは前記第二のテスト専用パッドとのみ前記配線を介して電気的に接続されることを特徴とする半導体装置
が提供される。

Claims (10)

1. 第一の面と第二の面とを有し、前記第一の面に配置された複数の第一の電極パッドと、前記第二の面に配置され前記第一の電極パッドのピッチよりも広く配置された第二の電極パッドと、前記第二の面に配置された第二のテスト専用パッドと、を備える二つのパッケージ基板を準備する工程と、
   検査対象であるＬＳＩが形成された半導体ウェハと、前記半導体ウェハに形成された前記ＬＳＩに電気信号を印加し、前記半導体ウェハに形成された前記ＬＳＩの電気特性を測定する測定装置と、を電気的に接続し、準備された前記二つのパッケージ基板のうちの一のパッケージ基板を有するプローブカードを用いて前記半導体ウェハを検査する工程と、
   前記半導体ウェハから前記ＬＳＩを含む半導体素子を個片化する工程と、
   準備された前記二つのパッケージ基板のうちの他のパッケージ基板上に前記半導体素子をパッケージ化する工程と、
   を含み、
   前記プローブカードは、
   前記一のパッケージ基板と、
   前記一のパッケージ基板の前記第二の電極パッドおよび前記第二のテスト専用パッドに設けられ、前記測定装置に電気的に接続される外部接続端子と、
   前記一のパッケージ基板が有する前記複数の第一の電極パッドに電気的に接続し、前記半導体ウェハに設けられた電極に接触するプローブと、
   を有し、
   前記半導体ウェハを検査する工程は、
   前記半導体ウェハに設けられた前記電極に前記プローブカードの前記プローブを接触させることにより、前記複数の第一の電極パッドと前記半導体ウェハに設けられた前記電極とを電気的に接続する工程と、
   前記半導体ウェハに前記測定装置から電気信号を印加し、前記半導体ウェハの電気特性を測定する工程と、
   を含み、
   前記半導体素子をパッケージ化する工程は、
   前記他のパッケージ基板の前記第一の面の上に、前記半導体素子を搭載し、前記半導体素子を前記他のパッケージ基板の前記第一の電極パッドに電気的に接続する工程と、
   前記他のパッケージ基板の前記第二のテスト専用パッドの上には外部接続端子を形成せず、前記他のパッケージ基板の前記第二の電極パッドの上に外部接続端子を形成する工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 前記二つのパッケージ基板は、それぞれの内部に配線を有し、
   前記第一の電極パッドは、第一のテスト専用パッドを含み、
   前記第一のテスト専用パッドは、前記配線を介して前記第二のテスト専用パッドに電気的に接続し、
   前記半導体ウェハを検査する工程は、
   前記測定装置から前記第二のテスト専用パッド、前記配線、前記第一のテスト専用パッド、および前記プローブを介して、前記半導体ウェハの前記電極に、特定の電気信号を印加する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記半導体素子をパッケージ化する工程は、
   前記半導体素子と前記他のパッケージ基板の前記第一の面との間隙にアンダーフィル樹脂を注入する工程をさらに含むことを特徴とする、請求項１または２に記載の半導体装置の製造方法。
4. 第一の面と第二の面とを有するパッケージ基板と、
   前記パッケージ基板の前記第一の面に搭載された半導体素子と、
   を有し、
   前記パッケージ基板は、
   前記第一の面に配置された複数の第一の電極パッドと、
   前記第二の面に配置された第二の電極パッドと、
   前記第二の面に配置された第二のテスト専用パッドと、
   を備え、
   前記半導体素子は、前記第一の電極パッドに電気的に接続され、
   前記第二の電極パッドのピッチは前記第一の電極パッドのピッチよりも広く、
   前記第二の電極パッドには外部接続端子が設けられており、
   前記第二のテスト専用パッドには外部接続端子が設けられていないことを特徴とする半導体装置。
5. 前記パッケージ基板は内部に配線を有し、
   前記第一の電極パッドは、第一のテスト専用パッドを含み、
   前記第一のテスト専用パッドは前記第二のテスト専用パッドと前記配線を介して電気的に接続されていることを特徴とする請求項４に記載の半導体装置。
6. 前記パッケージ基板は内部に配線を有し、
   前記第一の電極パッドは前記第二の電極パッドに前記配線を介して電気的に接続されていることを特徴とする請求項４または５に記載の半導体装置。
7. 前記第二の面における前記第二のテスト専用パッドは絶縁性保護膜により覆われていることを特徴とする請求項４乃至６いずれかに記載の半導体装置。
8. 前記半導体素子は前記パッケージ基板の前記第一の面にバンプを介して実装されていることを特徴とする請求項４乃至７いずれかに記載の半導体装置。
9. 前記第二の電極パッドが前記第二の面の外縁部及び中央部にそれぞれ配置され、
   前記外縁部と前記中央部との間に前記第二の電極パッドのピッチよりも広い隙間が形成され、
   前記隙間に前記第二のテスト専用パッドが設けられていることを特徴とする請求項４乃至８いずれかに記載の半導体装置。
10. 前記パッケージ基板が矩形を有し、
    前記第二のテスト専用パッドが、前記第二の面のコーナー部分の少なくとも一つに設けられていることを特徴とする請求項４乃至８いずれかに記載の半導体装置。

Images