JP2000241196A - エラー検出方法及びエラー検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 カウンターにおける計測値の信頼性を確認す
ることができるエラー検出方法及びエラー検出装置を提
供する。 【解決手段】 第１パルス信号Ａのエッジから第２パル
ス信号Ｂのエッジまでの時間が、パソコンによる測定限
界周波数の周期の４分の１である２５０ｎＳ未満の場合
に、第１及び第２基準立上パルスが第５のアンド回路７
１に同時に入力され”Ｈ”パルスが出力されるととも
に、第１及び第２基準立下パルスが第６のアンド回路７
２に同時に入力され”Ｈ”パルスが出力されるように構
成する。第５及び第６のアンド回路７１，７２の出力を
オア回路８１に入力し、両アンド回路７１，７２のいず
れかから”Ｈ”パルスが入力された際に”Ｈ”パルスを
出力するように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、エンコーダー等か
ら出力された二相信号における周波数の上限を検出する
エラー検出方法及びエラー検出装置に関する。

【０００２】

【従来の技術】従来、寸法測定等に用いられるリニアス
ケールには、エンコーダーが設けられており、該エンコ
ーダーは、測定子の移動量を二相信号として出力するよ
うに構成されている。

【０００３】出力された二相信号は、カウンターにより
計測されるように構成されており、前記測定子の移動量
を測定できるように構成されている。

【０００４】

【発明が解決しようとする課題】しかしながら、前記カ
ウンターには、計測可能な測定限界周波数が定められて
おり、この測定限界周波数を超える二相信号が入力され
ると、ミスカウントしてしまう。これにより、計測値が
狂うことがあり、計測値の信頼性が低下するという問題
点があった。

【０００５】本発明は、このような従来の課題に鑑みて
なされたものであり、二相信号を計測するカウンターに
おける計測値の信頼性を確認することができるエラー検
出方法及びエラー検出装置を提供することを目的とする
ものである。

【０００６】

【課題を解決するための手段】前記課題を解決するため
に本発明の請求項１のエラー検出方法にあっては、約９
０度位相のずれた第１パルス信号及び第２パルス信号か
らなる二相信号をカウンターにより計測する際に、前記
二相信号が前記カウンターによる測定限界周波数に達し
たことを検出するエラー検出方法であって、前記第１及
び第２パルス信号における一方のパルス信号のエッジ入
力時から他方のパルス信号のエッジ入力時までの時間
が、前記測定限界周波数の周期の４分の１未満の場合に
前記測定限界周波数に達したと判断する。

【０００７】すなわち、カウンターにより計測される二
相信号の周波数が高くなるに連れて、該二相信号を構成
する第１パルス信号と第２パルス信号との周期が短く
り、第１パルス信号におけるエッジと第２パルス信号の
エッジとの間隔が短くなる。このとき、前記両パルス信
号は、約９０度位相がずれるように設定されていること
から、一方のパルス信号のエッジから他方のパルス信号
のエッジまでの時間は、各パルス信号の４分の１周期を
示しており、この時間が、前記カウンターによる測定限
界周波数の周期の４分の１未満となった場合、前記カウ
ンターによる測定限界周波数に達したと判断される。

【０００８】また、請求項２のエラー検出装置にあって
は、約９０度位相のずれた第１パルス信号及び第２パル
ス信号からなる二相信号をカウンターにより計測する際
に、前記二相信号が前記カウンターによる測定限界周波
数に達したことを検出するエラー検出装置であって、前
記第１パルス信号のエッジを検出した際に、前記測定限
界周波数の周期の４分の１以上のパルス幅を有した第１
基準パルスを出力する第１基準パルス出力手段と、前記
第２パルス信号におけるエッジを検出した際に、前記パ
ルス幅の第２基準パルスを出力する第２基準パルス出力
手段と、前記第１基準パルスと前記第２基準パルスとを
入力するとともに、両パルスが同時に入力された際に、
エラー信号を出力するエラー信号出力手段と、を備えて
いる。

【０００９】すなわち、カウンターにより計測される二
相信号の第１パルス信号におけるエッジが検出された際
には、前記カウンターによる測定限界周波数の周期の４
分の１以上のパルス幅を有した第１基準パルスが、第１
基準パルス出力手段より出力される。また、前記二相信
号の第２パルス信号におけるエッジが検出された際に
は、前記パルス幅の第２基準パルスが、第２基準パルス
出力手段より出力される。そして、前記第１基準パルス
と前記第２基準パルスとがエラー信号出力手段へ同時に
入力された際には、該エラー信号出力手段によりエラー
信号が出力される。

【００１０】このため、前記二相信号の周波数が高くな
るに連れて前記両パルス信号の周期が短くなり、第１パ
ルス信号におけるエッジと第２パルス信号のエッジとの
間隔が前記パルス幅未満になると、前記第１基準パルス
と第２基準パルスとが前記エラー信号出力手段に同時に
入力されるので、該エラー信号出力手段よりエラー信号
が出力される。このとき、前記両パルス信号は、請求項
１の場合と同様に、約９０度位相がずれるように設定さ
れていることから、一方のパルス信号のエッジから他方
のパルス信号のエッジまでの時間は、各パルス信号の４
分の１周期を示している。このため、この時間が、前記
測定限界周波数の周期の４分の１以上に設定された前記
パルス幅未満となり、前記両基準パルスが前記エラー信
号出力手段に同時に入力され、前記エラー信号が出力さ
れた場合、これに基づき、前記二相信号が前記カウンタ
ーによる測定限界周波数に達したと判断される。

【００１１】

【発明の実施の形態】以下、本発明の一実施の形態を図
に従って説明する。図１は、本実施の形態にかかる測定
装置１を示す模式図であり、円筒状のワーク２の側壁３
の肉厚を計測する状態が一例として示されている。

【００１２】この測定装置１は、ワーク２の内側に配置
された第１のリニアスケール１１と、ワーク２の外側に
配置された第２のリニアスケール１２とを備えている。
両リニアスケール１１，１２は、各リニアスケール１
１，１２より突出した測定子１３，１４に連動し、該測
定子１３，１４の移動量を電気信号に変換するエンコー
ダーを備えており、該エンコーダーより出力されるとと
もに、約９０度位相のずれた第１パルス信号Ａと第２パ
ルス信号Ｂとからなる二相信号Ｗ（図３参照）が、ケー
ブル１５，１５を介して出力されるように構成されてい
る。両リニアスケール１１，１２より延出したケーブル
１５，１５は、端子台１６に接続されており、該端子台
１６には、エラー検出装置であるエラー検出部１７を介
して、パソコン１８が接続されている。

【００１３】このパソコン１８は、前記各リニアスケー
ル１１，１２の測定子１３，１４の移動量を示す前記二
相信号Ｗを入力し、前記測定子１３，１４の突出量を演
算する寸法測定処理を行うとともに、この測定値を表示
するカウンターとしての機能を備えており、１ＭＨｚま
での二相信号Ｗを測定できるように構成されている。こ
れにより、前記二相信号Ｗにおける測定限界周波数は、
１ＭＨｚに設定されている。また、前記パソコン１８
は、前記エラー検出部１７より出力されたエラー信号Ｅ
ＲＲの入力、及び前記エラー検出部１７へのリセット信
号ＲＥＳの出力を行うように構成されている（図２及び
図４参照）。

【００１４】図２は、前記エラー検出部１７における回
路図を示すものであり、前記各リニアスケール１１，１
２からの前記二相信号Ｗが入力されるエラー検出回路２
１が示されている（第１のリニアスケール１１用のエラ
ー検出回路２１のみ図示）。

【００１５】このエラー検出回路２１は、前記二相信号
Ｗにおける第１パルス信号Ａを増幅する第１のバッファ
３１を備えており、該第１のバッファ３１の出力には、
遅延回路３２が並列に設けられている。該遅延回路３２
は、前記第１のバッファ３１からの入力を増幅する入力
バッファ３３と、抵抗３４及びコンデンサ３５からなる
積分回路３６と、該積分回路３６からの出力を反転する
インバーター３７とにより構成されており、前記抵抗３
４及びコンデンサ３５からなる積分回路３６の時定数
は、前記測定限界周波数（１ＭＨｚ）の周期（１μＳ）
の４分の１である２５０ｎＳとなるように設定されてい
る。これにより、前記第１パルス信号Ａの立ち上がりエ
ッジＵＥ１入力後には、前記遅延回路３２よって２５０
ｎＳの”Ｈ”パルスが出力されるように構成されてお
り、前記第１パルス信号の立ち下がりエッジＤＥ１入力
後には、前記遅延回路よって２５０ｎＳの”Ｌ”パルス
が出力されるように構成されている。

【００１６】前記第１のバッファ３１の出力と前記遅延
回路３２の出力とは、第１のアンド回路４１に入力され
ており、前記第１パルス信号Ａの立ち上がりエッジＵＥ
１入力後には、第１パルス信号Ａの”Ｈ”入力と、前記
遅延回路３２からの２５０ｎＳの”Ｈ”パルスの入力と
によって、図３に示したように、２５０ｎＳのパルス幅
Ｐを有した第１基準立上パルス４２が出力されるように
構成されている。また、前記第１のバッファ３１の出力
と前記遅延回路３２の出力とは、第２のアンド回路４３
のインバース端子へ入力されており、前記第１パルス信
号Ａの立ち下がりエッジＤＥ１入力後には、第１パルス
信号Ａの”Ｌ”入力と、前記遅延回路３２からの２５０
ｎＳの”Ｌ”パルスとの入力によって、２５０ｎＳのパ
ルス幅Ｐを有した第２基準パルス４４が出力されるよう
に構成されている。

【００１７】また、前記エラー検出回路２１は、前記二
相信号Ｗにおける第２パルス信号Ｂを増幅する第２のバ
ッファ５１を備えており、該第２のバッファ５１の出力
にも、遅延回路５２が並列に設けられている。該遅延回
路５２は、前記第２のバッファ５１からの入力を増幅す
る入力バッファ５３と、抵抗５４及びコンデンサ５５か
らなる積分回路５６と、該積分回路５６からの出力を反
転するインバーター５７とにより構成されており、前記
抵抗５４及びコンデンサ５５からなる積分回路５６の時
定数は、前述と同様に２５０ｎＳに設定されている。こ
れにより、前記第２パルス信号Ｂの立ち上がりエッジＵ
Ｅ２入力後には、前記遅延回路５２より２５０ｎＳの”
Ｈ”パルスが出力されるように構成されており、前記第
２パルス信号Ｂの立ち下がりエッジＤＥ２入力後には、
前記遅延回路５２より２５０ｎＳの”Ｌ”パルスが出力
されるように構成されている。

【００１８】前記第２のバッファ５１の出力と前記遅延
回路５２の出力とは、第３のアンド回路６１に入力され
ており、前記第２パルス信号Ｂの立ち上がりエッジＵＥ
２入力後には、第２パルス信号Ｂの”Ｈ”入力と、前記
遅延回路５２からの２５０ｎＳの”Ｈ”パルスの入力と
によって、図３に示したように、２５０ｎＳのパルス幅
Ｐを有した第２基準立上パルス６２が出力されるように
構成されている。また、前記第２のバッファ５１の出力
と前記遅延回路５２の出力とは、第４のアンド回路６３
のインバース端子へ入力されており、前記第２パルス信
号Ｂの立ち下がりエッジＤＥ２入力後には、第２パルス
信号Ｂの”Ｌ”入力と、前記遅延回路５２からの２５０
ｎＳの”Ｌ”パルスとの入力によって、図３に示したよ
うに、２５０ｎＳのパルス幅Ｐを有した第２基準立下パ
ルス６４が出力されるように構成されている。

【００１９】前記第１のアンド回路４１より出力される
第１基準立上パルス４２と、前記第３のアンド回路６３
より出力される第２基準立上パルス６２とは、第５のア
ンド回路７１へ入力されており、前記第２のアンド回路
４３より出力される第１基準立下パルス４４と、前記第
４のアンド回路６３より出力される第２基準立下パルス
６４とは、第６のアンド回路７２へ入力されている。こ
れにより、前記二相信号Ｗの第１パルス信号Ａの立ち上
がりエッジＵＥ１入力時から、第２パルス信号Ｂの立ち
上がりＵＥ２エッジ入力時までの時間Ｔ１が、前記測定
限界周波数（１ＭＨｚ）の周期の４分の１である２５０
ｎＳ未満の場合に、前記第１パルス信号Ａにおける立ち
上がりエッジＵＥ１後に形成される前記第１基準立上パ
ルス４２と、第２パルス信号Ｂにおける立ち上がりエッ
ジＵＥ２後に形成される前記第２基準立上パルス６２と
が、前記第５のアンド回路７１に同時に入力され、該第
５のアンド回路７１から”Ｈ”パルスが出力されるよう
に構成されている。また、前記第１パルス信号Ａの立ち
下がりエッジＤＥ１入力時から、第２パルス信号Ｂの立
ち下がりエッジＤＥ２入力時までの時間Ｔ２が、前記測
定限界周波数（１ＭＨｚ）の周期の４分の１である２５
０ｎＳ未満の場合に、前記第１パルス信号Ａにおける立
ち下がりエッジＤＥ１後に形成される前記第１基準立下
パルス６２と、第２パルス信号Ｂにおける立ち下がりエ
ッジＤＥ２後に形成される前記第２基準立下パルス６４
とが、前記第６のアンド回路７２に同時に入力され、該
第６のアンド回路７２から”Ｈ”パルスが出力されるよ
うに構成されている。

【００２０】前記第５及び第６のアンド回路７１，７２
の出力は、オア回路８１に入力されており、前記両アン
ド回路７１，７２のいずれかから”Ｈ”パルスが入力さ
れた際に、前記オア回路８１から”Ｈ”パルスＨＰ（図
４中ｃ参照）が出力されるように構成されている。この
オア回路８１は、フリップフロップ回路８２に接続され
ており、前記オア回路８１からの入力を保持するととも
に、これをエラー信号ＥＲＲとしてインバーター８３を
介して前記パソコン１８へ出力するように構成されてい
る。そして、前記フリップフロップ回路８２には、入力
バッファ８４が接続されており、該入力バッファ８４の
入力には、プルアップ抵抗８５が接続されている。この
入力バッファ８４の入力には、前記パソコン１８からの
リセット信号ＲＥＳが入力されるように構成されてお
り、該リセット信号ＲＥＳが入力された際に、前記フリ
ップフロップ回路８２にて保持されたエラー信号ＥＲＲ
がリセットされるように構成されている。

【００２１】以上の構成にかかる本実施の形態における
エラー検出回路２１の動作を、図３及び図４に示すタイ
ミングチャートを用いて説明する。

【００２２】すなわち、本実施の形態における測定装置
１にてワーク２の側壁３の肉厚を測定する際には、図１
に示したように、第１のリニアスケール１１の測定子１
３をワーク２の内壁面に当接させるとともに、第２のリ
ニアスケール１２の測定子１４をワーク３外側面に当接
させた状態で、図外の回転装置にて前記ワーク２を回転
させる。すると、ワーク２の内側面及び外側面の凹凸に
応じて前記各リニアスケール１１，１２の測定子１３，
１４が移動され、この移動量が各リニアスケール１１，
１２に内蔵されたエンコーダーにより電気信号に変換さ
れる。この電気信号は、図３に示したように、約９０度
位相のずれた第１パルス信号Ａ及び第２パルス信号Ｂか
らなる二相信号Ｗにより構成され、該二相信号Ｗは、そ
のパルス数から前記測定子１３，１４の移動量が、また
第１パルス信号Ａに対する第２パルス信号Ｂの位相のず
れ方向から各測定子１３，１４の移動方向が検出され
る。そして、これらが前記パソコン１８により処理され
ることによって、前記ワーク２の測定が行われる。な
お、図３においては、第２パルス信号Ｂの位相が、第１
パルス信号Ａに対して約９０度遅れている場合が示され
ている。

【００２３】このとき、前記ワーク２の内側面又は外側
面に、例えば大きな凹凸が存在した場合、前記測定子１
３，１４が急峻に変位する。すると、前記測定子１３，
１４の移動速度が速くなるとともに、前記パソコン１８
により計測される前記二相信号Ｗの周波数が高くなり、
二相信号Ｗを構成する第１パルス信号Ａと第２パルス信
号Ｂとの周期が短くなる。この場合、第１パルス信号Ａ
における立ち上がりエッジＵＥ１と第２パルス信号Ｂの
立ち上がりエッジＵＥ２との間隔、及び第１パルス信号
Ａにおける立ち下がりエッジＤＥ１と第２パルス信号Ｂ
の立ち下がりエッジＤＥ２との間隔が短くなる。このと
き、前記両パルス信号Ａ，Ｂは、約９０度位相がずれる
ように設定されていることから、一方のパルス信号の立
ち上がりエッジから他方のパルス信号の立ち上がりエッ
ジまでの時間Ｔ１は、各パルス信号Ａ，Ｂの４分の１周
期である約２５０ｎＳに設定されており、この時間が、
前記パソコン１８による測定限界周波数（１ＭＨｚ）の
周期（１μＳ）の４分の１である２５０ｎＳ未満となっ
た場合には、エラー検出回路２１の第１のアンド回路４
１から出力される第１基準立上パルス４２（図４中ａ参
照）と、第３のアンド回路６１から出力される第２基準
立上パルス６２（図４中ｂ参照）とが重なり、両立上パ
ルス４２，６２は、第５のアンド回路７１に同時に入力
され、該第５のアンド回路７１からは”Ｈ”パルスＨＰ
（図４中ｃ参照）が出力される。また、一方のパルス信
号の立ち下がりエッジから他方のパルス信号の立ち下が
りエッジまでの時間Ｔ２が、前記パソコン１８による測
定限界周波数（１ＭＨｚ）の周期（１μＳ）の４分の１
である２５０ｎＳ未満となった場合にも、エラー検出回
路２１の第２のアンド回路４３から出力される第１基準
立下パルス４４（図４中ａ参照）と、第４のアンド回路
６３から出力される第２基準立下パルス６４（図４中ｂ
参照）とが重なり、両立下パルス４４，６４は、第６の
アンド回路７２に同時に入力され、該第６のアンド回路
７２からは、前述と同様に”Ｈ”パルスＨＰ（図４中ｃ
参照）が出力される。

【００２４】そして、前記第５及び第６のアンド回路７
１，７２からの”Ｈ”パルスＨＰは、オア回路８１を介
してフリップフロップ回路８２に入力され、該フリップ
フロップ回路８２にて保持されるとともに、該フリップ
フロップ回路８２よりエラー信号ＥＲＲが前記パソコン
１８へ出力される。

【００２５】これにより、このエラー信号ＥＲＲを受け
たパソコン１８は、計測中において、前記各リニアスケ
ール１１，１２から送られてくる第１及び第２パルス信
号Ａ，Ｂからなる二相信号Ｗが、前記パソコン１８によ
り計測可能な測定限界周波数（１ＭＨｚ）に達したと判
断することができ、パソコン１８による計測値に信頼性
が無いことを確認することができる。これにより、パソ
コン１８における二相信号Ｗのミスカウントに起因した
計測ミスを未然に防止することができる。

【００２６】

【発明の効果】以上説明したように本発明の請求項１の
エラー検出方法にあっては、約９０度位相がずれた二相
信号における一方のパルス信号のエッジから他方のパル
ス信号のエッジまでの時間が、前記二相信号を計測する
カウンターの測定限界周波数の周期の４分の１未満にな
ったか否かを判断することによって、前記測定限界周波
数に達したことを判断することができる。これにより、
計測中に測定限界周波数に達したか否かを判断すること
により、カウンターによる計測値の信頼性を確認するこ
とができる。したがって、カウンターにおける二相信号
のミスカウントに起因した計測ミスを未然に防止するこ
とができる。

【００２７】また、請求項２エラー検出装置にあって
は、エラー信号出力手段よりエラー信号が出力されたこ
とに基づき、二相信号がカウンターの測定限界周波数に
達したと判断することができるので、請求項１と同様
に、計測中に測定限界周波数に達したか否かを判断する
ことによって、カウンターによる計測値の信頼性を確認
することができる。したがって、カウンターにおける二
相信号のミスカウントに起因した計測ミスを未然に防止
することができる。

【図面の簡単な説明】

【図１】本発明の第１の形態を模式図である。

【図２】同実施の形態にかかるエラー検出部におけるエ
ラー検出回路を示す回路図である。

【図３】同実施の形態のエラー検出回路の各部における
電気信号の変化を示すタイミングチャートである。

【図４】同実施の形態のエラー検出回路よりエラー信号
が出力される状態を示すタイミングチャートである。

【符号の説明】

１ 測定装置 １７ エラー検出部 １８ パソコン（カウンター） ２１ エラー検出回路 ４２ 第１基準立上パルス ４４ 第１基準立下パルス ６２ 第２基準立上パルス ６４ 第２基準立下パルス Ａ 第１パルス信号 Ｂ 第２パルス信号 ＥＲＲ エラー信号 Ｗ 二相信号

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F069 AA31 DD08 EE06 GG58 GG63 HH14 JJ06 JJ25 NN06 2F077 AA03 QQ03 TT25 TT35 TT71 TT83

Claims (2)

【特許請求の範囲】
1. 【請求項１】 約９０度位相のずれた第１パルス信号及
   び第２パルス信号からなる二相信号をカウンターにより
   計測する際に、前記二相信号が前記カウンターによる測
   定限界周波数に達したことを検出するエラー検出方法で
   あって、 前記第１及び第２パルス信号における一方のパルス信号
   のエッジ入力時から他方のパルス信号のエッジ入力時ま
   での時間が、前記測定限界周波数の周期の４分の１未満
   の場合に前記測定限界周波数に達したと判断することを
   特徴としたエラー検出方法。
2. 【請求項２】 約９０度位相のずれた第１パルス信号及
   び第２パルス信号からなる二相信号をカウンターにより
   計測する際に、前記二相信号が前記カウンターによる測
   定限界周波数に達したことを検出するエラー検出装置で
   あって、 前記第１パルス信号のエッジを検出した際に、前記測定
   限界周波数の周期の４分の１以上のパルス幅を有した第
   １基準パルスを出力する第１基準パルス出力手段と、 前記第２パルス信号におけるエッジを検出した際に、前
   記パルス幅の第２基準パルスを出力する第２基準パルス
   出力手段と、 前記第１基準パルスと前記第２基準パルスとを入力する
   とともに、両パルスが同時に入力された際に、エラー信
   号を出力するエラー信号出力手段と、を備えたことを特
   徴とするエラー検出装置。