JP2000230875A - 回路内蔵型センサおよびそれを用いた圧力検出装置 - Google Patents
回路内蔵型センサおよびそれを用いた圧力検出装置Info
- Publication number
- JP2000230875A JP2000230875A JP11030934A JP3093499A JP2000230875A JP 2000230875 A JP2000230875 A JP 2000230875A JP 11030934 A JP11030934 A JP 11030934A JP 3093499 A JP3093499 A JP 3093499A JP 2000230875 A JP2000230875 A JP 2000230875A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sensor
- region
- diaphragm
- passivation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance
- G01L9/0073—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance using a semiconductive diaphragm
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
Abstract
(57)【要約】
【課題】回路内蔵型センサの動作または特性を安定化す
る。 【解決手段】回路領域（５０）及びセンサ領域（６０）
がパッシベーション膜（１０７）で覆われる。センサ領
域は、部分的にパッシべーション膜によって覆われる。 【効果】パッシベーション膜によりセンサ領域及び回路
領域が保護され、かつダイヤフラム部の機械的変位に対
するパッシベーション膜の影響が緩和される。従って、
回路内蔵型センサの動作または特性の安定性が向上す
る。
る。 【解決手段】回路領域（５０）及びセンサ領域（６０）
がパッシベーション膜（１０７）で覆われる。センサ領
域は、部分的にパッシべーション膜によって覆われる。 【効果】パッシベーション膜によりセンサ領域及び回路
領域が保護され、かつダイヤフラム部の機械的変位に対
するパッシベーション膜の影響が緩和される。従って、
回路内蔵型センサの動作または特性の安定性が向上す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板にセン
サ領域と回路領域とが設けられる回路内蔵型センサおよ
びそれを用いた圧力検出装置に関する。
サ領域と回路領域とが設けられる回路内蔵型センサおよ
びそれを用いた圧力検出装置に関する。
【０００２】
【従来の技術】従来の圧力を電気信号に変換するセンサ
領域と、電気信号を検出する信号検出回路と、電気信号
を処理する信号処理回路等からなる回路領域とを同一半
導体基板上に合わせ持つ回路内蔵型の圧力センサとして
は例えば、An Integrated Silicon Bulk Micromachined
Barometric Pressure Sensor for Engine ControlUnit
and External Mount (Motorola Semiconductor Applic
ation note(1997))がある。
領域と、電気信号を検出する信号検出回路と、電気信号
を処理する信号処理回路等からなる回路領域とを同一半
導体基板上に合わせ持つ回路内蔵型の圧力センサとして
は例えば、An Integrated Silicon Bulk Micromachined
Barometric Pressure Sensor for Engine ControlUnit
and External Mount (Motorola Semiconductor Applic
ation note(1997))がある。
【０００３】上記従来例は半導体基板をエッチングして
形成したシリコンダイヤフラム部上にピエゾ抵抗を形成
したピエゾ抵抗式圧力変換装置と校正および補正用の抵
抗を含む、オペアンプ，能動素子，受動素子等とが、バ
イポーラ集積回路技術を用いて同一半導体基板に形成さ
れており、外部圧力が下部から印加されるようになって
いる。
形成したシリコンダイヤフラム部上にピエゾ抵抗を形成
したピエゾ抵抗式圧力変換装置と校正および補正用の抵
抗を含む、オペアンプ，能動素子，受動素子等とが、バ
イポーラ集積回路技術を用いて同一半導体基板に形成さ
れており、外部圧力が下部から印加されるようになって
いる。
【０００４】
【発明が解決しようとする課題】上記従来例において
は、パッシベーション膜が形成されていないため回路素
子の特性が変動または劣化する可能性がある。特性が変
動または劣化する主要因としては、水分の吸湿とナトリ
ウム，カリウムイオン等の可動イオンの侵入があげられ
る。
は、パッシベーション膜が形成されていないため回路素
子の特性が変動または劣化する可能性がある。特性が変
動または劣化する主要因としては、水分の吸湿とナトリ
ウム，カリウムイオン等の可動イオンの侵入があげられ
る。
【０００５】集積回路においては、通常金属配線後にパ
ッシベーション膜を形成する。パッシベーション膜とし
ては低温（〜５００℃)で形成可能なＣＶＤ(Chemical v
aporDeposition）による窒化膜（ＣＶＤ−ＳｉＮ）が用
いられる。ＣＶＤ−ＳｉＮ膜は耐水性に優れ、また、可
動イオンの拡散速度も酸化膜に比べ遅いというパッシベ
ーション膜に適した特徴を持つためである。
ッシベーション膜を形成する。パッシベーション膜とし
ては低温（〜５００℃)で形成可能なＣＶＤ(Chemical v
aporDeposition）による窒化膜（ＣＶＤ−ＳｉＮ）が用
いられる。ＣＶＤ−ＳｉＮ膜は耐水性に優れ、また、可
動イオンの拡散速度も酸化膜に比べ遅いというパッシベ
ーション膜に適した特徴を持つためである。
【０００６】上記従来例においては、受圧部が裏面であ
るが、製造コストの低減とチップの小型化には、表面受
圧型が有利である。これは、１００μｍ程度にも及ぶシ
リコン基板のエッチング工程が不要になること、ＣＶＤ
等の薄膜形成技術により高精度にダイヤフラムの厚みを
コントロールできダイヤフラム厚の薄膜化による小型化
ができるためである。しかし、表面受圧型の場合は、回
路部にも外部圧力が印加されるため、前述のような回路
素子の特性の変動または劣化が起こりやすくなる。特
に、高集積化に適したＭＯＳを回路素子に用いる場合、
バイポーラ素子を回路素子に用いる場合に比べ特性の変
動または劣化が起こりやすく、パッシベーション膜は必
須となる。
るが、製造コストの低減とチップの小型化には、表面受
圧型が有利である。これは、１００μｍ程度にも及ぶシ
リコン基板のエッチング工程が不要になること、ＣＶＤ
等の薄膜形成技術により高精度にダイヤフラムの厚みを
コントロールできダイヤフラム厚の薄膜化による小型化
ができるためである。しかし、表面受圧型の場合は、回
路部にも外部圧力が印加されるため、前述のような回路
素子の特性の変動または劣化が起こりやすくなる。特
に、高集積化に適したＭＯＳを回路素子に用いる場合、
バイポーラ素子を回路素子に用いる場合に比べ特性の変
動または劣化が起こりやすく、パッシベーション膜は必
須となる。
【０００７】前述のように、パッシベーション膜として
はＣＶＤ−ＳｉＮ膜が適している。しかしながら、ＣＶ
Ｄ−ＳｉＮ膜は酸化膜，ポリシリコン等に比べ、大きな
内部応力を持つ。また、その内部応力はヒステリシス特
性を持ち、１００℃程度の熱サイクルにおいても内部応
力は変化する。このため、単にパッシベーション膜を全
面に形成した場合、ＣＶＤ−ＳｉＮ膜の内部応力の変化
によりダイヤフラムの変位が変わり、圧力変換装置の出
力特性が不安定になるという問題がある。
はＣＶＤ−ＳｉＮ膜が適している。しかしながら、ＣＶ
Ｄ−ＳｉＮ膜は酸化膜，ポリシリコン等に比べ、大きな
内部応力を持つ。また、その内部応力はヒステリシス特
性を持ち、１００℃程度の熱サイクルにおいても内部応
力は変化する。このため、単にパッシベーション膜を全
面に形成した場合、ＣＶＤ−ＳｉＮ膜の内部応力の変化
によりダイヤフラムの変位が変わり、圧力変換装置の出
力特性が不安定になるという問題がある。
【０００８】本発明は、上記のような問題を考慮してな
されたものであり、安定した動作または特性を得られる
回路内蔵型センサを提供する。
されたものであり、安定した動作または特性を得られる
回路内蔵型センサを提供する。
【０００９】
【課題を解決するための手段】本発明による回路内蔵型
センサにおいては、半導体基板にダイヤフラム部を有す
るセンサ領域と回路領域とが隣接して設けられる。回路
領域及びセンサ領域はパッシベーションで覆われる。パ
ッシべーション膜の端部は、センサ領域内に位置すると
ともに、ダイヤフラム部の側面と回路領域との間に位置
する。すなわち、センサ領域は、部分的にパッシべーシ
ョン膜によって覆われる。
センサにおいては、半導体基板にダイヤフラム部を有す
るセンサ領域と回路領域とが隣接して設けられる。回路
領域及びセンサ領域はパッシベーションで覆われる。パ
ッシべーション膜の端部は、センサ領域内に位置すると
ともに、ダイヤフラム部の側面と回路領域との間に位置
する。すなわち、センサ領域は、部分的にパッシべーシ
ョン膜によって覆われる。
【００１０】本発明による回路内蔵型センサにおいて
は、パッシベーション膜によりセンサ領域及び回路領域
が保護される。さらに、センサ領域は、部分的にパッシ
べーション膜によって覆われるので、ダイヤフラム部の
機械的変位に対するパッシベーション膜の影響が緩和さ
れる。従って、回路内蔵型センサの動作または特性の安
定性が向上する。なお、ダイヤフラム部へのパッシベー
ション膜の影響緩和のためには、パッシベーション膜の
端部が、ダイヤフラム部の側面よりも回路領域側に位置
すること、すなわちダイヤフラム部の側面にパッシベー
ション膜が接触しない部分を設けることが好ましい。
は、パッシベーション膜によりセンサ領域及び回路領域
が保護される。さらに、センサ領域は、部分的にパッシ
べーション膜によって覆われるので、ダイヤフラム部の
機械的変位に対するパッシベーション膜の影響が緩和さ
れる。従って、回路内蔵型センサの動作または特性の安
定性が向上する。なお、ダイヤフラム部へのパッシベー
ション膜の影響緩和のためには、パッシベーション膜の
端部が、ダイヤフラム部の側面よりも回路領域側に位置
すること、すなわちダイヤフラム部の側面にパッシベー
ション膜が接触しない部分を設けることが好ましい。
【００１１】本発明による他の回路内蔵型センサにおい
ては、同様に半導体基板にダイヤフラム部を有するセン
サ領域と回路領域とが隣接して設けられる。さらに、回
路領域から、センサ領域内におけるダイヤフラム側面と
回路領域との間まで延びる配線があり、この配線と回路
領域がパッシベーション膜で覆われる。
ては、同様に半導体基板にダイヤフラム部を有するセン
サ領域と回路領域とが隣接して設けられる。さらに、回
路領域から、センサ領域内におけるダイヤフラム側面と
回路領域との間まで延びる配線があり、この配線と回路
領域がパッシベーション膜で覆われる。
【００１２】上記の本発明による他の回路内蔵型センサ
においては、回路領域及びセンサ領域における配線がパ
ッシベーション膜により保護される。従って、回路内蔵
型センサの動作または特性の安定性が向上する。
においては、回路領域及びセンサ領域における配線がパ
ッシベーション膜により保護される。従って、回路内蔵
型センサの動作または特性の安定性が向上する。
【００１３】本発明によるさらに別の回路内蔵型センサ
においては、同様に半導体基板にダイヤフラム部を有す
るセンサ領域と回路領域とが隣接して設けられる。さら
に、半導体基板は、第１導電型の第１の領域と第２導電
型の第２の領域とを有する。第１の領域にはセンサ領域
が設けられ、第２の領域には回路領域が設けられる。こ
こで、第１導電型及び第２導電型は、ｐ型またはｎ型で
あり、互いに反対導電型である。
においては、同様に半導体基板にダイヤフラム部を有す
るセンサ領域と回路領域とが隣接して設けられる。さら
に、半導体基板は、第１導電型の第１の領域と第２導電
型の第２の領域とを有する。第１の領域にはセンサ領域
が設けられ、第２の領域には回路領域が設けられる。こ
こで、第１導電型及び第２導電型は、ｐ型またはｎ型で
あり、互いに反対導電型である。
【００１４】上記の本発明によるさらに他の回路内蔵型
センサにおいては、半導体基板におけるセンサ領域を設
ける領域と回路領域を設ける領域とが、第１の領域と第
２の領域との間のｐｎ接合部によって分離される。従っ
て、回路内蔵型センサの動作または特性の安定性が向上
する。
センサにおいては、半導体基板におけるセンサ領域を設
ける領域と回路領域を設ける領域とが、第１の領域と第
２の領域との間のｐｎ接合部によって分離される。従っ
て、回路内蔵型センサの動作または特性の安定性が向上
する。
【００１５】上記各回路内蔵型センサにおいて、センサ
領域としては、ダイヤフラム部の機械的変位により出力
信号が変化する各種のセンサが適用できる。また、回路
領域としては、センサ領域から信号を検出する回路，信
号処理回路，特性補正回路など、各種の回路が適用でき
る。また、パッシベーション膜としては、有機系及び無
機系など各種の材料が適用できるが、窒化シリコン膜な
どの無機系のパッシベーション膜の場合、本発明の効果
は大きい。さらに、動作または特性の安定性のために
は、さらに、第１の領域及び前記第２の領域の接合部上
をパッシベーション膜で覆うこと、または第２の領域の
表面に接触する電位固定用の配線を設けること、あるい
は、さらに、この配線上をパッシベーション膜で覆うこ
とが好ましい。
領域としては、ダイヤフラム部の機械的変位により出力
信号が変化する各種のセンサが適用できる。また、回路
領域としては、センサ領域から信号を検出する回路，信
号処理回路，特性補正回路など、各種の回路が適用でき
る。また、パッシベーション膜としては、有機系及び無
機系など各種の材料が適用できるが、窒化シリコン膜な
どの無機系のパッシベーション膜の場合、本発明の効果
は大きい。さらに、動作または特性の安定性のために
は、さらに、第１の領域及び前記第２の領域の接合部上
をパッシベーション膜で覆うこと、または第２の領域の
表面に接触する電位固定用の配線を設けること、あるい
は、さらに、この配線上をパッシベーション膜で覆うこ
とが好ましい。
【００１６】なお、本発明による各回路内蔵型センサ
は、ダイヤフラム部と回路領域内の回路素子とが半導体
基板の同じ表面側に位置する場合や、ダイヤフラム部が
その表面側から圧力を受ける場合に好適である。また、
本発明による各回路内蔵型センサを圧力導入孔を有する
パッケージに収納し、パッケージ内において回路内蔵型
センサをゲル材で覆うことにより、動作または特性が安
定な圧力検出装置が得られる。なお、ダイヤフラム部と
回路領域内の回路素子とが半導体基板の同じ表面側に位
置する場合や、ダイヤフラム部がその表面側から圧力を
受ける場合には、その表面側上に圧力導入孔を配置した
り、その表面と圧力導入孔が対向するように配置する。
は、ダイヤフラム部と回路領域内の回路素子とが半導体
基板の同じ表面側に位置する場合や、ダイヤフラム部が
その表面側から圧力を受ける場合に好適である。また、
本発明による各回路内蔵型センサを圧力導入孔を有する
パッケージに収納し、パッケージ内において回路内蔵型
センサをゲル材で覆うことにより、動作または特性が安
定な圧力検出装置が得られる。なお、ダイヤフラム部と
回路領域内の回路素子とが半導体基板の同じ表面側に位
置する場合や、ダイヤフラム部がその表面側から圧力を
受ける場合には、その表面側上に圧力導入孔を配置した
り、その表面と圧力導入孔が対向するように配置する。
【００１７】本発明の他の特徴については、以下の説明
で明らかになるであろう。
で明らかになるであろう。
【００１８】
【発明の実施の形態】（実施例１）図１は本発明の第１
の実施例を示す図であり、（ａ）は断面図、（ｂ）は平
面図である。
の実施例を示す図であり、（ａ）は断面図、（ｂ）は平
面図である。
【００１９】図１において、Ｐ型半導体基板１上にＮ型
拡散層２，Ｐ型拡散層３および、熱酸化膜４により電気
的に絶縁された素子分離領域が形成されている。また、
Ｎ型拡散層２内にはＰ+ 拡散層７が形成され、ゲート電
極５と合わせてＰＭＯＳ３０が形成されている。また、
Ｐ型拡散層３内にはＮ+ 拡散層６が形成され、ゲート電
極５と合わせてＮＭＯＳ２０が形成されている。ＰＭＯ
Ｓ３０，ＮＭＯＳ２０は必要に応じて金属配線９により
接続され、信号検出，信号処理等の回路部５０を構成し
ている。なお、図１には示していないが、必要に応じて
抵抗，容量素子等も同時に形成される。
拡散層２，Ｐ型拡散層３および、熱酸化膜４により電気
的に絶縁された素子分離領域が形成されている。また、
Ｎ型拡散層２内にはＰ+ 拡散層７が形成され、ゲート電
極５と合わせてＰＭＯＳ３０が形成されている。また、
Ｐ型拡散層３内にはＮ+ 拡散層６が形成され、ゲート電
極５と合わせてＮＭＯＳ２０が形成されている。ＰＭＯ
Ｓ３０，ＮＭＯＳ２０は必要に応じて金属配線９により
接続され、信号検出，信号処理等の回路部５０を構成し
ている。なお、図１には示していないが、必要に応じて
抵抗，容量素子等も同時に形成される。
【００２０】また、Ｐ型半導体基板１上には、熱酸化膜
４上に下部電極と配線を兼ねるポリシリコン１００と、
層間絶縁膜であるＣＶＤ酸化膜８およびＣＶＤ窒化膜１
０１上にアンカー部１０８によって平面寸法が決められ
る真空封止された空洞領域１０２と、上部電極を兼ねる
ポリシリコン１０３，真空封止材を兼ねるＣＶＤ酸化膜
１０４，シールド電極を兼ねるポリシリコン１０５およ
び、層間絶縁膜を兼ねるＣＶＤ酸化膜１０６から成るダ
イヤフラム４０とで構成された静電容量式圧力変換装置
６０が形成されている。下部電極は、ポリシリコン１０
０を配線として用い、コンタクト部１１０でポリシリコ
ン１００と金属配線９を接続している。上部電極は、コ
ンタクト部１０９でポリシリコン１０３とポリシリコン
１００を接続し、さらにコンタクト部１１１でポリシリ
コン１００と金属配線９を接続している。また、シール
ド電極は、ポリシリコン１０５を配線として用い、コン
タクト部１１２でポリシリコン１０５と金属配線９を接
続している。
４上に下部電極と配線を兼ねるポリシリコン１００と、
層間絶縁膜であるＣＶＤ酸化膜８およびＣＶＤ窒化膜１
０１上にアンカー部１０８によって平面寸法が決められ
る真空封止された空洞領域１０２と、上部電極を兼ねる
ポリシリコン１０３，真空封止材を兼ねるＣＶＤ酸化膜
１０４，シールド電極を兼ねるポリシリコン１０５およ
び、層間絶縁膜を兼ねるＣＶＤ酸化膜１０６から成るダ
イヤフラム４０とで構成された静電容量式圧力変換装置
６０が形成されている。下部電極は、ポリシリコン１０
０を配線として用い、コンタクト部１１０でポリシリコ
ン１００と金属配線９を接続している。上部電極は、コ
ンタクト部１０９でポリシリコン１０３とポリシリコン
１００を接続し、さらにコンタクト部１１１でポリシリ
コン１００と金属配線９を接続している。また、シール
ド電極は、ポリシリコン１０５を配線として用い、コン
タクト部１１２でポリシリコン１０５と金属配線９を接
続している。
【００２１】また、パッシベーション膜１０７はボンデ
ィングパッドを除く回路部５０の全領域と静電容量式圧
力変換装置６０の一部の少なくともダイヤフラム４０お
よびダイヤフラム４０の側面部には接しないように形成
する。ここで、パッシベーション膜１０７は、耐湿性，
耐可動イオン性に優れたＣＶＤ−ＳｉＮであることが望
ましい。また、ダイヤフラム４０上および、ダイヤフラ
ムの側面部はパッシベーション膜１０７を形成しないた
め、ＣＶＤ酸化膜１０６は７００℃以上で形成された緻
密で、かつ、不純物濃度が１モル％以下の吸湿性の少な
い酸化膜あることが好ましい。
ィングパッドを除く回路部５０の全領域と静電容量式圧
力変換装置６０の一部の少なくともダイヤフラム４０お
よびダイヤフラム４０の側面部には接しないように形成
する。ここで、パッシベーション膜１０７は、耐湿性，
耐可動イオン性に優れたＣＶＤ−ＳｉＮであることが望
ましい。また、ダイヤフラム４０上および、ダイヤフラ
ムの側面部はパッシベーション膜１０７を形成しないた
め、ＣＶＤ酸化膜１０６は７００℃以上で形成された緻
密で、かつ、不純物濃度が１モル％以下の吸湿性の少な
い酸化膜あることが好ましい。
【００２２】また、パッシベーション膜１０７は単に回
路部５０に形成するよりも、できるだけダイヤフラム４
０近くまで形成することが望ましい。集積回路は、個々
の素子はお互いに電気的に分離されており、配線層の接
続によって、回路を形成している。本実施例のような集
積化圧力センサにおいては圧力変換装置６０もまた一つ
の素子であるから、必要な配線層以外は回路部と電気的
に分離されていることが必要である。本実施例において
は、Ｎ型拡散層２とＰ型拡散層３による接合分離により
電気的に分離している。パッシベーション膜１０７を単
に回路部５０のみに形成し、圧力変換装置６０には形成
しなかった場合、ＰＮ接合部近傍でパッシベーション膜
１０７がなく、また、Ｎ型拡散層２の電位固定用の金属
配線層９が露出する。これにより、漏れ電流増加，接合
耐圧劣化等の接合分離特性の劣化や金属配線の腐食が起
こりやすくなる。従って、パッシベーション膜１０７は
金属配線層を覆っていることが好ましく、また、開口部
は製品の使用環境に応じて接合分離位置から十分距離を
とることが望ましい。
路部５０に形成するよりも、できるだけダイヤフラム４
０近くまで形成することが望ましい。集積回路は、個々
の素子はお互いに電気的に分離されており、配線層の接
続によって、回路を形成している。本実施例のような集
積化圧力センサにおいては圧力変換装置６０もまた一つ
の素子であるから、必要な配線層以外は回路部と電気的
に分離されていることが必要である。本実施例において
は、Ｎ型拡散層２とＰ型拡散層３による接合分離により
電気的に分離している。パッシベーション膜１０７を単
に回路部５０のみに形成し、圧力変換装置６０には形成
しなかった場合、ＰＮ接合部近傍でパッシベーション膜
１０７がなく、また、Ｎ型拡散層２の電位固定用の金属
配線層９が露出する。これにより、漏れ電流増加，接合
耐圧劣化等の接合分離特性の劣化や金属配線の腐食が起
こりやすくなる。従って、パッシベーション膜１０７は
金属配線層を覆っていることが好ましく、また、開口部
は製品の使用環境に応じて接合分離位置から十分距離を
とることが望ましい。
【００２３】次に、本実施例のパッシベーション膜１０
７の形成位置について図２を用いて説明する。図２は、
パッシベーション膜 １０７が圧縮応力を持つ場合のダ
イヤフラムに及ぼす影響を説明するための模式図であ
る。図２（ａ),（ｂ）において、１５０は第１のダイヤ
フラム構成膜であり、本実施例では図１の１０３に相当
する。また、１５１は第２のダイヤフラム構成膜であ
り、本実施例では図１の１０４〜１０６に相当する。ま
た、１０８はアンカー部、１０２は空洞領域、１０７は
パッシベーション膜である。また、１５２は空洞領域１
０２内の圧力と外部の圧力が等しい場合の理想的なダイ
ヤフラムの位置、つまり、ダイヤフラムに変位のない状
態である。（ａ）は、パッシベーション膜１０７をダイ
ヤフラム全体に形成した場合、（ｂ）は、アンカー部内
側までパッシベーション膜１０７を形成した場合であ
る。すなわち、（ｂ）の場合においては、センサ領域と
なる静電容量式圧力変換装置６０は、部分的に、パッシ
ベーション膜１０７によって覆われている。（ａ）の場
合、圧縮応力に応じて延びようとする力が働くため、ダ
イヤフラムは上側に反る。（ｂ）の場合も同様の力が働
くが、パッシベーション膜が開口しているため、ダイヤ
フラムにはＯとＣの間に働く。そのため、(ｂ)の場合
は、パッシベーション膜の圧縮応力がダイヤフラムを押
さえ込むような働きをし、結果としてダイヤフラムは下
側に反る。このようにパッシベーション膜１０７を形成
した場合、特に、ＣＶＤ−ＳｉＮを形成した場合、膜の
内部応力によりダイヤフラムに反りが発生する。ＣＶＤ
−ＳｉＮの内部応力は、ＣＶＤ装置，成膜条件によって
圧縮応力から引っ張り応力まで変化し、〜数ギガＰａに
及ぶ。
７の形成位置について図２を用いて説明する。図２は、
パッシベーション膜 １０７が圧縮応力を持つ場合のダ
イヤフラムに及ぼす影響を説明するための模式図であ
る。図２（ａ),（ｂ）において、１５０は第１のダイヤ
フラム構成膜であり、本実施例では図１の１０３に相当
する。また、１５１は第２のダイヤフラム構成膜であ
り、本実施例では図１の１０４〜１０６に相当する。ま
た、１０８はアンカー部、１０２は空洞領域、１０７は
パッシベーション膜である。また、１５２は空洞領域１
０２内の圧力と外部の圧力が等しい場合の理想的なダイ
ヤフラムの位置、つまり、ダイヤフラムに変位のない状
態である。（ａ）は、パッシベーション膜１０７をダイ
ヤフラム全体に形成した場合、（ｂ）は、アンカー部内
側までパッシベーション膜１０７を形成した場合であ
る。すなわち、（ｂ）の場合においては、センサ領域と
なる静電容量式圧力変換装置６０は、部分的に、パッシ
ベーション膜１０７によって覆われている。（ａ）の場
合、圧縮応力に応じて延びようとする力が働くため、ダ
イヤフラムは上側に反る。（ｂ）の場合も同様の力が働
くが、パッシベーション膜が開口しているため、ダイヤ
フラムにはＯとＣの間に働く。そのため、(ｂ)の場合
は、パッシベーション膜の圧縮応力がダイヤフラムを押
さえ込むような働きをし、結果としてダイヤフラムは下
側に反る。このようにパッシベーション膜１０７を形成
した場合、特に、ＣＶＤ−ＳｉＮを形成した場合、膜の
内部応力によりダイヤフラムに反りが発生する。ＣＶＤ
−ＳｉＮの内部応力は、ＣＶＤ装置，成膜条件によって
圧縮応力から引っ張り応力まで変化し、〜数ギガＰａに
及ぶ。
【００２４】なお、図２（ａ),（ｂ）では径方向につい
てのみ述べたが、実際には円周方向にも同様の力が働く
ため、パッシベーション膜に開口部を設ければ必ず下側
にダイヤフラムが反るというわけではなく、パッシベー
ション膜形成位置によって変化することになる。図２
（ｃ）は、パッシベーション膜が圧縮応力を持つ場合に
ついての、パッシベーション膜形成位置とダイヤフラム
の反り量の関係である。ダイヤフラムの反り量は、上側
に反る場合を＋、下側に反る場合を−としている。ま
た、パッシベーション膜形成位置はダイヤフラム中心か
ら外周方向への距離をＸとしている。図中、ＡはＸ＝０
でダイヤフラム全面にパッシベーション膜を形成した場
合、Ｂはダイヤフラム中心とアンカー部との中間位置、
Ｃはアンカー部内側、Ｄはアンカー部の外側でかつ第１
のダイヤフラム構成膜１５０上、Ｅは第１のダイヤフラ
ム構成膜１５０の外側でかつ第１のダイヤフラム構成膜
１５０の側面を覆う第２のダイヤフラム構成膜１５１の
側面に接しない位置である。すなわち、Ａ〜Ｅにおいて
は、回路領域となる回路部５０からセンサ領域となる静
電容量式圧力変換装置６０の方へ延びるあるいは広がる
パッシベーション膜107の端部の位置が異なる。Ａにお
いては、端部の位置がダイヤフラム部の中心であり、実
際には端部はない。Ｂ，Ｃ及びＤにおいて、端部の位置
は、ダイヤフラム部の中心とアンカー部上との間にあ
る。ＤＥ間において、端部の位置は、センサ領域内にお
けるダイヤフラム部の側面と回路領域との間にあり、Ｅ
においては、ダイヤフラム部の側面よりも回路領域側に
ある。つまり、ＡからＥに行くほどパッシベーション膜
を形成しない領域が広がることになる。ダイヤフラムの
反り量は、上述したように、Ａでは上側に反り、Ｂの位
置より外側になると下側に反る。（ｃ）から、Ｂの位置
または、Ｅの位置より外側では反りがほとんどなくなる
ことがわかる。しかし、熱サイクルにより内部応力が変
化することから、ダイヤフラムに反りのないパッシベー
ション膜形成位置も変化する。従って、パッシベーショ
ン膜によるダイヤフラムの反りをなくすためには、Ｄの
位置より外側、好ましくはＥの位置より外側であること
が必要である。
てのみ述べたが、実際には円周方向にも同様の力が働く
ため、パッシベーション膜に開口部を設ければ必ず下側
にダイヤフラムが反るというわけではなく、パッシベー
ション膜形成位置によって変化することになる。図２
（ｃ）は、パッシベーション膜が圧縮応力を持つ場合に
ついての、パッシベーション膜形成位置とダイヤフラム
の反り量の関係である。ダイヤフラムの反り量は、上側
に反る場合を＋、下側に反る場合を−としている。ま
た、パッシベーション膜形成位置はダイヤフラム中心か
ら外周方向への距離をＸとしている。図中、ＡはＸ＝０
でダイヤフラム全面にパッシベーション膜を形成した場
合、Ｂはダイヤフラム中心とアンカー部との中間位置、
Ｃはアンカー部内側、Ｄはアンカー部の外側でかつ第１
のダイヤフラム構成膜１５０上、Ｅは第１のダイヤフラ
ム構成膜１５０の外側でかつ第１のダイヤフラム構成膜
１５０の側面を覆う第２のダイヤフラム構成膜１５１の
側面に接しない位置である。すなわち、Ａ〜Ｅにおいて
は、回路領域となる回路部５０からセンサ領域となる静
電容量式圧力変換装置６０の方へ延びるあるいは広がる
パッシベーション膜107の端部の位置が異なる。Ａにお
いては、端部の位置がダイヤフラム部の中心であり、実
際には端部はない。Ｂ，Ｃ及びＤにおいて、端部の位置
は、ダイヤフラム部の中心とアンカー部上との間にあ
る。ＤＥ間において、端部の位置は、センサ領域内にお
けるダイヤフラム部の側面と回路領域との間にあり、Ｅ
においては、ダイヤフラム部の側面よりも回路領域側に
ある。つまり、ＡからＥに行くほどパッシベーション膜
を形成しない領域が広がることになる。ダイヤフラムの
反り量は、上述したように、Ａでは上側に反り、Ｂの位
置より外側になると下側に反る。（ｃ）から、Ｂの位置
または、Ｅの位置より外側では反りがほとんどなくなる
ことがわかる。しかし、熱サイクルにより内部応力が変
化することから、ダイヤフラムに反りのないパッシベー
ション膜形成位置も変化する。従って、パッシベーショ
ン膜によるダイヤフラムの反りをなくすためには、Ｄの
位置より外側、好ましくはＥの位置より外側であること
が必要である。
【００２５】図２（ｄ）は、パッシベーション膜形成位
置の違いによる圧力変換装置の出力電圧を製造工程ごと
に調べたものである。成膜前とはパッシベーション膜を
形成する前であり、成膜後とはパッシベーション膜を半
導体基板上の全面に形成した後であり、加工後とは圧力
変換装置上の一部のパッシベーション膜をエッチング除
去した後であり、熱処理後とは、窒素中でアニール処理
を行った後である。また、出力電圧は上部電極と下部電
極間の静電容量を電圧に変換したものであり、ダイヤフ
ラムが上にたわむ（上部電極と下部電極間隔が広がり、
静電容量が減少する）と出力電圧が低くなり、ダイヤフ
ラムが下にたわむ（上部電極と下部電極間隔が狭まり、
静電容量が増加する）と出力電圧が高くなる回路構成と
なっている。
置の違いによる圧力変換装置の出力電圧を製造工程ごと
に調べたものである。成膜前とはパッシベーション膜を
形成する前であり、成膜後とはパッシベーション膜を半
導体基板上の全面に形成した後であり、加工後とは圧力
変換装置上の一部のパッシベーション膜をエッチング除
去した後であり、熱処理後とは、窒素中でアニール処理
を行った後である。また、出力電圧は上部電極と下部電
極間の静電容量を電圧に変換したものであり、ダイヤフ
ラムが上にたわむ（上部電極と下部電極間隔が広がり、
静電容量が減少する）と出力電圧が低くなり、ダイヤフ
ラムが下にたわむ（上部電極と下部電極間隔が狭まり、
静電容量が増加する）と出力電圧が高くなる回路構成と
なっている。
【００２６】成膜前に比べ成膜後は、パッシベーション
膜の圧縮応力により出力電圧が低くなり、ダイヤフラム
が下側にたわんでいることがわかる。また、加工後はパ
ッシベーション膜形成位置によって出力電圧が変わって
おり、ダイヤフラム上全面に（図２（ｃ）中のＡの位
置）形成つまり、加工しなかったものは、成膜後と変化
なく、ダイヤフラム上の一部に（図２（ｃ）中のＣの位
置）形成したものは、成膜前よりも出力電圧が高くなっ
ている。これは、成膜前よりも下側にダイヤフラムがた
わんでいることを意味する。これらに対し、ダイヤフラ
ムにかからないように（図２（ｃ）中のＥの位置）形成
したものは出力電圧は成膜前の値と同じであり、ダイヤ
フラムのたわみは成膜前と等しいことを意味する。ま
た、熱処理後の出力電圧は、図２（ｃ）中のＡの位置お
よび、図２（ｃ）中のＣの位置で加工したものは出力電
圧が低くなっており、パッシベーション膜の内部応力の
増加により、ダイヤフラムが下側にたわんだことがわか
る。これらに対し、図２（ｃ）中のＥの位置で加工した
ものは熱処理後の出力電圧が安定しており、ダイヤフラ
ムのたわみは成膜前と変わらないことがわかる。
膜の圧縮応力により出力電圧が低くなり、ダイヤフラム
が下側にたわんでいることがわかる。また、加工後はパ
ッシベーション膜形成位置によって出力電圧が変わって
おり、ダイヤフラム上全面に（図２（ｃ）中のＡの位
置）形成つまり、加工しなかったものは、成膜後と変化
なく、ダイヤフラム上の一部に（図２（ｃ）中のＣの位
置）形成したものは、成膜前よりも出力電圧が高くなっ
ている。これは、成膜前よりも下側にダイヤフラムがた
わんでいることを意味する。これらに対し、ダイヤフラ
ムにかからないように（図２（ｃ）中のＥの位置）形成
したものは出力電圧は成膜前の値と同じであり、ダイヤ
フラムのたわみは成膜前と等しいことを意味する。ま
た、熱処理後の出力電圧は、図２（ｃ）中のＡの位置お
よび、図２（ｃ）中のＣの位置で加工したものは出力電
圧が低くなっており、パッシベーション膜の内部応力の
増加により、ダイヤフラムが下側にたわんだことがわか
る。これらに対し、図２（ｃ）中のＥの位置で加工した
ものは熱処理後の出力電圧が安定しており、ダイヤフラ
ムのたわみは成膜前と変わらないことがわかる。
【００２７】次に本実施例の製造方法を図３を用いて説
明する。
明する。
【００２８】まず、（ａ）に示す様に、Ｐ型半導体基板
１上に通常のＣＭＯＳ製造プロセスでＣＭＯＳおよび、
抵抗，容量等の回路素子および、圧力変換装置の下部電
極となるポリシリコン１００を形成し、層間絶縁膜であ
るＣＶＤ酸化膜８を形成する。なお、本実施例ではゲー
ト電極用のポリシリコン５と圧力変換装置の下部電極と
なるポリシリコン１００は工程短縮のため共通としてい
るが別層でもかまわない。
１上に通常のＣＭＯＳ製造プロセスでＣＭＯＳおよび、
抵抗，容量等の回路素子および、圧力変換装置の下部電
極となるポリシリコン１００を形成し、層間絶縁膜であ
るＣＶＤ酸化膜８を形成する。なお、本実施例ではゲー
ト電極用のポリシリコン５と圧力変換装置の下部電極と
なるポリシリコン１００は工程短縮のため共通としてい
るが別層でもかまわない。
【００２９】次に（ｂ）に示す様に、ＣＶＤ窒化膜１０
１，ＣＶＤ酸化膜１１５を形成する。次にホト，エッチ
ングによりアンカー部１０８を形成し、ＣＶＤによりポ
リシリコンを堆積し、ホト，エッチングによりダイヤフ
ラム構成膜であり、上部電極を兼ねる、ポリシリコン１
０３を形成する。ここで、ポリシリコン１０３は、単層
膜でも、何度かに分けて堆積した積層膜でもかまわない
が、上部電極となるため少なくとも下部電極１００に対
向する層には１Ｅ１９／cm3 以上の不純物がドーピング
されていることが好ましい。
１，ＣＶＤ酸化膜１１５を形成する。次にホト，エッチ
ングによりアンカー部１０８を形成し、ＣＶＤによりポ
リシリコンを堆積し、ホト，エッチングによりダイヤフ
ラム構成膜であり、上部電極を兼ねる、ポリシリコン１
０３を形成する。ここで、ポリシリコン１０３は、単層
膜でも、何度かに分けて堆積した積層膜でもかまわない
が、上部電極となるため少なくとも下部電極１００に対
向する層には１Ｅ１９／cm3 以上の不純物がドーピング
されていることが好ましい。
【００３０】次に（ｃ）に示す様に、ＣＶＤ酸化膜１１
５をフッ酸によりエッチングする。従って、ＣＶＤ酸化
膜１１５はフッ酸に対するエッチレートの大きな、例え
ば、高濃度のＰＳＧ，ＢＰＳＧ等が好ましい。逆に、Ｃ
ＶＤ窒化膜１０１は、下層を保護するためのバリア材で
あるため、フッ酸に対するエッチレートの小さな膜であ
ることが必要で、７００℃以上の温度で成膜することが
好ましい。次に、ＣＶＤ酸化膜を堆積し空洞領域１０２
を形成し、ホト，エッチングによりダイヤフラム構成膜
であり、気密封止材である、ＣＶＤ酸化膜１０４を形成
する。ここで、ＣＶＤ酸化膜１０４は気密封止材である
ため、緻密であり、空洞領域１０２の横方向寸法を確保
するため、つきまわりの悪い成膜条件であることが好ま
しい。また、フッ酸に対するエッチングバリア材である
ＣＶＤ窒化膜１０１は、チャージアップを起こしやす
く、層間絶縁膜には不向きであるため、できるだけ除去
しておくことが好ましい。
５をフッ酸によりエッチングする。従って、ＣＶＤ酸化
膜１１５はフッ酸に対するエッチレートの大きな、例え
ば、高濃度のＰＳＧ，ＢＰＳＧ等が好ましい。逆に、Ｃ
ＶＤ窒化膜１０１は、下層を保護するためのバリア材で
あるため、フッ酸に対するエッチレートの小さな膜であ
ることが必要で、７００℃以上の温度で成膜することが
好ましい。次に、ＣＶＤ酸化膜を堆積し空洞領域１０２
を形成し、ホト，エッチングによりダイヤフラム構成膜
であり、気密封止材である、ＣＶＤ酸化膜１０４を形成
する。ここで、ＣＶＤ酸化膜１０４は気密封止材である
ため、緻密であり、空洞領域１０２の横方向寸法を確保
するため、つきまわりの悪い成膜条件であることが好ま
しい。また、フッ酸に対するエッチングバリア材である
ＣＶＤ窒化膜１０１は、チャージアップを起こしやす
く、層間絶縁膜には不向きであるため、できるだけ除去
しておくことが好ましい。
【００３１】次に（ｄ）に示す様に、ＣＶＤによりポリ
シリコンを堆積し、ホト，エッチングによりダイヤフラ
ム構成膜であり、シールド電極用のポリシリコン１０５
を形成する。シールド電極用のポリシリコン１０５は圧
力変換装置に外部からの電気的ノイズや汚染物質の侵入
を防ぐ働きをする。次に、ダイヤフラム構成膜であり、
層間絶縁膜であるＣＶＤ酸化膜１０６を形成する。次に
コンタクト孔を形成後、金属配線層９を形成する。
シリコンを堆積し、ホト，エッチングによりダイヤフラ
ム構成膜であり、シールド電極用のポリシリコン１０５
を形成する。シールド電極用のポリシリコン１０５は圧
力変換装置に外部からの電気的ノイズや汚染物質の侵入
を防ぐ働きをする。次に、ダイヤフラム構成膜であり、
層間絶縁膜であるＣＶＤ酸化膜１０６を形成する。次に
コンタクト孔を形成後、金属配線層９を形成する。
【００３２】次に（ｅ）に示す様に、パッシベーション
膜１０７を堆積する。ここで、パッシベーション膜１０
７はＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ）−ＣＶＤ，プラズマ−ＣＶＤ等に
よる、耐湿性，耐可動イオン性に優れたＣＶＤ−ＳｉＮ
であることが望ましい。
膜１０７を堆積する。ここで、パッシベーション膜１０
７はＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ）−ＣＶＤ，プラズマ−ＣＶＤ等に
よる、耐湿性，耐可動イオン性に優れたＣＶＤ−ＳｉＮ
であることが望ましい。
【００３３】次に（ｆ）に示す様に、ホト，エッチング
によりパッシベーション膜１０７を、圧力変換装置６０
の少なくともダイヤフラム４０上およびダイヤフラム４
０の側面部には接しないように形成し、本実施例の圧力
センサが完成する。
によりパッシベーション膜１０７を、圧力変換装置６０
の少なくともダイヤフラム４０上およびダイヤフラム４
０の側面部には接しないように形成し、本実施例の圧力
センサが完成する。
【００３４】次に、本実施例の実装例を図４，図５に示
す。
す。
【００３５】図４において、圧力センサチップ４００
は、金属配線基板４０７上に接着され、金属ワイヤ４０
２によって、金属配線基板４０７に配線され、表面保護
と汚染防止のためにシリコンゲル４０４をコーティング
し、プラスチックパッケージ４０６内に実装される。４
０１は、特性補正用の信号処理チップであり、圧力セン
サチップ４００と同様に実装される。
は、金属配線基板４０７上に接着され、金属ワイヤ４０
２によって、金属配線基板４０７に配線され、表面保護
と汚染防止のためにシリコンゲル４０４をコーティング
し、プラスチックパッケージ４０６内に実装される。４
０１は、特性補正用の信号処理チップであり、圧力セン
サチップ４００と同様に実装される。
【００３６】圧力導入孔４０５から外部圧力が入り、圧
力センサチップ４００により電気信号への変換増幅等を
行い、信号処理チップ４０１で特性を補正し、端子４０
３から信号を送る構成となっている。
力センサチップ４００により電気信号への変換増幅等を
行い、信号処理チップ４０１で特性を補正し、端子４０
３から信号を送る構成となっている。
【００３７】図５は、特性補正用の信号処理チップの機
能を圧力センサ３００にオンチップ化した場合の実装例
であり、１チップ化により、小型化，コスト低減を図る
ことができる。
能を圧力センサ３００にオンチップ化した場合の実装例
であり、１チップ化により、小型化，コスト低減を図る
ことができる。
【００３８】以上述べたように、本実施例によればパッ
シベーション膜を信号検出回路および、信号処理回路上
に形成しているため、回路素子特性の変動または劣化を
防止できる。また、パッシベーション膜を、圧力変換装
置の少なくともダイヤフラム上およびダイヤフラムの側
面部には接しないように形成するため、安定した圧力変
換装置の出力特性を得られる。これにより、高性能，高
信頼性の圧力センサを提供することができる。
シベーション膜を信号検出回路および、信号処理回路上
に形成しているため、回路素子特性の変動または劣化を
防止できる。また、パッシベーション膜を、圧力変換装
置の少なくともダイヤフラム上およびダイヤフラムの側
面部には接しないように形成するため、安定した圧力変
換装置の出力特性を得られる。これにより、高性能，高
信頼性の圧力センサを提供することができる。
【００３９】（実施例２）図６は、本発明の第２の実施
例を示す断面図である。本実施例において、シールド電
極であるポリシリコン１０５の外周部は全周にわたって
金属配線１２０と接続されており、金属配線１２０上に
はパッシベーション膜１０７が形成されている構造とな
っている。また、金属配線１２０およびポリシリコン１
０５の電位は電源電圧，グランド等の固定電位とする。
これにより、パッシベーション膜１０７の開口部からの
水分，汚染物質等の侵入を抑制でき、より高信頼性の圧
力センサを提供することができる。
例を示す断面図である。本実施例において、シールド電
極であるポリシリコン１０５の外周部は全周にわたって
金属配線１２０と接続されており、金属配線１２０上に
はパッシベーション膜１０７が形成されている構造とな
っている。また、金属配線１２０およびポリシリコン１
０５の電位は電源電圧，グランド等の固定電位とする。
これにより、パッシベーション膜１０７の開口部からの
水分，汚染物質等の侵入を抑制でき、より高信頼性の圧
力センサを提供することができる。
【００４０】（実施例３）図７は、本発明の第３の実施
例を示す断面図である。本実施例において、７００はポ
リシリコン抵抗であり、７０１は圧力をポリシリコン抵
抗７００の抵抗変化により検出するピエゾ抵抗式圧力変
換装置であり、Ｐ型半導体基板１上にピエゾ抵抗式圧力
変換装置７０１と信号検出回路および、信号処理回路を
持つ、集積化圧力センサである。ポリシリコン抵抗７０
０の抵抗変化はダイヤフラム４０の変位によって決まる
ため、実施例１と同様にダイヤフラム４０の反りの制御
が重要である。
例を示す断面図である。本実施例において、７００はポ
リシリコン抵抗であり、７０１は圧力をポリシリコン抵
抗７００の抵抗変化により検出するピエゾ抵抗式圧力変
換装置であり、Ｐ型半導体基板１上にピエゾ抵抗式圧力
変換装置７０１と信号検出回路および、信号処理回路を
持つ、集積化圧力センサである。ポリシリコン抵抗７０
０の抵抗変化はダイヤフラム４０の変位によって決まる
ため、実施例１と同様にダイヤフラム４０の反りの制御
が重要である。
【００４１】本実施例によればパッシベーション膜を信
号検出回路および、信号処理回路上に形成しているた
め、回路素子特性の変動または劣化を防止できる。ま
た、パッシベーション膜を、ピエゾ抵抗式圧力変換装置
７０１の少なくともダイヤフラム上およびダイヤフラム
の側面部には接しないように形成するため、安定した圧
力変換装置の出力特性を得られる。これにより、高性
能，高信頼性の圧力センサを提供することができる。
号検出回路および、信号処理回路上に形成しているた
め、回路素子特性の変動または劣化を防止できる。ま
た、パッシベーション膜を、ピエゾ抵抗式圧力変換装置
７０１の少なくともダイヤフラム上およびダイヤフラム
の側面部には接しないように形成するため、安定した圧
力変換装置の出力特性を得られる。これにより、高性
能，高信頼性の圧力センサを提供することができる。
【００４２】（実施例４）図８は、本発明の第４の実施
例を示す断面図である。本実施例において、８００はポ
リシリコン抵抗であり、８０１は気体流量をポリシリコ
ン抵抗８００の温度が一定になるようにポリシリコン抵
抗８００に流す電流変化により検出する流量変換装置で
あり、Ｎ型半導体基板１′上に流量変換装置８０１と信
号検出回路および、信号処理回路を持つ、集積化流量セ
ンサである。ダイヤフラム４０の反りが安定しないとポ
リシリコン抵抗８００の抵抗値が変化し、単位電流あた
りに発生する熱量が変化したり、ダイヤフラム形状の変
化により、ポリシリコン抵抗８００の冷却特性が変化す
る等の問題が生じる。
例を示す断面図である。本実施例において、８００はポ
リシリコン抵抗であり、８０１は気体流量をポリシリコ
ン抵抗８００の温度が一定になるようにポリシリコン抵
抗８００に流す電流変化により検出する流量変換装置で
あり、Ｎ型半導体基板１′上に流量変換装置８０１と信
号検出回路および、信号処理回路を持つ、集積化流量セ
ンサである。ダイヤフラム４０の反りが安定しないとポ
リシリコン抵抗８００の抵抗値が変化し、単位電流あた
りに発生する熱量が変化したり、ダイヤフラム形状の変
化により、ポリシリコン抵抗８００の冷却特性が変化す
る等の問題が生じる。
【００４３】本実施例によればパッシベーション膜を信
号検出回路および、信号処理回路上に形成しているた
め、回路素子特性の変動または劣化を防止できる。ま
た、パッシベーション膜を、流量変換装置の少なくとも
ダイヤフラム上およびダイヤフラムの側面部には接しな
いように形成するため、ダイヤフラムの反りを防止で
き、安定した流量変換装置の出力特性を得られる。これ
により、高性能，高信頼性の流量センサを提供すること
ができる。
号検出回路および、信号処理回路上に形成しているた
め、回路素子特性の変動または劣化を防止できる。ま
た、パッシベーション膜を、流量変換装置の少なくとも
ダイヤフラム上およびダイヤフラムの側面部には接しな
いように形成するため、ダイヤフラムの反りを防止で
き、安定した流量変換装置の出力特性を得られる。これ
により、高性能，高信頼性の流量センサを提供すること
ができる。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
回路内蔵型センサの動作または特性を安定化できる。
回路内蔵型センサの動作または特性を安定化できる。
【図１】本発明の第１の実施例を示す。
【図２】パッシベーション膜がダイヤフラムに及ぼす影
響を説明するための模式図である。
響を説明するための模式図である。
【図３】第１の実施例の製造方法を示す。
【図４】第１の実施例による圧力センサの実装例を示
す。
す。
【図５】第１の実施例による圧力センサの他の実装例を
示す。
示す。
【図６】本発明の第２の実施例を示す断面図である。
【図７】本発明の第３の実施例を示す断面図である。
【図８】本発明の第４の実施例を示す断面図である。
１…Ｐ型半導体基板、１′…Ｎ型半導体基板、２…Ｎ型
拡散層、３…Ｐ型拡散層、４…熱酸化膜、５…ポリシリ
コン、６…Ｎ+ 拡散層、７…Ｐ+ 拡散層、８…ＣＶＤ酸
化膜、９…金属配線層、２０…ＮＭＯＳ、３０…ＰＭＯ
Ｓ、４０…ダイヤフラム領域、５０…回路部、６０…静
電容量式圧力変換装置部、１００…ポリシリコン、１０
１…ＣＶＤ窒化膜、１０２…空洞領域、１０３…ポリシ
リコン、１０４…ＣＶＤ酸化膜、１０５…ポリシリコ
ン、１０６…ＣＶＤ酸化膜、１０７…パッシベーション
膜、１０８…アンカー部、１０９…ポリシリコン１００
とポリシリコン１０３とのコンタクト部、１１０…ポリ
シリコン１００と金属配線層９とのコンタクト部、１１
１…ポリシリコン１００と金属配線層９とのコンタクト
部、１１２…ポリシリコン１０５と金属配線層９とのコ
ンタクト部、１５０…第１のダイヤフラム構成膜、１５
２…第２のダイヤフラム構成膜、１５２…空洞領域内の
圧力と外部の圧力が等しい場合の理想的なダイヤフラム
の位置、１２０…金属配線層、４００…圧力センサチッ
プ、４０１…信号処理チップ、４０２…金属ワイヤ、４
０３…端子、４０４…シリコンゲル、４０５…圧力導入
孔、406…プラスチックパッケージ、４０７…金属配線
基板、５００…圧力センサチップ、７００…ポリシリコ
ン抵抗、７０１…ピエゾ抵抗式圧力変換装置、８００…
ポリシリコン抵抗、８０１…流量変換装置。
拡散層、３…Ｐ型拡散層、４…熱酸化膜、５…ポリシリ
コン、６…Ｎ+ 拡散層、７…Ｐ+ 拡散層、８…ＣＶＤ酸
化膜、９…金属配線層、２０…ＮＭＯＳ、３０…ＰＭＯ
Ｓ、４０…ダイヤフラム領域、５０…回路部、６０…静
電容量式圧力変換装置部、１００…ポリシリコン、１０
１…ＣＶＤ窒化膜、１０２…空洞領域、１０３…ポリシ
リコン、１０４…ＣＶＤ酸化膜、１０５…ポリシリコ
ン、１０６…ＣＶＤ酸化膜、１０７…パッシベーション
膜、１０８…アンカー部、１０９…ポリシリコン１００
とポリシリコン１０３とのコンタクト部、１１０…ポリ
シリコン１００と金属配線層９とのコンタクト部、１１
１…ポリシリコン１００と金属配線層９とのコンタクト
部、１１２…ポリシリコン１０５と金属配線層９とのコ
ンタクト部、１５０…第１のダイヤフラム構成膜、１５
２…第２のダイヤフラム構成膜、１５２…空洞領域内の
圧力と外部の圧力が等しい場合の理想的なダイヤフラム
の位置、１２０…金属配線層、４００…圧力センサチッ
プ、４０１…信号処理チップ、４０２…金属ワイヤ、４
０３…端子、４０４…シリコンゲル、４０５…圧力導入
孔、406…プラスチックパッケージ、４０７…金属配線
基板、５００…圧力センサチップ、７００…ポリシリコ
ン抵抗、７０１…ピエゾ抵抗式圧力変換装置、８００…
ポリシリコン抵抗、８０１…流量変換装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀江 潤一 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器事業部内 (72)発明者 栗生 誠司 茨城県ひたちなか市高場2477番地 株式会 社日立カーエンジニアリング内 (72)発明者 斉藤 明彦 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 市川 範男 茨城県ひたちなか市高場2477番地 株式会 社日立カーエンジニアリング内 (72)発明者 渡辺 篤雄 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 嶋田 智 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 4M112 AA01 BA07 CA12 CA13 CA14 DA04 EA03 EA04 EA06 EA07 EA14 FA08 FA09 GA01 GA03
Claims (11)
- 【請求項１】半導体基板に設けられ、ダイヤフラム部を
有するセンサ領域と、 前記半導体基板において、前記センサ領域に隣接して設
けられる回路領域と、を備え、 回路領域を覆い、端部が、前記センサ領域内に位置する
とともに、前記ダイヤフラム部の側面と前記回路領域と
の間に位置する、パッシベーション膜を有することを特
徴とする回路内蔵型センサ。 - 【請求項２】請求項１において、前記パッシベーション
膜の前記端部が、前記ダイヤフラム部の前記側面よりも
前記回路領域側に位置することを特徴とする回路内蔵型
センサ。 - 【請求項３】請求項１において、前記パッシベーション
膜が窒化シリコン膜であることを特徴とする回路内蔵型
センサ。 - 【請求項４】請求項１において、前記ダイヤフラム部
と、前記回路領域内の回路素子とが、前記半導体基板の
同じ表面側に位置することを特徴とする回路内蔵型セン
サ。 - 【請求項５】請求項４において、前記ダイヤフラム部
が、前記表面側から圧力を受けることを特徴とする回路
内蔵型センサ。 - 【請求項６】半導体基板に設けられ、ダイヤフラム部を
有するセンサ領域と、 前記半導体基板において、前記センサ領域に隣接して設
けられる回路領域と、を備え、 前記回路領域から、前記センサ領域内における、前記ダ
イヤフラム側面と前記回路領域との間まで延びる配線を
有し、 前記回路領域及び前記配線を覆う、パッシベーション膜
を有することを特徴とする回路内蔵型センサ。 - 【請求項７】半導体基板に設けられ、ダイヤフラム部を
有するセンサ領域と、 前記半導体基板において、前記センサ領域に隣接して設
けられる回路領域と、を備え、 前記半導体基板は、第１導電型の第１の領域と、第２導
電型の第２の領域と、を有し、 前記センサ領域は前記第１の領域に設けられ、前記回路
領域は前記第２の領域に設けられることを特徴とする回
路内蔵型センサ。 - 【請求項８】請求項７において、前記回路領域と、前記
第１の領域及び前記第２の領域の接合部上とを覆う、パ
ッシベーション膜を有することを特徴とする回路内蔵型
センサ。 - 【請求項９】請求項７において、前記第２の領域の表面
に接触する電位固定用の配線を有することを特徴とする
回路内蔵型センサ。 - 【請求項１０】請求項９において、前記回路領域と、前
記配線上とを覆う、パッシベーション膜を有することを
特徴とする回路内蔵型センサ。 - 【請求項１１】半導体基板に設けられ、ダイヤフラム部
を有するセンサ領域と、前記半導体基板において、前記
センサ領域に隣接して設けられる回路領域と、を備え、
回路領域を覆い、端部が、前記センサ領域内に位置する
とともに、前記ダイヤフラム部の側面と前記回路領域と
の間に位置する、パッシベーション膜を有し、前記ダイ
ヤフラムと、前記回路領域内の回路素子とが、前記半導
体基板の同じ表面側に位置する回路内蔵型センサと、 前記回路内蔵型センサを収納し、前記表面側上に位置す
る圧力導入孔を有するパッケージと、 前記パッケージ内において、前記回路内蔵型センサを覆
うゲル材と、を備えることを特徴とする圧力検出装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03093499A JP3567094B2 (ja) | 1999-02-09 | 1999-02-09 | 回路内蔵型センサおよびそれを用いた圧力検出装置 |
| DE10005536A DE10005536B4 (de) | 1999-02-09 | 2000-02-08 | Sensor mit eingebauten Schaltungen |
| US10/173,732 US6941815B2 (en) | 1999-02-09 | 2002-06-19 | Sensor with built-in circuits and pressure detector using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03093499A JP3567094B2 (ja) | 1999-02-09 | 1999-02-09 | 回路内蔵型センサおよびそれを用いた圧力検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000230875A true JP2000230875A (ja) | 2000-08-22 |
| JP3567094B2 JP3567094B2 (ja) | 2004-09-15 |
Family
ID=12317516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03093499A Expired - Fee Related JP3567094B2 (ja) | 1999-02-09 | 1999-02-09 | 回路内蔵型センサおよびそれを用いた圧力検出装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6941815B2 (ja) |
| JP (1) | JP3567094B2 (ja) |
| DE (1) | DE10005536B4 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008140867A (ja) * | 2006-11-30 | 2008-06-19 | Hitachi Ltd | Ｍｅｍｓセンサが混載された半導体装置 |
| JP2009054645A (ja) * | 2007-08-23 | 2009-03-12 | Rohm Co Ltd | 半導体装置 |
| JP2017003365A (ja) * | 2015-06-08 | 2017-01-05 | セイコーＮｐｃ株式会社 | 圧力センサ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6860154B2 (en) | 2001-01-16 | 2005-03-01 | Fujikura Ltd. | Pressure sensor and manufacturing method thereof |
| US20050101045A1 (en) * | 2003-11-07 | 2005-05-12 | Jennifer Shih | Sealing openings in micro-electromechanical systems |
| US8430809B2 (en) * | 2005-08-01 | 2013-04-30 | G. I View Ltd. | Capsule for use in small intestine |
| DE102005054177B4 (de) * | 2005-11-14 | 2011-12-22 | Infineon Technologies Ag | Verfahren zum Herstellen einer Vielzahl von gehäusten Sensormodulen |
| JP5000959B2 (ja) * | 2006-09-19 | 2012-08-15 | 新科實業有限公司 | 気圧センサ及びこれを搭載したハードディスクドライブ、気圧センサの製造方法、気圧計測方法 |
| JP5158442B2 (ja) * | 2009-02-27 | 2013-03-06 | 三菱電機株式会社 | 半導体圧力センサおよびその製造方法 |
| JP2011158317A (ja) * | 2010-01-29 | 2011-08-18 | Panasonic Electric Works Co Ltd | 圧力センサ |
| KR20150033415A (ko) * | 2013-09-24 | 2015-04-01 | 삼성전기주식회사 | 터치센서 모듈 |
| TWI649856B (zh) * | 2016-05-13 | 2019-02-01 | 精材科技股份有限公司 | 晶片封裝體與其製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117271A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 圧力感知素子を有する半導体装置とその製造法 |
| JPS62156879A (ja) | 1985-12-28 | 1987-07-11 | Nec Corp | 半導体圧力検知装置の製造方法 |
| US5167158A (en) * | 1987-10-07 | 1992-12-01 | Kabushiki Kaisha Komatsu Seisakusho | Semiconductor film pressure sensor and method of manufacturing same |
| US5320705A (en) * | 1988-06-08 | 1994-06-14 | Nippondenso Co., Ltd. | Method of manufacturing a semiconductor pressure sensor |
| US5095349A (en) * | 1988-06-08 | 1992-03-10 | Nippondenso Co., Ltd. | Semiconductor pressure sensor and method of manufacturing same |
| JP2650455B2 (ja) | 1990-02-02 | 1997-09-03 | 株式会社デンソー | 半導体圧力センサ |
| JP2918299B2 (ja) * | 1990-06-25 | 1999-07-12 | 沖電気工業株式会社 | 半導体圧力センサおよびそれを有する半導体装置の製造方法 |
| US5209119A (en) * | 1990-12-12 | 1993-05-11 | Regents Of The University Of Minnesota | Microdevice for sensing a force |
| JPH05190872A (ja) * | 1992-01-16 | 1993-07-30 | Oki Electric Ind Co Ltd | 半導体圧力センサおよびその製造方法 |
| JP3503146B2 (ja) | 1992-05-27 | 2004-03-02 | 株式会社デンソー | 半導体装置の製造方法 |
| US5949118A (en) * | 1994-03-14 | 1999-09-07 | Nippondenso Co., Ltd. | Etching method for silicon substrates and semiconductor sensor |
| EP0702221A3 (en) * | 1994-09-14 | 1997-05-21 | Delco Electronics Corp | Sensor integrated on a chip |
| US5591679A (en) * | 1995-04-12 | 1997-01-07 | Sensonor A/S | Sealed cavity arrangement method |
| JP3409980B2 (ja) | 1996-10-25 | 2003-05-26 | 株式会社日立製作所 | 半導体圧力センサ |
| JP3900644B2 (ja) * | 1998-01-16 | 2007-04-04 | 株式会社デンソー | 半導体圧力センサの製造方法 |
| US20020003274A1 (en) * | 1998-08-27 | 2002-01-10 | Janusz Bryzek | Piezoresistive sensor with epi-pocket isolation |
| US6229190B1 (en) * | 1998-12-18 | 2001-05-08 | Maxim Integrated Products, Inc. | Compensated semiconductor pressure sensor |
-
1999
- 1999-02-09 JP JP03093499A patent/JP3567094B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-08 DE DE10005536A patent/DE10005536B4/de not_active Expired - Fee Related
-
2002
- 2002-06-19 US US10/173,732 patent/US6941815B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008140867A (ja) * | 2006-11-30 | 2008-06-19 | Hitachi Ltd | Ｍｅｍｓセンサが混載された半導体装置 |
| JP2009054645A (ja) * | 2007-08-23 | 2009-03-12 | Rohm Co Ltd | 半導体装置 |
| JP2017003365A (ja) * | 2015-06-08 | 2017-01-05 | セイコーＮｐｃ株式会社 | 圧力センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6941815B2 (en) | 2005-09-13 |
| JP3567094B2 (ja) | 2004-09-15 |
| US20020157475A1 (en) | 2002-10-31 |
| DE10005536A1 (de) | 2000-08-17 |
| DE10005536B4 (de) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6877383B2 (en) | Capacitive type pressure sensor | |
| US6640642B1 (en) | Capacitance-type pressure sensor | |
| EP0947816B1 (en) | Capacitive type pressure sensor | |
| EP1860417B1 (en) | A pressure sensor having a chamber and a method for fabricating the same | |
| WO2001014842A1 (fr) | Detecteur de pression semi-conducteur et dispositif de detection de pression | |
| JP4501320B2 (ja) | 容量式湿度センサ | |
| JP5280609B2 (ja) | 半導体装置およびその製造方法 | |
| US8941229B2 (en) | Semiconductor device and method of manufacturing the same | |
| EP0744603B1 (en) | Linear capacitive sensor by fixing the center of a membrane | |
| US6628501B2 (en) | Capacitive moisture sensor | |
| JPH0750789B2 (ja) | 半導体圧力変換装置の製造方法 | |
| US20030015040A1 (en) | Capacitive type of pressure sensor | |
| JP3567094B2 (ja) | 回路内蔵型センサおよびそれを用いた圧力検出装置 | |
| JPH0533732B2 (ja) | ||
| JP2000121472A (ja) | 静電容量式圧力センサ | |
| US20070172975A1 (en) | Semiconductor device and fabrication method thereof | |
| CN107449538B (zh) | 半导体压力传感器 | |
| KR20040075719A (ko) | 멤브레인을 갖는 센서 및 그 제조 방법 | |
| US6352874B1 (en) | Method of manufacturing a sensor | |
| JP3441961B2 (ja) | 半導体圧力センサ | |
| JP4539413B2 (ja) | 静電容量型センサの構造 | |
| JP3359871B2 (ja) | 容量型圧力センサ及びその製造方法 | |
| JPH07326770A (ja) | 半導体圧力センサおよびその製造方法 | |
| US8080835B2 (en) | Semiconductor device including a capacitance type sensor and method of manufacturing the same | |
| US8575550B2 (en) | Apparatus having a screened structure for detecting thermal radiation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |