JP2000211993A - 半導体ウェハの製造方法、半導体製造装置、および、半導体装置 - Google Patents

半導体ウェハの製造方法、半導体製造装置、および、半導体装置

Info

Publication number
JP2000211993A
JP2000211993A JP11014303A JP1430399A JP2000211993A JP 2000211993 A JP2000211993 A JP 2000211993A JP 11014303 A JP11014303 A JP 11014303A JP 1430399 A JP1430399 A JP 1430399A JP 2000211993 A JP2000211993 A JP 2000211993A
Authority
JP
Japan
Prior art keywords
semiconductor
wafer
unit
processing
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11014303A
Other languages
English (en)
Inventor
Shigenobu Maeda
茂伸 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11014303A priority Critical patent/JP2000211993A/ja
Priority to US09/349,514 priority patent/US6231673B1/en
Publication of JP2000211993A publication Critical patent/JP2000211993A/ja
Priority to US09/761,738 priority patent/US20010010112A1/en
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • C30B35/005—Transport systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 同一品種の半導体装置の生産量の拡大・縮小
に低コストで対応する。 【解決手段】 帯状ウェハSが、搬送部１５によって、
長手方向に沿った搬送方向１６へ搬送される。処理部１
７は、処理領域１８において、帯状ウェハSの主面へ、
プラズマエッチング、熱酸化、ＣＶＤ、露光、その他の
処理を、局部的に施す。限られた処理領域１８にのみ、
処理の均一性が確保されればよく、帯状ウェハSが搬送
されることによって、処理領域１８が帯状ウェハSの上
を移動するので、帯状ウェハSの主面全体にわたる均一
な処理が、容易に達成される。処理部１７には何ら変更
を要することなく、生産量の拡大・縮小に応じて、帯状
ウェハSの長さLを、様々に変えるができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体ウェハの
製造方法、半導体製造装置、および、半導体装置に関
し、特に、生産規模の拡大および縮小に、高コストを要
することなく柔軟に対応するための改良に関する。
【０００２】
【従来の技術】従来、半導体プロセスに用いられる半導
体ウェハとして、図４１が示すように、略円形の平面形
状をもった円形ウェハSOが用いられていた。円形ウェハ
SOの中のチップ領域１５０に、マトリクス状に配列した
多数の矩形の半導体チップが形成されていた。そして、
半導体の製造コストを節減する手段の一つとして、図４
１が示すように、円形ウェハSOの直径を拡大するとい
う、大口径化が進められてきた。これは、円形ウェハSO
の直径が大きくても、あるいは、小さくても、１枚の円
形ウェハSO当たりの処理コストには、あまり差がないと
いう、単純な仮定にもとづいていた。
【０００３】
【発明が解決しようとする課題】円形ウェハSOは、図４
２が示すように、略円柱状の半導体インゴット１５２を
形成し、その後、半導体インゴット１５２を、その中心
軸に垂直な平面に沿って、スライスすることによって得
られていた。したがって、円形ウェハSOの大口径化のた
めには、半導体インゴット１５２の直径を拡大する必要
があった。しかしながら、単結晶の半導体インゴット１
５２の直径を拡大することは、容易な技術ではなく、新
たな開発コストを必要とした。
【０００４】また、図４３が示すように、円形ウェハSO
の大口径化にともなって、円形ウェハSOを用いて半導体
装置を製造する半導体製造装置１５５も、大口径の円形
ウェハSOに適した半導体装置１５６へと、変更する必要
があった。しかも、このような半導体装置の更新は、半
導体製造プロセスの全工程にわたって、行われる必要が
あった。
【０００５】特に、表面積がより大きい円形ウェハSO
に、均一な処理を施すためには、例えば、プラズマ密度
の均一性、反応ガスの密度の均一性などを高める必要が
あり、新たな技術の開発をも必要とした。その結果、よ
り高価格の半導体製造装置を新たに投入することが必要
であり、より大規模な設備投資を要するという問題点が
あった。
【０００６】すなわち、一枚の円形ウェハSO当たりの処
理コストは、仮定通りに同一ではなく、大口径化にとも
なって、高くなる傾向にあった。その結果、円形ウェハ
SOの大口径化にともなう設備投資に要するコストは、半
導体メーカ一社のみでは賄いきれないほどに、莫大なも
のとなるに至っている。
【０００７】大口径化を行うことによって、１枚の円形
ウェハSO当たりに得られる半導体チップの個数が増大す
ると、その分、市場に出荷される半導体装置の個数が増
大する。したがって、半導体チップの市場の拡大が、予
期したほどに伸びない場合には、半導体チップの価格
は、需要と供給とのバランスによって、低下することと
なる。その結果、大口径化に要した莫大な投資が、回収
できないという事態も起こり得る。すなわち、大口径化
には、危険がともなう。
【０００８】さらに、近年の半導体製造技術の発展にと
もなって、これまで予想されなかったほどに大規模な個
数の回路素子を、単一の半導体チップに作り込むことが
可能となってきた。その結果、複数の回路素子が集合
し、一定の機能を果たす回路要素（マクロセル、また
は、ＩＰ（Intelectual Property）と称される）を、様
々に組み合わせることによって、高度な集積回路を形成
するという動きが生まれている。
【０００９】従来の半導体装置の製造技術は、DRAMの製
造技術のように、少品種を大量に生産することを、主眼
としていた。しかしながら、ＩＰを用いて集積回路を構
成するという、新たな「ＩＰ時代」においては、それと
は逆に、多品種少量生産、または、多品種大量生産が求
められるようになってきた。「ＩＰ時代」においては、
それ自身が大規模集積回路であるDRAMですら、一つのＩ
Ｐとして取り扱われる。従来、少品種大量生産を前提と
して、利益向上のために、円形ウェハSOの大口径化が進
められてきたのであるが、この方向のままでは、多品種
生産という新たな条件下において、利益を上げることは
容易ではないという問題点があった。
【００１０】この発明は、従来の技術における上記した
問題点を解消するためになされたもので、同一品種の半
導体装置の生産規模の拡大および縮小に、高コストを要
することなく柔軟に対応できる半導体ウェハの製造方
法、半導体製造装置、および、半導体装置を提供するこ
とを目的とする。
【００１１】なお、本発明の半導体ウェハの製造方法に
関連した技術として、特開昭61-177709号公報、およ
び、特開平2-196413号公報があり、本発明の半導体製造
装置に関連した技術として、特開平5-19487号公報があ
る。
【００１２】
【課題を解決するための手段】第１の発明の製造方法
は、半導体ウェハの製造方法において、略円柱状の半導
体インゴットを形成する工程と、前記半導体インゴット
を、その中心軸に平行な切断面に沿って切り出すことに
よって、複数の帯状の半導体ウェハを得る工程と、を備
える。
【００１３】第２の発明の装置は、半導体製造装置にお
いて、帯状の半導体ウェハを、その長手方向に搬送する
搬送部と、前記半導体ウェハの主面の中の前記長手方向
に沿った一部領域に、選択的に処理を施す処理部と、を
備える。
【００１４】第３の発明の装置は、第２の発明の半導体
製造装置において、真空室を内部に形成する真空容器
を、さらに備え、前記搬送部が前記真空室の中に置かれ
ており、前記処理部が、前記真空室に連通し前記一部領
域に対向する処理室を、形成している。
【００１５】第４の発明の装置では、第２または第３の
発明の半導体製造装置において、前記処理部が、互いに
異なる種類の処理を、互いに異なる位置において、前記
半導体ウェハの前記主面の中の前記長手方向に沿った一
部領域に、選択的に施す複数の単位処理部に分割されて
おり、前記搬送部は、前記複数の単位処理部を順に通過
するように、前記半導体ウェハを搬送する。
【００１６】第５の発明の装置は、半導体製造装置にお
いて、帯状の半導体ウェハを、その長手方向に延在する
一端縁が、水平な回転軸に対向するように、支持する支
持部材と、前記支持部材を前記回転軸の周りに回転駆動
する回転駆動部と、前記一端縁に沿って、前記半導体ウ
ェハに塗布液を滴下する塗布液滴下部と、を備える。
【００１７】第６の発明の装置は、半導体製造装置にお
いて、帯状の半導体ウェハを、その長手方向が中心軸に
沿うように、内部に収納可能な筒状体と、前記筒状体の
前記内部に収納された前記半導体ウェハを加熱する加熱
部と、前記筒状体の前記内部に、前記中心軸方向の一端
から他端へと向かって、ガスを流すガス流通部と、を備
える。
【００１８】第７の発明の装置では、第６の発明の半導
体製造装置において、前記中心軸が水平であって、前記
半導体製造装置が、前記半導体ウェハを、その主面が鉛
直となるように支持しつつ前記筒状体の前記内部に収納
する支持部材を、さらに備える。
【００１９】第８の発明の装置は、第６の発明の半導体
製造装置において、前記半導体ウェハとして、複数の帯
状の単位半導体ウェハを、互いに平行に、かつ、間隔を
おいて支持しつつ、それらの長手方向が前記中心軸に沿
うように、前記筒状体の前記内部に収納する支持部材
を、さらに備える。
【００２０】第９の発明の装置は、半導体製造装置にお
いて、複数の回路要素を組み合わせて構成され、半導体
チップに作り込むべき回路の回路図から、前記複数の回
路要素に接続される接続配線を表現するデータを抽出す
る接続情報抽出部と、回路要素群のレイアウトパターン
を表現するデータを格納する記憶部と、前記複数の回路
要素のレイアウトパターンを表現するデータを、前記記
憶部から読み出すとともに、前記接続情報抽出部が抽出
した前記データを得て、前記回路のレイアウトパターン
を表現するデータを作成する合成部と、前記合成部が作
成した前記データにもとづいて、前記半導体チップに前
記回路の前記レイアウトパターンを描画する描画部と、
を備え、前記描画部は、粒子線を走査することによっ
て、描画を行う粒子線ビーム描画部を、備える。
【００２１】第１０の発明の装置では、第９の発明の半
導体製造装置において、前記複数の回路要素のレイアウ
トパターンを表現する前記データを、前記記憶部から読
み出すことによって、前記複数の回路要素のマスクパタ
ーンを生成するマスクパターン生成部を、さらに備え、
前記描画部は、前記複数の回路要素のマスクパターン
を、前記半導体チップへ転写するマスクパターン転写部
を、さらに備え、前記粒子線ビーム描画部は、前記接続
配線のレイアウトパターンを描画する。
【００２２】第１１の発明の装置では、第１０の発明の
半導体製造装置において、前記マスクパターン生成部
が、前記複数の回路要素のマスクパターンの各々に付随
させて位置合わせのためのマークをパターニングし、前
記粒子線ビーム描画部は、前記半導体チップの前記マー
クを重ね合わせるべき部位に、別のマークを描画し、前
記マスクパターン転写部は、前記半導体チップに描画さ
れた前記別のマークに、前記複数の回路要素のマスクパ
ターンの各々の周囲にパターニングされた前記マークが
重なり合うように、前記複数の回路要素のマスクパター
ンの各々の位置合わせを行う。
【００２３】第１２の発明の装置は、半導体装置であっ
て、第１の発明の製造方法で製造された半導体ウェハか
ら得られた半導体チップを備える。
【００２４】第１３の発明の装置は、半導体装置であっ
て、第２ないし第１１のいずれかの発明の製造装置を用
いて製造されている。
【００２５】
【発明の実施の形態】＜実施の形態１＞図１は、実施の
形態１の半導体ウェハの製造方法によって製造された半
導体ウェハの平面形状を示す平面図である。図１が示す
ように、この実施の形態の製造方法では、半導体ウェハ
は、一方向に延在する帯状（ストライプ状）ウェハSと
して製造され、より好ましくは、平面視輪郭が長方形、
ないし、略長方形となるように形成される。
【００２６】図１が二つの帯状ウェハS1，S2として例を
示すように、長手方向の長さL1，L2は、同一品種の半導
体チップの生産量に応じて様々に、変えることができ
る。これに対して、横方向の幅W1，W2は、帯状ウェハS
に処理を施す装置の間口に整合した一定の大きさに固定
される。幅W1，W2は、例えば、3cmに設定され、長さL
1，L2は、例えば、50cmないしそれ以上に設定される。
【００２７】従来の円形ウェハに存在したノッチまたは
オリエンテーションフラットに対応して、帯状ウェハS
の一部には、図２が例示する帯状ウェハS3のように、切
欠き１が設けられてもよく、図３が例示する帯状ウェハ
S4のように、ノッチ２が設けられてもよい。切欠き１お
よびノッチ２は、図２および図３が、それぞれ、例示す
るように、帯状ウェハS3，S4の長手方向に沿った先頭の
向きを、識別可能とする位置に設けられる。
【００２８】図４および図５は、帯状ウェハSの製造方
法の一例を示す工程図である。図４は、帯状ウェハSを
斜め方向から見た図であり、図５は上方から見た図であ
る。帯状ウェハSを製造するには、まず、略円柱状の半
導体インゴット５が形成される。半導体インゴット５
は、例えば、引き上げ法を用いて形成される。この工程
は、円形ウェハSOの製造にも用いられた従来周知の工程
である。
【００２９】その後、従来の方法とは異なり、半導体イ
ンゴット５の内部に中心軸が一致するように想定された
角柱の表面に沿った切断面７に沿って、切り出しが行わ
れ、その結果、角柱部材６が得られる。つぎに、角柱部
材６の一つの側面に平行なスライス面（切断面）９に沿
って、スライスが行われ、その結果、多数（一般に複
数）の帯状ウェハSが得られる。帯状ウェハSの主面８
が、例えば、(100)方向、または、(110)方向となるよう
に、切断面７，９の方向が設定される。
【００３０】このように、帯状ウェハSにおいても、従
来の円形ウェハSOと同様に、例えば、(100)面など、特
定の結晶面を、その主面に選択することが可能である。
したがって、従来の円形ウェハSOと同様に、主面の上
に、エピタキシャル成長層を形成することができる。そ
れによって、COP(Crystal Originated Particle)などの
結晶欠陥の影響を低減ないし解消することが可能であ
る。また、長手方向に沿った結晶構造の均一性が仮に良
好でなくても、その影響を解消することも可能となる。
【００３１】図６および図７は、帯状ウェハSの製造方
法の別の例を示す工程図である。図６は、帯状ウェハS
を斜め方向から見た図であり、図７は上方から見た図で
ある。この方法では、半導体インゴット５から角柱部材
６を切り出す代わりに、まず、半導体インゴット５の中
心軸に平行な複数の切断面１０に沿って、スライスが行
われる。その結果、多数（一般に複数）の板状部材１１
が得られる。板状部材１１の主面１２が、例えば、(10
0)方向、または、(110)方向となるように、切断面１０
の設定が行われる。
【００３２】複数の板状部材１１の幅は、互いに一様で
はなく、また、その平面視輪郭は、長手方向の端部にお
いて丸みを帯びている。しかも、長手方向の長さも不揃
いである。さらに、図７が示すように、複数の板状部材
１１の各々の横断面形状は、長方形ではなく、一対の主
面の幅が異なっている。このため、その後の工程では、
複数の板状部材１１に、さらに切り出し加工が行われ、
それによって、幅Wおよび長さLが揃った複数の帯状ウェ
ハSが得られる。また、切り出し加工は、帯状ウェハSの
横断面形状も長方形となるように行われる。
【００３３】帯状ウェハSでは、上記したように、幅Wを
一定に保ったまま、長さLを様々に変えることによっ
て、その面積を様々に変えることができる。長さLを変
えるためには、半導体インゴット５の軸方向の長さを変
えればよい。半導体インゴット５の長さは、半導体イン
ゴット５を引き上げる長さによって定まる。半導体イン
ゴット５では、結晶の均一性を保ったままで、その直径
を拡大するのは容易ではないが、引き上げ長さを変える
のは、困難ではない。すでに、直径が６インチ以下の小
口径ウェハのための半導体インゴットでは、数メートル
の長さにわたって、均一な結晶が得られている。
【００３４】したがって、帯状ウェハSでは、高いコス
トを要することなく、長さLを拡大することよって面積
を拡大することが可能である。また、幅Wを一定に保っ
たままで、面積を拡大することができるので、面積の拡
大にともなって、帯状ウェハＳに処理を施す装置を更新
する必要がない。すなわち、半導体装置の生産設備に関
して、新たな設備投資を要しない。この点においても、
生産規模の拡大に低コストで対応することが可能であ
る。
【００３５】さらに、長さＬを縮小することによって面
積を縮小し、それによって、ＩＰ時代が要請する多品種
少量生産に対応することも可能である。このときにも、
幅Wを不変にすることができるので、生産設備に対する
新たな投資は不要である。このように、図４〜図７に例
示した方法で製造される帯状ウェハSでは、同一品種の
半導体チップに対する市場の要請に応じて、低コスト
で、半導体チップの生産規模の拡大および縮小に対応す
ることができるという利点、すなわち、生産量のスケー
ラビリティに優れるという利点がある。
【００３６】＜実施の形態２＞図８は、実施の形態１の
半導体ウェハの製造方法によって製造された帯状ウェハ
Sを用いて、半導体装置を製造する半導体製造装置の一
例を示す斜視図である。この製造装置は、搬送部１５、
および、処理部１７を備えている。搬送部１５は、帯状
ウェハSを、長手方向に沿った搬送方向１６へ搬送する
ことにより、処理部１７に設けられた搬入口１９から搬
出口２０へと、移動させる。処理部１７は、その内部を
通過する帯状ウェハSに対して、長手方向に沿った一部
領域に相当する処理領域１８に、選択的に処理を施す。
【００３７】処理部１７が施す処理には、エッチング処
理、マスクパターンの転写処理、加熱処理、および、そ
の他の半導体プロセスで行われる様々な処理が含まれ
る。搬入口１９および搬出口２０は、帯状ウェハSの横
断面形状に相応して、スリット状に設けられている。ま
た、図８は、搬送部１５としてベルト搬送機を例示する
が、搬送部１５の形態は、一般に、この例に限定されな
い。
【００３８】帯状ウェハSが、処理部１７を通過するこ
とによって、処理領域１８が帯状ウェハSの長手方向の
一端部から他端部へと向かって、移動する。その結果、
帯状ウェハSの略全体にわたる所定の領域に、処理部１
７による処理が施される。搬送部１５が、複数の帯状ウ
ェハSを、順次、搬送することにより、複数の帯状ウェ
ハSが、つぎつぎと、処理部１７を通過する。それによ
って、複数の帯状ウェハSに対して、逐次、処理が施さ
れる。
【００３９】上記したように、処理領域１８は、帯状ウ
ェハSの長手方向に沿った一部領域に相当するので、処
理の均一性を容易に高めることができる。例えば、処理
領域１８の（帯状ウェハSの横方向に沿った）幅は、帯
状ウェハSの幅Wと同等程度に設定され、処理領域１８の
（帯状ウェハSの長手方向に沿った）長さは、幅Wと同等
程度、ないし、それ以下に設定される。帯状ウェハSの
幅Wが3cmであって、処理部１７がプラズマエッチング処
理装置である例では、5cm×5cm程度の処理領域１８に限
って、均一なプラズマが得られればよい。
【００４０】処理領域１８に関するこの数値は、直径が
８インチ、あるいは、１２インチの円形ウェハSOに処理
を施す装置に比べて、はるかに狭い領域に限って、処理
の均一性が確保されればよいことを明瞭に示している。
また、帯状ウェハSの搬送と、帯状ウェハSへの処理と
が、並列的に行われるので、処理の効率が良好である。
さらに、処理部１７は、様々な長さLの帯状ウェハSに対
しても、共通の処理領域１８において、局部的に処理を
施せばよいので、帯状ウェハSの長さLが、様々に異なっ
ても、何らの変更を要することなく、同等に処理を実行
することができる。
【００４１】以上のように、この実施の形態の半導体製
造装置では、低コストで処理の均一性を高めることがで
き、しかも、処理の効率が高く、さらに、生産量に応じ
た帯状ウェハSの面積の変更にも、柔軟に対応すること
ができる。
【００４２】＜実施の形態３＞図９は、実施の形態３の
半導体製造装置を示す斜視図である。この装置は、複数
の処理部２１，１７，２３が搬送部１５に沿って配列さ
れた、製造ラインとして構成されている。複数の処理部
２１，１７，２３は、それぞれ、異なる処理を帯状ウェ
ハSに対して施す。例えば、処理部２１は、ＣＶＤ（化
学気相成長）装置であり、処理部１７はイオン注入装置
であり、処理部２３は、加熱装置である。
【００４３】処理部２１は、処理部１７と同様に、帯状
ウェハSの長手方向に沿った一部領域に相当する処理領
域２２に処理を施す。また、処理部２３も、同様の一部
領域である処理領域２４に処理を施す。さらに、複数の
処理部２１，１７，２３は、共通の幅Wを有する帯状ウ
ェハSを、処理対象とするように構成されている。
【００４４】帯状ウェハSは、搬送部１５に搬送される
ことによって、処理部２１，１７，および、２３を、順
次通過する。それにより、帯状ウェハSには、例えば、
ＣＶＤ処理、イオン注入処理、および、加熱処理が、順
次、施される。図９が例示するように、一つの帯状ウェ
ハSの先頭部分に、処理部２３による処理が行われてい
るときに、中央部分では処理部１７による処理が行わ
れ、後方部分では処理部２１による処理が行われること
もあり得る。
【００４５】したがって、円形ウェハSOごとに、単一の
処理が施される従来の製造ラインとは異なり、処理の効
率が高められる。また、製造ラインを設置するのに要す
る床面積も節減される。これらも、製造コストの低減に
寄与する。
【００４６】処理部２１，１７，２３の種別によって
は、処理領域２２，１８，２４を真空に保つ必要があ
る。例えば、イオン注入、プラズマエッチングなどは、
真空中で処理が行われる。このような場合には、図１０
が例示するように、搬送部１５をも、真空容器２７の中
に設置するとよい。真空容器２７の内部に規定される真
空室２８は、排気口２９を通じて排気される。真空室２
８は、処理部１７に設けられた処理室２６に連通してい
る。処理室２６は、処理領域１８に対向するように形成
されている。このため、処理室２６では、真空中で、処
理領域１８に対する処理が行われる。
【００４７】＜実施の形態４＞図１１は、処理部１７
（図８）の一例の概略構成を示す平面図である。この処
理部１７ａは、マスクパターンを転写する転写装置とし
て構成されている。処理部１７ａへ搬入された帯状ウェ
ハSには、処理領域１８としての転写領域３２に、マス
クパターンが転写される。帯状ウェハSが移動するのに
ともなって、帯状ウェハSの長手方向に沿った複数の転
写領域３１に、転写が完了する。
【００４８】図１２は、処理部１７ａの主要部を示す斜
視図である。処理部１７ａには、従来周知のステッパと
同様に、マスクステージ３５およびレンズ３９が備わっ
ている。マスクステージ３５の上には、マスク３６が載
置される。マスク３６には、転写すべきマスクパターン
３７が形成されている。マスクパターン３７を通過した
光３８は、レンズ３９を通過することにより、収束する
光４０となって、帯状ウェハSの上の転写領域３２に入
射する。その結果、転写領域３２では、マスクパターン
３７に対応したパターン形状に露光が行われる。すなわ
ち、転写領域３２にマスクパターン３７が転写される。
【００４９】図１３は、露光完了後の転写領域３１、お
よび、露光中の転写領域３２を例示している。露光は、
転写領域３２を単位として行われ、一列に行われる。こ
のため、転写が効率よく行われる。露光が行われる期間
では、搬送部１５は帯状ウェハSを静止させ、一つの転
写領域３１への露光が完了すると、つぎの転写領域３１
への転写が可能な位置まで、帯状ウェハSを移動させ
る。このように、処理部１７ａを通過する帯状ウェハS
は、間欠的に移動する。従来のステッパ型の露光装置で
は、ステージを水平二方向（ｘ方向およびｙ方向）のい
ずれにも、高い精度で移動させることが必要とされる
が、処理部１７ａでは、１方向にしか、精度が要求され
ないという利点がある。
【００５０】ステッパの画角に相当する転写領域３２の
幅Ａは、帯状ウェハSの幅Wに略同等な範囲で、幅Wより
も幾分小さく設定されるのが望ましい。それによって、
転写の効率と解像度とを、両立的に高めることができ
る。
【００５１】なお、収束された電子ビームなどの粒子ビ
ームを走査することによって、マスクパターンを用いる
ことなく、レイアウトパターンを描画する粒子ビーム描
画装置を、処理部１７ａの代わりに用いることも可能で
ある。この粒子ビーム描画装置自体は、従来周知の装置
と同等に構成されるので、図示を略する。粒子ビーム描
画装置では、帯状ウェハSを搬送方向１６に移動させつ
つ、粒子ビームを帯状ウェハSの幅Wの方向に反復的に走
査するとよい。
【００５２】このように、処理部１７の一つとして、粒
子ビーム描画装置をも採用することができ、しかも、高
い効率で描画を行うことができる。粒子ビーム描画装置
は、マスクパターンを必要とせず、同一の帯状ウェハS
に、異なる半導体チップを描画することも容易であるの
で、多品種少量生産に適した帯状ウェハSとの組み合わ
せに、特に、適している。なお、粒子ビーム描画装置を
用いた半導体製造装置が、後述する実施の形態１５にお
いて、例示される。
【００５３】マスクパターンを用いた転写装置において
も、同一の帯状ウェハSに、複数種類のマスクパターン
を転写できるように、構成することが可能である。図１
４に示す処理部１７ｂは、その好例である。処理部１７
ｂでは、マスク３６に、複数種類のマスクパターン３７
が作り込まれている。帯状ウェハSが搬送方向１６へ移
動するのにともなって、マスク３６を、適宜、スライド
させることによって、異なるマスクパターン３７を、帯
状ウェハSへ転写することができる。
【００５４】また、マスクパターンを用いた転写装置
を、スキャン露光型の転写装置として構成することも可
能である。図１５に示す処理部１７ｃは、その一例であ
る。処理部１７ｃでは、転写すべきマスクパターン３７
の一部領域をスリット状に透過した光４３が、レンズ３
９を通過する。その結果、マスクパターン３７を転写す
べき転写領域３２の一部に相当するスリット状転写領域
４４のみが、一時に露光される。帯状ウェハSが搬送方
向１６へ移動するのと同時に、マスクステージ３５が移
動方向４５へ移動する。それによって、ある一定時間の
後には、マスクパターン３７の全体が、転写領域３２へ
と転写される。
【００５５】処理部１７ｃでは、一時に、マスクパター
ン３７の一部のみが転写されるので、解像度を容易に高
めることができる。しかも、移動方向４５を搬送方向１
６と平行に設定することによって、帯状ウェハSを移動
させつつ、転写を行うことが可能であり、それによっ
て、転写の効率を高めることができる。さらに、従来の
スキャン露光型の転写装置では、ステージを水平二方向
（ｘ方向およびｙ方向）のいずれにも、高い精度で移動
させることが必要とされるが、処理部１７ｃでは、１方
向にしか、精度が要求されないという利点がある。
【００５６】＜実施の形態５＞図１６は、処理部１７
（図８）の別の一例の概略構成を示す平面図である。こ
の処理部１７ｄは、円形ウェハSOに対するコータ、また
は、デベロッパなどに相当する塗布装置として構成され
ており、帯状ウェハSの上方に、シャワーヘッド４７を
備えている。シャワーヘッド４７は、下方の帯状ウェハ
Sへ向けて、レジスト液、あるいは、現像液などの塗布
液を、霧状に噴出する。噴出された塗布液は、帯状ウェ
ハSの局部領域に相当する処理領域１８へ供給される。
帯状ウェハSは、処理領域１８において塗布液の供給を
受けながら、搬送方向１６へ移動をつづける。
【００５７】このように、塗布液が、限定された処理領
域１８にのみ供給され、この処理領域１８が、連続的に
帯状ウェハSの上を走査するので、帯状ウェハSの主面全
体にわたって、均一な塗布が実現する。また、図１６が
例示するように、シャワーヘッド４７が帯状ウェハSに
垂直な軸の周りに、回転することによって、塗布の均一
性を、さらに高めることができる。また、シャワーヘッ
ド４７に設けられた噴出口を、細く設定することによっ
て、均一性をさらに高めることができる。
【００５８】＜実施の形態６＞図１７は、処理部１７
（図８）のさらに別の一例の概略構成を示す平面図であ
る。この処理部１７ｅは、加熱処理装置として構成され
ており、ヒータ４８を備えている。ヒータ４８は、帯状
ウェハSの処理領域１８の上方および下方、あるいは、
上方と下方のいずれかに、設けられている。それによっ
て、処理領域１８に加熱処理が施される。
【００５９】帯状ウェハSは、処理領域１８において加
熱を受けながら、搬送方向１６へ移動をつづける。この
ように、加熱が限られた処理領域１８においてのみ行わ
れ、処理領域１８が、連続的に帯状ウェハSの上を走査
するので、帯状ウェハSの主面全体にわたって、均一な
加熱が実現する。
【００６０】＜実施の形態７＞図１８は、処理部１７
（図８）のさらに別の一例の概略構成を示す平面図であ
る。この処理部１７ｆは、プラズマエッチング装置とし
て構成されており、上部電極５１、下部電極５２、およ
び、高周波電源５３を備えている。処理領域１８の上方
には処理室２６が設けられており、上部電極５１は、こ
の処理室２６の上部にあって、帯状ウェハSに対向する
ように設けられている。また、下部電極５２は、真空室
２８の中で帯状ウェハSの下方にあって、上部電極５１
に対向するように設けられている。
【００６１】処理室２６は、真空室２８に連通してお
り、真空室２８と同様に、真空に保たれている。また、
上部電極５１には、高周波電源５３によって、高周波が
供給され、下部電極５２には、接地電位が供給される。
また、処理室２６には、図示しないガス供給口を通じ
て、プラズマを生成するための希薄なガスが供給され
る。処理部１７ｆは、以上のように構成されるので、処
理室２６に、プラズマ５４が生成される。
【００６２】その結果、帯状ウェハSの主面は、処理領
域１８において、局部的にプラズマ５４に曝され、プラ
ズマを用いたドライエッチング処理を受ける。帯状ウェ
ハＳは、処理領域１８においてエッチングを受けなが
ら、搬送方向１６へ移動をつづける。このように、プラ
ズマ５４は、限られた処理領域１８にのみ均一に生成さ
れればよく、処理領域１８が連続的に帯状ウェハＳの上
を走査するので、帯状ウェハSの主面全体にわたって、
均一なエッチング処理が施される。
【００６３】プラズマエッチング装置それ自体について
は、例えば、「日経マイクロデバイス(Nikkei Microdev
ices)」1998年12月号P.114-P.115の図１０に示されるよ
うに、上部電極と下部電極とにそれぞれ別個に高周波を
印加するタイプ、高周波とマイクロ波とを併用するタイ
プ、その他、様々な他タイプのものが従来周知である。
これら様々なタイプのプラズマエッチング装置を、図１
８の処理部１７ｆへ置き換えることが可能であり、同様
の効果が得られる。
【００６４】＜実施の形態８＞図１９は、処理部１７
（図８）のさらに別の一例の概略構成を示す平面図であ
る。この処理部１７ｇは、スパッタリング装置として構
成されており、ターゲット５５、および、ビーム発生器
５６を備えている。処理領域１８の上方には処理室２６
が設けられており、ターゲット５５は、この処理室２６
の上部にあって、帯状ウェハSに対向するように設けら
れている。
【００６５】処理室２６は、真空室２８に連通してお
り、真空室２８と同様に、真空に保たれている。また、
ターゲット５５には、ビーム発生器５６から、例えば、
Ar（アルゴン）ビームなどの粒子ビームが照射される。
その結果、ターゲット５５を構成する元素が、スパッタ
粒子５７として、ターゲット５５から放出される。それ
により、帯状ウェハSの主面は、処理領域１８におい
て、局部的にスパッタ粒子５７の照射を受ける。スパッ
タ粒子５７は、例えば、帯状ウェハSの上に堆積して、
堆積層を形成する。
【００６６】帯状ウェハSは、処理領域１８においてス
パッタ粒子５７の照射を受けながら、搬送方向１６へ移
動をつづける。このように、スパッタ粒子５７の照射
は、限られた処理領域１８にのみ均一に行われればよ
く、処理領域１８が連続的に帯状ウェハSの上を走査す
るので、帯状ウェハSの主面全体にわたって、均一な照
射が実現する。
【００６７】＜実施の形態９＞図２０は、処理部１７
（図８）のさらに別の一例の概略構成を示す平面図であ
る。この処理部１７ｈは、ＣＶＤ装置として構成されて
いる。処理領域１８の上方には処理室２６が設けられて
おり、処理室２６には、ガス供給部６２から、ガス供給
口６１を通じて、反応ガスが供給される。また、処理室
２６に未反応として残留する残留ガス、および、反応に
よって二次的に生成されたガスが、ガス排出口６３を通
じてガス排出部６４へと排気される。また、処理室２６
は、真空室２８に連通しており、真空室２８と同様に、
減圧されている。
【００６８】処理部１７ｈはこのように構成されるの
で、帯状ウェハSの主面は、処理領域１８において、局
部的に、反応ガスに曝される。反応ガスは、帯状ウェハ
Sの上に、ＣＶＤによる堆積層を形成する。帯状ウェハS
は、処理領域１８においてＣＶＤによる堆積層の形成を
受けながら、搬送方向１６へ移動をつづける。このよう
に、反応ガスは、限られた処理領域１８にのみ均一に供
給されればよく、処理領域１８が連続的に帯状ウェハS
の上を走査するので、帯状ウェハSの主面全体にわたっ
て、均一なＣＶＤ処理が実現する。
【００６９】＜実施の形態１０＞図２１は、処理部１７
（図８）のさらに別の一例の概略構成を示す平面図であ
る。この処理部１７ｉは、イオン注入装置として構成さ
れている。処理領域１８の上方には処理室２６が設けら
れており、処理室２６の上部には、イオンビーム発生器
６８が設置されている。処理室２６は、真空室２８に連
通しており、真空室２８と同様に、真空に保たれてい
る。
【００７０】処理部１７ｉはこのように構成されるの
で、帯状ウェハSの主面は、処理領域１８において、局
部的に、イオンビーム発生器６８が発生するイオンの照
射を受ける。照射されたイオンは、帯状ウェハSの中に
注入される。帯状ウェハSは、処理領域１８においてイ
オン注入を受けながら、搬送方向１６へ移動をつづけ
る。このように、注入イオンは、限られた処理領域１８
にのみ均一に照射されればよく、処理領域１８が連続的
に帯状ウェハSの上を走査するので、帯状ウェハSの主面
全体にわたって、均一なイオン注入処理が実現する。
【００７１】＜実施の形態１１＞図２２は、処理部１７
（図８）のさらに別の一例の概略構成を示す平面図であ
る。この処理部１７ｊは、ＣＭＰ（化学的機械研磨）装
置として構成されている。処理部１７ｊには、帯状ウェ
ハSの処理領域１８に対向するように、ヘッド７３が設
けられている。帯状ウェハSの主面に対向するヘッド７
３の下面には、研磨布７２が貼着されている。そして、
ヘッド７３は、それに連結する回転軸７４を通じて、回
転駆動されながら帯状ウェハSの主面に押圧される。
【００７２】ヘッド７３の近傍には、薬液供給ノズル７
１が設置されている。この薬液供給ノズル７１からは、
研磨用のスラリー等の薬液が供給される。したがって、
薬液の化学作用と、研磨布７２と帯状ウェハSとの間の
機械的摩擦とによって、処理領域１８において、研磨が
行われる。研磨は、真空中で行われる必要はない。
【００７３】帯状ウェハSは、処理領域１８において研
磨を受けながら、搬送方向１６へ移動をつづける。この
ように、ＣＭＰ処理は、限られた処理領域１８にのみ均
一に行われればよく、処理領域１８が連続的に帯状ウェ
ハSの上を走査するので、帯状ウェハSの主面全体にわた
って、均一なＣＭＰ処理が実現する。
【００７４】＜実施の形態１２＞図２３は、図９に示し
た半導体製造装置の一例の概略構成を示す平面図であ
る。この装置には、複数の処理部として、エッチング液
の供給を行う処理部１７ｋ、純水の供給を行う処理部１
７ｍ、アルコールの供給を行う処理部１７ｎ、および、
乾燥を行う処理部１７ｐが備わっている。
【００７５】処理部１７ａ，１７ｂ，１７ｃの各々に
は、図１６に示したシャワーヘッド４７が備わってい
る。そして、処理部１７ａ，１７ｂ，１７ｃは、処理部
１７ｄと同一要領で、それぞれ、エッチング液シャワー
７６、純水シャワー７７、および、アルコールシャワー
７８の供給を行う。処理部１７ｐには、ファン７５が備
わっており、このファン７５が回転することにより、風
７９が帯状ウェハSの処理領域へ供給される。
【００７６】したがって、帯状ウェハSは、これら４個
の処理部１７ａ，１７ｂ，１７ｃ，１７ｐを、順次、通
過することによって、はじめに、エッチング液の供給を
受け、つぎに、純水による洗浄を受け、その後、アルコ
ールによる洗浄を受け、最後に、風による乾燥処理を受
ける。すなわち、帯状ウェハSは、４個の処理部を通過
しながら、一連のウェットエッチング処理を受ける。こ
のため、ウェットエッチング処理が効率よく行われると
ともに、処理に要する床面積が節減される。
【００７７】＜実施の形態１３＞図２４は、実施の形態
１の半導体ウェハの製造方法によって製造された帯状ウ
ェハSを用いて、半導体装置を製造する半導体製造装置
に関する別の一例を示す斜視図である。この製造装置
は、円形ウェハSOに対するコータ、または、デベロッパ
などに相当する塗布装置として構成されており、支持棒
８０、保持部８１、回転駆動部８２、および、塗布液滴
下部８３を備えている。
【００７８】保持部８１は、支持棒８０に固定され、帯
状ウェハSの長手方向に沿って延在する端縁を把持する
ことにより、端縁が支持棒８０に対向するように、帯状
ウェハSを支持する。支持棒８０は、回転駆動部８２に
より、回転駆動される。支持棒８０の回転にともなっ
て、帯状ウェハSは、支持棒８０を回転軸として、回転
する。塗布液滴下部８３は、支持棒８０の上方に設けら
れ、帯状ウェハSの支持棒８０に対向する端縁に沿っ
て、塗布液を滴下する。塗布液は、例えば、レジスト
液、および、現像液である。
【００７９】帯状ウェハSの回転方向は、塗布液が滴下
された主面が、前方へ向かうように選択される。その結
果、滴下された塗布液が、遠心力によって、帯状ウェハ
Sの支持棒８０に対向する端縁から、対向する端縁へと
一様に広がる。塗布液がレジスト液であれば、帯状ウェ
ハSの主面全体に、均一な厚さのレジスト膜が形成され
る。
【００８０】＜実施の形態１４＞図２５は、実施の形態
１の半導体ウェハの製造方法によって製造された帯状ウ
ェハSを用いて、半導体装置を製造する半導体製造装置
に関するさらに別の一例を示す斜視図である。この装置
８５は、加熱処理、熱酸化処理、ＣＶＤ処理などに利用
可能な加熱処理装置として構成されており、筒状体８
６、加熱部８７、ガス供給部８８、および、ガス回収部
８９を備えている。
【００８１】筒状体８６は、帯状ウェハSを、その長手
方向が中心軸に沿うように、収納する。加熱部８７は、
筒状体８６の周囲に設けられ、収納された帯状ウェハS
を加熱する部材であり、例えば、電熱線を備えている。
ガス供給部８８は、例えば、ＣＶＤ処理用の反応ガスな
どのガスを、筒状体８６の中心軸に沿った一端から、筒
状体８６の内部へ供給する。ガス回収部８９は、筒状体
８６の他端から、内部のガスを、回収する。これによっ
て、筒状体８６の内部には、一端から他端へと向かうガ
ス流９０が形成される。ガス供給部８８とガス回収部８
９とは、ガス流通部９９を構成する。
【００８２】従来の円形ウェハSOのための加熱処理装置
９３では、図２６が示すように、筒状体９４の中に、円
形ウェハSOが、筒状体９４の中心軸に垂直となるよう
に、収納されていた。このため、ガス流９５が円形ウェ
ハSOに妨げられるので、ガスを、円形ウェハSOの全体
に、均一に供給することが困難であった。
【００８３】これに対して、この実施の形態の加熱処理
装置８５では、図２５が示すように、帯状ウェハSが、
筒状体８６の中心軸に平行となるように、収納されるの
で、ガス流９０が帯状ウェハSによって妨げられない。
このため、帯状ウェハSの全体に、ガスが均一に供給さ
れる。また、帯状ウェハSの長さLを大きくし、幅Wを小
さくすることによって、帯状ウェハSの面積を、所要の
大きさに確保できるので、それに応じて、筒状体８６の
内径を、小さく設定することが可能である。それによっ
て、ガス流９０の均一性を、さらに、高めることが可能
である。
【００８４】帯状ウェハSへ供給されるガスの均一性が
高められると、帯状ウェハSに対する処理の均一性が高
められる。例えば、ガスがＣＶＤ処理用の反応ガスであ
れば、帯状ウェハSの主面に堆積されるＣＶＤ膜の厚さ
が、より均一となる。なお、加熱処理装置８５は、筒状
体８６の中心軸が、水平となるように、筒状体８６を設
置することも、垂直となるように設置することも、可能
である。それぞれは、横型炉、および、縦型炉として機
能する。横型炉では、帯状ウェハSの出し入れが容易で
あるという利点があり、縦型炉では、ガス流９０の均一
性が、さらに良好であるという利点がある。
【００８５】ガス流９０を妨げることなく、帯状ウェハ
Sを筒状体８６の中に収納するには、図２７および図２
８に示すボート９７を用いるとよい。図２７は、ボート
９７の斜視図であり、図２８は正面図である。ボート９
７は、石英を材料とし、断面が弧状となるように、湾曲
した板状に形成されている。そして、その端縁に沿っ
て、突起状の爪９８が配列されている。帯状ウェハS
は、爪９８の上に載置された状態で、ボート９７ととも
に、筒状体８６の内部へ収納される。帯状ウェハSに
は、爪９８のみが接触するので、接触にともなうパーテ
ィクルの発生が抑えられる。
【００８６】図２９が示すように、筒状体８６の中に、
複数の帯状ウェハSを収納することも可能である。複数
の帯状ウェハSは、互いに間隔をおいて、平行となるよ
うに、収納される。この場合においても、ガス流９０
は、帯状ウェハSによって妨げられないので、その均一
性が高く保たれる。しかも、複数の帯状ウェハSへの処
理が、同時に行われるので、処理の効率が高められる。
【００８７】ガス流９０を妨げることなく、複数の帯状
ウェハSを筒状体８６の中に収納するには、図３０に示
すボート１０１を用いるとよい。ボート１０１は、石英
を材料とし、断面が「Ｕ」字状となるように、湾曲した
板状に形成されている。そして、その対向する側壁面に
沿って、突起状の爪１０２が、多段に配列されている。
複数の帯状ウェハSは、爪１０２の上に載置されること
によって、互いに間隔をもって平行に保たれる。複数の
帯状ウェハSは、この状態で、ボート１０１とともに、
筒状体８６の内部へ収納される。
【００８８】図３１が示すように、筒状体８６の中に、
帯状ウェハSを鉛直に立てて、収納することも可能であ
る。そうすることによって、加熱にともなう帯状ウェハ
Sのたわみを抑えることができ、たわみにともなう欠陥
の発生を防止することができる。
【００８９】ガス流９０を妨げることなく、帯状ウェハ
Sを筒状体８６の中に、鉛直に立てて収納するには、図
３２に示すボート１０５を用いるとよい。台座として機
能するボート１０５は、石英を材料とし、その上には、
直立部を介して、爪１０６が二列に配列されている。帯
状ウェハSの長手方向に沿った端縁が、二列の爪１０６
の間に把持されることによって、帯状ウェハSが垂直に
支持される。帯状ウェハSは、この状態で、ボート１０
５とともに、筒状体８６の内部へ収納される。
【００９０】図３３が示すように、筒状体８６の中に、
複数の帯状ウェハSを、鉛直に立てて収納することも可
能である。複数の帯状ウェハSは、互いに間隔をおい
て、平行となるように、収納される。
【００９１】ガス流９０を妨げることなく、複数の帯状
ウェハSを、鉛直に立てて筒状体８６の中に収納するに
は、図３４に示すボート１１０を用いるとよい。台座状
に形成されたボート１１０は、石英を材料とし、その上
に直立する互いに平行な複数の直立部の上に、爪１１１
が二列ずつ配列されている。帯状ウェハSの長手方向に
沿った端縁が、二列の爪１１１の間に把持されることに
よって、複数の帯状ウェハSが垂直に支持される。複数
の帯状ウェハSは、この状態で、ボート１１０ととも
に、筒状体８６の内部へ収納される。
【００９２】＜実施の形態１５＞図３５は、単一の半導
体チップの中に作り込まれることを想定されたパーソナ
ルコンピュータの回路を示す回路図である。この回路図
では、マイクロプロセッサ、および、メモリコントロー
ラを含む回路要素IP1〜IP7が、接続配線CWを通じて、相
互に接続されている。
【００９３】図３６は、実施の形態１５の半導体製造装
置を示すブロック図である。この装置は、例えば図３５
に示したような、複数のＩＰを構成要素として含む回路
のレイアウトパターンを、半導体ウェハに描画（すなわ
ち、露光）する装置として構成され、記憶部１１５，１
１６、接続情報抽出部１１７、合成部１１８、および、
描画部１１９を備えている。描画部１１９は、粒子線ビ
ーム描画部１２０を備えている。
【００９４】記憶部１１６は、単一の半導体チップに作
り込まれる回路、すなわち全体回路を表現する全体回路
図を記憶する。図３５に示された回路図は、全体回路図
の一例である。全体回路図は、各ＩＰの内部構成に至る
まで、詳細に記述されたものであってもよいが、図３５
が示すとおりに、各ＩＰが、互いに置換可能な様々な種
類の具体的なＩＰを代表して、単なるブロックとして表
現されたものであってもよい。例えば、メモリである回
路要素IP4は、様々な記憶容量を持つメモリを代表する
ものであってもよい。
【００９５】接続情報抽出部１１７は、記憶部１１６が
記憶する全体回路図から、例えば、図３５の接続配線CW
として例示される、各ＩＰの間、および、各ＩＰと外部
の間の接続配線を、ブロック図または回路図のレベルで
表現するデータである接続情報を抽出する。記憶部１１
５は、様々なＩＰのレイアウトパターンを表現するデー
タ、すなわち、ＩＰ群のレイアウト情報を記憶する。
【００９６】合成部１１８は、全体回路図に記述される
各ＩＰのレイアウト情報を、記憶部１１５に記憶される
ＩＰ群のレイアウト情報の中から選択して読み出し、さ
らに、接続情報抽出部１１７から接続情報を得て、全体
回路のレイアウトパターンを表現するデータ、すなわ
ち、全体回路のレイアウト情報を作成する。描画部１１
９は、合成部１１８で作成された全体回路のレイアウト
情報にもとづいて、全体回路のレイアウトパターンを、
帯状ウェハSの上に描画する。
【００９７】描画部１１９には、粒子線ビーム描画部１
２０が備わっており、マスクパターンを作成することな
く、描画が行われる。粒子線ビーム描画部１２０は、例
えば、電子ビーム描画装置である。図３７は、粒子線ビ
ーム描画部１２０による描画を例示する動作説明図であ
る。この例では、半導体チップ４１には、４個のＩＰと
接続配線１２５とを有する全体回路が作り込まれる。粒
子線ビーム描画部１２０は、粒子ビームを帯状ウェハS
の上に走査することにより、半導体チップ４１が、例え
ば、帯状ウェハSの横方向に４個並ぶように、描画を実
行する。
【００９８】このように、この実施の形態の半導体製造
装置を用いることによって、半導体製造メーカに蓄積さ
れた様々なＩＰに関する既存のレイアウト情報を有効に
生かして、それらを構成要素とする複雑な全体回路のレ
イアウトパターンを描画することが可能である。特に、
レイアウト情報が、ハードウェア記述言語で記述された
ＩＰの利用に適している。
【００９９】また、この装置では、マスクパターンを用
いることなく、全体回路の描画が行われるので、ターン
アラウンドタイム(Turn-Around-Time)を短くして、多品
種少量生産のコストを節減することができる。さらに、
この装置は、帯状ウェハSだけでなく、円形ウェハSOを
も含めた半導体ウェハ一般を、描画の対象とすることが
できる。ただし、多品種少量生産に適するという特性を
有効に生かす上では、同じく多品種少量生産にも適合す
る帯状ウェハSを、描画の対象とするのがより望まし
い。
【０１００】記憶部１１６に記憶される全体回路図が、
各ＩＰの種別を具体的に規定する詳細なものであれば、
合成部１１８は、全体回路図が規定するＩＰのレイアウ
ト情報を、記憶部１１５から読み出す。一方、記憶部１
１６に記憶される全体回路図が、単なるブロック図とし
て表現されたものであれば、合成部１１８は、全体回路
図に記述されるＩＰのレイアウト情報として、記憶部１
１５に記憶される互いに置換可能なＩＰの群の中から、
操作者（オペレータ）が指定する特定のＩＰを読み出
す。合成部１１８では、接続配線のレイアウト情報も、
選択されたＩＰに応じて作成される。
【０１０１】オペレータの指定内容は、半導体装置の顧
客（ユーザ）の希望を反映している。例えば、図３５に
例示されたパーソナルコンピュータに関して、ユーザが
メモリ容量の大きい装置を所望するときには、メモリで
ある回路要素IP4として、大容量のメモリのＩＰが指定
される。ユーザが、グラフィックス機能を強化すること
を所望するときには、グラフィックスコントローラであ
る回路要素IP5として、高機能のグラフィックスコント
ローラに相当するＩＰが、指定される。このように、ユ
ーザの要求に応じて、あるいは、市場の動向に応じて、
半導体チップへ組み込むべきＩＰの種別を、柔軟に、選
択あるいは変更することができる。
【０１０２】なお、複数のＩＰの組み合わせによって、
高度で様々な性能を持つ集積回路として構成可能な半導
体装置には、図３５に例示するパーソナルコンピュータ
以外に、様々な装置が従来周知である。例えば、「日経
マイクロデバイス」1995年9月号P.46-P.54に、各種のＩ
Ｐの組み合わせとして記載される、ワークステーショ
ン、ＰＤＡ、家庭用ゲーム機、ＤＶＤプレーヤ、カーナ
ビゲーションシステム、デジタルスチルカメラ、統合Ｏ
Ａ機器などは、その好例である。これらの装置も、この
実施の形態の半導体製造装置による描画に、特に適して
いる。
【０１０３】＜実施の形態１６＞図３８は、実施の形態
１６の半導体製造装置を示すブロック図である。この装
置は、マスクパターンを用いた描画と、粒子線ビームに
よる描画とが併用される点において、実施の形態１５の
装置とは、特徴的に異なる。すなわち、この装置では、
実施の形態１５の装置の各要素に加えて、マスクパター
ン生成部１２６が、さらに備わり、描画部１１９には、
粒子線ビーム描画部１２０に加えて、マスクパターン転
写部１２７が、さらに備わっている。
【０１０４】マスクパターン生成部１２６は、全体回路
を構成する各ＩＰのマスクパターンを生成する。そし
て、マスクパターン転写部１２７は、マスクパターン生
成部１２６が生成したマスクパターンを、合成部１１８
が生成した全体回路のレイアウト情報にもとづいて、半
導体チップの中の所定の位置へと転写する。粒子線ビー
ム描画部１２０は、全体回路のレイアウト情報にもとづ
いて、接続配線のレイアウトパターンを描画する。
【０１０５】このように、レイアウトパターンがあらか
じめ定まっているＩＰについては、マスクパターンが使
用されるので、粒子線ビーム描画部１２０におけるスル
ープットの低さを補って、比較的大きな生産量への適応
性を高めることができる。
【０１０６】各ＩＰのマスクパターンを、所定の位置
に、整然と配列するためには、図３９に例示するよう
に、回路要素（ＩＰ）１３１のマスクパターンの周囲
に、重ね合わせマーク１３２を、マスク１３０にパター
ニングしておくとよい。さらに、回路要素１３１のマス
クパターンを転写する前に、転写先である半導体チップ
の所定の部位に、重ね合わせマーク１３２を重ねるべき
位置を表示する別のマークを、粒子線ビーム描画部１２
０で描画しておくとよい。
【０１０７】そうすると、図４０が示すように、複数の
回路要素１３１に付随する重ね合わせマーク１３２を、
半導体チップの上に描かれたマークに、重ね合わせるこ
とによって、複数の回路要素１３１のマスクパターン
が、所定の位置に正しく配列される。また、図４０にも
例示されるように、重ね合わせマーク１３２の間隔を、
一定の間隔で配列するように規格化しておくことによっ
て、大きさの異なる回路要素１３１が、全体回路の中に
混在する場合でも、それらの回路要素１３１を、正しい
位置へと、容易に配列することが可能となる。
【０１０８】
【発明の効果】第１発明の製造方法では、略円柱状の半
導体インゴットを、その中心軸に平行な切断面に沿って
切り出すという、特開昭61-177709号公報、および、特
開平2-196413号公報のいずれにもない方法によって、帯
状の半導体ウェハが得られる。このため、帯状の半導体
ウェハを高い効率で得ることができる。半導体インゴッ
トは、従来周知の方法で形成可能であり、しかも、引き
上げを長く行うことによって、結晶構造の均一性を損な
うことなく、長手方向の長さが大きく、面積の大きい半
導体ウェハを、低コストで得ることが可能である。
【０１０９】さらに、半導体ウェハの横幅を一定に揃
え、長手方向の長さのみを様々に変えるだけで、半導体
装置の生産設備への新たな投資を要することなく、様々
な生産規模に対応することが可能である。
【０１１０】第２の発明の製造装置では、特開平5-1948
7号公報に開示される技術とは異なり、処理部が、帯状
の半導体ウェハの長手方向に沿った一部領域である処理
領域においてのみ、処理の均一性を確保すればよく、搬
送部によって、処理領域が、順次、半導体ウェハの長手
方向に沿って移動するので、半導体ウェハ全体にわたる
処理の均一性が、容易に高められる。また、半導体ウェ
ハに対する搬送と、処理とが、並列的に行われるので、
処理の効率が良好である。
【０１１１】さらに、処理部は、処理領域において、局
部的に処理を施せばよいので、半導体ウェハの長さが、
様々に異なっても、何らの変更を要することなく、同等
に処理を実行することができる。すなわち、生産規模の
拡大および縮小に、高コストを要することなく、柔軟に
対応することが可能である。
【０１１２】第３の発明の製造装置では、真空室に連通
し、処理領域に対向する処理室が、処理部に形成されて
いるので、真空内での処理、例えば、ＣＶＤ処理、プラ
ズマエッチング処理、イオン注入処理などを、実行する
ことが可能である。
【０１１３】第４の発明の製造装置では、異なる種類の
処理を施す複数の処理部を、順次通過するように、半導
体ウェハが搬送されるので、複数種類の処理が、効率よ
く行われる。また、製造ラインを設置するのに要する床
面積も節減される。
【０１１４】第５の発明の製造装置では、帯状の半導体
ウェハの長手方向に延在する一端縁が、回転軸に対向す
るように支持された状態で、半導体ウェハが回転駆動さ
れ、さらに、一端縁に塗布液が滴下されるので、塗布液
が、遠心力によって半導体ウェハの一主面の全体に均一
に塗布される。すなわち、従来の円形ウェハに対するス
ピンコータと同様に、帯状の半導体ウェハに対する塗布
液の均一な塗布が実現する。
【０１１５】第６の発明の製造装置では、筒状体の内部
に、帯状の半導体ウェハが、その長手方向が中心軸に沿
うように収納されるので、中心軸方向の一端から他端へ
向かうガスの流れが、半導体ウェハに妨げられない。こ
のため、処理の均一性が高められる。
【０１１６】第７の発明の製造装置では、筒状体の中心
軸が水平であるので、半導体ウェハの出し入れが容易で
ある。しかも、半導体ウェハが、直立した状態で収納さ
れるので、加熱にともなう半導体ウェハのたわみを、抑
えることができる。
【０１１７】第８の発明の製造装置では、複数の半導体
ウェハが、互いに平行に、かつ、間隔をおいて、しか
も、中心軸に沿うように、筒状体の内部に収納されるの
で、ガスの流れを妨げることなく、処理の効率を高める
ことができる。
【０１１８】第９の発明の製造装置では、回路要素群の
レイアウトパターンを表現するデータ、すなわち、レイ
アウト情報の中から、半導体チップに作り込むべき複数
の回路要素のレイアウト情報が読み出され、接続配線の
レイアウト情報と合成されて、回路のレイアウト情報が
得られ、これにもとづいて、回路のレイアウトパターン
が、半導体チップに描画される。このため、半導体製造
メーカに蓄積された様々な回路要素に関する既存のレイ
アウト情報を有効に生かして、それらを構成要素とする
複雑な回路のレイアウトパターンを描画することが可能
である。しかも、粒子線ビーム描画部が備わるので、回
路の一部、あるいは、全体に対して、マスクパターンを
用いない描画が可能であり、低コストで多品種少量生産
に対応することが可能である。
【０１１９】第１０の発明の製造装置では、レイアウト
情報が記憶され、レイアウトパターンがあらかじめ定ま
っている回路要素群については、マスクパターンが使用
されるので、粒子線ビーム描画部におけるスループット
の低さを補って、比較的大きな生産量へ低コストで対応
することができる。
【０１２０】第１１の発明の製造装置では、半導体チッ
プへ作り込むべき回路を構成する複数の回路要素のマス
クパターンの各々の周囲に、マークがパターニングさ
れ、それを重ね合わせるべき半導体チップ内の部位に、
別のマークが描画され、それらを目印として、マスクパ
ターンの位置合わせが行われるので、精度の高い位置合
わせが容易に実現する。
【０１２１】第１２の発明の半導体装置は、第１の発明
の製造方法で製造された半導体ウェハから得られた半導
体チップを備えるので、市場あるいはユーザが要求する
様々な生産量に幅広く対応して、低コストで市場あるい
はユーザへ提供することが可能である。
【０１２２】第１３の発明の半導体装置は、第２ないし
第１１のいずれかの発明の製造装置を用いて製造される
ので、市場あるいはユーザが要求する様々な生産量に幅
広く対応して、低コストで市場あるいはユーザへ提供す
ることが可能である。
【図面の簡単な説明】
【図１】 実施の形態１の方法で得られる半導体ウェハ
の平面図である。
【図２】 図１の半導体ウェハの変形例を示す平面図で
ある。
【図３】 図１の半導体ウェハの別の変形例を示す平面
図である。
【図４】 実施の形態１の方法を示す工程図である。
【図５】 図４の上面図である。
【図６】 実施の形態１の方法の別の例を示す工程図で
ある。
【図７】 図６の上面図である。
【図８】 実施の形態２の装置の斜視図である。
【図９】 実施の形態３の装置の斜視図である。
【図１０】 図９の変形例を示す側面図である。
【図１１】 実施の形態４の装置の平面図である。
【図１２】 図１１の装置の主要部の斜視図である。
【図１３】 図１１の装置で処理された半導体ウェハの
平面図である。
【図１４】 図１１の装置の変形例を示す平面図であ
る。
【図１５】 図１１の装置の別の変形例を示す平面図で
ある。
【図１６】 実施の形態５の装置の斜視図である。
【図１７】 実施の形態６の装置の斜視図である。
【図１８】 実施の形態７の装置の側面図である。
【図１９】 実施の形態８の装置の側面図である。
【図２０】 実施の形態９の装置の側面図である。
【図２１】 実施の形態１０の装置の側面図である。
【図２２】 実施の形態１１の装置の側面図である。
【図２３】 実施の形態１２の装置の斜視図である。
【図２４】 実施の形態１３の装置の斜視図である。
【図２５】 実施の形態１４の装置の斜視図である。
【図２６】 図２５の比較の対象とされる従来装置の斜
視図である。
【図２７】 図１５の装置の部材を示す斜視図である。
【図２８】 図２７の正面図である。
【図２９】 図２５の装置の変形例の斜視図である。
【図３０】 図２９の装置の部材を示す正面図である。
【図３１】 図２５の装置の別の変形例の斜視図であ
る。
【図３２】 図３１の装置の部材を示す正面図である。
【図３３】 図２５の装置のさらに別の変形例の斜視図
である。
【図３４】 図３３の装置の部材を示す正面図である。
【図３５】 実施の形態１５の装置の処理対象の例を示
す回路図である。
【図３６】 実施の形態１５の装置のブロック図であ
る。
【図３７】 図３６の装置の動作説明図である。
【図３８】 実施の形態１６の装置のブロック図であ
る。
【図３９】 図３８の装置の動作説明図である。
【図４０】 図３８の装置の動作説明図である。
【図４１】 従来の半導体ウェハの平面図である。
【図４２】 従来の半導体ウェハの製造工程図である。
【図４３】 従来の半導体製造装置の斜視図である。
【符号の説明】
S，S1〜S4帯状ウェハ、５ 半導体インゴット、１５
搬送部、１７，１７ａ〜１７ｐ，２１，２３ 処理部、
１８，２２，２４ 処理領域、２６ 処理室、２８ 真
空室、４１ 半導体チップ、８０ 支持棒、８２ 回転
駆動部、８３塗布液滴下部、８４ 塗布液、８６，９４
筒状体、８７ 加熱部、９０，９５ガス流、９９ ガ
ス流通部、９７，１０１，１０５，１１０ ボート（支
持部材）、１１５ 記憶部、１１６ 記憶部、１１７
接続情報抽出部、１１８ 合成部、１１９ 描画部、１
２０ 粒子線ビーム描画部、１２５，CW 接続配線、１
２６ マスクパターン生成部、１２７ マスクパターン
転写部、１３１，IP1〜IP7 回路要素、１３２ 重ね合
わせマーク。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 略円柱状の半導体インゴットを形成する
    工程と、 前記半導体インゴットを、その中心軸に平行な切断面に
    沿って切り出すことによって、複数の帯状の半導体ウェ
    ハを得る工程と、を備える半導体ウェハの製造方法。
  2. 【請求項２】 帯状の半導体ウェハを、その長手方向に
    搬送する搬送部と、 前記半導体ウェハの主面の中の前記長手方向に沿った一
    部領域に、選択的に処理を施す処理部と、を備える半導
    体製造装置。
  3. 【請求項３】 真空室を内部に形成する真空容器を、さ
    らに備え、 前記搬送部が前記真空室の中に置かれており、 前記処理部が、前記真空室に連通し前記一部領域に対向
    する処理室を、形成している、請求項２に記載の半導体
    製造装置。
  4. 【請求項４】 前記処理部が、互いに異なる種類の処理
    を、互いに異なる位置において、前記半導体ウェハの前
    記主面の中の前記長手方向に沿った一部領域に、選択的
    に施す複数の単位処理部に分割されており、 前記搬送部は、前記複数の単位処理部を順に通過するよ
    うに、前記半導体ウェハを搬送する、請求項２または請
    求項３に記載の半導体製造装置。
  5. 【請求項５】 帯状の半導体ウェハを、その長手方向に
    延在する一端縁が、水平な回転軸に対向するように、支
    持する支持部材と、 前記支持部材を前記回転軸の周りに回転駆動する回転駆
    動部と、 前記一端縁に沿って、前記半導体ウェハに塗布液を滴下
    する塗布液滴下部と、を備える半導体製造装置。
  6. 【請求項６】 帯状の半導体ウェハを、その長手方向が
    中心軸に沿うように、内部に収納可能な筒状体と、 前記筒状体の前記内部に収納された前記半導体ウェハを
    加熱する加熱部と、 前記筒状体の前記内部に、前記中心軸方向の一端から他
    端へと向かって、ガスを流すガス流通部と、を備える半
    導体製造装置。
  7. 【請求項７】 前記中心軸が水平であって、 前記半導体製造装置が、 前記半導体ウェハを、その主面が鉛直となるように支持
    しつつ前記筒状体の前記内部に収納する支持部材を、さ
    らに備える請求項６に記載の半導体製造装置。
  8. 【請求項８】 前記半導体ウェハとして、複数の帯状の
    単位半導体ウェハを、互いに平行に、かつ、間隔をおい
    て支持しつつ、それらの長手方向が前記中心軸に沿うよ
    うに、前記筒状体の前記内部に収納する支持部材を、さ
    らに備える請求項６に記載の半導体製造装置。
  9. 【請求項９】 複数の回路要素を組み合わせて構成さ
    れ、半導体チップに作り込むべき回路の回路図から、前
    記複数の回路要素に接続される接続配線を表現するデー
    タを抽出する接続情報抽出部と、 回路要素群のレイアウトパターンを表現するデータを格
    納する記憶部と、 前記複数の回路要素のレイアウトパターンを表現するデ
    ータを、前記記憶部から読み出すとともに、前記接続情
    報抽出部が抽出した前記データを得て、前記回路のレイ
    アウトパターンを表現するデータを作成する合成部と、 前記合成部が作成した前記データにもとづいて、前記半
    導体チップに前記回路の前記レイアウトパターンを描画
    する描画部と、を備え、 前記描画部は、粒子線を走査することによって、描画を
    行う粒子線ビーム描画部を、備える半導体製造装置。
  10. 【請求項１０】 前記複数の回路要素のレイアウトパタ
    ーンを表現する前記データを、前記記憶部から読み出す
    ことによって、前記複数の回路要素のマスクパターンを
    生成するマスクパターン生成部を、さらに備え、 前記描画部は、前記複数の回路要素のマスクパターン
    を、前記半導体チップへ転写するマスクパターン転写部
    を、さらに備え、 前記粒子線ビーム描画部は、前記接続配線のレイアウト
    パターンを描画する、請求項９に記載の半導体製造装
    置。
  11. 【請求項１１】 前記マスクパターン生成部は、前記複
    数の回路要素のマスクパターンの各々に付随させて位置
    合わせのためのマークをパターニングし、 前記粒子線ビーム描画部は、前記半導体チップの前記マ
    ークを重ね合わせるべき部位に、別のマークを描画し、 前記マスクパターン転写部は、前記半導体チップに描画
    された前記別のマークに、前記複数の回路要素のマスク
    パターンの各々の周囲にパターニングされた前記マーク
    が重なり合うように、前記複数の回路要素のマスクパタ
    ーンの各々の位置合わせを行う、請求項１０に記載の半
    導体製造装置。
  12. 【請求項１２】 請求項１に記載の製造方法で製造され
    た半導体ウェハから得られた半導体チップを備える半導
    体装置。
  13. 【請求項１３】 請求項２ないし請求項１１のいずれか
    に記載の製造装置を用いて製造された半導体装置。
JP11014303A 1999-01-22 1999-01-22 半導体ウェハの製造方法、半導体製造装置、および、半導体装置 Pending JP2000211993A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11014303A JP2000211993A (ja) 1999-01-22 1999-01-22 半導体ウェハの製造方法、半導体製造装置、および、半導体装置
US09/349,514 US6231673B1 (en) 1999-01-22 1999-07-09 Manufacturing method of semiconductor wafer, semiconductor manufacturing apparatus, and semiconductor device
US09/761,738 US20010010112A1 (en) 1999-01-22 2001-01-18 Manufacturing method of semiconductor wafer, semiconductor manufacturing apparatus, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11014303A JP2000211993A (ja) 1999-01-22 1999-01-22 半導体ウェハの製造方法、半導体製造装置、および、半導体装置

Publications (1)

Publication Number Publication Date
JP2000211993A true JP2000211993A (ja) 2000-08-02

Family

ID=11857344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11014303A Pending JP2000211993A (ja) 1999-01-22 1999-01-22 半導体ウェハの製造方法、半導体製造装置、および、半導体装置

Country Status (2)

Country Link
US (2) US6231673B1 (ja)
JP (1) JP2000211993A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123527A (ja) * 2003-10-20 2005-05-12 Shin Etsu Handotai Co Ltd 太陽電池モジュールの製造方法及び太陽電池モジュール
WO2011162380A1 (ja) * 2010-06-25 2011-12-29 三洋電機株式会社 太陽電池、太陽電池モジュールおよび太陽電池の製造方法
KR101792892B1 (ko) 2010-02-25 2017-11-02 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 층 증착을 위한 방법 및 장치
CN109571236A (zh) * 2019-01-08 2019-04-05 京东方科技集团股份有限公司 一种研磨清洗装置
WO2022202747A1 (ja) * 2021-03-24 2022-09-29 アダマンド並木精密宝石株式会社 Ｇａ２Ｏ３系単結晶基板並びにＧａ２Ｏ３系単結晶基板の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428804B1 (ko) * 2001-02-23 2004-04-29 삼성전자주식회사 반도체 제조 공정의 막질 형성 방법, 이를 이용한 트렌치 격리 형성 방법 및 그에 따른 소자 분리 트렌치 격리 구조
US20030047536A1 (en) * 2002-10-02 2003-03-13 Johnson Wayne L. Method and apparatus for distributing gas within high density plasma process chamber to ensure uniform plasma
AU2003902270A0 (en) * 2003-05-09 2003-05-29 Origin Energy Solar Pty Ltd Separating and assembling semiconductor strips
EP2281921A1 (en) 2009-07-30 2011-02-09 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for atomic layer deposition.
EP2360293A1 (en) 2010-02-11 2011-08-24 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and apparatus for depositing atomic layers on a substrate
EP2362002A1 (en) 2010-02-18 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Continuous patterned layer deposition
EP2362411A1 (en) 2010-02-26 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for reactive ion etching
JP2013143563A (ja) 2012-01-10 2013-07-22 Hzo Inc 内部耐水性被覆を備える電子デバイスを組み立てるためのシステム
EP2828004B1 (en) 2012-03-23 2019-11-20 hZo, Inc. Apparatuses, systems and methods for applying protective coatings to electronic device assemblies
EP2862428A4 (en) * 2012-06-18 2016-06-22 Hzo Inc DEVICES, SYSTEMS AND METHOD FOR PROTECTING ARRANGEMENTS OF ELECTRONIC DEVICES
US20180169832A1 (en) * 2016-12-21 2018-06-21 The Procter & Gamble Company Method for etching an absorbent structure
US20190193052A1 (en) * 2017-12-26 2019-06-27 The Procter & Gamble Company Fluid etched foam
CN117716471A (zh) * 2021-09-14 2024-03-15 雅马哈发动机株式会社 扩张装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177709A (ja) 1985-01-31 1986-08-09 Sharp Corp 半導体ウエハ
JP2877303B2 (ja) * 1987-03-31 1999-03-31 株式会社東芝 集積回路の自動設計装置
JPH02196413A (ja) 1989-01-25 1990-08-03 Sumitomo Electric Ind Ltd 化合物半導体鏡面ウエハ
JPH04124855A (ja) * 1990-09-17 1992-04-24 Hitachi Ltd 半導体集積回路装置とそのレイアウト設計方法及びレイアウト設計装置
JPH0519487A (ja) 1991-07-15 1993-01-29 Hitachi Ltd 矩形基板の現像方法およびその現像装置
US5534072A (en) * 1992-06-24 1996-07-09 Anelva Corporation Integrated module multi-chamber CVD processing system and its method for processing subtrates
JP3115134B2 (ja) * 1992-11-27 2000-12-04 松下電器産業株式会社 薄膜処理装置および薄膜処理方法
US5439524A (en) * 1993-04-05 1995-08-08 Vlsi Technology, Inc. Plasma processing apparatus
JP4014708B2 (ja) * 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
JP3751762B2 (ja) * 1998-12-08 2006-03-01 株式会社東芝 半導体装置の製造方法および原板
JP3822009B2 (ja) * 1999-11-17 2006-09-13 株式会社東芝 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体
US6716652B1 (en) * 2001-06-22 2004-04-06 Tellabs Operations, Inc. Method and system for adaptive sampling testing of assemblies
US6730527B1 (en) * 2001-12-31 2004-05-04 Hyperchip Inc. Chip and defect tolerant method of mounting same to a substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123527A (ja) * 2003-10-20 2005-05-12 Shin Etsu Handotai Co Ltd 太陽電池モジュールの製造方法及び太陽電池モジュール
JP4534077B2 (ja) * 2003-10-20 2010-09-01 信越化学工業株式会社 太陽電池モジュールの製造方法
KR101792892B1 (ko) 2010-02-25 2017-11-02 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 층 증착을 위한 방법 및 장치
WO2011162380A1 (ja) * 2010-06-25 2011-12-29 三洋電機株式会社 太陽電池、太陽電池モジュールおよび太陽電池の製造方法
CN109571236A (zh) * 2019-01-08 2019-04-05 京东方科技集团股份有限公司 一种研磨清洗装置
WO2022202747A1 (ja) * 2021-03-24 2022-09-29 アダマンド並木精密宝石株式会社 Ｇａ２Ｏ３系単結晶基板並びにＧａ２Ｏ３系単結晶基板の製造方法
JP2022147881A (ja) * 2021-03-24 2022-10-06 アダマンド並木精密宝石株式会社 Ｇａ２Ｏ３系単結晶基板並びにＧａ２Ｏ３系単結晶基板の製造方法

Also Published As

Publication number Publication date
US20010010112A1 (en) 2001-08-02
US6231673B1 (en) 2001-05-15

Similar Documents

Publication Publication Date Title
JP2000211993A (ja) 半導体ウェハの製造方法、半導体製造装置、および、半導体装置
US6817790B2 (en) Substrate processing method and substrate processing apparatus
TWI489545B (zh) Substrate handling method
US9052610B2 (en) Coating and developing system and coating and developing method
US6190063B1 (en) Developing method and apparatus
US20040182422A1 (en) System and method for integrating in-situ metrology within a wafer process
JPH0358530B2 (ja)
US20190139791A1 (en) Substrate processing apparatus, substrate processing method and recording medium
JP2010219168A (ja) 基板処理装置、基板処理方法、塗布、現像装置、塗布、現像方法及び記憶媒体
CN107154371A (zh) 液处理方法、基板处理装置以及存储介质
US20120055506A1 (en) Substrate cleaning method
JP2003318154A (ja) 基板エッチング方法および基板エッチング装置
US11854815B2 (en) Substrate drying apparatus, substrate drying method and storage medium
KR101347983B1 (ko) 도포 처리 방법 및 컴퓨터 기억 매체
JP2009246226A (ja) ホール形成方法、ホール形成装置及びプログラム
JPH06196397A (ja) レジスト現像方法及びその装置
JPH06224116A (ja) レジスト現像方法
JP2020170808A (ja) 処理液生成装置、基板処理装置、処理液生成方法および基板処理方法
KR20160045299A (ko) 기판 처리 장치, 연계 처리 시스템 및 기판 처리 방법
KR20010046719A (ko) 케미컬 공급노즐을 구비한 스피너장비, 이를 이용한 패턴형성방법 및 식각 방법
JP3793063B2 (ja) 処理方法及び処理装置
CN101046634B (zh) 用于石英光掩模等离子体蚀刻的方法
JP2004097881A (ja) 薄膜除去装置
JP5501086B2 (ja) 現像処理方法
TW202240681A (zh) 基板處理方法及基板處理裝置