JP2000208947A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2000208947A
JP2000208947A JP343499A JP343499A JP2000208947A JP 2000208947 A JP2000208947 A JP 2000208947A JP 343499 A JP343499 A JP 343499A JP 343499 A JP343499 A JP 343499A JP 2000208947 A JP2000208947 A JP 2000208947A
Authority
JP
Japan
Prior art keywords
wiring conductor
signal wiring
conductor
insulating layers
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP343499A
Other languages
English (en)
Inventor
Koji Kinomura
浩司 木野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP343499A priority Critical patent/JP2000208947A/ja
Publication of JP2000208947A publication Critical patent/JP2000208947A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【課題】 他の電子回路からの影響のため信号用配線導
体によって正確な信号を伝播させることができず、また
他の電子回路等の正常な作動に悪影響を及ぼしてしま
う。 【解決手段】 複数の絶縁層1b・1cを積層して成
り、それらの間に配設された信号用配線導体4と、絶縁
層1b・1cの上面および下面に配設された信号用配線
導体4を挟むグランド導体層6a・6bとを具備する配
線基板において、絶縁層1b・1cを上下に貫通し、か
つ信号用配線導体4に沿って延びる貫通溝7を設けると
ともに、貫通溝7の信号用配線導体4側の内壁にグラン
ド導体層6a・6bに接続された金属層8を被着させ
た。信号用配線導体4に対する水平方向の電磁的なシー
ルドも完全なものとなるため、高速信号を正確に伝播さ
せることができ、近接する電子回路等に悪影響を及ぼす
こともない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高速で作動する半
導体素子等の電子部品を搭載するための配線基板に関す
るものである。
【0002】
【従来の技術】従来、高速で作動する半導体素子等の電
子部品を搭載する配線基板として、例えば酸化アルミニ
ウム質焼結体等のセラミックスから成る複数層の絶縁層
を積層して成るとともに、これら絶縁層の間に高速信号
を伝播させるための信号用配線導体を配設して成るもの
が知られている。
【0003】このような配線基板においては、高速信号
が伝播する信号用配線導体に他の電子回路等から発生す
る電磁波が侵入すると、この電磁波が信号用配線導体を
伝播する高速信号にノイズを発生させてしまい、その結
果、信号用配線導体によって正確な信号を伝播させるこ
とができなくなってしまう。
【0004】また、これとは逆に、高速信号が伝播する
信号用配線導体から発生する電磁波が他の電子回路等に
侵入すると、この電子回路等の正常な作動に悪影響を及
ぼしてしまう。
【0005】そこで、このような高速作動の電子部品を
搭載する配線基板においては、他の電子回路等から発生
する電磁波が信号用配線導体に侵入したり、あるいは信
号用配線導体から発生する電磁波が他の電子回路等に侵
入するのを防止するために、高速信号が伝播する信号用
配線導体を電磁的にシールドするような構造が採用され
ている。
【0006】このように信号用配線導体を電磁的にシー
ルドする構造を有する従来の配線基板の例を図5〜図7
に示す。
【0007】図5はかかるシールド構造を有する従来の
配線基板の例を示す上面図であり、図6は図5における
X−X線断面図である。そして、図7は図5におけるY
−Y線断面図である。
【0008】従来の配線基板は、図6に示すように、例
えば酸化アルミニウム質焼結体等のセラミックス材料か
ら成る3層の絶縁層11a・11b・11cが積層一体化され
て成る。そして、その上面中央部には、半導体素子等の
電子部品12を収容する凹部13が形成されており、凹部13
の底面には電子部品12が搭載固定される。
【0009】また、絶縁層11bと11cとの間には、凹部
13内から基板の外周部にかけて、高速信号を伝播させる
信号用配線導体14が配設されており、この信号用配線導
体14には電子部品12の信号電極がボンディングワイヤ15
等を介して接続される。
【0010】さらに、絶縁層11aと11bとの間および絶
縁層11cの上面には広面積のグランド導体層16a・16b
が配設されており、これらグランド導体層16aと16bと
で信号用配線導体14を絶縁層11b・11cを介して上下か
ら挟んでいる。
【0011】そして、グランド導体層16aと16bとは、
図8に示すように、絶縁層11bおよび11cを貫通する貫
通導体17により互いに電気的に接続されている。
【0012】また、貫通導体17は、図5・図7に示すよ
うに、信号用配線導体14の両横に所定の間隔で信号用配
線導体14に沿って延びる列をなすように並べて配設され
ており、これにより信号用配線導体14を絶縁層11b・11
cを介して左右から挟んでいる。
【0013】この従来の配線基板によると、信号用配線
導体14は、グランド導体層16a・16bによりその上下が
電磁的にシールドされるとともに貫通導体17によりその
左右が電磁的にシールドされ、同時に所定の特性インピ
ーダンスに整合される。
【0014】
【発明が解決しようとする課題】しかしながら、この従
来の配線基板は、信号用配線導体14の両横に並んだ貫通
導体17が所定の間隔をあけて並んでいるため、信号用配
線導体14を伝播する高速信号が例えば10GHzを超える
極めて高周波の信号となると、並んだ貫通導体17の間か
ら電磁波の一部が漏れて信号用配線導体14に対する水平
方向のシールドが不十分なものとなってしまい、その結
果、信号用配線導体14の左右に近接して電子回路等があ
る場合に、この電子回路等からの電磁波の影響で信号用
配線導体14によって正確な信号を伝播させることができ
なくなったり、あるいは近接する電子回路等の正常な作
動に悪影響を及ぼしてしまうという解決すべき課題を有
していた。
【0015】本発明は、かかる従来の課題に鑑み案出さ
れたものであり、信号用配線導体に対する水平方向の電
磁的なシールドを完全なものとして、信号用配線導体に
よって高速信号を正確に伝播させることができるととも
に信号用配線導体の左右に近接する電子回路等に悪影響
を与えることのない配線基板を提供することを目的とす
る。
【0016】
【課題を解決するための手段】本発明の配線基板は、複
数の絶縁層を積層して成り、この複数の絶縁層間に配設
された信号用配線導体と、積層された前記複数の絶縁層
の上面および下面に配設された前記信号用配線導体を挟
むグランド導体層とを具備する配線基板において、前記
複数の絶縁層を上下に貫通し、かつ前記信号用配線導体
に沿って延びる貫通溝を設けるとともに、この貫通溝の
前記信号用配線導体側の内壁に前記グランド導体層に接
続された金属層を被着させたことを特徴とするものであ
る。
【0017】本発明の配線基板によれば、上面と下面と
にグランド導体層を有する複数の絶縁層を上下に貫通
し、かつ信号用配線導体に沿って延びる貫通溝を信号用
配線導体の両側に設けるとともに、この貫通溝の内壁の
少なくとも信号用配線導体側に絶縁層の上面または下面
のグランド導体層に接続された金属層を被着させたこと
から、この貫通溝の内壁に被着された金属層によって信
号用配線導体に対する水平方向の電磁的なシールドが完
全なものとなる。その結果、信号用配線導体によって高
速信号を正確に伝播させることができるとともに、信号
用配線導体の左右に近接する電子回路等に悪影響を与え
ることのない配線基板となる。
【0018】
【発明の実施の形態】次に、本発明を添付の図面を基に
詳細に説明する。
【0019】図1は本発明の配線基板の実施の形態の一
例を示す上面図であり、図2は図1におけるX−X線断
面図、図3は図1におけるY−Y線断面図である。
【0020】本発明の配線基板は、図2に示すように、
例えば酸化アルミニウム質焼結体や窒化アルミニウム質
焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪
素質焼結体・ガラス−セラミックス等のセラミックス材
料、あるいはポリテトラフルオロエチレン・ガラスエポ
キシ・ポリイミド等の絶縁性樹脂材料や、セラミックス
粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性
樹脂等で結合して成る絶縁性複合材料などから成る3層
の絶縁層1a・1b・1cを積層一体化して成る。そし
て、その上面中央部には電子部品2を収容するための凹
部3を有しており、この凹部3の底面には半導体素子等
の電子部品2が搭載固定される。
【0021】なお、この例では電子部品2を収容するた
めの凹部3を形成するために図2および図3において破
線で示した絶縁層1aを含めて3層の絶縁層1a・1b
・1cを積層一体化しているが、絶縁層1aは配線基板
の形態によって必要に応じて使用されるものである。ま
た、絶縁層1b・1cは、高周波特性や機械的特性等の
種々の特性に対応させてそれぞれさらに複数の絶縁層を
積層して形成したものであってもよい。
【0022】絶縁層1a・1b・1cは、例えば酸化ア
ルミニウム質焼結体から成る場合であれば、酸化アルミ
ニウム・酸化珪素・酸化カルシウム・酸化マグネシウム
等の原料粉末に適当な有機バインダ・溶剤を添加混合し
て泥漿状となすとともに、これを従来周知のトクタブレ
ード法を採用してシート状となすことにより各絶縁層1
a・1b・1cとなるセラミックグリーンシートを得、
しかる後、これらのセラミックグリーンシートに適当な
切断加工や打ち抜き加工を施すとともに上下に積層し、
この積層体を還元雰囲気中、約1600℃の温度で焼成する
ことによって積層一体化される。
【0023】また、絶縁層1bと1cとの間には凹部3
内から基板外周部にかけて延びる信号用配線導体4が配
設されている。
【0024】信号用配線導体4は、タングステンやモリ
ブデン・モリブデン−マンガン・銅・銀・銀−パラジウ
ム等の金属粉末メタライズ、あるいは銅・ニッケル・ク
ロム・チタン・金やそれらの合金等の高周波信号用の金
属材料などから成り、電子部品2に高速の信号を入出力
するための信号伝播路として機能し、その凹部3側の端
部には電子部品2の信号電極がボンディングワイヤ5等
を介して接続される。
【0025】一方、基板1外周部側の端部は図示しない
外部電気回路に接続される。
【0026】信号用配線導体4は、例えばタングステン
から成る場合であれば、タングステン粉末に適当な有機
バインダ・溶剤等を添加混合して得たタングステンペー
ストを絶縁層1bとなるセラミックグリーンシートに従
来周知のスクリーン印刷法を採用して所定のパターンに
印刷し、これを配線基板となるセラミックグリーンシー
トの積層体とともに焼成することによって、絶縁層1b
と1cとの間に凹部3内から基板1外周部にかけて延び
るようにして配設される。
【0027】さらに、積層された複数の絶縁層1b・1
cの上面および下面である絶縁層1aと1bとの間およ
び絶縁層1cの上面には、信号用配線導体4を上下から
絶縁層1b・1cを介して挟むように広面積のグランド
導体層6a・6bが配設されている。
【0028】グランド導体層6a・6bは、信号用配線
導体4と同様にタングステンやモリブデン・モリブデン
−マンガン・銅・銀・銀−パラジウム等の金属粉末メタ
ライズ、あるいは銅・ニッケル・クロム・チタン・金や
それらの合金等の金属材料などから成り、信号用配線導
体4の上下方向を電磁的にシールドするとともに信号用
配線導体4の特性インピーダンスを所定の値に整合させ
る作用をなし、絶縁層1b・1cを介して信号用配線導
体4を上下から挟んでいる。
【0029】これにより、グランド導体層6a・6b
は、信号用配線導体4を上下から挟んでいることから、
信号用配線導体4に上下方向から電磁波が侵入したり、
あるいは信号用配線導体4から発生した電磁波が上下方
向に洩れたりするのを有効に防止することができる。
【0030】グランド導体層6a・6bは、例えばタン
グステンから成る場合であれば、タングステン粉末に適
当な有機バインダ・溶剤等を添加混合して得たタングス
テンペーストを絶縁層1a・1cとなるセラミックグリ
ーンシートに従来周知のスクリーン印刷法を採用するこ
とによって所定のパターンに印刷し、これを配線基板と
なるセラミックグリーンシートの積層体とともに焼成す
ることによって、絶縁層1aと1bとの間および絶縁層
1cの上面に、間に絶縁層1b・1cを介して信号用配
線導体4を上下から挟むようにして配設される。
【0031】また、絶縁層1b・1cには、図1および
図3に示すように、絶縁層1b・1cを上下に貫通して
信号用配線導体4に沿って延びる貫通溝7が形成されて
おり、この貫通溝7の少なくとも信号用配線導体4側の
内壁にはグランド導体層6a・6bに接続された金属層
8がほぼ全面にわたり被着されている。
【0032】この貫通溝7は、従来の配線基板において
信号用配線導体14の両横に所定の間隔で信号用配線導体
14に沿って延びる列をなすように配設されている貫通導
体17と同様に、信号用配線導体4の左右において電磁的
なシールドとして機能するような位置および距離・深さ
・幅・断面形状等となるように信号用配線導体4に沿っ
て延びる溝として形成されている。
【0033】このような貫通溝7は、例えば絶縁層1b
および1cとなるセラミックグリーンシートの所定位置
に貫通溝7に対応した形状の貫通孔を打ち抜いておくこ
とによって、絶縁層1bおよび1cにこれらの絶縁層1
b・1cを上下に貫通し、かつ信号用配線導体4に沿っ
て延びるようにして形成される。
【0034】貫通溝7の内壁に被着された金属層8は、
グランド導体層6a・6bと同様にタングステンやモリ
ブデン・モリブデン−マンガン・銅・銀・銀−パラジウ
ム等の金属粉末メタライズ、あるいは銅・ニッケル・ク
ロム・チタン・金やそれらの合金等の金属材料などから
成り、信号用配線導体4の水平方向を電磁的にシールド
するとともに信号用配線導体4の特性インピーダンスを
所定の値に整合させる作用をなし、貫通溝7の内壁のほ
ぼ全面に被着されることにより信号用配線導体4を左右
から挟んでいる。
【0035】金属層8は、貫通溝7の少なくとも信号用
配線導体4側の内壁のほぼ全面に被着されていることか
ら、信号用配線導体4を左右から隙間なく挟むことがで
き、その結果、信号用配線導体4に水平方向から電磁波
が侵入したり、あるいは信号用配線導体4から発生した
電磁波が水平方向に漏れたりするのを有効に防止するこ
とができる。
【0036】したがって、このような本発明の配線基板
によれば、信号用配線導体4の上下左右がグランド導体
層6a・6bおよび金属層8で隙間なく取り囲まれるこ
ととなり、近接する電子回路が発生する電磁波が信号用
配線導体4に侵入することがないと同時に、信号用配線
導体4から発生する電磁波が近接する電子回路等に洩れ
出ることはなく、信号用配線導体4によって高速信号を
正確に伝播させることができるとともに近接する電子回
路等への悪影響を及ぼすことがない。
【0037】また、このような本発明の配線基板によれ
ば、貫通溝7の両側の内壁に金属層8を被着した場合に
も、金属層8は貫通溝7を埋めておらず貫通溝7の中央
部に空隙が形成されていることから、例えば金属層8と
絶縁層1b・1cとの間に熱膨張係数の差があったとし
ても、両者の熱膨張係数の差に起因して発生する熱応力
は、貫通溝7の中央部に形成された空隙によって良好に
吸収分散され、絶縁層1a・1bに大きく作用すること
はない。その結果、金属層8と絶縁層1b・1cとの熱
膨張係数の差に起因して絶縁基体1b・1cにクラック
が発生することもない。
【0038】なお、金属層8は、例えばタングステンか
ら成る場合であれば、タングステン粉末に適当な有機バ
インダ・溶剤等を添加混合して得たタングステンペース
トを絶縁層1a・1cとなるセラミックグリーンシート
に設けた貫通溝7となる貫通孔内に流し込むとともに下
方から吸引することによって貫通溝7の内壁に塗布し、
これを配線基板となるセラミックグリーンシートの積層
体とともに焼成することによって、貫通孔7の内壁のほ
ぼ全面にグランド導体層6a・6bに電気的に接続され
るようにして被着される。
【0039】かくして、上述の本発明の配線基板によれ
ば、凹部3の底面に電子部品2を搭載するとともに電子
部品2の信号電極を信号用配線導体4にボンディングワ
イヤ5等を介して接続することによって、高速作動の電
子部品2を搭載する配線基板として供される。
【0040】なお、本発明の配線基板は上述の実施の形
態の一例に限定されるものではなく、本発明の要旨を逸
脱しない範囲であれば種々の変更は可能である。例え
ば、上述の実施の形態の一例では、内壁に金属層8を有
する貫通溝7は信号用配線導体4の両側に設けられてい
たが、内壁に金属層8を有する貫通溝7は、信号用配線
導体4の片側のみシールドが必要な場合であれば、この
片側のみに設けておけばよい。
【0041】また、貫通溝7は、上述の実施の形態の一
例においては複数の絶縁層1b・1cを上下に貫通して
おれば十分であるが、絶縁層1b・1cにさらに絶縁層
1aが積層一体化されている場合にこの絶縁層1aの途
中にまで延長されたものとして形成してもよい。
【0042】さらに、上述の実施の形態の一例では貫通
溝7は絶縁層1bと1cとで同じ大きさ・形状であった
が、貫通溝7は、例えば図4に図3と同様の断面図で示
すように、絶縁層1bと1cとで異なる大きさ・形状で
あってもよい。
【0043】
【発明の効果】本発明の配線基板によれば、上面および
下面にグランド導体層を有する複数の絶縁層に、絶縁層
間に配設された信号用配線導体に沿って延びる貫通溝を
設けるとともにこの貫通溝の内壁にグランド導体層に接
続された金属層を被着させたことから、上下のグランド
導体層によって信号用配線導体に対する上下方向に電磁
的にシールドされるとともに、この貫通溝の内壁に被着
された金属層によって信号用配線導体に対する水平方向
の電磁的なシールドが完全なものとなるため、信号用配
線導体の横に他の電子回路等がある場合であっても、こ
の電子回路等からの電磁波が信号用配線導体内に侵入し
たり、あるいは信号用配線導体から発生する電磁波がこ
の電子回路等に洩れ出ることはない。その結果、信号用
配線導体によって高速信号を正確に伝播させることがで
きるとともに近接する電子回路等に悪影響を及ぼすこと
のない配線基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の配線基板の実施の形態の一例を示す上
面図である。
【図2】図1に示す配線基板のX−X線における断面図
である。
【図3】図1に示す配線基板のY−Y線における断面図
である。
【図4】本発明の配線基板の実施の形態の別の例を示す
断面図である。
【図5】従来の配線基板の例を示す上面図である。
【図6】図5に示す配線基板のX−X線における断面図
である。
【図7】図5に示す配線基板のY−Y線における断面図
である。
【符号の説明】
1b、1c・・・・・絶縁層 2・・・・・・・・・電子部品 4・・・・・・・・・信号用配線導体 6a、6b・・・・・グランド導体層 7・・・・・・・・・貫通溝 8・・・・・・・・・金属層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の絶縁層を積層して成り、該複数の
    絶縁層間に配設された信号用配線導体と、積層された前
    記複数の絶縁層の上面および下面に配設された前記信号
    用配線導体を挟むグランド導体層とを具備する配線基板
    において、前記複数の絶縁層を上下に貫通し、かつ前記
    信号用配線導体に沿って延びる貫通溝を設けるととも
    に、該貫通溝の前記信号用配線導体側の内壁に前記グラ
    ンド導体層に接続された金属層を被着させたことを特徴
    とする配線基板。
JP343499A 1999-01-08 1999-01-08 配線基板 Pending JP2000208947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP343499A JP2000208947A (ja) 1999-01-08 1999-01-08 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP343499A JP2000208947A (ja) 1999-01-08 1999-01-08 配線基板

Publications (1)

Publication Number Publication Date
JP2000208947A true JP2000208947A (ja) 2000-07-28

Family

ID=11557269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP343499A Pending JP2000208947A (ja) 1999-01-08 1999-01-08 配線基板

Country Status (1)

Country Link
JP (1) JP2000208947A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228113A (ja) * 2003-01-20 2004-08-12 Rion Co Ltd プリント基板を用いた絶縁構造
JP2013030514A (ja) * 2011-07-26 2013-02-07 Kyocer Slc Technologies Corp 配線基板およびその製造方法
CN104080274A (zh) * 2013-03-29 2014-10-01 深南电路有限公司 一种封装基板及其制作方法和基板组件
CN115087195A (zh) * 2022-08-01 2022-09-20 哈尔滨理工大学 基于气体高阻特性减小泄漏电流的微电流测量电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041630A (ja) * 1996-07-25 1998-02-13 Fujitsu Ltd 多層プリント板及びこれを利用した高周波回路装置
JPH113967A (ja) * 1997-04-14 1999-01-06 Murata Mfg Co Ltd 高周波モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041630A (ja) * 1996-07-25 1998-02-13 Fujitsu Ltd 多層プリント板及びこれを利用した高周波回路装置
JPH113967A (ja) * 1997-04-14 1999-01-06 Murata Mfg Co Ltd 高周波モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228113A (ja) * 2003-01-20 2004-08-12 Rion Co Ltd プリント基板を用いた絶縁構造
JP2013030514A (ja) * 2011-07-26 2013-02-07 Kyocer Slc Technologies Corp 配線基板およびその製造方法
CN104080274A (zh) * 2013-03-29 2014-10-01 深南电路有限公司 一种封装基板及其制作方法和基板组件
WO2014154000A1 (zh) * 2013-03-29 2014-10-02 深南电路有限公司 一种封装基板及其制作方法和基板组件
CN104080274B (zh) * 2013-03-29 2016-12-28 深南电路有限公司 一种封装基板及其制作方法和基板组件
CN115087195A (zh) * 2022-08-01 2022-09-20 哈尔滨理工大学 基于气体高阻特性减小泄漏电流的微电流测量电路板

Similar Documents

Publication Publication Date Title
US7745734B2 (en) Ceramic multilayer substrate
JP6291061B2 (ja) 電子部品収納用パッケージおよびそれを備えた電子装置
EP2221867B1 (en) Connection terminal, package using the same, and electronic device
JP6283094B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2014207346A (ja) 多層配線基板およびこれを備えるモジュール
JP2020053533A (ja) 配線基板、電子部品パッケージおよび電子装置
JP3347607B2 (ja) 積層型導波管線路
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JP2000208947A (ja) 配線基板
JP3878795B2 (ja) 多層配線基板
JP3784188B2 (ja) 電子部品搭載用配線基板
JP3921079B2 (ja) 配線基板
JP3784185B2 (ja) 電子部品搭載用配線基板
JP4177849B2 (ja) 電子部品搭載用配線基板および電子装置
JP3921078B2 (ja) 配線基板
JP6835674B2 (ja) 検出素子搭載用基板、検出装置および検出モジュール
JPH10215044A (ja) 配線基板及びその製造方法
JP3784192B2 (ja) 電子部品搭載用配線基板
WO2023120586A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
WO2022025128A1 (ja) 回路基板及びプローブカード
JP2013115347A (ja) 差動伝送線路および多層配線基板
JP3792424B2 (ja) 電子部品搭載用配線基板
JP3878878B2 (ja) 配線基板
JP2000077808A (ja) 配線基板
JP4953684B2 (ja) 配線基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606