JP2000207052A - 遅延固定ル―プの初期ロックタイム短縮装置及び方法 - Google Patents

遅延固定ル―プの初期ロックタイム短縮装置及び方法

Info

Publication number
JP2000207052A
JP2000207052A JP161A JP2000000161A JP2000207052A JP 2000207052 A JP2000207052 A JP 2000207052A JP 161 A JP161 A JP 161A JP 2000000161 A JP2000000161 A JP 2000000161A JP 2000207052 A JP2000207052 A JP 2000207052A
Authority
JP
Japan
Prior art keywords
delay
clock
unit
reference clock
internal clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP161A
Other languages
English (en)
Other versions
JP4497436B2 (ja
Inventor
Binko In
敏 浩 尹
Shoki Kan
鍾 煕 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JP2000207052A publication Critical patent/JP2000207052A/ja
Application granted granted Critical
Publication of JP4497436B2 publication Critical patent/JP4497436B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Pulse Circuits (AREA)

Abstract

(57)【要約】 【課題】 発生したスキューの除去のために、短時間内
にＤＬＬの初期動作の完了が可能な遅延固定ループの初
期ロックタイム短縮装置及び方法を提供する。 【解決手段】 基準クロック生成手段と、入力された内
部クロックに単位遅延と多段遅延とを与え入力された内
部クロックと単位遅延及び多段遅延された内部クロック
の位相を基準クロック提供手段から提供された基準クロ
ックの位相とを比較する位相比較手段と、比較結果に応
じ遅延量を選択するシフトコントロール手段と、シフト
コントロール手段の出力により内部クロックを遅延させ
る遅延手段と、遅延されたクロックに相応する遅延クロ
ックモデルを位相比較手段に内部クロックとして提供す
る遅延クロックモデリング手段とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明はＤＤＲ（ｄｏｕｂｌ
ｅ ｄａｔａ ｒａｔｅ）ＳＤＲＡＭ（Ｓｙｎｃｈｒｏ
ｎｏｕｓ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）のように高速に動作するメモリデバイス等に用いら
れる遅延固定ループ（ｄｅｌａｙ ｌｏｃｋｅｄ ｌｏ
ｏｐ以下簡単に"ＤＬＬ"という）に関し、特に遅延固定
ループの初期ロックタイム（ｌｏｃｋ ｔｉｍｅ）を効
果的に減少させる短縮装置及び方法に関するものであ
る。
【０００２】
【従来の技術】一般に、ＤＬＬはある信号に対して時間
上でスキュー（ｓｋｅｗ）が発生する場合にこれを補正
するものであって、最近のＤＤＲ ＳＤＲＡＭのような
高速に動作するメモリデバイス（ｍｅｍｏｒｙ ｄｅｖ
ｉｃｅ）分野で同期信号として使用するクロック（ｃｌ
ｏｃｋ）のスキューなどの問題点を補完するために必要
となる機能である。
【０００３】従来は基準クロック（ｒｅｆｅｒｅｎｃｅ
ｅｘｔｅｒｎａｌ ｃｌｏｃｋ）と比較しながら、ス
キューが発生した内部クロック（ｓｋｅｗｅｄ ｉｎｔ
ｅｒｎａｌ ｃｌｏｃｋ）に対して一定の単位遅延（ｕ
ｎｉｔ ｄｅｌａｙ）のみを反復的に与えながら、前記
基準クロックと内部クロックとの間のスキューが前記単
位遅延量より小さくなるまで比較動作を反復し、遅延固
定ループＤＬＬの初期動作を遂行した。
【０００４】しかし、上述のような場合は、単位遅延素
子（ｕｎｉｔ ｄｅｌａｙ）を利用して反復的になんど
も遅延させながら、その都度補正された結果を確認する
方法を取っていたため、必然的にその反復回数が多くな
りＤＬＬの初期ロックタイム（ｉｎｉｔｉａｌ ｌｏｃ
ｋｔｉｍｅ）に長時間を要するという短所があった。例
えば、０．２ｎｓｅｃの単位遅延素子を採用していると
仮定する時、８クロックごとに前記遅延固定ループの位
相比較部を作動させる既存のメカニズムで８ｎｓｅｃの
遅延動作を遂行するためには、少なくとも４０回の反復
動作、すなわち３２０クロック経過後にはじめてその動
作を完了できることになる。
【０００５】特に、上述のような従来技術は、高速で動
作するデバイスではさらに致命的な悪影響を及ぼすこと
は明らかである。
【０００６】
【発明が解決しようとする課題】したがって、本発明
は、前記のような従来の諸問題を解決するために案出さ
れたものであって、その目的は、発生したスキュー除去
のために、基準クロックまたは対象内部クロックに対し
て単位遅延とともに、多段遅延を反復的に併行して実行
しながら補正結果を確認して、短い時間内にＤＬＬの初
期動作を完了することが可能な遅延固定ループの初期ロ
ックタイム短縮装置及び方法を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の装置は、基準クロックと内部クロックとの
間のスキューを除去するための遅延固定ループＤＬＬの
初期ロックタイム短縮装置において、基準クロック生成
手段と、入力された内部クロックに単位遅延と多段遅延
（ｍｕｌｔｉｐｌｅ ｄｅｌａｙ）とを与え、前記入力
された内部クロックと、単位遅延された内部クロック及
び多段遅延された内部クロックの位相を前記基準クロッ
ク提供手段から提供される基準クロックの位相と比較す
る位相比較手段と、前記位相比較手段の比較結果に応じ
て遅延量を選択するシフトコントロール手段と、前記シ
フトコントロール手段の出力に応じて前記内部クロック
を遅延させる遅延手段と、前記遅延手段により遅延され
たクロックに相応する遅延クロックモデルを前記位相比
較手段に内部クロックとして提供する遅延クロックモデ
リング手段とを含むことを特徴とする。
【０００８】また、本発明の装置は、基準クロックと内
部クロックとの間のスキューを除去するための遅延固定
ループＤＬＬの初期ロックタイム短縮装置において、基
準クロック提供手段と、前記基準クロック提供手段から
提供された基準クロックに単位遅延と多段遅延とを与
え、前記基準クロックと、単位遅延された基準クロック
及び多段遅延された基準クロックの位相が入力された内
部クロックの位相とを比較する位相比較手段と、前記位
相比較手段の比較結果に応じて遅延量を選択するシフト
コントロール手段と、前記シフトコントロール手段の出
力に応じて前記基準クロックを遅延させる遅延手段と、
前記遅延手段により遅延されたクロックに相応する遅延
クロックモデルを前記位相比較手段に内部クロックとし
て提供する遅延クロックモデリング手段とを含むことを
特徴とする。
【０００９】さらに、前記の目的を達成するため、本発
明の遅延固定ループＤＬＬの初期ロックタイム短縮方法
は、基準クロックまたは内部クロックのいずれかを遅延
させてスキューを除去するための遅延固定ループＤＬＬ
の初期ロックタイム短縮方法において、前記基準クロッ
ク及び内部クロックを入力する第１ステップと、前記内
部クロックと前記基準クロックとの比較結果、遅延手段
の遅延量が過多の場合、現在の遅延量を単位遅延量だけ
減少させる第２ステップと、前記内部クロックと前記基
準クロックとの比較結果、前記遅延手段の遅延量が不足
の場合、遅延量を増加させ、単位遅延量または所定の多
段遅延量の内許容されるいずれかの遅延量だけ増加させ
る第３ステップと、前記基準クロック及び内部クロック
間の位相差が前記単位遅延による位相差より小さくなる
時まで前記第１ステップないし第３ステップを繰り返し
遂行する第４ステップとを含むことを特徴とする。
【００１０】
【発明の実施の形態】以下、添付した図面を参照して本
発明の実施例を詳細に説明する。
【００１１】図１は、本発明における遅延固定ループの
初期ロックタイム短縮装置の構成を概略的に示したブロ
ック図であり、符号１０はクロック生成部、２０は遅延
クロックモデリング部、３０は位相比較部、４０はシフ
トコントロール部、５０は遅延部、６０は信号駆動部を
各々示したものである。
【００１２】本発明による遅延固定ループの初期ロック
タイム短縮装置は、図１に示したように、外部から入力
されたクロックを利用して基準クロックを提供するクロ
ック生成部１０と、このクロック生成部１０から提供さ
れる基準クロックと、入力された内部クロックの位相を
比較して基準クロックまたは内部クロックに対して単位
遅延とともに、多段遅延を併行して実行しながら位相を
比較する位相比較部３０と、この位相比較部３０の比較
結果に応じて遅延量を選択するシフトコントロール部４
０と、ＮＡＮＤゲート及びインバータ等により構成され
る遅延チェーン（ｄｅｌａｙ ｃｈａｉｎ）を具備して
おり、前記シフトコントロール部４０から出力される制
御信号に応じて選択された遅延量だけ遅延させる遅延部
５０と、前記遅延部５０により遅延された現在のクロッ
クに相応する遅延クロックモデルを前記位相比較部３０
に提供する遅延クロックモデリング部２０と、前記遅延
部５０から印加されるクロックを外部に出力するための
ＤＬＬクロック駆動部６０とを含んで構成される。
【００１３】また、図１の位相比較部についての細部構
成一実施例を図２に示した。図面において、３１、３
３、及び３５は位相比較器であり、３２は単位遅延器で
あり、３４は多段遅延器であり、３６はバーストシフト
制御ユニットである。
【００１４】図２を参照して説明すると、前記位相比較
部３０は、入力される前記基準クロック及び内部クロッ
クを直接比較して出力する第１位相比較器３１と、前記
入力される内部クロックに対して所定の単位遅延を与え
る単位遅延器３２と、前記基準クロックと、単位遅延さ
れた内部クロックとを比較して出力する第２位相比較器
３３と、前記入力される内部クロックに対して多段遅延
を与える多段遅延器３４と、前記基準クロックと多段遅
延された内部クロックとを比較して出力する第３位相比
較器３５と、前記第３位相比較器の比較結果の出力に応
じて前記遅延手段で多段のシフトを発生可能に支援する
バーストシフト制御ユニット３６とにより構成される。
【００１５】図４の（ａ）、（ｂ）及び（ｃ）を参照し
て本発明の初期ロックタイム短縮装置の動作を以下に説
明する。
【００１６】本発明における初期ロックタイム短縮装置
は、基準クロックと入力された内部クロックのエッジを
比較して２クロック間に存在するスキュー（図４の
（ａ）における△ｔ１）を除去するものである。
【００１７】すなわち、基準クロックまたは対象内部ク
ロックに対して単位遅延と多段遅延をともに遂行しなが
ら、直前の遅延動作が反映された内部クロック信号と前
記基準クロックエッジとの間の時間差（以下"Δｔ２"と
省略する、図４の（ｂ）参照）が前記２つの遅延動作に
よる遅延量（以下"Δｔｓｕｍ"と省略する、Δｔｓｕ ｍ
＝Δｔｕｎｉｔ + Δｔｍｕｌｔｉ)より大きければ前記
Δｔｓｕｍだけ内部クロックをさらに遅延させて、もし
Δｔ２がΔｔｓｕｍより小さければΔｔｕｎｉ ｔだけさ
らに遅延させる。そしてこのような動作が、直前遅延動
作が反映された内部クロック信号と前記基準クロックの
エッジとの間の時間差（以下簡単に"Δｔ３"とする、図
４の（ｃ）参照）がΔｔｕｎｉｔよりも小さくなるまで
繰り返すようにすることで、短時間の内にＤＬＬの初期
動作を完了可能とする。
【００１８】例えば、前記Δｔｓｕｍが４個の単位遅延
素子遅延量（０.２ｎｓｅｃ×４）に該当すると仮定す
る時、８クロックごとに前記遅延固定ループの位相比較
部を作動させるメカニズムで８ｎｓｅｃの遅延動作を遂
行するためには、１０回の反復動作、すなわち８０クロ
ック（従来のＤＬＬの初期動作時間と比較して１／４に
短縮される）の内にその動作が完了されることになる。
【００１９】次に、本発明における遅延固定ループ初期
ロックタイム短縮方法について遂行過程の一実施例につ
き図３を参照して説明する。
【００２０】まず、位相比較部３０に基準クロックと内
部クロックが各々入力されると（段階７１）、内部クロ
ックが基準クロックよりおそいか否かを比較する（段階
７２）。
【００２１】前記内部クロックと前記基準クロックとの
比較の結果、内部クロックが基準クロックよりおそけれ
ば、すなわち遅延量が過多の場合、遅延部５０の遅延チ
ェーンを直前より一単位遅延だけ左にシフトさせ、単位
遅延量だけ遅延量を減少させた後（段階７３）、再度比
較する（段階７２）。
【００２２】また、前記内部クロックと前記基準クロッ
クとの比較の結果、内部クロックが基準クロックより早
ければ、すなわち遅延量が不足の場合、その時点より単
位遅延時間だけさらに遅延されたクロックモデルを生成
する（段階７４）。
【００２３】その後、再度生成されたクロックモデルが
前記基準クロックよりおそいか否かを確認して（段階７
５）、それでも早ければ多段遅延時間ｍだけさらに遅延
されたクロックモデルを生成した後（段階７６）に、再
びそのクロックモデルが前記基準クロックよりおそいか
否かを確認する（段階７７）。
【００２４】もし、この時点においても提供されたクロ
ックモデルがおそければ、すなわち遅延量が不足である
場合、直前より多段遅延時間ｍ＋１だけ前記遅延部の遅
延チェーンを左にシフトさせた（段階７９）後、前記内
部遅延クロックが基準クロックより遅いか否かの比較過
程（段階７２）に戻る。
【００２５】これに対し、前記多段遅延時間ｍだけさら
に遅延されたクロックモデルが基準クロックより早い場
合、すなわち単位遅延量だけ付加されると、遅延量が不
足し、多段遅延量だけ付加されると、遅延量が過多とな
る場合には、直前より単位遅延時間だけ前記遅延部の遅
延チェーンを右にシフトさせた（段階７８）後、前記比
較過程（段階７２）に戻って上述の動作が反復されるこ
ととなる。
【００２６】このようにして、内部クロックが基準クロ
ックより早く（すなわち、遅延量が不足して）、現在よ
り単位遅延時間だけさらに遅延させたクロックモデルを
生成した（段階７４）後に、これを基準クロックと比較
すると（段階７５）、前記基準クロックより遅くなる場
合に（すなわち、遅延量が過多であるとき）、ＤＬＬの
初期動作が完了する。
【００２７】上述した実施例では、基準クロックを固定
させたまま、対象クロックを遅延させながら比較する場
合についてのみ詳細に説明しているが、当該分野の通常
の知識を有する者であれば、前記対象クロックを固定さ
せてその代りに前記基準クロックを遅延させながら両ク
ロック間のスキューを除去可能であることは容易に想到
できる。また、前記多段遅延の遅延量も本発明が適用さ
れる回路環境及び設計者の意図によって適切に変更して
設計可能であることを容易に想到できるものである。
【００２８】本発明の技術思想については、上記好まし
い実施例によって具体的に記述したが、上記実施例はそ
の説明のためのものであって、これに限定されるもので
はなく、本発明の技術分野の通常の専門家であれば本発
明の技術思想の範囲内で種々の形態にて実施が可能であ
り、本発明はこれらを含むものである。
【００２９】
【発明の効果】上述のように本発明は、基準クロックと
比較される対象クロックとの間のスキューを除去する補
正において、その補正速度を加速化させることによっ
て、ＤＬＬの初期動作を短時間内に完結可能にし、充分
な初期動作マージンを確保するだけでなく、ＤＬＬ補正
（ｃｏｒｒｅｃｔｉｏｎ）範囲が大きい場合にもこれを
短時間内に安定的に遂行可能とすることで、本装置及び
方法を採用するデバイス（ｄｅｖｉｃｅ）の高速動作性
能を顕著に向上させる優れた効果がある。
【図面の簡単な説明】
【図１】本発明における遅延固定ループの初期ロックタ
イム短縮装置の構成を概略的に示したブロック図であ
る。
【図２】図１における位相比較部の細部についての一実
施例を示す構成図である。
【図３】本発明における遅延固定ループ初期ロックタイ
ム短縮方法の一実施例を示す遂行フローチャートであ
る。
【図４】（ａ）は本発明における初期ロックタイム短縮
装置の動作を示すクロックタイミング図である。（ｂ）
は本発明における初期ロックタイム短縮装置の（（ａ）
に続く）動作を示すクロックタイミング図である。
（ｃ）は本発明における初期ロックタイム短縮装置の
（（ｂ）に続く）動作を示すクロックタイミング図であ
る。
【符号の説明】
１０ クロック生成部 ２０ 遅延クロックモデリング部 ３０ 位相比較部 ４０ シフトコントロール部 ５０ 遅延部 ６０ 駆動部 ３１、３３、３５ 位相比較器 ３２ 単位遅延器 ３４ 多段遅延器 ３６ バーストシフト制御ユニット

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 基準クロックと内部クロックとの間のス
    キューを除去するための遅延固定ループ（ＤＬＬ）の初
    期ロックタイム短縮装置において、 基準クロック生成手段と、 入力された内部クロックに単位遅延と多段遅延（ｍｕｌ
    ｔｉｐｌｅ ｄｅｌａｙ）とを与え、前記入力された内
    部クロックと、単位遅延された内部クロック及び多段遅
    延された内部クロックの位相を前記基準クロック提供手
    段から提供される基準クロックの位相と比較する位相比
    較手段と、 前記位相比較手段の比較結果に応じて遅延量を選択する
    シフトコントロール手段と、 前記シフトコントロール手段の出力に応じて前記内部ク
    ロックを遅延させる遅延手段と、 前記遅延手段により遅延されたクロックに相応する遅延
    クロックモデルを前記位相比較手段に内部クロックとし
    て提供する遅延クロックモデリング手段とを含むことを
    特徴とする遅延固定ループの初期ロックタイム短縮装
    置。
  2. 【請求項２】 前記位相比較手段は、 入力される前記基準クロック及び内部クロックをそのま
    ま比較して出力する第１位相比較器と、 前記入力される内部クロックに対して所定の単位遅延を
    与える単位遅延器と、 前記基準クロックと、単位遅延された内部クロックとを
    比較して出力する第２位相比較器と、 前記入力される内部クロックに対して多段遅延を与える
    多段遅延器と、 前記基準クロックと、多段遅延された内部クロックとを
    比較して出力する第３位相比較器と、 前記第３位相比較器の比較結果出力に応じて前記遅延手
    段で多段のシフトを発生可能に支援するバーストシフト
    制御ユニットとを含むことを特徴とする請求項１記載の
    遅延固定ループの初期ロックタイム短縮装置。
  3. 【請求項３】 前記遅延手段から印加される遅延クロッ
    クを外部に出力するためのＤＬＬクロック駆動手段をさ
    らに含むことを特徴とする請求項１または２記載の遅延
    固定ループの初期ロックタイム短縮装置。
  4. 【請求項４】 基準クロックと内部クロックとの間のス
    キューを除去するための遅延固定ループＤＬＬの初期ロ
    ックタイム短縮装置において、 基準クロック提供手段と、 前記基準クロック提供手段から提供された基準クロック
    に単位遅延と多段遅延とを与え、前記基準クロックと、
    単位遅延された基準クロック及び多段遅延された基準ク
    ロックの位相が入力された内部クロックの位相とを比較
    する位相比較手段と、 前記位相比較手段の比較結果に応じて遅延量を選択する
    シフトコントロール手段と、 前記シフトコントロール手段の出力に応じて前記基準ク
    ロックを遅延させる遅延手段と、 前記遅延手段により遅延されたクロックに相応する遅延
    クロックモデルを前記位相比較手段に内部クロックとし
    て提供する遅延クロックモデリング手段とを含むことを
    特徴とする遅延固定ループの初期ロックタイム短縮装
    置。
  5. 【請求項５】 前記位相比較手段は、 入力される前記基準クロック及び内部クロックをそのま
    ま比較して出力する第１位相比較器と、 前記入力される基準クロックに対して所定の単位遅延を
    与える単位遅延器と、 前記内部クロックと、単位遅延された基準クロックとを
    比較して出力する第２位相比較器と、 前記入力される基準クロックに対して多段遅延を与える
    多段遅延器と、 前記内部クロックと、多段遅延された基準クロックとを
    比較して出力する第３位相比較器と、 前記第３位相比較器の比較結果出力に応じて前記遅延手
    段で多段のシフトを発生可能に支援するバーストシフト
    制御ユニットとを含むことを特徴とする請求項１または
    ３記載の遅延固定ループの初期ロックタイム短縮装置。
  6. 【請求項６】 前記遅延手段から印加される遅延クロッ
    クを外部に出力するためのＤＬＬクロック駆動手段をさ
    らに含むことを特徴とする請求項１又は４記載の遅延固
    定ループの初期ロックタイム短縮装置。
  7. 【請求項７】 基準クロックまたは内部クロックのいず
    れかを遅延させてスキューを除去するための遅延固定ル
    ープ（ＤＬＬ）の初期ロックタイム短縮方法において、 前記基準クロック及び内部クロックを入力する第１ステ
    ップと、 前記内部クロックと前記基準クロックとの比較結果、遅
    延手段の遅延量が過多の場合、現在の遅延量を単位遅延
    量だけ減少させる第２ステップと、 前記内部クロックと前記基準クロックとの比較結果、前
    記遅延手段の遅延量が不足の場合、遅延量を増加させ、
    単位遅延量または所定の多段遅延量の内許容されるいず
    れかの遅延量だけ増加させる第３ステップと、 前記基準クロック及び内部クロック間の位相差が前記単
    位遅延による位相差より小さくなる時まで前記第１ステ
    ップないし第３ステップを繰り返し遂行する第４ステッ
    プとを含むことを特徴とする遅延固定ループの初期ロッ
    クタイム短縮方法。
  8. 【請求項８】 前記第２ステップは、 前記内部クロックが前記基準クロックよりおそいか否か
    を判断する第１過程と、 前記遅延手段の遅延チェーンを前記単位遅延だけ遅延減
    少方向にシフトする第２過程とを含むことを特徴とする
    請求項７記載の遅延固定ループの初期ロックタイム短縮
    方法。
  9. 【請求項９】 前記第３ステップは、 前記単位遅延時間だけさらに遅延されたクロックモデル
    を提供する第３過程と、 前記第３過程で提供されたクロックモデルが前記基準ク
    ロックより早いか否かを確認し、早い場合多段遅延ｍ時
    間だけ遅延されたクロックモデルを提供する第４過程
    と、 前記第４過程で提供されたクロックモデルが基準クロッ
    クより早いか否かを確認して、遅い場合前記遅延手段の
    遅延チェーンを遅延増加方向に前記単位遅延時間だけシ
    フトし、早い場合前記単位遅延及び多段遅延時間ｍ+１
    だけシフトする第５過程とを含むことを特徴とする請求
    項７または８記載の遅延固定ループの初期ロックタイム
    短縮方法。
JP2000000161A 1998-12-30 2000-01-04 遅延固定ループの初期ロックタイム短縮方法 Expired - Fee Related JP4497436B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1998/P61147 1998-12-30
KR1019980061147A KR100310460B1 (ko) 1998-12-30 1998-12-30 지연고정루프의 초기 록 타임 단축 장치 및 방법

Publications (2)

Publication Number Publication Date
JP2000207052A true JP2000207052A (ja) 2000-07-28
JP4497436B2 JP4497436B2 (ja) 2010-07-07

Family

ID=19567903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000000161A Expired - Fee Related JP4497436B2 (ja) 1998-12-30 2000-01-04 遅延固定ループの初期ロックタイム短縮方法

Country Status (4)

Country Link
US (1) US6445234B1 (ja)
JP (1) JP4497436B2 (ja)
KR (1) KR100310460B1 (ja)
TW (1) TW455871B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005348119A (ja) * 2004-06-03 2005-12-15 Seiko Epson Corp 半導体装置、サンプリングパルス生成回路及び受信回路
JP2007311009A (ja) * 2006-05-15 2007-11-29 Hynix Semiconductor Inc 減少した面積を有するｄｌｌとこれを含む半導体メモリ装置及びそのロッキング動作方法
JP2008181651A (ja) * 2001-11-07 2008-08-07 Samsung Electronics Co Ltd Ｃａｓレイテンシを利用してロッキングレゾリューション調節が可能な遅延同期ループ回路

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564283B1 (en) 1998-06-22 2009-07-21 Xilinx, Inc. Automatic tap delay calibration for precise digital phase shift
KR100521418B1 (ko) * 1999-12-30 2005-10-17 주식회사 하이닉스반도체 지연고정루프에서 짧은 록킹 시간과 높은 잡음 제거를갖는 딜레이 제어기
JP2001291388A (ja) * 2000-04-05 2001-10-19 Nec Corp Ｄｌｌ回路、それを使用する半導体装置及びタイミング生成方法
US7187742B1 (en) * 2000-10-06 2007-03-06 Xilinx, Inc. Synchronized multi-output digital clock manager
US6901013B2 (en) 2001-06-05 2005-05-31 Micron Technology, Inc. Controller for delay locked loop circuits
US7245540B2 (en) * 2001-06-05 2007-07-17 Micron Technology, Inc. Controller for delay locked loop circuits
JP2003032104A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp Ｄｌｌ回路とその制御方法
KR100424182B1 (ko) * 2001-12-21 2004-03-24 주식회사 하이닉스반도체 지터 특성을 개선한 지연 고정 루프 회로
US6944738B2 (en) * 2002-04-16 2005-09-13 Sun Microsystems, Inc. Scalable design for DDR SDRAM buses
DE10330796B4 (de) * 2002-10-30 2023-09-14 Hynix Semiconductor Inc. Registergesteuerter Delay Locked Loop mit Beschleunigungsmodus
US6999547B2 (en) * 2002-11-25 2006-02-14 International Business Machines Corporation Delay-lock-loop with improved accuracy and range
US6859109B1 (en) 2003-05-27 2005-02-22 Pericom Semiconductor Corp. Double-data rate phase-locked-loop with phase aligners to reduce clock skew
US7466723B2 (en) * 2004-06-29 2008-12-16 Intel Corporation Various methods and apparatuses for lane to lane deskewing
TWI330785B (en) 2004-08-31 2010-09-21 Via Tech Inc A method for detecting the capture range of the data strobe
KR100594297B1 (ko) * 2004-10-12 2006-06-30 삼성전자주식회사 외부 클럭 신호의 주파수에 순응하는 발진기를 이용하는지연 동기 루프 및 방법
US7282972B2 (en) * 2005-07-29 2007-10-16 Micron Technology, Inc. Bias generator with feedback control
JP4775141B2 (ja) 2005-09-29 2011-09-21 株式会社ハイニックスセミコンダクター 遅延固定ループ回路
KR100863016B1 (ko) * 2007-05-31 2008-10-13 주식회사 하이닉스반도체 동작 모드 설정 장치, 이를 포함하는 반도체 집적 회로 및반도체 집적 회로의 제어 방법
KR100902050B1 (ko) 2007-06-26 2009-06-15 주식회사 하이닉스반도체 전원 제어 장치 및 이를 포함하는 ｄｌｌ 회로
KR101196706B1 (ko) * 2009-10-29 2012-11-07 에스케이하이닉스 주식회사 지연 고정 루프 회로를 포함하는 반도체 집적 회로
KR101875062B1 (ko) * 2012-01-31 2018-07-05 삼성전자주식회사 디바이스 디스커버리 동작을 수행하기 위한 컨트롤 포인트의 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013219A (ja) * 1996-06-27 1998-01-16 Mitsubishi Electric Corp クロック信号のズレを防止する回路
JPH1032487A (ja) * 1996-07-12 1998-02-03 Nippon Steel Corp タイミング信号発生回路
JPH1093429A (ja) * 1996-09-18 1998-04-10 Toshiba Microelectron Corp 遅延回路及びこれを用いたｐｌｌ回路
JPH10254580A (ja) * 1996-12-18 1998-09-25 Samsung Electron Co Ltd メモリ装置のディジタル遅延同期回路
JPH10285016A (ja) * 1997-04-10 1998-10-23 Fujitsu Ltd 位相比較回路、ｄｌｌ回路および半導体集積回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355037A (en) * 1992-06-15 1994-10-11 Texas Instruments Incorporated High performance digital phase locked loop
US5796673A (en) * 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
US5771264A (en) * 1996-08-29 1998-06-23 Altera Corporation Digital delay lock loop for clock signal frequency multiplication
US6125157A (en) * 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013219A (ja) * 1996-06-27 1998-01-16 Mitsubishi Electric Corp クロック信号のズレを防止する回路
JPH1032487A (ja) * 1996-07-12 1998-02-03 Nippon Steel Corp タイミング信号発生回路
JPH1093429A (ja) * 1996-09-18 1998-04-10 Toshiba Microelectron Corp 遅延回路及びこれを用いたｐｌｌ回路
JPH10254580A (ja) * 1996-12-18 1998-09-25 Samsung Electron Co Ltd メモリ装置のディジタル遅延同期回路
JPH10285016A (ja) * 1997-04-10 1998-10-23 Fujitsu Ltd 位相比較回路、ｄｌｌ回路および半導体集積回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008181651A (ja) * 2001-11-07 2008-08-07 Samsung Electronics Co Ltd Ｃａｓレイテンシを利用してロッキングレゾリューション調節が可能な遅延同期ループ回路
JP2005348119A (ja) * 2004-06-03 2005-12-15 Seiko Epson Corp 半導体装置、サンプリングパルス生成回路及び受信回路
JP4561188B2 (ja) * 2004-06-03 2010-10-13 セイコーエプソン株式会社 半導体装置、サンプリングパルス生成回路及び受信回路
JP2007311009A (ja) * 2006-05-15 2007-11-29 Hynix Semiconductor Inc 減少した面積を有するｄｌｌとこれを含む半導体メモリ装置及びそのロッキング動作方法

Also Published As

Publication number Publication date
KR20000044648A (ko) 2000-07-15
US6445234B1 (en) 2002-09-03
KR100310460B1 (ko) 2001-11-15
JP4497436B2 (ja) 2010-07-07
TW455871B (en) 2001-09-21

Similar Documents

Publication Publication Date Title
JP2000207052A (ja) 遅延固定ル―プの初期ロックタイム短縮装置及び方法
CN100470670C (zh) 延迟锁定回路及其锁定方法
KR100399941B1 (ko) 디디알 에스디램의 레지스터 제어 지연고정루프
JP2001237693A (ja) 遅延固定ループ
US7098712B2 (en) Register controlled delay locked loop with reduced delay locking time
JP2012060660A (ja) Ｄｒａｍの動作周波数を高める遅延固定ループ
KR100500929B1 (ko) 지연 고정 루프 회로
KR20050041612A (ko) 데이터 출력에 관한 동작마진이 향상된 메모리 장치
KR101110819B1 (ko) 반도체 메모리의 동작 타이밍 제어 장치 및 그 방법
US8106693B2 (en) Delay locked loop circuit and operation method thereof
KR100299357B1 (ko) 위상비교회로,dll회로및반도체집적회로
US7940096B2 (en) Register controlled delay locked loop circuit
US7573307B2 (en) Systems and methods for reduced area delay locked loop
US6633995B1 (en) System for generating N pipeline control signals by delaying at least one control signal corresponding to a subsequent data path circuit
US5920222A (en) Tunable pulse generator based on a wave pipeline
US8729943B2 (en) Phase interpolating apparatus and method
US6774823B1 (en) Clock synchronization logic
US8390353B2 (en) Duty cycle correction circuit
US20020138780A1 (en) Clock generator for generating a frequency-jittered system clock
US11469747B1 (en) Shift register and electronic device including the same
US11082049B2 (en) Semiconductor device
KR100321756B1 (ko) 고주파에서 동작하는 레지스터 지연고정루프
JP2001257566A (ja) イネーブル付きラッチ回路
US6701423B2 (en) High speed address sequencer
KR100854417B1 (ko) 반도체 메모리 소자와 그의 구동 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080917

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees