JP2000200705A - チップ型セラミック電子部品及びその特性値調整方法 - Google Patents

Abstract

(57)【要約】 【課題】 抵抗値や静電容量などの電気的特性を微妙に
調整することができ、抵抗値等のばらつきが少ないチッ
プ型セラミック電子部品を得る。 【解決手段】 セラミック素体としてのサーミスタ素体
２の両端に第１，第２の端子電極３，４が形成されてお
り、サーミスタ素体２の上面２ｃにおいて、第１，第２
の端子電極に電気的に接続されるように、それぞれ、第
１の抵抗値調整用電極５，６及び第２の抵抗値調整用電
極７，８が形成されており、第１の抵抗値調整用電極
５，６のうち、少なくとも１つの抵抗値調整用電極６の
先端と、第２の抵抗値調整用電極８との間の間隔Ｌ２
が、残りの第１の抵抗値調整用電極５と、第２の抵抗値
調整用電極７との間の間隔Ｌ１よりも大きくされてお
り、抵抗値調整用電極６，８の一部を除去することに抵
抗値が調整される、チップ型サーミスタ１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、正の抵抗温度特性
や負の抵抗温度特性を有するセラミック素体を用いて構
成されたチップ型セラミック電子部品及びその電気的特
性値調整方法に関し、より詳細には、セラミック素体面
に電気的特性値調整用電極が形成されているチップ型セ
ラミック電子部品及びその電気的特性値調整方法に関す
る。

【０００２】

【従来の技術】従来、表面実装可能なセラミック電子部
品として、正特性サーミスタ、負特性サーミスタ、セラ
ミックコンデンサなどの様々なものが提案されている。

【０００３】特開平８−２３６３０８号公報には、この
種のチップ型セラミック電子部品の一例として、チップ
型サーミスタが開示されている。このチップ型サーミス
タを図８を参照して説明する。

【０００４】図８に示すチップ型サーミスタ５１は負特
性サーミスタであり、負の抵抗温度特性を有する半導体
セラミックスからなるセラミック素体５２を有する。セ
ラミック素体５２の一端には端子電極５３ａが、他端に
は端子電極５３ｂが形成されている。セラミック素体５
２の上面５２ａ上には、抵抗値調整用電極５４ａ，５４
ｂが形成されている。抵抗値調整用電極５４ａは端子電
極５３ａに電気的に接続されており、抵抗値調整用電極
５４ｂは端子電極５３ｂに電気的に接続されている。抵
抗値調整用電極５４ａ，５４ｂの先端は、サーミスタ素
体５２の上面５２ａ上において所定距離を隔てて対向さ
れている。

【０００５】チップ型サーミスタ５１では、抵抗値調整
用電極５４ａ，５４ｂの少なくとも一方において、その
先端部分を除去することにより、抵抗値を調整し得ると
されている。

【０００６】チップ型サーミスタは、バッテリーパック
の温度検知素子や移動体通信用温度補償素子として多用
されている。この種の用途では、温度検出に際しての精
度の高いことが要求されており、抵抗値Ｒのばらつき並
びに温度特性であるＢ定数のばらつきは、±１％以下で
あることが要求されてきている。

【０００７】材料技術の進歩により、サーミスタ素体を
構成する半導体セラミックスの抵抗率ρ及びＢ定数の精
度は、上記要求を満足し得る程度に高められてきてい
る。しかしながら、製造されたチップ型サーミスタの抵
抗値Ｒは、加工ばらつき、特に電極形成精度により、数
％のばらつきを有しているのが実状であった。

【０００８】特開平８−２３６３０８号公報では、上記
のような抵抗値のばらつきを低減するために、抵抗値調
整用電極５４ａ，５４ｂのうち少なくとも一方を部分的
に除去することにより、抵抗値が調整される。

【０００９】上記抵抗値調整用電極５４ａ，５４ｂの部
分的な除去は、サンドブラスト法、バレル研磨法または
レーザーにより電極を削除する方法などにより行われる
とされている。

【００１０】

【発明が解決しようとする課題】しかしながら、特開平
８−２３６３０８号公報に記載の方法によって抵抗値の
調整を図ったとしても、±１％以下に抵抗値のばらつき
を抑制することが非常に困難であった。すなわち、抵抗
値調整用電極５４ａ，５４ｂの部分的な除去を行う方法
では、除去する電極の寸法ばらつきを低減するうえで限
界があり、抵抗値Ｒを高精度に調整することはできなか
った。

【００１１】また、チップ型サーミスタ以外のセラミッ
ク電子部品においても、静電容量などの電気的特性のば
らつきの少ないことが強く求められている。本発明の目
的は、上述した従来技術の欠点を解消し、抵抗値あるい
は静電容量などの電気的特性のばらつきがより一層小さ
い、チップ型セラミック電子部品及び該チップ型セラミ
ック電子部品の特性値調整方法を提供することにある。

【００１２】

【課題を解決するための手段】本願の第１の発明に係る
チップ型セラミック電子部品は、セラミック素体と、前
記セラミック素体の対向し合う第１，第２の端部に形成
された第１，第２の端子電極と、前記セラミック素体面
に形成されており、第１の端子電極に電気的に接続され
ており、第２の端子電極側に向かって延びるように形成
された複数の第１の電気的特性値調整用電極と、前記第
１の電気的特性値調整用電極が形成されているセラミッ
ク素体面に形成されており、第２の端子電極に電気的に
接続されており、第１の端子電極側に向かって延びるよ
うに形成された少なくとも１つの第２の電気的特性値調
整用電極とを備え、前記複数の第１の電気的特性値調整
用電極のうち少なくとも１つの電気的特性値調整用電極
と、第２の電気的特性値調整用電極との間の間隔が、残
りの第１の電気的特性値調整用電極と、第２の電気的特
性値調整用電極との間の間隔よりも大きくされているこ
とを特徴とする。

【００１３】第１の発明の特定の局面では、前記第２の
電気的特性値調整用電極は複数形成されている。本願の
第２の発明に係るチップ型セラミック電子部品は、セラ
ミック素体と、前記セラミック素体の対向し合う第１，
第２の端部に形成された第１，第２の端子電極と、前記
セラミック素体面に形成されており、第１の端子電極に
電気的に接続されており、第２の端子電極側に向かって
延びるように形成された複数の電気的特性値調整用電極
とを備え、前記複数の電気的特性値調整用電極のうち少
なくとも１つの電気的特性値調整用電極の先端と、第２
の端子電極との間の間隔が、残りの電気的特性値調整用
電極の先端と、第２の端子電極との間の間隔よりも大き
くされていることを特徴とする。

【００１４】また、第１，第２の発明に係るチップ型セ
ラミック電子部品では、好ましくは、前記電気的特性値
調整用電極が形成されているセラミック素体面を被覆す
るように形成された透明もしくは半透明の保護膜がさら
に備えられる。

【００１５】また、第１，第２の発明に係るチップ型セ
ラミック電子部品は、正特性サーミスタ、負特性サーミ
スタ、コンデンサ、バリスタなどの様々なチップ型セラ
ミック電子部品に用い得るものであるが、特に、抵抗値
のばらつきが非常に小さいことが強く求められるチップ
型サーミスタに好適に用いられる。

【００１６】第１，第２の発明の特定の局面では、チッ
プ型サーミスタを構成するために、上記セラミック素体
として、サーミスタ素体が用いられ、電気的特性値調整
用電極として抵抗値調整用電極が形成される。

【００１７】本願の第３の発明は、第１，第２の発明に
係るチップ型セラミック電子部品の電気的特性値調整方
法であって、複数の電気的特性値調整用電極のうち、反
対側の端子電極または該端子電極に接続された電気的特
性値調整用電極との間の間隔を広くするように電気的特
性値調整用電極の少なくとも一部を除去することによ
り、電気的特性値の微調整を行うことを特徴とする。

【００１８】

【発明の実施の形態】以下、図面を参照しつつ本発明の
実施例を説明することにより、本発明をより詳細に説明
する。

【００１９】図１（ａ）及び（ｂ）は、本発明の第１の
実施例に係るチップ型サーミスタを説明するための斜視
図であり、（ａ）は外観斜視図、（ｂ）は保護膜を除去
した状態を示す斜視図である。

【００２０】チップ型サーミスタ１は、矩形板状のサー
ミスタ素体２を用いて構成されている。サーミスタ素体
２としては、矩形板状の形状のものに限定されず、立方
体状、円盤状など様々な形状とすることができる。

【００２１】本実施例では、サーミスタ素体２は、負の
抵抗温度特性を有する半導体セラミックスにより構成さ
れているが、正の抵抗温度特性を有する半導体セラミッ
クスを用い、正特性サーミスタを構成してもよい。

【００２２】サーミスタ素体２の第１の端部２ａの外表
面には第１の端子電極３が形成されており、第１の端部
２ａとは反対側の第２の端部２ｂの外表面には第２の端
子電極４が形成されている。

【００２３】端子電極３，４は、サーミスタ素体２の上
面２ｃに至るように形成されている。図１（ｂ）に示さ
れているように、サーミスタ素体２の上面２ｃ上におい
ては、第１の端子電極３に電気的に接続された複数の第
１の抵抗値調整用電極５，６が形成されている。第１の
抵抗値調整用電極５，６は、端子電極３から相手方の端
子電極４側に向かって延びるように形成されている。他
方、サーミスタ素体２の上面２ｃ上において、第２の端
子電極４に電気的に接続されるように第２の抵抗値調整
用電極７，８が形成されている。第２の抵抗値調整用電
極７，８は相手方の端子電極３側に延びるように形成さ
れている。

【００２４】第１の抵抗値調整用電極５，６の先端と、
第２の抵抗値調整用電極７，８の先端とは、所定の距離
を隔てて、それぞれ対向されている。従って、第１の抵
抗値調整用電極５，６の先端と、第２の抵抗値調整用電
極７，８の先端との間の各間隔Ｌ１，Ｌ２を調整するこ
とにより、チップ型サーミスタ１の抵抗値を調整するこ
とができる。

【００２５】図１（ａ）に示すように、抵抗値調整用電
極５〜８を覆うように、サーミスタ素体２の上面２ｃ上
に保護膜９が形成されている。本実施例では、保護膜９
は、透明もしくは半透明の合成樹脂膜により形成されて
おり、下方に形成されている抵抗値調整用電極５〜８の
形状を外部から目視により確認し得るように構成されて
いる。

【００２６】上記チップ型サーミスタ１の製造方法の一
例を、図２及び図３を参照して説明する。チップ型サー
ミスタ１を得るにあたっては、まず、図２に示すように
マザーのサーミスタ基板１０を用意する。マザーのサー
ミスタ基板１０の上面に、フォトリソグラフィー法によ
り、第１，第２の抵抗値調整用電極５〜８を形成する。
この場合、図２の破線Ａ，Ｂにより囲まれた矩形の領域
が１個のチップ型サーミスタ１に相当する部分である。
従って、サーミスタ基板１０においては、複数の上記矩
形領域がマトリックス状に配置されている。また、各矩
形の領域において、抵抗値調整用電極５〜８が形成され
ている。

【００２７】抵抗値調整用電極５〜８の形成にあたって
は、第１の抵抗値調整用電極５と第２の抵抗値調整用電
極７との間の間隔Ｌ１、並びに第１の抵抗値調整用電極
６と第２の抵抗値調整用電極８との間の間隔Ｌ２とを異
ならせる。本実施例では、第１の抵抗値調整用電極６と
第２の抵抗値調整用電極８との間の間隔Ｌ２が、第１の
抵抗値調整用電極５と第２の抵抗値調整用電極７との間
の間隔Ｌ１の２倍とされている。

【００２８】もっとも、間隔Ｌ２の間隔Ｌ１に対する比
Ｌ２／Ｌ１は、２に設定する必要は必ずしもない。すな
わちＬ２＞Ｌ１である限り、目的とする抵抗値やサーミ
スタ素体２の抵抗率に応じて、Ｌ２／Ｌ１を適宜選択す
ればよい。

【００２９】本実施例の抵抗値調整方法では、抵抗値調
整用電極５〜８の一部を削除するため、抵抗値が高めら
れるように調整が行われる。従って、抵抗値調整前の抵
抗値は、目的とする抵抗値よりも低めに設定することが
必要である。

【００３０】もっとも、抵抗値調整前の抵抗値を低くし
すぎると、抵抗値調整用電極５〜８の一部を除去する量
が増加し、電極除去に長時間を要することになる。従っ
て、抵抗値調整前の抵抗値は、目的とする抵抗値の８０
％以上とすることが望ましい。

【００３１】次に、マザーのサーミスタ基板１０の上面
に、透明もしくは半透明の感光性樹脂をスピンコートに
より塗布し、フォトリソグラフィーによりパターニング
する。このようにして、破線Ａ，Ｂで囲まれた矩形領域
内に、それぞれ、保護膜９が形成される。

【００３２】図２から明らかなように、保護膜９は、第
１，第２の抵抗値調整用電極５〜８の全てを覆ってはい
ない。すなわち、第１の抵抗値調整用電極５，６の一端
及び第２の抵抗値調整用電極７，８の一端が露出するよ
うに保護膜９が形成されている。第１，第２の抵抗値調
整用電極５〜８の一端を露出させるのは、次に形成され
る端子電極との電気的接続を確保するためである。

【００３３】次に、マザーのサーミスタ基板１０を、破
線Ａに沿って切断し、チップ型サーミスタがサーミスタ
素体２の長辺側に連ねられた第２のマザー基板を得る。
図３に示すように、上記のようにして得た第２のマザー
基板１０Ａにおいて、チップ型サーミスタ素子１の両端
を覆うように端子電極１１，１２を形成する。この端子
電極１１，１２は、スパッタリングにより下地電極を形
成し、下地電極上に、ラックめっきによりニッケル膜及
び半田膜を順次積層することにより形成されている。も
っとも、端子電極１１，１２を構成する電極材料につい
ては、特に限定されず、また、形成方法としても、導電
ペーストの塗布・焼付け、蒸着、スパッタリングなどの
適宜の方法を用い得る。

【００３４】図３に示したマザーのサーミスタ基板１０
Ａを、破線Ｂに沿って切断することにより、図１に示す
チップ型サーミスタ１が得られる。実際に、上記のよう
にしてチップ型サーミスタ１を得た後、各チップ型サー
ミスタ１の２５℃における抵抗値を測定し、目的とする
抵抗値との差を調べる。次に、目的とする抵抗値となる
ように、第１の抵抗値調整用電極５，６及び／または第
２の抵抗値調整用電極７，８の少なくとも一部を除去
し、抵抗値を高める。

【００３５】この電極の部分的な除去は、特に限定され
るわけではないが、レーザーを用いて行うことができ
る。また、保護膜９が感光性樹脂であるため、レーザー
による下方の抵抗値調整用電極５〜８の除去は妨げられ
ない。しかも、保護膜９が透明もしくは半透明であるた
め、目視により抵抗値調整用電極５〜８の形状を確認し
つつレーザーにより電極の除去を行うことができる。

【００３６】本実施例のチップ型サーミスタ１では、上
記抵抗値調整用電極６，８の少なくとも一方の一部を除
去することにより抵抗値が調整されるが、図８に示した
従来例に比べて、抵抗値を高精度に早く調整することが
できる。

【００３７】すなわち、第１の抵抗値調整用電極５と第
２の抵抗値調整用電極７との間の間隔Ｌ１に比べて、第
１の抵抗値調整用電極６と第２の抵抗値調整用電極８と
の間の間隔Ｌ２は大きくされている。従って、図１
（ｂ）に示されているように、第１の抵抗値調整用電極
５を部分的に除去し、すなわち先端から長さΔＬ削除し
た場合と、第１の抵抗値調整用電極６の先端側部分を同
じく長さΔＬだけ除去した場合とでは、抵抗値の変化率
は異なる。

【００３８】すなわち、同じ長さΔＬだけ第１の抵抗値
調整用電極５，６を削除した場合、大きな間隔Ｌ２側に
おける間隔変化率は小さく、ΔＬ／Ｌ１＞ΔＬ／Ｌ２と
なる。従って、同じ長さΔＬを削除した場合、第１の抵
抗値調整用電極６側の方が抵抗の変化率が小さくなる。

【００３９】よって、複数の第１の抵抗値調整用電極
５，６のうち、相手方の端子電極４に電気的に接続され
ている第２の抵抗値調整用電極７，８との間の間隔が狭
い抵抗値調整用電極５の一部を間隔Ｌ１を広げるように
除去することにより、抵抗値を粗調整し得ることがわか
る。

【００４０】また、複数の第１の抵抗値調整用電極５，
６のうち、相手方の端子電極４に電気的に接続されてい
る第２の抵抗値調整用電極７，８との間の間隔が広い抵
抗値調整用電極６の一部を間隔Ｌ２を広げるように除去
することにより、抵抗値を微調整し得ることがわかる。

【００４１】つまり、チップ型サーミスタ１の抵抗値を
測定し、目的とする抵抗値との差が大きい場合は間隔Ｌ
１を広げるように第１の抵抗値調整用電極５または７を
除去して、抵抗値を粗調整し、後に、必要に応じて間隔
Ｌ２を広げるように第１の抵抗値調整用電極６または８
を除去して、抵抗値を微調整すると、効率よくまた精度
よく抵抗値を調整することができる。これと同様に、目
的とする抵抗値との差が小さい場合には、間隔Ｌ２を広
げるように第１の抵抗値調整用電極６または８を除去し
て、抵抗値を微調整すればよく、効率よくまた精度よく
抵抗値を調整することができる。

【００４２】なお、第１の抵抗値調整用電極６ではな
く、第２の抵抗値調整用電極８の先端側部分を除去して
もよく、これら双方を除去してもよい。第１の実施例に
係るチップ型サーミスタ１では、複数の第２の抵抗値調
整用電極７，８が形成されていたが、第２の抵抗値調整
用電極については、１つのみ形成されていてもよい。す
なわち、図４に示すように、第２の端子電極４に接続さ
れる１つの第２の抵抗値調整用電極７Ａを形成してもよ
い。この場合においても、第１の抵抗値調整用電極５，
６のうち、１つの抵抗値調整用電極６の先端と第２の抵
抗値調整用電極７の先端との間の間隔が、残りの第１の
抵抗値調整用電極５の先端と第２の抵抗値調整用電極７
Ａの先端との間の間隔よりも大きくされているので、第
１の実施例の場合と同様に、第１の抵抗値調整用電極
５，６の先端側部分または第２の抵抗値調整用電極７Ａ
の先端側部分を除去することにより抵抗値の調整を図る
ことができる。

【００４３】さらに、本発明において、第１，第２の抵
抗値調整用電極については、第１の抵抗値調整用電極の
先端と、第２の抵抗値調整用電極の先端とが対向されて
いる必要は必ずしもない。図５に示すチップ型サーミス
タ２１のように、第１，第２の端子電極３，４に接続さ
れている第１，第２の抵抗値調整用電極２２ａ〜２２
ｃ，２３ａ〜２３ｃは、互いに間挿し合うように配置さ
れていてもよい。すなわち、第１，第２の抵抗値調整用
電極を、くし歯状電極の電極指の形態としてもよい。

【００４４】図５に示すチップ型サーミスタ２１では、
第１の抵抗値調整用電極２２ａ〜２２ｃと、反対側の電
位に接続される第２の抵抗値調整用電極２３ａ〜２３ｃ
との間の間隔Ｌ１，Ｌ２は図５に示す通りとなる。第１
の抵抗値調整用電極２２ｃと第２の抵抗値調整用電極２
３ｃとの間の間隔Ｌ２が、残りの第１の抵抗値調整用電
極２２ａ，２２ｂと第２の抵抗値調整用電極２３ａ〜２
３ｃとの間の間隔Ｌ１よりも大きくされている。

【００４５】第１，第２の抵抗値調整用電極２２ａ〜２
２ｃ，２３ａ〜２３ｃを形成した場合、端子電極３，４
間の抵抗値は、電極２２ａ〜２２ｃと電極２３ａ〜２３
ｃとがその長さ方向に沿って対向している幅、すなわち
交差幅及び間隔Ｌ１，Ｌ２により決定される。この交差
幅が小さいほどまた間隔Ｌ１，Ｌ２が大きいほど抵抗値
が大きくなり、交差幅が大きくなるほどまた間隔Ｌ１，
Ｌ２が小さいほど抵抗値は小さくなる。この場合、チッ
プ型サーミスタ２１の抵抗値は、各抵抗値調整用電極間
の抵抗値の並列接続抵抗となる。並列接続であるため、
抵抗値の高い部分、すなわち第１の抵抗値調整用電極２
２ｃと、第２の抵抗値調整用電極２３ｃとの間で取り出
される抵抗値の抵抗値変化は、素子の抵抗値にあまり影
響を与えない。言い換えれば、複数の第２の抵抗値調整
用電極２３ａ〜２３ｃのうち、相手方の抵抗値調整用電
極との間の間隔Ｌ２が広い第２の抵抗値調整用電極２３
ｃの一部を交差幅が小さくするように除去することによ
り、抵抗値を微調整し得ることがわかる。

【００４６】なお、抵抗値調整用電極の長さ方向に沿っ
て対向する間隔Ｌ１が狭く、かつ両側が対向する第１の
抵抗値調整用電極２２ｂ、及び第２の抵抗値調整用電極
２３ａ，２３ｂの一部を長さ方向に短くなるように除去
することにより、抵抗値を粗調整し得ることがわかる。

【００４７】また、抵抗値調整用電極の長さ方向に沿っ
て対向する間隔Ｌ１が狭く、かつ片側が対向する第１の
抵抗値調整用電極２２ｃ，２２ａの一部を長さ方向に短
くなるように除去することにより、上述した粗調整の略
半分になるが抵抗値を粗調整し得ることがわかる。

【００４８】図６は、本発明の第３の実施例に係るチッ
プ型サーミスタ素子を示す斜視図である。チップ型サー
ミスタ素子３１では、第２の抵抗値調整用電極が形成さ
れていないことを除いては、第１の実施例と同様に構成
されている。従って、第１のチップ型サーミスタ１と同
一部分については同一の参照番号を付することにより、
第１の実施例において行った説明を引用することとす
る。

【００４９】チップ型サーミスタ３１では、第１の抵抗
値調整用電極５の先端と相手方の端子電極４との間の間
隔Ｌ１と、第１の抵抗値調整用電極６の先端と相手方の
端子電極４との間の間隔Ｌ２が異ならされており、Ｌ２
＞Ｌ１とされている。

【００５０】本実施例のチップ型サーミスタ３１におい
ても、第１の抵抗値調整用電極５，６の先端側部分を同
じ長さΔＬだけ除去した場合（図７）、抵抗値の変化に
与える影響は、第１の抵抗値調整用電極６の除去の場合
の方が小さい。すなわち、Ｌ２＞Ｌ１であるため、複数
の第１の抵抗値調整用電極５，６のうち、相手方の電
極、すなわち端子電極４との間の間隔が大きい側の抵抗
値調整用電極６の一部を間隔が大きくなるように除去す
ることにより、抵抗値を微調整することができる。

【００５１】なお、第２，第３の実施例において、保護
膜９をサーミスタ素体２の上面に形成してもよい。ま
た、第１の抵抗値調整用電極５，６及び第２の抵抗値調
整用電極７，８のそれぞれの電極幅を図１，図４及び図
６では同じ幅で示したが、第１，第２の抵抗値調整用電
極５，７による粗調整、及び、第１，第２の抵抗値調整
用電極６，８による微調整を、より効率を上げるために
は、図２，図３に示すように、第１，第２の抵抗値調整
用電極５，７の電極幅を広くし、第１，第２の抵抗値調
整用電極６，８の電極幅を狭くするほうが好ましい。

【００５２】上述してきた実施例では、チップ型サーミ
スタについて説明したが、本発明に係るセラミック電子
部品は、セラミック素体として誘電体セラミックスを用
いることによりコンデンサに適用することができ、さら
に、セラミックバリスタなどの他のセラミック電子部品
にも適用することができ、それによって静電容量や抵抗
値の電圧依存性などを微調整することができる。

【００５３】

【発明の効果】第１の発明に係るチップ型セラミック電
子部品では、複数の第１の電気的特性値調整用電極のう
ち少なくとも１つの電気的特性値調整用電極と、第２の
電気的特性値調整用電極との間の間隔が、残りの第１の
電気的特性値調整用電極と、第２の電気的特性値調整用
電極との間の間隔よりも大きくされているので、間隔が
大きい側の第１の電気的特性値調整用電極及び／または
第２の抵抗値調整用電極の一部を除去することにより電
気的特性値調整用電極を微妙に調整することができる。

【００５４】従って、従来のセラミック電子部品に比べ
て、抵抗値などの電気的特性値をより高精度に調整する
ことができ、抵抗値や静電容量のばらつきの少ないセラ
ミック電子部品を提供することが可能となる。

【００５５】また、第２の電気的特性値調整用電極を複
数形成した場合には、複数の第１の電気的特性値調整用
電極のうち少なくとも１つの電気的特性値調整用電極
と、相対する第２の電気的特性値調整用電極との間の間
隔が、残りの第１の電気的特性値調整用電極と、相対す
る別の第２の電気的特性値調整用電極との間の間隔より
も大きくされ、第１の電気的特性値調整用電極及び／ま
たは第２の抵抗値調整用電極を削除することにより、電
気的特性値を微妙に調整することができる。

【００５６】第２の発明に係るチップ型セラミック電子
部品では、複数の電気的特性値調整用電極のうち、少な
くとも１つの電気的特性値調整用電極と、第２の端子電
極との間の間隔が、他の抵抗値調整用電極と第２の端子
電極との間の間隔よりも大きくされているので、第１の
発明の場合と同様に、間隔が大きい側の電気的特性値調
整用電極の一部を除去することにより、静電容量や抵抗
値などの電気的特性を微妙に調整することができる。

【００５７】また、電気的特性値調整用電極が形成され
ているセラミック素体面を被覆するように透明もしくは
半透明の保護膜が形成されている場合には、該保護膜上
からレーザーなどの光学的手段を用いて抵抗値調整用電
極の部分的な除去を行うことができるため、電気的特性
値の精度を高め得るだけでなく、耐湿性に優れたチップ
型セラミック電子部品を提供することができる。

【００５８】第１，第２の発明に係るチップ型セラミッ
ク電子部品において、セラミック素体としてサーミスタ
素体を用い、電気的特性値調整用電極として抵抗値調整
用電極を形成した場合には、抵抗値の微調整が可能であ
り、従って目的とする抵抗値範囲のチップ型サーミスタ
を提供することが可能となる。

【００５９】第３の発明に係るチップ型セラミック電子
部品の電気的特性値調整方法では、複数の電気的特性値
調整用電極のうち、反対側の電位に接続される端子電極
または該端子電極に接続された電気的特性値調整用電極
との間の間隔が最も広い電気的特性値調整用電極の少な
くとも一部を除去することにより、抵抗値や静電容量な
どの微調整を行うことができるので、目的とする電気的
特性値を有するセラミック電子部品を提供することが可
能となる。

【００６０】特に、セラミック素体としてサーミスタ素
体を用い、チップ型サーミスタを構成した場合、チップ
型サーミスタでは抵抗値のばらつきの低減が強く求めら
れているため、抵抗値ばらつきの少ないチップ型サーミ
スタを安定に提供することが可能となる。

【図面の簡単な説明】

【図１】（ａ）及び（ｂ）は、本発明の第１の実施例に
係るチップ型サーミスタの斜視図及び保護膜を除去した
状態を示す斜視図。

【図２】第１の実施例に係るチップ型サーミスタを得る
のに用意したマザーのサーミスタ基板と電極パターンを
説明するための平面図。

【図３】図２に示したマザーのサーミスタ基板を切断
し、マザーの端子電極を形成した状態を示す平面図。

【図４】第１の実施例に係るチップ型サーミスタの変形
例を示す斜視図。

【図５】第２の実施例に係るチップ型サーミスタを説明
するための上方から見た斜視図。

【図６】第３の実施例に係るチップ型サーミスタを示す
斜視図。

【図７】第３の実施例に係るチップ型サーミスタにおけ
る電極除去による効果を説明するための斜視図。

【図８】従来のチップ型セラミック電子部品の一例を示
す斜視図。

【符号の説明】

１…チップ型サーミスタ ２…サーミスタ素体 ２ａ，２ｂ…端部 ２ｃ…上面 ３，４…第１，第２の端子電極 ５，６…第１の抵抗値調整用電極 ７，８…第２の抵抗値調整用電極 ９…保護膜 ２１…チップ型サーミスタ ２２ａ〜２２ｃ…第１の抵抗値調整用電極 ２３ａ〜２３ｃ…第２の抵抗値調整用電極 ３１…チップ型サーミスタ Ｌ１，Ｌ２…間隔

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｃ 17/22 Ｈ０１Ｃ 17/22 Ｃ Ｆターム(参考） 5E028 BA23 BB08 CA02 DA04 EA01 EB01 JC03 JC11 5E032 AB01 BA23 BB08 CA02 CC03 CC11 CC14 CC16 DA02 DA17 TA03 TB02 5E033 AA42 BB02 BB06 BB09 BC01 BD01 BE01 BF05 BG01 BH02 5E034 AA09 AB01 AC01 BA09 BB01 BC01 DA02 DB05 DC01 DC03 DC05 DC10 DE14 DE17

Claims (6)

【特許請求の範囲】
1. 【請求項１】 セラミック素体と、前記セラミック素体
   の対向し合う第１，第２の端部に形成された第１，第２
   の端子電極と、 前記セラミック素体面に形成されており、第１の端子電
   極に電気的に接続されており、第２の端子電極側に向か
   って延びるように形成された複数の第１の電気的特性値
   調整用電極と、 前記第１の電気的特性値調整用電極が形成されているセ
   ラミック素体面に形成されており、第２の端子電極に電
   気的に接続されており、第１の端子電極側に向かって延
   びるように形成された少なくとも１つの第２の電気的特
   性値調整用電極とを備え、 前記複数の第１の電気的特性値調整用電極のうち少なく
   とも１つの電気的特性値調整用電極と、相対する第２の
   電気的特性値調整用電極との間の間隔が、残りの第１の
   電気的特性値調整用電極と、相対する第２の電気的特性
   値調整用電極との間の間隔よりも大きくされていること
   を特徴とする、チップ型セラミック電子部品。
2. 【請求項２】 前記第２の電気的特性値調整用電極が複
   数形成されている、請求項１に記載のチップ型セラミッ
   ク電子部品。
3. 【請求項３】 セラミック素体と、前記セラミック素体
   の対向し合う第１，第２の端部に形成された第１，第２
   の端子電極と、 前記セラミック素体面に形成されており、第１の端子電
   極に電気的に接続されており、第２の端子電極側に向か
   って延びるように形成された複数の電気的特性値調整用
   電極とを備え、 前記複数の電気的特性値調整用電極のうち少なくとも１
   つの電気的特性値調整用電極の先端と、第２の端子電極
   との間の間隔が、残りの電気的特性値調整用電極の先端
   と、第２の端子電極との間の間隔よりも大きくされてい
   ることを特徴とする、チップ型セラミック電子部品。
4. 【請求項４】 前記電気的特性値調整用電極が形成され
   ているセラミック素体面を被覆するように形成された透
   明もしくは半透明の保護膜をさらに備えることを特徴と
   する、請求項１〜３の何れかに記載のチップ型セラミッ
   ク電子部品。
5. 【請求項５】 前記セラミック素体が、サーミスタ素体
   であり、前記電気的特性値調整用電極が抵抗値調整用電
   極であり、それによってチップ型サーミスタとされてい
   る、請求項１〜４の何れかに記載のチップ型セラミック
   電子部品。
6. 【請求項６】 請求項１〜５の何れかに記載のチップ型
   セラミック電子部品の電気的特性値調整方法であって、 前記複数の電気的特性値調整用電極のうち、反対側の端
   子電極または該端子電極に接続された電気的特性値調整
   用電極との間の間隔を広くするように電気的特性値調整
   用電極の少なくとも一部を除去することにより、電気的
   特性値の微調整を行うことを特徴とする、チップ型セラ
   ミック電子部品の電気的特性値調整方法。