JP2000196100A - 薄膜トランジスタおよび液晶表示装置 - Google Patents
薄膜トランジスタおよび液晶表示装置Info
- Publication number
- JP2000196100A JP2000196100A JP37333798A JP37333798A JP2000196100A JP 2000196100 A JP2000196100 A JP 2000196100A JP 37333798 A JP37333798 A JP 37333798A JP 37333798 A JP37333798 A JP 37333798A JP 2000196100 A JP2000196100 A JP 2000196100A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- dyn
- gate electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 剥離を防止して製造歩留まりを向上した液晶
表示装置を提供する。 【解決手段】 ゲート絶縁膜６にゲート電極７が引張方
向の応力差が２×１０9ｄｙｎ／ｃｍ2 程度以上になる
とゲート電極７だけが変形しようとしてゲート電極７の
周囲がゲート絶縁膜６から剥離する。圧縮方向の応力で
はゲート電極７の周縁をゲート絶縁膜６に押しつける方
向に働き、密着力が増加する。圧縮方向の応力差が３×
１０9 ｄｙｎ／ｃｍ2 以上になると、ゲート電極７の中
央部がゲート絶縁膜６から剥離する。ゲート電極６およ
びゲート絶縁膜７の応力差を−３×１０9 ｄｙｎ／ｃｍ
2 ないし＋２×１０9 ｄｙｎ／ｃｍ2 の範囲にして剥離
による不良発生率を抑制する。
表示装置を提供する。 【解決手段】 ゲート絶縁膜６にゲート電極７が引張方
向の応力差が２×１０9ｄｙｎ／ｃｍ2 程度以上になる
とゲート電極７だけが変形しようとしてゲート電極７の
周囲がゲート絶縁膜６から剥離する。圧縮方向の応力で
はゲート電極７の周縁をゲート絶縁膜６に押しつける方
向に働き、密着力が増加する。圧縮方向の応力差が３×
１０9 ｄｙｎ／ｃｍ2 以上になると、ゲート電極７の中
央部がゲート絶縁膜６から剥離する。ゲート電極６およ
びゲート絶縁膜７の応力差を−３×１０9 ｄｙｎ／ｃｍ
2 ないし＋２×１０9 ｄｙｎ／ｃｍ2 の範囲にして剥離
による不良発生率を抑制する。
Description
【０００１】
【発明の属する技術分野】本発明は、剥離を抑えた薄膜
トランジスタおよび液晶表示装置に関する。
トランジスタおよび液晶表示装置に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という利点があるため、液晶テレビジョン、日本
語ワードプロセッサあるいはデスクトップパーソナルコ
ンピュータなどのオフィスオートメーション機器の表示
装置に用いられている。
費電力という利点があるため、液晶テレビジョン、日本
語ワードプロセッサあるいはデスクトップパーソナルコ
ンピュータなどのオフィスオートメーション機器の表示
装置に用いられている。
【０００３】また、液晶表示装置には多結晶シリコンを
活性層に使用した薄膜トランジスタもしくは薄膜トラン
ジスタアレイが用いられている。
活性層に使用した薄膜トランジスタもしくは薄膜トラン
ジスタアレイが用いられている。
【０００４】この薄膜トランジスタは、たとえばシリコ
ン酸化膜などのゲート絶縁膜上に金属薄膜のゲート電極
が形成されるとともに、層間絶縁膜上に信号線配線が形
成されている。
ン酸化膜などのゲート絶縁膜上に金属薄膜のゲート電極
が形成されるとともに、層間絶縁膜上に信号線配線が形
成されている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うにゲート絶縁膜あるいは層間絶縁膜のシリコン酸化膜
上にゲート電極あるいは信号線配線の金属薄膜を形成す
る際には、ゲート電極あるいは信号線配線の形成時に下
地であるゲート絶縁膜あるいは層間絶縁膜との間で剥離
が発生し、製造歩留りが低下する問題を有している。
うにゲート絶縁膜あるいは層間絶縁膜のシリコン酸化膜
上にゲート電極あるいは信号線配線の金属薄膜を形成す
る際には、ゲート電極あるいは信号線配線の形成時に下
地であるゲート絶縁膜あるいは層間絶縁膜との間で剥離
が発生し、製造歩留りが低下する問題を有している。
【０００６】本発明は、上記問題点に鑑みなされたもの
で、剥離を防止して製造歩留まりを向上した薄膜トラン
ジスタおよび液晶表示装置を提供することを目的とす
る。
で、剥離を防止して製造歩留まりを向上した薄膜トラン
ジスタおよび液晶表示装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明は、絶縁膜と、こ
の絶縁膜上に形成されこの絶縁膜を基準として圧縮方向
を−、引張方向を＋としたとき、応力値が−３×１０9
ｄｙｎ／ｃｍ2 ないし＋２×１０9 ｄｙｎ／ｃｍ2 の範
囲で形成された金属薄膜とを具備したもので、絶縁膜と
金属薄膜の密着性が向上し、金属薄膜が絶縁膜から剥離
することを防止する。
の絶縁膜上に形成されこの絶縁膜を基準として圧縮方向
を−、引張方向を＋としたとき、応力値が−３×１０9
ｄｙｎ／ｃｍ2 ないし＋２×１０9 ｄｙｎ／ｃｍ2 の範
囲で形成された金属薄膜とを具備したもので、絶縁膜と
金属薄膜の密着性が向上し、金属薄膜が絶縁膜から剥離
することを防止する。
【０００８】また、絶縁膜は、ゲート絶縁膜で、金属薄
膜は、ゲート電極であるものである。
膜は、ゲート電極であるものである。
【０００９】さらに、絶縁膜は、層間絶縁膜で、金属薄
膜は、信号線配線であるものである。
膜は、信号線配線であるものである。
【００１０】またさらに、絶縁膜は、シリコン酸化膜、
シリコン酸窒化膜およびシリコン窒化膜のいずれかであ
るものである。
シリコン酸窒化膜およびシリコン窒化膜のいずれかであ
るものである。
【００１１】また、透光性絶縁基板、この透光性絶縁基
板に形成された請求項１ないし４いずれか記載の薄膜ト
ランジスタ、および、この薄膜トランジスタにより動作
される画素電極を備えたアレイ基板と、このアレイ基板
に対向して設けられた対向基板と、これらアレイ基板お
よび対向基板間に挟持された液晶とを具備したものであ
る。
板に形成された請求項１ないし４いずれか記載の薄膜ト
ランジスタ、および、この薄膜トランジスタにより動作
される画素電極を備えたアレイ基板と、このアレイ基板
に対向して設けられた対向基板と、これらアレイ基板お
よび対向基板間に挟持された液晶とを具備したものであ
る。
【００１２】
【発明の実施の形態】以下、本発明の液晶表示装置の一
実施の形態を図面を参照して説明する。
実施の形態を図面を参照して説明する。
【００１３】図１に示すように、１は透光性絶縁基板と
してのガラス基板で、このガラス基板１は無アルカリガ
ラスあるいはアルカリガラスで形成され、このガラス基
板１上にはガラス基板１内のナトリウム（Ｎａ）などの
アルカリ不純物の拡散を防止する酸化膜のアンダーコー
トが形成されている。
してのガラス基板で、このガラス基板１は無アルカリガ
ラスあるいはアルカリガラスで形成され、このガラス基
板１上にはガラス基板１内のナトリウム（Ｎａ）などの
アルカリ不純物の拡散を防止する酸化膜のアンダーコー
トが形成されている。
【００１４】また、このアンダーコート層が形成された
ガラス基板１上には、多結晶シリコン膜２が形成され、
この多結晶シリコン膜２の中央の部分にはチャネル領域
３が形成され、このチャネル領域３の一端側にはソース
領域４が形成され、他端側にはドレイン領域５が形成さ
れている。
ガラス基板１上には、多結晶シリコン膜２が形成され、
この多結晶シリコン膜２の中央の部分にはチャネル領域
３が形成され、このチャネル領域３の一端側にはソース
領域４が形成され、他端側にはドレイン領域５が形成さ
れている。
【００１５】さらに、多結晶シリコン膜２上にはシリコ
ン酸化膜のゲート絶縁膜６が形成され、このゲート絶縁
膜６の多結晶シリコン膜２の上方にはモリブデン（Ｍ
ｏ）およびタングステン（Ｗ）の合金のゲート電極材料
の薄膜金属のゲート電極７が形成されている。そして、
ゲート電極７がゲート絶縁膜６から剥離することを防止
するために、ゲート絶縁膜６の応力値を−２×１０9 ｄ
ｙｎ／ｃｍ2 とし、ゲート電極７の応力値を−４×１０
9 ｄｙｎ／ｃｍ2 とし、圧縮方向を−、引張方向を＋と
したとき、ゲート電極７はゲート絶縁膜６に対して、応
力差が−３×１０9 ｄｙｎ／ｃｍ2 ないし＋２×１０9
ｄｙｎ／ｃｍ2 の範囲で形成されている。
ン酸化膜のゲート絶縁膜６が形成され、このゲート絶縁
膜６の多結晶シリコン膜２の上方にはモリブデン（Ｍ
ｏ）およびタングステン（Ｗ）の合金のゲート電極材料
の薄膜金属のゲート電極７が形成されている。そして、
ゲート電極７がゲート絶縁膜６から剥離することを防止
するために、ゲート絶縁膜６の応力値を−２×１０9 ｄ
ｙｎ／ｃｍ2 とし、ゲート電極７の応力値を−４×１０
9 ｄｙｎ／ｃｍ2 とし、圧縮方向を−、引張方向を＋と
したとき、ゲート電極７はゲート絶縁膜６に対して、応
力差が−３×１０9 ｄｙｎ／ｃｍ2 ないし＋２×１０9
ｄｙｎ／ｃｍ2 の範囲で形成されている。
【００１６】また、このゲート電極７を含むゲート絶縁
膜６上には、シリコン酸化膜の第１層間絶縁膜８が６０
００オングストロームの膜厚で形成され、この第１層間
絶縁膜８およびゲート絶縁膜６にはコンタクトホール1
1，12が形成され、コンタクトホール11にはソース電極1
5が設けられてソース領域４に電気的に接続され、コン
タクトホール12にはドレイン電極16が設けられてドレイ
ン領域５に電気的に接続され、薄膜トランジスタ17を形
成している。
膜６上には、シリコン酸化膜の第１層間絶縁膜８が６０
００オングストロームの膜厚で形成され、この第１層間
絶縁膜８およびゲート絶縁膜６にはコンタクトホール1
1，12が形成され、コンタクトホール11にはソース電極1
5が設けられてソース領域４に電気的に接続され、コン
タクトホール12にはドレイン電極16が設けられてドレイ
ン領域５に電気的に接続され、薄膜トランジスタ17を形
成している。
【００１７】さらに、ソース電極15には金属薄膜の信号
線配線18が電気的に接続され、この信号線配線18は第１
層間絶縁膜８上に形成されている。そして、信号線配線
18が第１層間絶縁膜８から剥離することを防止するため
に、第１層間絶縁膜８の応力値を−１×１０9 ｄｙｎ／
ｃｍ2 とし、信号線配線18の応力値を−２×１０9 ｄｙ
ｎ／ｃｍ2 とし、圧縮方向を−、引張方向を＋としたと
き、信号線配線18を第１層間絶縁膜８に対して、応力差
が−３×１０9 ｄｙｎ／ｃｍ2 ないし＋２×１０9 ｄｙ
ｎ／ｃｍ2 の範囲で形成されている。
線配線18が電気的に接続され、この信号線配線18は第１
層間絶縁膜８上に形成されている。そして、信号線配線
18が第１層間絶縁膜８から剥離することを防止するため
に、第１層間絶縁膜８の応力値を−１×１０9 ｄｙｎ／
ｃｍ2 とし、信号線配線18の応力値を−２×１０9 ｄｙ
ｎ／ｃｍ2 とし、圧縮方向を−、引張方向を＋としたと
き、信号線配線18を第１層間絶縁膜８に対して、応力差
が−３×１０9 ｄｙｎ／ｃｍ2 ないし＋２×１０9 ｄｙ
ｎ／ｃｍ2 の範囲で形成されている。
【００１８】またさらに、ソース電極15およびドレイン
電極16を含む第１層間絶縁膜８には、シリコン酸化膜の
第２層間絶縁膜19が形成され、この第２層間絶縁膜19に
はコンタクトホール20が形成され、第２層間絶縁膜19上
にはＩＴＯ（Indium Tin Oxide）などの画素電極21が形
成され、この画素電極21はコンタクトホール20を介して
ドレイン電極16に電気的に接続されて、薄膜トランジス
タアレイ基板22が形成されている。なお、第２層間絶縁
膜８も図示しないゲート配線と信号線配線18間の電気的
ショートを防止する目的と、薄膜トランジスタ17にアル
カリ不純物や水分が混入することを防止するためには厚
い方が好適で、５０００オングストロームないし１００
００オングストロームの膜厚にしている。また、第２層
間絶縁膜19の引張応力が大きいと、ガラス基板１が上方
に向けて凹状に沿ってしまい、たとえば搬送システムで
の吸着エラー、対向基板との貼り合わせ時での不良など
大きな影響を与えるので、第２層間絶縁膜19は±０×１
０9 ｄｙｎ／ｃｍ2 近傍の圧縮方向の応力であることが
望ましい。さらに、画素電極21が第２層間絶縁膜19から
剥離することを防止するために、画素電極21も第２層間
絶縁膜19に対して、圧縮方向を−、引張方向を＋とした
とき、応力差が−３×１０9 ｄｙｎ／ｃｍ2ないし＋２
×１０9 ｄｙｎ／ｃｍ2 の範囲で形成されている。
電極16を含む第１層間絶縁膜８には、シリコン酸化膜の
第２層間絶縁膜19が形成され、この第２層間絶縁膜19に
はコンタクトホール20が形成され、第２層間絶縁膜19上
にはＩＴＯ（Indium Tin Oxide）などの画素電極21が形
成され、この画素電極21はコンタクトホール20を介して
ドレイン電極16に電気的に接続されて、薄膜トランジス
タアレイ基板22が形成されている。なお、第２層間絶縁
膜８も図示しないゲート配線と信号線配線18間の電気的
ショートを防止する目的と、薄膜トランジスタ17にアル
カリ不純物や水分が混入することを防止するためには厚
い方が好適で、５０００オングストロームないし１００
００オングストロームの膜厚にしている。また、第２層
間絶縁膜19の引張応力が大きいと、ガラス基板１が上方
に向けて凹状に沿ってしまい、たとえば搬送システムで
の吸着エラー、対向基板との貼り合わせ時での不良など
大きな影響を与えるので、第２層間絶縁膜19は±０×１
０9 ｄｙｎ／ｃｍ2 近傍の圧縮方向の応力であることが
望ましい。さらに、画素電極21が第２層間絶縁膜19から
剥離することを防止するために、画素電極21も第２層間
絶縁膜19に対して、圧縮方向を−、引張方向を＋とした
とき、応力差が−３×１０9 ｄｙｎ／ｃｍ2ないし＋２
×１０9 ｄｙｎ／ｃｍ2 の範囲で形成されている。
【００１９】そして、この薄膜トランジスタアレイ基板
22に対向して対向基板が設けられ、これら薄膜トランジ
スタアレイ基板22および対向基板間に、液晶が挟持され
て液晶表示装置を形成している。
22に対向して対向基板が設けられ、これら薄膜トランジ
スタアレイ基板22および対向基板間に、液晶が挟持され
て液晶表示装置を形成している。
【００２０】次に、上記実施の形態の液晶表示装置の製
造方法について説明する。
造方法について説明する。
【００２１】まず、ガラス基板１上にプラズマＣＶＤ装
置によってアンダーコートを形成し、このアンダーコー
ト上に、たとえば減圧ＣＶＤ装置によってジシランの熱
分解法を用い膜厚５００〜１０００オングストロームの
非晶質シリコン膜を成膜する。続いて、４００℃〜５０
０℃で１時間アニールし、非晶質シリコン膜中の水素を
脱離させ、レーザを照射してレーザアニールし多結晶シ
リコン膜２を形成し、島状にして素子分離する。なお、
水素を脱離させるのは、非晶質シリコン膜を結晶化させ
るレーザ照射の際に、アブレーションを発生させないた
めである。
置によってアンダーコートを形成し、このアンダーコー
ト上に、たとえば減圧ＣＶＤ装置によってジシランの熱
分解法を用い膜厚５００〜１０００オングストロームの
非晶質シリコン膜を成膜する。続いて、４００℃〜５０
０℃で１時間アニールし、非晶質シリコン膜中の水素を
脱離させ、レーザを照射してレーザアニールし多結晶シ
リコン膜２を形成し、島状にして素子分離する。なお、
水素を脱離させるのは、非晶質シリコン膜を結晶化させ
るレーザ照射の際に、アブレーションを発生させないた
めである。
【００２２】そして、プラズマＣＶＤ法によってシリコ
ン酸化膜を形成し、パターニングしてゲート絶縁膜６を
形成する。続いて、モリブデンとタングステンの合金を
スパッタリング法にて成膜し、パターニングしてゲート
電極７を形成する。なお、ゲート電極７はゲート絶縁膜
６に対して、圧縮方向を−、引張方向を＋としたとき、
応力値が−３×１０9 ｄｙｎ／ｃｍ2 ないし＋２×１０
9 ｄｙｎ／ｃｍ2 の範囲となるように、整合、形成す
る。
ン酸化膜を形成し、パターニングしてゲート絶縁膜６を
形成する。続いて、モリブデンとタングステンの合金を
スパッタリング法にて成膜し、パターニングしてゲート
電極７を形成する。なお、ゲート電極７はゲート絶縁膜
６に対して、圧縮方向を−、引張方向を＋としたとき、
応力値が−３×１０9 ｄｙｎ／ｃｍ2 ないし＋２×１０
9 ｄｙｎ／ｃｍ2 の範囲となるように、整合、形成す
る。
【００２３】次に、ゲート電極７をマスクとして自己整
合でｐ型またはｎ型に応じてイオン打ち込みし、多結晶
シリコン膜２にソース領域４およびドレイン領域５を形
成する。
合でｐ型またはｎ型に応じてイオン打ち込みし、多結晶
シリコン膜２にソース領域４およびドレイン領域５を形
成する。
【００２４】さらに、ゲート電極７を含むゲート絶縁膜
６上に第１層間絶縁膜８を成膜し、ソース領域４および
ドレイン領域５の抵抗値を下げるためにアニール処理す
る。
６上に第１層間絶縁膜８を成膜し、ソース領域４および
ドレイン領域５の抵抗値を下げるためにアニール処理す
る。
【００２５】そして、ゲート絶縁膜６および第１層間絶
縁膜８にコンタクトホール11，12を形成し、これらコン
タクトホール11，12を介してソース領域４およびドレイ
ン領域５にオーミック接触するソース電極15およびドレ
イン電極16を形成し、ソース電極15とともに第１層間絶
縁膜８上に信号線配線18を形成し、これらソース電極15
およびドレイン電極16を含む第１層間絶縁膜８上に第２
層間絶縁膜19を成膜する。
縁膜８にコンタクトホール11，12を形成し、これらコン
タクトホール11，12を介してソース領域４およびドレイ
ン領域５にオーミック接触するソース電極15およびドレ
イン電極16を形成し、ソース電極15とともに第１層間絶
縁膜８上に信号線配線18を形成し、これらソース電極15
およびドレイン電極16を含む第１層間絶縁膜８上に第２
層間絶縁膜19を成膜する。
【００２６】次に、第２層間絶縁膜19のドレイン電極16
上にコンタクトホール12を形成し、第２層間絶縁膜19上
に画素電極21を成膜し、この画素電極21をコンタクトホ
ール12を介してドレイン電極16に接触させて形状を加工
し、薄膜トランジスタアレイ基板22を形成する。
上にコンタクトホール12を形成し、第２層間絶縁膜19上
に画素電極21を成膜し、この画素電極21をコンタクトホ
ール12を介してドレイン電極16に接触させて形状を加工
し、薄膜トランジスタアレイ基板22を形成する。
【００２７】そして、この薄膜トランジスタアレイ基板
22に対向基板を対向させて周囲を貼着し、これら薄膜ト
ランジスタアレイ基板22および対向基板間に液晶を注入
して挟持させ、液晶表示装置を形成する。
22に対向基板を対向させて周囲を貼着し、これら薄膜ト
ランジスタアレイ基板22および対向基板間に液晶を注入
して挟持させ、液晶表示装置を形成する。
【００２８】ここで、応力値と剥離について、たとえば
ゲート絶縁膜６およびゲート電極７との関係について説
明する。なお、信号線配線18および第１層間絶縁膜８の
関係および画素電極21および第２層間絶縁膜19の関係に
ついても同様である。
ゲート絶縁膜６およびゲート電極７との関係について説
明する。なお、信号線配線18および第１層間絶縁膜８の
関係および画素電極21および第２層間絶縁膜19の関係に
ついても同様である。
【００２９】まず、図２に示すように、下地となるゲー
ト絶縁膜６に対して、ゲート電極７が引張方向の応力を
有すると、ゲート電極７はゲート絶縁膜６に対して下に
凸方向のお椀型にしようとする。しかしながら、ゲート
絶縁膜６はガラス基板１と一体になっており、ガラス基
板１などは重量があるために、ゲート電極７に対応して
ゲート絶縁膜６は変形しないので、応力差が２×１０9
ｄｙｎ／ｃｍ2 程度以上になるとゲート電極７だけが変
形しようとしてゲート電極７の周囲がゲート絶縁膜６か
ら剥離する割合が急激に増加する。
ト絶縁膜６に対して、ゲート電極７が引張方向の応力を
有すると、ゲート電極７はゲート絶縁膜６に対して下に
凸方向のお椀型にしようとする。しかしながら、ゲート
絶縁膜６はガラス基板１と一体になっており、ガラス基
板１などは重量があるために、ゲート電極７に対応して
ゲート絶縁膜６は変形しないので、応力差が２×１０9
ｄｙｎ／ｃｍ2 程度以上になるとゲート電極７だけが変
形しようとしてゲート電極７の周囲がゲート絶縁膜６か
ら剥離する割合が急激に増加する。
【００３０】一方、図３に示すように、下地となるゲー
ト絶縁膜６に対して、ゲート電極７が圧縮方向の応力を
有すると、ゲート電極７はゲート絶縁膜６に対して上に
凸方向のお椀型にしようとし、ゲート電極７の周縁をゲ
ート絶縁膜６に押しつける方向に働き、ゲート電極７と
ゲート絶縁膜６との密着力が増加する。このため、引張
方向の場合の応力側が剥離による不良発生率の低い範囲
が２×１０9 ｄｙｎ／ｃｍ2 以内となるのに対し、圧縮
方向の場合の応力側では不良率の発生のおきにくい範囲
が３×１０9 ｄｙｎ／ｃｍ2 となると考えられる。
ト絶縁膜６に対して、ゲート電極７が圧縮方向の応力を
有すると、ゲート電極７はゲート絶縁膜６に対して上に
凸方向のお椀型にしようとし、ゲート電極７の周縁をゲ
ート絶縁膜６に押しつける方向に働き、ゲート電極７と
ゲート絶縁膜６との密着力が増加する。このため、引張
方向の場合の応力側が剥離による不良発生率の低い範囲
が２×１０9 ｄｙｎ／ｃｍ2 以内となるのに対し、圧縮
方向の場合の応力側では不良率の発生のおきにくい範囲
が３×１０9 ｄｙｎ／ｃｍ2 となると考えられる。
【００３１】さらに、圧縮方向の応力が大きくなると、
ゲート電極７の下地のゲート絶縁膜６を上に凸方向にし
ようとする力が大きくなり、ゲート電極７はゲート絶縁
膜６を上に凸方向にしようとするが、ゲート絶縁膜６は
ガラス基板１と一体となっておりゲート電極７に対応し
て変形せず、応力差が３×１０9 ｄｙｎ／ｃｍ2 以上に
なると、ゲート電極７の中央部がゲート絶縁膜６から剥
離すると考えられる。
ゲート電極７の下地のゲート絶縁膜６を上に凸方向にし
ようとする力が大きくなり、ゲート電極７はゲート絶縁
膜６を上に凸方向にしようとするが、ゲート絶縁膜６は
ガラス基板１と一体となっておりゲート電極７に対応し
て変形せず、応力差が３×１０9 ｄｙｎ／ｃｍ2 以上に
なると、ゲート電極７の中央部がゲート絶縁膜６から剥
離すると考えられる。
【００３２】したがって、圧縮方向を−、引張方向を＋
としたとき、ゲート電極７のゲート絶縁膜６に対する応
力差を−３×１０9 ｄｙｎ／ｃｍ2 ないし＋２×１０9
ｄｙｎ／ｃｍ2 の範囲とすることにより、ゲート電極７
とゲート絶縁膜６との密着力が向上し、ゲート電極７の
剥離による不良を抑制し、薄膜トランジスタアレイ基板
22の製造を高い歩留で実現できる。
としたとき、ゲート電極７のゲート絶縁膜６に対する応
力差を−３×１０9 ｄｙｎ／ｃｍ2 ないし＋２×１０9
ｄｙｎ／ｃｍ2 の範囲とすることにより、ゲート電極７
とゲート絶縁膜６との密着力が向上し、ゲート電極７の
剥離による不良を抑制し、薄膜トランジスタアレイ基板
22の製造を高い歩留で実現できる。
【００３３】ここで、図４を参照してゲート絶縁膜６と
ゲート電極７との応力差と剥離による不良発生率の実験
結果を説明する。
ゲート電極７との応力差と剥離による不良発生率の実験
結果を説明する。
【００３４】まず、薄膜トランジスタアレイ基板22をた
とえば７０％以上の高歩留まりで製造するには、剥離に
よる不良発生率を３０％以下にする必要があり、実験に
よればゲート電極６およびゲート絶縁膜７の応力差を−
３×１０9 ｄｙｎ／ｃｍ2 ないし＋２×１０9 ｄｙｎ／
ｃｍ2 の範囲にすることで剥離による不良発生率を３０
％以下に抑制できる。
とえば７０％以上の高歩留まりで製造するには、剥離に
よる不良発生率を３０％以下にする必要があり、実験に
よればゲート電極６およびゲート絶縁膜７の応力差を−
３×１０9 ｄｙｎ／ｃｍ2 ないし＋２×１０9 ｄｙｎ／
ｃｍ2 の範囲にすることで剥離による不良発生率を３０
％以下に抑制できる。
【００３５】そして、ゲート絶縁膜６の応力値を−２×
１０9 ｄｙｎ／ｃｍ2 とし、ゲート電極７の応力値を−
４×１０9 ｄｙｎ／ｃｍ2 とすることにより、剥離によ
る不良発生率を１０％以下にできた。
１０9 ｄｙｎ／ｃｍ2 とし、ゲート電極７の応力値を−
４×１０9 ｄｙｎ／ｃｍ2 とすることにより、剥離によ
る不良発生率を１０％以下にできた。
【００３６】また、図５を参照して第１層間絶縁膜８と
信号線配線18との応力差と剥離による不良発生率の実験
結果を説明する。
信号線配線18との応力差と剥離による不良発生率の実験
結果を説明する。
【００３７】実験によれば第１層間絶縁膜８および信号
線配線18の応力差が−３×１０9 ｄｙｎ／ｃｍ2 ないし
−１×１０9 ｄｙｎ／ｃｍ2 の範囲では剥離による不良
は発生していないが、応力差が＋方向になると剥離によ
る不良が発生し始め、圧力差が＋１．５×１０9 ｄｙｎ
／ｃｍ2 を超えると急激に剥離による不良が発生し始
め、圧力差が＋４×１０9 ｄｙｎ／ｃｍ2 を超えるとほ
ば８５％の高い割合で剥離による不良が発生した。
線配線18の応力差が−３×１０9 ｄｙｎ／ｃｍ2 ないし
−１×１０9 ｄｙｎ／ｃｍ2 の範囲では剥離による不良
は発生していないが、応力差が＋方向になると剥離によ
る不良が発生し始め、圧力差が＋１．５×１０9 ｄｙｎ
／ｃｍ2 を超えると急激に剥離による不良が発生し始
め、圧力差が＋４×１０9 ｄｙｎ／ｃｍ2 を超えるとほ
ば８５％の高い割合で剥離による不良が発生した。
【００３８】なお、絶縁膜は、酸化シリコンに限らず、
窒化シリコンあるいは酸窒化シリコンでも同様の効果を
得ることができる。
窒化シリコンあるいは酸窒化シリコンでも同様の効果を
得ることができる。
【００３９】
【発明の効果】本発明によれば、絶縁膜上に形成された
金属薄膜を、絶縁膜を基準として圧縮方向を−、引張方
向を＋としたとき、応力値が−３×１０9 ｄｙｎ／ｃｍ
2 ないし＋２×１０9 ｄｙｎ／ｃｍ2 の範囲で形成する
ことにより、絶縁膜と金属薄膜の密着性が向上し、金属
薄膜が絶縁膜から剥離することを防止できる。
金属薄膜を、絶縁膜を基準として圧縮方向を−、引張方
向を＋としたとき、応力値が−３×１０9 ｄｙｎ／ｃｍ
2 ないし＋２×１０9 ｄｙｎ／ｃｍ2 の範囲で形成する
ことにより、絶縁膜と金属薄膜の密着性が向上し、金属
薄膜が絶縁膜から剥離することを防止できる。
【図１】本発明の一実施の形態の液晶表示装置の薄膜ト
ランジスタアレイ基板を示す断面図である。
ランジスタアレイ基板を示す断面図である。
【図２】同上引張方向による剥離を示す説明図である。
【図３】同上圧縮方向による剥離を示す説明図である。
【図４】同上ゲート絶縁膜とゲート電極との応力差と剥
離による不良発生率を示すグラフである。
離による不良発生率を示すグラフである。
【図５】同上第１層間絶縁膜と信号線配線との応力差と
剥離による不良発生率を示すグラフである。
剥離による不良発生率を示すグラフである。
１ 透光性絶縁基板としてのガラス基板 ６ ゲート絶縁膜 ７ ゲート電極 ８ 第１層間絶縁膜 17 薄膜トランジスタ 18 信号線配線 19 第２層間絶縁膜 21 画素電極
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA17 GA25 GA35 JA24 JA34 JA37 JB31 KA04 KA05 MA08 MA30 NA16 NA18 NA28 NA29 PA01 4M104 AA01 BB16 BB18 CC01 DD37 EE03 GG10 GG20 HH09 5F033 HH19 HH20 HH22 PP15 RR04 SS15 TT02 VV06 XX14 XX19 5F110 AA30 CC02 DD02 DD13 DD24 EE06 EE44 FF02 FF30 GG02 GG13 GG25 GG35 GG47 HJ13 HJ22 HM18 NN03 NN04 NN22 NN23 NN24 PP03 PP35 QQ11 QQ16
Claims (5)
- 【請求項１】 絶縁膜と、 この絶縁膜上に形成されこの絶縁膜を基準として圧縮方
向を−、引張方向を＋としたとき、応力値が−３×１０
9 ｄｙｎ／ｃｍ2 ないし＋２×１０9 ｄｙｎ／ｃｍ2 の
範囲で形成された金属薄膜とを具備したことを特徴とす
る薄膜トランジスタ。 - 【請求項２】 絶縁膜は、ゲート絶縁膜で、 金属薄膜は、ゲート電極であることを特徴とする請求項
１記載の薄膜トランジスタ。 - 【請求項３】 絶縁膜は、層間絶縁膜で、 金属薄膜は、信号線配線であることを特徴とする請求項
１記載の薄膜トランジスタ。 - 【請求項４】 絶縁膜は、シリコン酸化膜、シリコン酸
窒化膜およびシリコン窒化膜のいずれかであることを特
徴とする請求項１ないし３いずれか記載の薄膜トランジ
スタ。 - 【請求項５】 透光性絶縁基板、この透光性絶縁基板に
形成された請求項１ないし４いずれか記載の薄膜トラン
ジスタ、および、この薄膜トランジスタにより動作され
る画素電極を備えたアレイ基板と、 このアレイ基板に対向して設けられた対向基板と、 これらアレイ基板および対向基板間に挟持された液晶と
を具備したことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37333798A JP2000196100A (ja) | 1998-12-28 | 1998-12-28 | 薄膜トランジスタおよび液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37333798A JP2000196100A (ja) | 1998-12-28 | 1998-12-28 | 薄膜トランジスタおよび液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000196100A true JP2000196100A (ja) | 2000-07-14 |
Family
ID=18501992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37333798A Pending JP2000196100A (ja) | 1998-12-28 | 1998-12-28 | 薄膜トランジスタおよび液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000196100A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329868A (ja) * | 2001-04-27 | 2002-11-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2004341557A (ja) * | 2004-08-23 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2005268740A (ja) * | 2004-03-19 | 2005-09-29 | Samsung Sdi Co Ltd | 積層基板及び半導体装置 |
| JP2009047839A (ja) * | 2007-08-17 | 2009-03-05 | Epson Imaging Devices Corp | 液晶表示装置 |
| US7903219B2 (en) | 2007-08-16 | 2011-03-08 | Sony Corporation | Liquid crystal display device |
-
1998
- 1998-12-28 JP JP37333798A patent/JP2000196100A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329868A (ja) * | 2001-04-27 | 2002-11-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9362273B2 (en) | 2001-04-27 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US9997543B2 (en) | 2001-04-27 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2005268740A (ja) * | 2004-03-19 | 2005-09-29 | Samsung Sdi Co Ltd | 積層基板及び半導体装置 |
| US7557501B2 (en) | 2004-03-19 | 2009-07-07 | Samsung Mobile Display Co., Ltd. | Flat panel display device having molybdenum conductive layer |
| JP2004341557A (ja) * | 2004-08-23 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7903219B2 (en) | 2007-08-16 | 2011-03-08 | Sony Corporation | Liquid crystal display device |
| KR101033346B1 (ko) * | 2007-08-16 | 2011-05-09 | 소니 주식회사 | 액정 표시 장치 |
| JP2009047839A (ja) * | 2007-08-17 | 2009-03-05 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP4631883B2 (ja) * | 2007-08-17 | 2011-02-16 | ソニー株式会社 | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3587537B2 (ja) | 半導体装置 | |
| JP3744980B2 (ja) | 半導体装置 | |
| US5851918A (en) | Methods of fabricating liquid crystal display elements and interconnects therefor | |
| JPH11283934A (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 | |
| US11443658B2 (en) | Flexible display panels, manufacturing methods thereof and flexible display apparatuses | |
| JPH03278466A (ja) | 薄膜トランジスタおよびその製造方法 | |
| TW483174B (en) | Semiconductor device | |
| US20190088786A1 (en) | Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate | |
| JPH07209672A (ja) | 非発光型ディスプレーを有する電子装置 | |
| JP2000081632A (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JP3447535B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20210225898A1 (en) | Manufacturing method of tft array substrate and tft array substrate | |
| JP2000196100A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JP2001183639A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| US10347662B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| JPS6086863A (ja) | 絶縁ゲ−ト型薄膜トランジスタ | |
| JP3053093B2 (ja) | アクティブマトリクス液晶表示装置 | |
| US20220123030A1 (en) | Driving circuit board and method for fabricating same | |
| JPS6083373A (ja) | 薄膜トランジスタアレイとその製造方法 | |
| JP3292240B2 (ja) | 薄膜トランジスタ素子及びその製造方法 | |
| KR100672623B1 (ko) | 액정표시장치 제조방법 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US20230343837A1 (en) | Display panel and display device | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |