JP2000188376A - 集積回路とその製法 - Google Patents
集積回路とその製法Info
- Publication number
- JP2000188376A JP2000188376A JP11361492A JP36149299A JP2000188376A JP 2000188376 A JP2000188376 A JP 2000188376A JP 11361492 A JP11361492 A JP 11361492A JP 36149299 A JP36149299 A JP 36149299A JP 2000188376 A JP2000188376 A JP 2000188376A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- laser
- stack
- layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005457 optimization Methods 0.000 claims description 25
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 23
- 238000000034 method Methods 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000010521 absorption reaction Methods 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 10
- 229910018487 Ni—Cr Inorganic materials 0.000 description 8
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000000985 reflectance spectrum Methods 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- QKJXFFMKZPQALO-UHFFFAOYSA-N chromium;iron;methane;silicon Chemical compound C.[Si].[Cr].[Fe] QKJXFFMKZPQALO-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
- H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
-
- H01L28/20—
-
- H01L28/24—
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Laser Beam Processing (AREA)
Abstract
(57)【要約】
【課題】 薄膜抵抗を含む誘電体スタックに対するレー
ザ調整のトラブル防止。 【解決手段】 薄膜抵抗の処理の流れが、最適化された
多層積重ね（６０、７０）内に調整すべき抵抗（８０）
を正確に取り入れる問題を解決する。これは、薄膜抵抗
（８０）を形成する直前に、シリコン基板と誘電体の積
重ねの頂部の間にある誘電体の積重ね（６０）の合計の
厚さを測定することによって達成される。次に、誘電体
の積重ね（６０）の厚さを、レーザの１／４波長の奇数
整数倍になるように調節（６０＋７０）する。次に薄膜
抵抗（８０）を形成し、その上に重なる誘電体（１２
０）をデポジットする。重なる誘電体（１２０）の厚さ
も同じようにレーザの１／４波長の奇数整数倍に調節
（１２０＋１３０）する。
ザ調整のトラブル防止。 【解決手段】 薄膜抵抗の処理の流れが、最適化された
多層積重ね（６０、７０）内に調整すべき抵抗（８０）
を正確に取り入れる問題を解決する。これは、薄膜抵抗
（８０）を形成する直前に、シリコン基板と誘電体の積
重ねの頂部の間にある誘電体の積重ね（６０）の合計の
厚さを測定することによって達成される。次に、誘電体
の積重ね（６０）の厚さを、レーザの１／４波長の奇数
整数倍になるように調節（６０＋７０）する。次に薄膜
抵抗（８０）を形成し、その上に重なる誘電体（１２
０）をデポジットする。重なる誘電体（１２０）の厚さ
も同じようにレーザの１／４波長の奇数整数倍に調節
（１２０＋１３０）する。
Description
【０００１】
【発明の属する技術分野】この発明は全般的に薄膜抵抗
の分野、更に具体的に言えば、レーザ調整可能な薄膜抵
抗に関する。
の分野、更に具体的に言えば、レーザ調整可能な薄膜抵
抗に関する。
【０００２】
【従来の技術及び課題】薄膜抵抗は、多くの重要な技術
の用途で電子回路に利用されている。この抵抗は個別デ
バイスの一部分であってもよいし、或いは複雑なハイブ
リッド回路または集積回路の一部分であっても良い。集
積回路の薄膜抵抗の幾つかの具体的な例を挙げれば、ア
ナログ・デジタル変換器の抵抗梯形回路及びエミッタ・
フォロワ増幅器の限流及び負荷抵抗がある。膜抵抗は、
窒化タンタル（ＴａＮ）、シリコン・クロム（ＳｉＣ
ｒ）及びニッケル・クロム（ＮｉＣｒ）を含む種々の材
料で構成することができる。こういう抵抗材料は、その
比抵抗特性及び安定性、特に抵抗温度係数（ＴＣＲ）の
性質の点で選ばれる。１０ｎｍ被膜の薄膜抵抗のシート
抵抗及びＴＣＲの典型的な値は、ＳｉＣｒでは２０００
オーム／スクエア（＜２００ｐｐｍ／℃ ＴＣＲ）であ
り、ＮｉＣｒでは２００オーム／スクエア（＜１００ｐ
ｐｍ／℃ ＴＣＲ）である。
の用途で電子回路に利用されている。この抵抗は個別デ
バイスの一部分であってもよいし、或いは複雑なハイブ
リッド回路または集積回路の一部分であっても良い。集
積回路の薄膜抵抗の幾つかの具体的な例を挙げれば、ア
ナログ・デジタル変換器の抵抗梯形回路及びエミッタ・
フォロワ増幅器の限流及び負荷抵抗がある。膜抵抗は、
窒化タンタル（ＴａＮ）、シリコン・クロム（ＳｉＣ
ｒ）及びニッケル・クロム（ＮｉＣｒ）を含む種々の材
料で構成することができる。こういう抵抗材料は、その
比抵抗特性及び安定性、特に抵抗温度係数（ＴＣＲ）の
性質の点で選ばれる。１０ｎｍ被膜の薄膜抵抗のシート
抵抗及びＴＣＲの典型的な値は、ＳｉＣｒでは２０００
オーム／スクエア（＜２００ｐｐｍ／℃ ＴＣＲ）であ
り、ＮｉＣｒでは２００オーム／スクエア（＜１００ｐ
ｐｍ／℃ ＴＣＲ）である。
【０００３】レーザ調整(トリミング)可能な薄膜抵抗
は、従来技術として十分に確立されていて、高度に単調
な出力を持つアナログ・デジタル変換器のようなデバイ
スを可能にする重要な技術である。レーザ調整（レーザ
ートリミング，laser trimming）は、今日の多くの集積
回路では、特にデバイスの許容公差の仕様が高まるにつ
れて必要である。調整されていないウェーハは、低コス
ト部品の生産ができるくらいの高い歩留まりを持たない
か、或いはデバイスに要求される抵抗またはその他の部
品の精度が高すぎて、プロセスの許容公差によって達成
することができなくなる。集積回路に取り入れられた抵
抗を調節するために今日使われている最も普通の方式は
機能的な調整を使い、これによって、普通は適当なプロ
ーブ・カードを用いてウェーハ・レベルで回路が機能的
に動作可能にされる。電圧レベルのようなデバイス・パ
ラメータが、予定の調整アルゴリズムに従ってレーザが
薄膜抵抗のある部分を切削または取り除く時、絶えず監
視される。一旦予定の１組の出力に達したら、調整を停
止する。
は、従来技術として十分に確立されていて、高度に単調
な出力を持つアナログ・デジタル変換器のようなデバイ
スを可能にする重要な技術である。レーザ調整（レーザ
ートリミング，laser trimming）は、今日の多くの集積
回路では、特にデバイスの許容公差の仕様が高まるにつ
れて必要である。調整されていないウェーハは、低コス
ト部品の生産ができるくらいの高い歩留まりを持たない
か、或いはデバイスに要求される抵抗またはその他の部
品の精度が高すぎて、プロセスの許容公差によって達成
することができなくなる。集積回路に取り入れられた抵
抗を調節するために今日使われている最も普通の方式は
機能的な調整を使い、これによって、普通は適当なプロ
ーブ・カードを用いてウェーハ・レベルで回路が機能的
に動作可能にされる。電圧レベルのようなデバイス・パ
ラメータが、予定の調整アルゴリズムに従ってレーザが
薄膜抵抗のある部分を切削または取り除く時、絶えず監
視される。一旦予定の１組の出力に達したら、調整を停
止する。
【０００４】ＳｉＣｒ及びＮｉＣｒの上に述べた所望の
性質とともに、こういう材料は、完全に密閉された環境
でも、すなわち、それらの上に不活性化層がデポジット
されて、デバイス及び抵抗を収容したウェーハの処理の
最終工程が完了した後でも、調整するのに適している。
こういう種類のレーザ調整では、抵抗材料が完全に物理
的には蒸発せず、高強度レーザによって誘起された熱
が、加熱された部分の形状を部分的に変えて、こうして
その導電度特性を大まかに変えるか、または抵抗内の要
素に酸化のような化学反応を起こさせて、やはり材料の
導電度を大まかに変えて高絶縁領域を作る。この工程
で、レーザ・ビーム強度またはパルス流束がウェハーに
亙る全ての区域で、抵抗層に一様に吸収されることが重
要である。抵抗に対する吸収が大幅に変動すると、低吸
収区域にある抵抗は、不完全な化学反応または形状の変
化のために、有効に調整されないことがある。高吸収区
域にある他の抵抗は吸収が強すぎて、抵抗材料を蒸発さ
せ、それによってその上に重なる不活性化層を取り除い
てしまう。
性質とともに、こういう材料は、完全に密閉された環境
でも、すなわち、それらの上に不活性化層がデポジット
されて、デバイス及び抵抗を収容したウェーハの処理の
最終工程が完了した後でも、調整するのに適している。
こういう種類のレーザ調整では、抵抗材料が完全に物理
的には蒸発せず、高強度レーザによって誘起された熱
が、加熱された部分の形状を部分的に変えて、こうして
その導電度特性を大まかに変えるか、または抵抗内の要
素に酸化のような化学反応を起こさせて、やはり材料の
導電度を大まかに変えて高絶縁領域を作る。この工程
で、レーザ・ビーム強度またはパルス流束がウェハーに
亙る全ての区域で、抵抗層に一様に吸収されることが重
要である。抵抗に対する吸収が大幅に変動すると、低吸
収区域にある抵抗は、不完全な化学反応または形状の変
化のために、有効に調整されないことがある。高吸収区
域にある他の抵抗は吸収が強すぎて、抵抗材料を蒸発さ
せ、それによってその上に重なる不活性化層を取り除い
てしまう。
【０００５】抵抗に対するレーザの吸収を左右する最も
重要な因子が、その中に抵抗を形成した多層誘電体の積
重ね（スタック，stack）の性質であることは良く知ら
れている。図１について説明すると、薄膜抵抗１０が誘
電体材料の２つの積重ね２０及び３０の間に収容され
る。この積重ねがシリコン・ウェーハの基板４０の上に
デポジットされている。誘電体の積重ねの被膜の厚さ
が、高度に単色性である入射レーザ・ビームの波長程度
であるから、積重ね内の透過及び反射レーザ・ビーム
が、薄膜抵抗１０の周りの区域内で建設的または破壊的
な干渉を持つことがある。図２は、図１に示す積重ねと
同様な積重ねに対する反射率スペクトルを示しており、
その材料及びパラメータは次の通りである。シリコン基
板（屈折率ｎ＝３．５、吸光率ｋ＝１．７×１０-4）の
上に、１０，０００Åの二酸化シリコン（ｎ＝１．４
８、ｋ＝０）をデポジットした後、１００ÅのＮｉＣｒ
（ｎ＝２．６３、ｋ＝４．２８）及び最後の１０，００
０Åの二酸化シリコン（ｎ＝１．４８、ｋ＝０）をデポ
ジットする。図２では、最小の反射率の点は、この波長
範囲内で８，５００Å及び１２，０００Åにある。これ
らの点は、ＳｉＣｒ薄膜抵抗の吸収が最も強くなる波長
を表しており、従って、レーザ調整に最も適した波長を
表している。更に、こういう点では、レーザ吸収の微分
係数がゼロであるから、これらの波長は、ウェーハに亙
るレーザ吸収の再現性の点でも最適になっている。ウェ
ーハに亙って膜厚に変動があっても、ゼロである微分状
態のために、吸収の変動に対する影響は最も小さい。こ
れは、図２の反射率の山と谷の中間にある点とは対照的
であり、こういう点は、ウェーハに亙る誘電体層の厚さ
の小さな変化でも、ＳｉＣｒの吸収に望ましくない大き
な変化を招くような波長に対応している。
重要な因子が、その中に抵抗を形成した多層誘電体の積
重ね（スタック，stack）の性質であることは良く知ら
れている。図１について説明すると、薄膜抵抗１０が誘
電体材料の２つの積重ね２０及び３０の間に収容され
る。この積重ねがシリコン・ウェーハの基板４０の上に
デポジットされている。誘電体の積重ねの被膜の厚さ
が、高度に単色性である入射レーザ・ビームの波長程度
であるから、積重ね内の透過及び反射レーザ・ビーム
が、薄膜抵抗１０の周りの区域内で建設的または破壊的
な干渉を持つことがある。図２は、図１に示す積重ねと
同様な積重ねに対する反射率スペクトルを示しており、
その材料及びパラメータは次の通りである。シリコン基
板（屈折率ｎ＝３．５、吸光率ｋ＝１．７×１０-4）の
上に、１０，０００Åの二酸化シリコン（ｎ＝１．４
８、ｋ＝０）をデポジットした後、１００ÅのＮｉＣｒ
（ｎ＝２．６３、ｋ＝４．２８）及び最後の１０，００
０Åの二酸化シリコン（ｎ＝１．４８、ｋ＝０）をデポ
ジットする。図２では、最小の反射率の点は、この波長
範囲内で８，５００Å及び１２，０００Åにある。これ
らの点は、ＳｉＣｒ薄膜抵抗の吸収が最も強くなる波長
を表しており、従って、レーザ調整に最も適した波長を
表している。更に、こういう点では、レーザ吸収の微分
係数がゼロであるから、これらの波長は、ウェーハに亙
るレーザ吸収の再現性の点でも最適になっている。ウェ
ーハに亙って膜厚に変動があっても、ゼロである微分状
態のために、吸収の変動に対する影響は最も小さい。こ
れは、図２の反射率の山と谷の中間にある点とは対照的
であり、こういう点は、ウェーハに亙る誘電体層の厚さ
の小さな変化でも、ＳｉＣｒの吸収に望ましくない大き
な変化を招くような波長に対応している。
【０００６】最適の積重ねのパラメータを決定する時、
両方の誘電体の積重ね２０及び３０の厚さが重要であ
る。一般的に、下側誘電体の積重ね２０は、光学的な四
分の一波長板にすべきである。すなわち、その物理的な
厚さにその屈折率を乗じた値が、調整レーザの波長の１
／４の奇数整数倍に等しくなるようにすべきである。全
体的な空洞に対する下側層の重要性の寄与は、レーザを
実質的に吸収しない薄膜抵抗では増加する。これは、調
整のための最適の厚さの範囲が５ｎｍ及び２０ｎｍの間
と決まっている、ＳｉＣｒ及びＮｉＣｒのような調整に
適した抵抗材料では、殆ど常にそうである。
両方の誘電体の積重ね２０及び３０の厚さが重要であ
る。一般的に、下側誘電体の積重ね２０は、光学的な四
分の一波長板にすべきである。すなわち、その物理的な
厚さにその屈折率を乗じた値が、調整レーザの波長の１
／４の奇数整数倍に等しくなるようにすべきである。全
体的な空洞に対する下側層の重要性の寄与は、レーザを
実質的に吸収しない薄膜抵抗では増加する。これは、調
整のための最適の厚さの範囲が５ｎｍ及び２０ｎｍの間
と決まっている、ＳｉＣｒ及びＮｉＣｒのような調整に
適した抵抗材料では、殆ど常にそうである。
【０００７】上側層も、レーザ波長に対する反射防止被
覆として最適化すべきであり、同様に１／４波長の奇数
整数倍である。このため、空洞はレーザ波長に合わせて
設計することができる。薄膜抵抗を調整するための最も
適当なレーザは、現在、周知のレーザ活性化イオン・ネ
オジミウム３＋に基づいている。ネオジミウム３＋イオ
ンが取り入れられるホスト格子またはレーザ空洞の設計
によるが、主レーザ動作線波長を変えることができる。
例えば、ホスト格子Ｙ3Ａｌ5Ｏ12（ＹＡＧ）では、レー
ザ動作波長は１０６４ｎｍになり、ホスト格子ＹＬｉＦ
4（ＹＬＦ）では、１０４７ｎｍになる。
覆として最適化すべきであり、同様に１／４波長の奇数
整数倍である。このため、空洞はレーザ波長に合わせて
設計することができる。薄膜抵抗を調整するための最も
適当なレーザは、現在、周知のレーザ活性化イオン・ネ
オジミウム３＋に基づいている。ネオジミウム３＋イオ
ンが取り入れられるホスト格子またはレーザ空洞の設計
によるが、主レーザ動作線波長を変えることができる。
例えば、ホスト格子Ｙ3Ａｌ5Ｏ12（ＹＡＧ）では、レー
ザ動作波長は１０６４ｎｍになり、ホスト格子ＹＬｉＦ
4（ＹＬＦ）では、１０４７ｎｍになる。
【０００８】従って、回路部品を損傷する惧れがある過
剰のレーザ・エネルギを使わずに、薄膜抵抗を収容した
全体的な誘電体の積重ねが、効率的なレーザ調整に必要
な有利な吸収及び反射特性を持つように、製造されたウ
ェーハ内の両方の誘電体被膜２０及び３０の厚さを精密
に制御できることが非常に望ましい。しかし、誘電体の
積重ね２０及び３０が相加的な厚さ誤差を持つ多くの異
なる層で構成されていることがあるような集積回路を製
造する環境では、こういう条件を満たすようにこれらの
層の厚さを精密に制御することが困難である。
剰のレーザ・エネルギを使わずに、薄膜抵抗を収容した
全体的な誘電体の積重ねが、効率的なレーザ調整に必要
な有利な吸収及び反射特性を持つように、製造されたウ
ェーハ内の両方の誘電体被膜２０及び３０の厚さを精密
に制御できることが非常に望ましい。しかし、誘電体の
積重ね２０及び３０が相加的な厚さ誤差を持つ多くの異
なる層で構成されていることがあるような集積回路を製
造する環境では、こういう条件を満たすようにこれらの
層の厚さを精密に制御することが困難である。
【０００９】
【課題を解決する為の手段及び作用】この発明では、最
適化された多層積重ね内に調整される抵抗を正確に取り
入れるという問題を解決する薄膜抵抗を処理する流れを
開示する。これが、薄膜抵抗を形成する直前に、シリコ
ン基板と誘電体の積重ねの頂部の間の誘電体の積重ねの
全体的な厚さを測定することによって達成される。次
に、誘電体の積重ねの厚さをレーザの１／４波長の奇数
整数倍になるように調節する。次に、薄膜抵抗を形成
し、その上に重なる誘電体をデポジットする。上に重ね
る誘電体の厚さも同じようにレーザの１／４波長の奇数
整数倍になるように調節する。
適化された多層積重ね内に調整される抵抗を正確に取り
入れるという問題を解決する薄膜抵抗を処理する流れを
開示する。これが、薄膜抵抗を形成する直前に、シリコ
ン基板と誘電体の積重ねの頂部の間の誘電体の積重ねの
全体的な厚さを測定することによって達成される。次
に、誘電体の積重ねの厚さをレーザの１／４波長の奇数
整数倍になるように調節する。次に、薄膜抵抗を形成
し、その上に重なる誘電体をデポジットする。上に重ね
る誘電体の厚さも同じようにレーザの１／４波長の奇数
整数倍になるように調節する。
【００１０】この発明の利点は、その厚さが正確なレー
ザ調整の為に最適化されている誘電体の積重ね内に薄膜
抵抗を形成する方法を提供することである。上記並びに
その他の利点は、以下図面について説明するところを参
照すれば、当業者に明らかになろう。
ザ調整の為に最適化されている誘電体の積重ね内に薄膜
抵抗を形成する方法を提供することである。上記並びに
その他の利点は、以下図面について説明するところを参
照すれば、当業者に明らかになろう。
【００１１】
【実施例】この発明は、集積回路のレーザ調整可能な薄
膜抵抗及びその製法を提供する。１０４７ｎｍのレーザ
波長を持つＮｄ：ＹＬＦレーザを使ったレーザ調整に関
連してこの発明を説明する。この発明を１０６４ｎｍ波
長のＹＡＧレーザのような他のレーザ及び波長の場合の
レーザ調整にも用いることができることは、当業者に明
らかであろう。
膜抵抗及びその製法を提供する。１０４７ｎｍのレーザ
波長を持つＮｄ：ＹＬＦレーザを使ったレーザ調整に関
連してこの発明を説明する。この発明を１０６４ｎｍ波
長のＹＡＧレーザのような他のレーザ及び波長の場合の
レーザ調整にも用いることができることは、当業者に明
らかであろう。
【００１２】この発明によるレーザ調整可能な薄膜抵抗
８０を持つ集積回路１５の一部分が図３に示されてい
る。半導体本体５０の上に誘電体層６０が設けられてい
る。典型的には、半導体本体５０はシリコン基板であっ
て、トランジスタ及びその他のデバイスがこの中に形成
されている。誘電体層６０は、典型的には、第１の金属
相互接続層１０５より前に形成された一連の誘電体層で
ある。例えば、誘電体層６０はフィールド酸化物及び多
レベル誘電体層を含んでいてよい。抵抗８０が、図３に
示すように、第１の金属相互接続層のところではなく、
この後の金属相互接続層のところに形成される場合、誘
電体層６０は、抵抗８０より前に形成されたレベル間誘
電体層をも含んでいる。
８０を持つ集積回路１５の一部分が図３に示されてい
る。半導体本体５０の上に誘電体層６０が設けられてい
る。典型的には、半導体本体５０はシリコン基板であっ
て、トランジスタ及びその他のデバイスがこの中に形成
されている。誘電体層６０は、典型的には、第１の金属
相互接続層１０５より前に形成された一連の誘電体層で
ある。例えば、誘電体層６０はフィールド酸化物及び多
レベル誘電体層を含んでいてよい。抵抗８０が、図３に
示すように、第１の金属相互接続層のところではなく、
この後の金属相互接続層のところに形成される場合、誘
電体層６０は、抵抗８０より前に形成されたレベル間誘
電体層をも含んでいる。
【００１３】集積回路１５は第１の最適化層７０をも含
んでいる。第１の最適化層７０は誘電体層であり、好ま
しくは二酸化シリコンである。第１の最適化層７０の厚
さは、前に形成されて平面化された誘電体層６０の厚さ
を測定し、それを１／４波長の一層大きな奇数整数倍
（すなわち次に大きな奇数の整数または次に大きな奇数
の整数に偶数を加えた値）から差し引くことによって決
定される。例えば、誘電体層６０の厚さが１０４７レー
ザの１／４波長の２．５倍であれば、最適化層の厚さは
１０４７レーザの１／４波長の０．５倍にして、合計の
厚さを１０４７レーザの１／４波長の３倍にする。１／
４波長の奇数倍に近ければ近いほど、抵抗を調整するの
が一層容易になる。
んでいる。第１の最適化層７０は誘電体層であり、好ま
しくは二酸化シリコンである。第１の最適化層７０の厚
さは、前に形成されて平面化された誘電体層６０の厚さ
を測定し、それを１／４波長の一層大きな奇数整数倍
（すなわち次に大きな奇数の整数または次に大きな奇数
の整数に偶数を加えた値）から差し引くことによって決
定される。例えば、誘電体層６０の厚さが１０４７レー
ザの１／４波長の２．５倍であれば、最適化層の厚さは
１０４７レーザの１／４波長の０．５倍にして、合計の
厚さを１０４７レーザの１／４波長の３倍にする。１／
４波長の奇数倍に近ければ近いほど、抵抗を調整するの
が一層容易になる。
【００１４】最適化層７０は、誘電体層６０の合計の厚
さが必ずしも正確に制御できないために望ましい。誘電
体層は一連の誘電体層で構成されるから、典型的には、
実際の厚さと設計の厚さとの間にいくらかの食い違いが
ある。この食い違いは、デポジッション・プロセス並び
に／またはエッチバック／平面化プロセスの誤差に由る
ことがある。
さが必ずしも正確に制御できないために望ましい。誘電
体層は一連の誘電体層で構成されるから、典型的には、
実際の厚さと設計の厚さとの間にいくらかの食い違いが
ある。この食い違いは、デポジッション・プロセス並び
に／またはエッチバック／平面化プロセスの誤差に由る
ことがある。
【００１５】薄膜抵抗８０が第１の最適化層７０の上に
配置される。図示のように、抵抗８０が第１の金属相互
接続層のところに設けられている。しかし、抵抗８０は
任意の金属相互接続層のところに配置することができ
る。実際、この代わりに、抵抗８０は、ベイリー他によ
って1998年12月18日に出願され、テキサス・インスツル
メンツ・インコーポレーテッドに譲渡された係属中の米
国特許出願通し番号６０／１１２，７３１（出願人控え
番号ＴＩ−２７９３５）に記載されているように、金属
相互接続層の間に形成することができる。典型的には、
薄膜抵抗８０は、ＳｉＣｒ、ＮｉＣｒまたはＴａＮのよ
うな抵抗材料８０で構成される。金属相互接続層１０５
に対する電気接続を希望する場合、ハードマスク９０の
一部分が抵抗材料８０の端の上に残っていてよい。典型
的には、ハードマスク９０はＴｉＷ、ＴｉＮまたはＭｏ
で構成される。
配置される。図示のように、抵抗８０が第１の金属相互
接続層のところに設けられている。しかし、抵抗８０は
任意の金属相互接続層のところに配置することができ
る。実際、この代わりに、抵抗８０は、ベイリー他によ
って1998年12月18日に出願され、テキサス・インスツル
メンツ・インコーポレーテッドに譲渡された係属中の米
国特許出願通し番号６０／１１２，７３１（出願人控え
番号ＴＩ−２７９３５）に記載されているように、金属
相互接続層の間に形成することができる。典型的には、
薄膜抵抗８０は、ＳｉＣｒ、ＮｉＣｒまたはＴａＮのよ
うな抵抗材料８０で構成される。金属相互接続層１０５
に対する電気接続を希望する場合、ハードマスク９０の
一部分が抵抗材料８０の端の上に残っていてよい。典型
的には、ハードマスク９０はＴｉＷ、ＴｉＮまたはＭｏ
で構成される。
【００１６】金属相互接続層１０５も第１の最適化層７
０の上に配置される。追加のレベル間誘電体及び金属相
互接続層が金属相互接続層１０５の上に設けられる。誘
電体層１２０は、抵抗８０より後に形成された任意のレ
ベル間誘電体を例示するのに用いられている。
０の上に配置される。追加のレベル間誘電体及び金属相
互接続層が金属相互接続層１０５の上に設けられる。誘
電体層１２０は、抵抗８０より後に形成された任意のレ
ベル間誘電体を例示するのに用いられている。
【００１７】希望によっては、第２の最適化層１３０を
誘電体層１２０の上に配置することができる。第２の最
適化層１３０は、抵抗の下にある誘電体層６０に対して
第１の最適化層７０が作用するのと同じ作用を、抵抗の
上に重なる誘電体１２０に対して果たす。これは、誘電
体の全体の厚さを１／４波長の奇数整数倍にするために
使われる。
誘電体層１２０の上に配置することができる。第２の最
適化層１３０は、抵抗の下にある誘電体層６０に対して
第１の最適化層７０が作用するのと同じ作用を、抵抗の
上に重なる誘電体１２０に対して果たす。これは、誘電
体の全体の厚さを１／４波長の奇数整数倍にするために
使われる。
【００１８】次に図４〜１０について、この発明に従っ
てレーザ調整可能な抵抗８０を持つ集積回路１５を製造
する方法を説明する。図４について説明すると、半導体
本体５０が設けられ、その上に一連の誘電体層６０が形
成されている。典型的には、半導体本体５０はシリコン
基板であって、トランジスタ及びその他のデバイスがそ
の中に形成されている。説明しやすくするため、フィー
ルド酸化物層（並びに／またはシリコン基板の表面の上
に形成されるこの他の任意の誘電体層）は、誘電体層６
０の一部分として含める。誘電体層６０が、これに限ら
ないが、ＳｉＯ 2、ＢＰＳＧ（硼素及び燐をドープした
珪酸塩硝子）、ＳＯＧ（スピンオン硝子）等のような周
知の絶縁誘電体層で構成された材料の層を含む。誘電体
層６０に含まれるある誘電体層がデポジットされてい
て、金属相互接続層の間の絶縁層を形成する作用をして
もよい。誘電体層６０のうちのある層は、典型的には何
らかの平面化工程を経ている。
てレーザ調整可能な抵抗８０を持つ集積回路１５を製造
する方法を説明する。図４について説明すると、半導体
本体５０が設けられ、その上に一連の誘電体層６０が形
成されている。典型的には、半導体本体５０はシリコン
基板であって、トランジスタ及びその他のデバイスがそ
の中に形成されている。説明しやすくするため、フィー
ルド酸化物層（並びに／またはシリコン基板の表面の上
に形成されるこの他の任意の誘電体層）は、誘電体層６
０の一部分として含める。誘電体層６０が、これに限ら
ないが、ＳｉＯ 2、ＢＰＳＧ（硼素及び燐をドープした
珪酸塩硝子）、ＳＯＧ（スピンオン硝子）等のような周
知の絶縁誘電体層で構成された材料の層を含む。誘電体
層６０に含まれるある誘電体層がデポジットされてい
て、金属相互接続層の間の絶縁層を形成する作用をして
もよい。誘電体層６０のうちのある層は、典型的には何
らかの平面化工程を経ている。
【００１９】誘電体層６０を形成するのに使われるデポ
ジッション及び平面化工程は、何れもある程度の不正確
さを持っている。こういう不正確さは、互いに複合的に
なる傾向がある。従って、誘電体層６０が完成された
後、誘電体層６０の頂部と半導体本体５０のシリコン基
板の間の距離を測る。次に図４に示すように、誘電体層
６０の上に第１の最適化層７０をデポジットする。第１
の最適化層７０は、合計の厚さを、薄膜抵抗８０を調整
するために使われるレーザの１／４波長の奇数整数倍に
するのに十分な厚さにデポジットされる。これは、１／
４波長の最も近い奇数整数倍または最も近いものに偶数
を加えた値であることがある。例えば、誘電体層６０の
厚さが、１０４７レーザの１／４波長の２．５倍であれ
ば、最適化層の厚さを１０４７レーザの１／４波長の
０．５倍にして、合計の厚さを１０４７レーザの１／４
波長の３倍にする。第１の最適化層７０は誘電体で構成
されていて、正確なデポジッション方法を用いてデポジ
ットされる。例えば、第１の最適化層７０は、ＰＥＣＶ
Ｄ（プラズマ強化化学反応気相成長）によってデポジッ
トされた二酸化シリコンで構成することができる。
ジッション及び平面化工程は、何れもある程度の不正確
さを持っている。こういう不正確さは、互いに複合的に
なる傾向がある。従って、誘電体層６０が完成された
後、誘電体層６０の頂部と半導体本体５０のシリコン基
板の間の距離を測る。次に図４に示すように、誘電体層
６０の上に第１の最適化層７０をデポジットする。第１
の最適化層７０は、合計の厚さを、薄膜抵抗８０を調整
するために使われるレーザの１／４波長の奇数整数倍に
するのに十分な厚さにデポジットされる。これは、１／
４波長の最も近い奇数整数倍または最も近いものに偶数
を加えた値であることがある。例えば、誘電体層６０の
厚さが、１０４７レーザの１／４波長の２．５倍であれ
ば、最適化層の厚さを１０４７レーザの１／４波長の
０．５倍にして、合計の厚さを１０４７レーザの１／４
波長の３倍にする。第１の最適化層７０は誘電体で構成
されていて、正確なデポジッション方法を用いてデポジ
ットされる。例えば、第１の最適化層７０は、ＰＥＣＶ
Ｄ（プラズマ強化化学反応気相成長）によってデポジッ
トされた二酸化シリコンで構成することができる。
【００２０】次に、薄膜抵抗８０を形成する。薄膜抵抗
を形成する種々の方法が既知である。一例の方法を説明
するが、この他の適当な方法も、当業者には明らかであ
ろう。図６に示すように、第１の最適化層７０の上に薄
膜抵抗材料８０をデポジットする。薄膜抵抗材料は、例
えばスパッタリングによってデポジットすることがで
き、これに限らないが、Ｓｉ72Ｃｒ28またはＮｉ40Ｃｒ
60のような材料で構成することができる。薄膜抵抗材料
８０の厚さは、１００〜２０００Å程度であってよい。
ハードマスク９０を薄膜抵抗材料８０の上にデポジット
して、この後の処理工程の間、抵抗材料８０を汚染から
保護する。ハードマスク９０は、ＴｉＷ、ＴｉＮまたは
Ｍｏのような材料で構成することができる。ハードマス
ク９０の厚さは決定的ではなく、５００−３０００Å程
度であってよい。
を形成する種々の方法が既知である。一例の方法を説明
するが、この他の適当な方法も、当業者には明らかであ
ろう。図６に示すように、第１の最適化層７０の上に薄
膜抵抗材料８０をデポジットする。薄膜抵抗材料は、例
えばスパッタリングによってデポジットすることがで
き、これに限らないが、Ｓｉ72Ｃｒ28またはＮｉ40Ｃｒ
60のような材料で構成することができる。薄膜抵抗材料
８０の厚さは、１００〜２０００Å程度であってよい。
ハードマスク９０を薄膜抵抗材料８０の上にデポジット
して、この後の処理工程の間、抵抗材料８０を汚染から
保護する。ハードマスク９０は、ＴｉＷ、ＴｉＮまたは
Ｍｏのような材料で構成することができる。ハードマス
ク９０の厚さは決定的ではなく、５００−３０００Å程
度であってよい。
【００２１】次に、図７に示すように、ウェーハ１５を
フォトレジスト１００を用いて区切る。フォトレジスト
１００が、ハードマスク９０及び薄膜抵抗材料８０のう
ち、抵抗８０を希望する部分をマスクする。ハードマス
ク９０及び薄膜抵抗材料８０のうち、最終的な抵抗８０
を構成しない露出部分は、ＣＦ4またはＳＦ6のような適
当なエッチャントを用いて取り除く。エッチの後、フォ
トレジスト・マスクを剥がす。
フォトレジスト１００を用いて区切る。フォトレジスト
１００が、ハードマスク９０及び薄膜抵抗材料８０のう
ち、抵抗８０を希望する部分をマスクする。ハードマス
ク９０及び薄膜抵抗材料８０のうち、最終的な抵抗８０
を構成しない露出部分は、ＣＦ4またはＳＦ6のような適
当なエッチャントを用いて取り除く。エッチの後、フォ
トレジスト・マスクを剥がす。
【００２２】次に第１の金属相互接続層５を形成する。
図面では金属レベル１として示してあるが、この代わり
に、第１の金属相互接続層がこの後の金属レベルであっ
てもよい。層１０５のような金属相互接続層を形成する
方法は周知である。例えば、図８に示すように、Ａｌの
一面被覆１０５をスパッタリングによってデポジットす
ることができる。その後、その上にフォトレジスト・マ
スク１１０を形成して、金属相互接続部分を希望する場
所を区切る。次に、一面のＡｌを８０％Ｈ3ＰＯ4、５％
ＨＮＯ3、５％ＣＨ3ＣＯＯＨ及び１０％Ｈ2Ｏのような
適当なエッチャントを用いてエッチングする。その後、
フォトレジスト・マスクを剥がす。この結果得られた金
属相互接続層１０５が図９に示されている。
図面では金属レベル１として示してあるが、この代わり
に、第１の金属相互接続層がこの後の金属レベルであっ
てもよい。層１０５のような金属相互接続層を形成する
方法は周知である。例えば、図８に示すように、Ａｌの
一面被覆１０５をスパッタリングによってデポジットす
ることができる。その後、その上にフォトレジスト・マ
スク１１０を形成して、金属相互接続部分を希望する場
所を区切る。次に、一面のＡｌを８０％Ｈ3ＰＯ4、５％
ＨＮＯ3、５％ＣＨ3ＣＯＯＨ及び１０％Ｈ2Ｏのような
適当なエッチャントを用いてエッチングする。その後、
フォトレジスト・マスクを剥がす。この結果得られた金
属相互接続層１０５が図９に示されている。
【００２３】次に、図１０に示すように、金属相互接続
部１０５をマスクとして使って、保護ハードマスク９０
をエッチングする。抵抗材料８０を汚染しない適当なエ
ッチャントは既知である。例えば、Ｈ2Ｏ2を使って、抵
抗材料８０を損傷せずに、ＴｉＷのハードマスク９０を
エッチングすることができる。この時、薄膜抵抗８０
は、金属／抵抗界面でハードマスク９０の残っている部
分で保護される電気接点を持っている。
部１０５をマスクとして使って、保護ハードマスク９０
をエッチングする。抵抗材料８０を汚染しない適当なエ
ッチャントは既知である。例えば、Ｈ2Ｏ2を使って、抵
抗材料８０を損傷せずに、ＴｉＷのハードマスク９０を
エッチングすることができる。この時、薄膜抵抗８０
は、金属／抵抗界面でハードマスク９０の残っている部
分で保護される電気接点を持っている。
【００２４】次に処理を続けて、既知のように、追加の
金属相互接続層及びレベル間誘電体層があれば、それら
を形成する。これらの残りの誘電体層（抵抗８０の上方
にあるもの）を包括的に誘電体層１２０と呼ぶ。所望の
全ての金属接続部及びレベル間誘電体層１２０を完成し
た時、誘電体層１２０の頂部から薄膜抵抗８０までの距
離を測ることができる。その後、適当な不活性化誘電体
の最終的な層１３０を、例えばＰＥＣＶＤによってデポ
ジットする。好ましい実施例では、不活性化層１３０の
厚さは、合計の上側誘電体の厚さ（１２０及び１３０）
が、抵抗８０の調整に使われるレーザの１／４波長の奇
数整数倍に等しくなる結果が得られるように設計されて
いる。不活性化誘電体１３０は、これに限らないが、Ｓ
ｉＯ2、ＢＰＳＧ、ＳＯＧ、Ｓｉ3Ｎ4-x（ｘ＝０〜２）
のような材料で構成することができる。
金属相互接続層及びレベル間誘電体層があれば、それら
を形成する。これらの残りの誘電体層（抵抗８０の上方
にあるもの）を包括的に誘電体層１２０と呼ぶ。所望の
全ての金属接続部及びレベル間誘電体層１２０を完成し
た時、誘電体層１２０の頂部から薄膜抵抗８０までの距
離を測ることができる。その後、適当な不活性化誘電体
の最終的な層１３０を、例えばＰＥＣＶＤによってデポ
ジットする。好ましい実施例では、不活性化層１３０の
厚さは、合計の上側誘電体の厚さ（１２０及び１３０）
が、抵抗８０の調整に使われるレーザの１／４波長の奇
数整数倍に等しくなる結果が得られるように設計されて
いる。不活性化誘電体１３０は、これに限らないが、Ｓ
ｉＯ2、ＢＰＳＧ、ＳＯＧ、Ｓｉ3Ｎ4-x（ｘ＝０〜２）
のような材料で構成することができる。
【００２５】薄膜抵抗８０の周りの構造の反射率スペク
トルが図１１に示されている。図１１の反射率スペクト
ルをもたらす積重ねは次のような材料及びパラメータで
構成されている。シリコン基板（屈折率ｎ＝３．５、吸
光率ｋ＝１．７×１０-4）の上に、合計の物理的な厚さ
が５３０６Åの二酸化シリコン（ｎ＝１．４８、ｋ＝
０）をデポジットし、その後、１００ÅのＮｉＣｒ（ｎ
＝２．６３、ｋ＝４．２８）及び別の５３０６Åの二酸
化シリコン（ｎ＝１．４８、ｋ＝０）をデポジットす
る。このため、二酸化シリコンの物理的な厚さに屈折率
を乗じた値（５３０６×１．４８＝７，８５３）は、１
０４７０Åレーザの１／４波長の３倍に等しい。この構
造は、最小の反射率をもたらすように精密に調整されて
おり、従って１０４７のレーザ波長で薄膜抵抗に最大の
吸収をもたらすようになっている。
トルが図１１に示されている。図１１の反射率スペクト
ルをもたらす積重ねは次のような材料及びパラメータで
構成されている。シリコン基板（屈折率ｎ＝３．５、吸
光率ｋ＝１．７×１０-4）の上に、合計の物理的な厚さ
が５３０６Åの二酸化シリコン（ｎ＝１．４８、ｋ＝
０）をデポジットし、その後、１００ÅのＮｉＣｒ（ｎ
＝２．６３、ｋ＝４．２８）及び別の５３０６Åの二酸
化シリコン（ｎ＝１．４８、ｋ＝０）をデポジットす
る。このため、二酸化シリコンの物理的な厚さに屈折率
を乗じた値（５３０６×１．４８＝７，８５３）は、１
０４７０Åレーザの１／４波長の３倍に等しい。この構
造は、最小の反射率をもたらすように精密に調整されて
おり、従って１０４７のレーザ波長で薄膜抵抗に最大の
吸収をもたらすようになっている。
【００２６】この発明の実施例について説明したが、こ
の説明はこの発明を制限する意味に解してはならない。
この実施例の種々の変更及び組合せ並びにこの発明のこ
の他の実施例も、以上の説明から当業者には明らかであ
ろう。従って、特許請求の範囲はそのような全ての変更
または実施例を含むことを承知されたい。
の説明はこの発明を制限する意味に解してはならない。
この実施例の種々の変更及び組合せ並びにこの発明のこ
の他の実施例も、以上の説明から当業者には明らかであ
ろう。従って、特許請求の範囲はそのような全ての変更
または実施例を含むことを承知されたい。
【００２７】以上の説明に関し、更に以下の項目を開示
する。 (1) 集積回路を製造する方法において、基板の上に誘電
体の積重ねを形成し、前記誘電体の積重ねの頂部から前
記基板の頂部までの距離を測り、前記誘電体の高さを予
定のレーザの１／４波長の奇数整数倍になるように調節
し、前記調節された誘電体の積重ね（スタック）の上に
抵抗を形成する、工程を含む方法。 (2) 第１項記載の方法において、更に、前記抵抗をレー
ザ調整(レーザートリミング)する工程を含む方法。 (3) 第１項記載の方法において、前記誘電体の積重ねの
高さを調節する工程が、前記誘電体の積重ねの上に第１
の最適化層をデポジットする工程を含み、前記第１の最
適化層が、前記第１の最適化層の厚さに前記誘電体の積
重ねの厚さを加えた値が、前記予定のレーザの１／４波
長の前記奇数整数倍に大体等しくなるような厚さを持っ
ている方法。 (4) 第１項記載の方法において、更に、前記抵抗と電気
的に接触している金属相互接続層を形成し、前記抵抗の
上に上側誘電体の積重ねを形成し、前記上側誘電体の積
重ねの高さを測り、前記上側誘電体の積重ねの高さを予
定のレーザの１／４波長の奇数整数倍になるように調節
する、工程を含む方法。 (5) 第４項記載の方法において、前記調節する工程が、
前記上側誘電体の積重ねの上に第２の最適化層をデポジ
ットする工程を含み、前記第２の最適化層は、前記第２
の最適化層の厚さに前記上側誘電体の積重ねの厚さを加
えた値が、前記予定のレーザの１／４波長の前記奇数整
数倍に大体等しくなるような厚さを持っている方法。 (6) 基板の上に形成された第１の誘電体の積重ねと、前
記誘電体の積重ねの上に配置されていて、第１の最適化
層の上面から前記基板までの距離が所定のレーザの１／
４波長の奇数整数倍に大体等しくなるような第１の最適
化層と、前記第１の最適化層の上に配置されたレーザ調
整が可能な抵抗と、を含む集積回路。 (7) 第６項記載の集積回路において、前記レーザ調整可
能な抵抗がＳｉＣｒで構成されている集積回路。 (8) 第６項記載の集積回路において、前記レーザ調整可
能な抵抗がＮｉＣｒで構成されている集積回路。 (9) 第６項記載の集積回路において、更に、前記レーザ
調整可能な抵抗の上に配置された第２の誘電体の積重ね
と、前記第２の誘電体の積重ねの上にある第２の最適化
層とを含み、前記第２の最適化層の上面から前記レーザ
調整可能な抵抗までの距離が、１／４波長の奇数整数倍
に大体等しくなっている、集積回路。 (10) 薄膜抵抗の処理の流れが、最適化された多層積重
ね６０、７０内に調整すべき抵抗８０を正確に取り入れ
る問題を解決する。これは、薄膜抵抗８０を形成する直
前に、シリコン基板と誘電体の積重ねの頂部の間にある
誘電体の積重ね６０の合計の厚さを測定することによっ
て達成される。次に、誘電体の積重ね６０の厚さを、レ
ーザの１／４波長の奇数整数倍になるように調節６０＋
７０する。次に薄膜抵抗８０を形成し、その上に重なる
誘電体１２０をデポジットする。重なる誘電体１２０の
厚さも同じようにレーザの１／４波長の奇数整数倍に調
節１２０＋１３０する。
する。 (1) 集積回路を製造する方法において、基板の上に誘電
体の積重ねを形成し、前記誘電体の積重ねの頂部から前
記基板の頂部までの距離を測り、前記誘電体の高さを予
定のレーザの１／４波長の奇数整数倍になるように調節
し、前記調節された誘電体の積重ね（スタック）の上に
抵抗を形成する、工程を含む方法。 (2) 第１項記載の方法において、更に、前記抵抗をレー
ザ調整(レーザートリミング)する工程を含む方法。 (3) 第１項記載の方法において、前記誘電体の積重ねの
高さを調節する工程が、前記誘電体の積重ねの上に第１
の最適化層をデポジットする工程を含み、前記第１の最
適化層が、前記第１の最適化層の厚さに前記誘電体の積
重ねの厚さを加えた値が、前記予定のレーザの１／４波
長の前記奇数整数倍に大体等しくなるような厚さを持っ
ている方法。 (4) 第１項記載の方法において、更に、前記抵抗と電気
的に接触している金属相互接続層を形成し、前記抵抗の
上に上側誘電体の積重ねを形成し、前記上側誘電体の積
重ねの高さを測り、前記上側誘電体の積重ねの高さを予
定のレーザの１／４波長の奇数整数倍になるように調節
する、工程を含む方法。 (5) 第４項記載の方法において、前記調節する工程が、
前記上側誘電体の積重ねの上に第２の最適化層をデポジ
ットする工程を含み、前記第２の最適化層は、前記第２
の最適化層の厚さに前記上側誘電体の積重ねの厚さを加
えた値が、前記予定のレーザの１／４波長の前記奇数整
数倍に大体等しくなるような厚さを持っている方法。 (6) 基板の上に形成された第１の誘電体の積重ねと、前
記誘電体の積重ねの上に配置されていて、第１の最適化
層の上面から前記基板までの距離が所定のレーザの１／
４波長の奇数整数倍に大体等しくなるような第１の最適
化層と、前記第１の最適化層の上に配置されたレーザ調
整が可能な抵抗と、を含む集積回路。 (7) 第６項記載の集積回路において、前記レーザ調整可
能な抵抗がＳｉＣｒで構成されている集積回路。 (8) 第６項記載の集積回路において、前記レーザ調整可
能な抵抗がＮｉＣｒで構成されている集積回路。 (9) 第６項記載の集積回路において、更に、前記レーザ
調整可能な抵抗の上に配置された第２の誘電体の積重ね
と、前記第２の誘電体の積重ねの上にある第２の最適化
層とを含み、前記第２の最適化層の上面から前記レーザ
調整可能な抵抗までの距離が、１／４波長の奇数整数倍
に大体等しくなっている、集積回路。 (10) 薄膜抵抗の処理の流れが、最適化された多層積重
ね６０、７０内に調整すべき抵抗８０を正確に取り入れ
る問題を解決する。これは、薄膜抵抗８０を形成する直
前に、シリコン基板と誘電体の積重ねの頂部の間にある
誘電体の積重ね６０の合計の厚さを測定することによっ
て達成される。次に、誘電体の積重ね６０の厚さを、レ
ーザの１／４波長の奇数整数倍になるように調節６０＋
７０する。次に薄膜抵抗８０を形成し、その上に重なる
誘電体１２０をデポジットする。重なる誘電体１２０の
厚さも同じようにレーザの１／４波長の奇数整数倍に調
節１２０＋１３０する。
【図面の簡単な説明】
【図１】従来の薄膜抵抗の断面図。
【図２】図１の抵抗に関連するレーザ波長のグラフ。
【図３】この発明によるレーザ調整用に最適化したレー
ザ調整可能な薄膜抵抗を持つ集積回路の断面図。
ザ調整可能な薄膜抵抗を持つ集積回路の断面図。
【図４】種々の製造段階における図３の集積回路の断面
図。
図。
【図５】種々の製造段階における図３の集積回路の断面
図。
図。
【図６】種々の製造段階における図３の集積回路の断面
図。
図。
【図７】種々の製造段階における図３の集積回路の断面
図。
図。
【図８】種々の製造段階における図３の集積回路の断面
図。
図。
【図９】種々の製造段階における図３の集積回路の断面
図。
図。
【図１０】種々の製造段階における図３の集積回路の断
面図。
面図。
【図１１】図３の集積回路に関連するレーザ波長のグラ
フ。
フ。
１５ 集積回路 ５０ 半導体本体 ６０、７０ 多層積重ね ８０ 薄膜抵抗 ９０ ハードマスク １０５ 金属相互接続層 １２０ 誘電体 １３０ 不活性化誘電体
Claims (2)
- 【請求項１】 集積回路を製造する方法において、 基板の上に誘電体の積重ねを形成し、 前記誘電体の積重ねの頂部から前記基板の頂部までの距
離を測り、 前記誘電体の高さを予定のレーザの１／４波長の奇数整
数倍になるように調節し、 前記調節された誘電体の積重ねの上に抵抗を形成する工
程を含む方法。 - 【請求項２】 基板の上に形成された第１の誘電体の積
重ねと、 前記誘電体の積重ねの上に配置されていて、前記第１の
最適化層の上面から前記基板までの距離が所定のレーザ
の１／４波長の奇数整数倍に大体等しくなるような第１
の最適化層と、 前記第１の最適化層の上に配置されたレーザ調整が可能
な抵抗とを含む集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11289798P | 1998-12-18 | 1998-12-18 | |
| US112897 | 1998-12-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000188376A true JP2000188376A (ja) | 2000-07-04 |
Family
ID=22346423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11361492A Pending JP2000188376A (ja) | 1998-12-18 | 1999-12-20 | 集積回路とその製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6326256B1 (ja) |
| JP (1) | JP2000188376A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010157614A (ja) * | 2008-12-26 | 2010-07-15 | Mitsubishi Electric Corp | 光起電力装置の製造方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6921962B1 (en) * | 1998-12-18 | 2005-07-26 | Texas Instruments Incorporated | Integrated circuit having a thin film resistor located within a multilevel dielectric between an upper and lower metal interconnect layer |
| TW429382B (en) * | 1998-11-06 | 2001-04-11 | Matsushita Electric Ind Co Ltd | Regulating resistor, semiconductor equipment and its production method |
| US6703666B1 (en) * | 1999-07-14 | 2004-03-09 | Agere Systems Inc. | Thin film resistor device and a method of manufacture therefor |
| US6737326B2 (en) * | 2000-06-01 | 2004-05-18 | Texas Instruments Incorporated | Method of integrating a thin film resistor in a multi-level metal tungsten-plug interconnect |
| US6694275B1 (en) * | 2000-06-02 | 2004-02-17 | Timbre Technologies, Inc. | Profiler business model |
| US6606510B2 (en) * | 2000-08-31 | 2003-08-12 | Mallinckrodt Inc. | Oximeter sensor with digital memory encoding patient data |
| US6664500B2 (en) * | 2000-12-16 | 2003-12-16 | Anadigics, Inc. | Laser-trimmable digital resistor |
| US6698082B2 (en) * | 2001-08-28 | 2004-03-02 | Texas Instruments Incorporated | Micro-electromechanical switch fabricated by simultaneous formation of a resistor and bottom electrode |
| US7989917B2 (en) * | 2002-01-31 | 2011-08-02 | Nxp B.V. | Integrated circuit device including a resistor having a narrow-tolerance resistance value coupled to an active component |
| US20040207044A1 (en) * | 2003-04-18 | 2004-10-21 | Ruggerio Paul A. | Laser trimming with phase shifters |
| KR100561970B1 (ko) * | 2003-09-25 | 2006-03-22 | 동부아남반도체 주식회사 | 반도체 소자의 제조방법 |
| WO2006035377A2 (en) * | 2004-09-28 | 2006-04-06 | Koninklijke Philips Electronics, N.V. | Integrated sicr metal thin film resistors for sige rf-bicmos technology |
| US7332403B1 (en) | 2005-07-11 | 2008-02-19 | National Semiconductor Corporation | System and method for providing a buried thin film resistor having end caps defined by a dielectric mask |
| US7410879B1 (en) | 2005-07-11 | 2008-08-12 | National Semiconductor Corporation | System and method for providing a dual via architecture for thin film resistors |
| JP2007027192A (ja) * | 2005-07-12 | 2007-02-01 | Denso Corp | レーザトリミング方法 |
| JP2008098287A (ja) * | 2006-10-10 | 2008-04-24 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5089194B2 (ja) * | 2007-02-26 | 2012-12-05 | セイコーインスツル株式会社 | 半導体装置及びその製造方法 |
| US7829428B1 (en) | 2008-08-26 | 2010-11-09 | National Semiconductor Corporation | Method for eliminating a mask layer during thin film resistor manufacturing |
| IT1392556B1 (it) | 2008-12-18 | 2012-03-09 | St Microelectronics Rousset | Struttura di resistore di materiale a cambiamento di fase e relativo metodo di calibratura |
| US8097520B2 (en) * | 2009-08-19 | 2012-01-17 | International Business Machines Corporation | Integration of passive device structures with metal gate layers |
| US8426745B2 (en) * | 2009-11-30 | 2013-04-23 | Intersil Americas Inc. | Thin film resistor |
| US8334187B2 (en) | 2010-06-28 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask for thin film resistor manufacture |
| ITTO20120553A1 (it) | 2012-06-22 | 2013-12-23 | St Microelectronics Srl | Dispositivo a resistore calibrabile elettricamente e relativo metodo di calibrazione |
| JP5925711B2 (ja) | 2013-02-20 | 2016-05-25 | 浜松ホトニクス株式会社 | 検出器、ｐｅｔ装置及びｘ線ｃｔ装置 |
| US9478359B2 (en) | 2013-12-10 | 2016-10-25 | Analog Devices Global | Phase corrector for laser trimming, an integrated circuit including such a phase corrector, and a method of providing phase correction in an integrated circuit |
| US10390433B2 (en) | 2015-03-31 | 2019-08-20 | Texas Instruments Incorporated | Methods of forming conductive and resistive circuit structures in an integrated circuit or printed circuit board |
| CN111009512A (zh) * | 2018-10-08 | 2020-04-14 | 无锡华润上华科技有限公司 | 薄膜电阻的制造方法和薄膜电阻 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5081439A (en) * | 1990-11-16 | 1992-01-14 | International Business Machines Corporation | Thin film resistor and method for producing same |
| US5265114C1 (en) * | 1992-09-10 | 2001-08-21 | Electro Scient Ind Inc | System and method for selectively laser processing a target structure of one or more materials of a multimaterial multilayer device |
| US5685995A (en) * | 1994-11-22 | 1997-11-11 | Electro Scientific Industries, Inc. | Method for laser functional trimming of films and devices |
-
1999
- 1999-09-27 US US09/406,457 patent/US6326256B1/en not_active Expired - Lifetime
- 1999-12-20 JP JP11361492A patent/JP2000188376A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010157614A (ja) * | 2008-12-26 | 2010-07-15 | Mitsubishi Electric Corp | 光起電力装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6326256B1 (en) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000188376A (ja) | 集積回路とその製法 | |
| US5831321A (en) | Semiconductor device in which an anti-reflective layer is formed by varying the composition thereof | |
| JP3342164B2 (ja) | 半導体装置およびその製造方法 | |
| JP5146504B2 (ja) | 半導体装置の製造方法 | |
| EP1463067B1 (en) | Method of forming an integrated circuit thin film resistor | |
| KR100365173B1 (ko) | 실리콘 카바이드 크롬 박막 저항기를 형성하기 위한 방법 | |
| KR100365174B1 (ko) | 실리콘 카바이드 크롬 박막 저항기 | |
| JP4776199B2 (ja) | 半導体装置の製造方法 | |
| US6529116B2 (en) | Passive component | |
| US5414404A (en) | Semiconductor device having a thin-film resistor | |
| JP4610205B2 (ja) | 半導体装置 | |
| US11508500B2 (en) | Thin film resistor (TFR) formed in an integrated circuit device using TFR cap layer(s) as an etch stop and/or hardmask | |
| US6919984B2 (en) | Metal trim mirror for optimized thin film resistor laser trimming | |
| US11990257B2 (en) | Thin film resistor (TFR) formed in an integrated circuit device using wet etching of a dielectric cap | |
| USH546H (en) | Formation of thin-film resistors on silicon substrates | |
| US6358809B1 (en) | Method of modifying properties of deposited thin film material | |
| US6316325B1 (en) | Method for fabricating a thin film resistor | |
| JP5025774B2 (ja) | 半導体装置の製造方法 | |
| JP4610247B2 (ja) | 半導体装置及びその製造方法 | |
| JP4484548B2 (ja) | 半導体装置 | |
| US20060040459A1 (en) | Method to produce thin film resistor with no resistor head using dry etch | |
| JPH0897425A (ja) | 半導体装置およびその製造方法 | |
| EP1938361A2 (en) | Integrated sicr metal thin film resistors for sige rf-bicmos technology | |
| EP1168379A2 (en) | Method of fabricating a thin film resistor with predetermined temperature coefficient of resistance | |
| JPH0244701A (ja) | 薄膜抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20081217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20081217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |