JP2000164698A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000164698A
JP2000164698A JP10332473A JP33247398A JP2000164698A JP 2000164698 A JP2000164698 A JP 2000164698A JP 10332473 A JP10332473 A JP 10332473A JP 33247398 A JP33247398 A JP 33247398A JP 2000164698 A JP2000164698 A JP 2000164698A
Authority
JP
Japan
Prior art keywords
wirings
semiconductor device
aluminum wiring
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10332473A
Other languages
English (en)
Other versions
JP4085491B2 (ja
Inventor
Atsushi Ogiwara
淳 荻原
Naomasa Oka
直正 岡
Takashi Okuto
崇史 奥戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP33247398A priority Critical patent/JP4085491B2/ja
Publication of JP2000164698A publication Critical patent/JP2000164698A/ja
Application granted granted Critical
Publication of JP4085491B2 publication Critical patent/JP4085491B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 少ない工程で半導体基板上で互いに電気的に
絶縁された複数の配線間を接続することのできる半導体
装置の製造方法を提供する。 【解決手段】 半導体基板１上で互いに電気的に絶縁さ
れた複数の配線３、５間を接続する半導体装置の製造方
法であって、サンドブラスト用フィルムレジスト９をマ
スクとしてサンドブラストにより複数の配線３、５に連
通する溝１０を形成し、その後、溝１０の内面に金属膜
８を形成することにより、複数の配線３、５間を電気的
に接続するようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法であって、特に、半導体基板上で互いに電気的に絶
縁された複数の配線間を接続する方法に関するものであ
る。
【０００２】
【従来の技術】従来、半導体基板上で互いに電気的に絶
縁された複数の配線間を接続するには、以下に示すよう
な方法で行われる。まず、図３（ａ）に示すように、シ
リコン基板１上にシリコン酸化膜２を形成し、その上に
第１のアルミ配線層３を形成し、その上に層間絶縁膜４
を介して第２のアルミ配線層５を形成し、さらにその上
に表面保護膜６を形成することにより半導体装置が形成
される。
【０００３】次に、図３（ｂ）に示すように、第１のア
ルミ配線層３と第２のアルミ配線層５との接続を行う個
所だけを開口してパターニングしたフォトレジシト７を
エッチングマスクとして、表面保護膜６の表面のエッチ
ングを行う。同様にして、図３（ｃ）、（ｄ）に示すよ
うに、フォトレジシト７をマスクとして、第２のアルミ
配線層５及び層間絶縁膜４を順次エッチングする。
【０００４】次に、フォトレジシト７を除去した後、金
属膜８を蒸着することにより、図３（ｅ）に示すよう
に、第１のアルミ配線層３と第２のアルミ配線層５との
間の導通をとることができるのである。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
ような方法では、２つのアルミ配線層３、５間を接続す
る場合において、異なる３つの膜を各々異なる３種類の
エッチング方法でエッチングする必要があり、工程数が
多くなるという問題があった。
【０００６】本発明は、上記の点に鑑みてなしたもので
あり、その目的とするところは、少ない工程で半導体基
板上で互いに電気的に絶縁された複数の配線間を接続す
ることのできる半導体装置の製造方法を提供することに
ある。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
半導体基板上で互いに電気的に絶縁された複数の配線間
を接続する半導体装置の製造方法であって、サンドブラ
スト用フィルムレジストをマスクとしてサンドブラスト
により前記複数の配線に連通する溝を形成し、その後、
前記溝の内面に金属膜を形成することにより、前記複数
の配線間を電気的に接続するようにしたことを特徴とす
るものである。
【０００８】請求項２記載の発明は、請求項１記載の発
明において、前記複数の配線が層間絶縁膜を介して存在
する多層配線であることを特徴とするものである。
【０００９】請求項３記載の発明は、請求項１記載の発
明において、前記複数の配線が同層内の配線であること
を特徴とするものである。
【００１０】請求項４記載の発明は、請求項１記載の発
明において、異方性エッチングでエッチングすることに
より、前記金属膜の内、前記溝の側面及び底面以外に形
成された部分を除去し、その後、前記サンドブラスト用
フィルムレジストを剥離するようにしたことを特徴とす
るものである。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づき説明する。図１は本発明の一実施形態に
係る半導体装置の製造方法を示す工程図であり、半導体
基板上で互いに電気的に絶縁された２つの配線層間を接
続する場合を示している。まず、図１（ａ）に示すよう
に、シリコン基板１上にシリコン酸化膜２を形成し、そ
の上に第１のアルミ配線層３を形成し、その上に層間絶
縁膜４を介して第２のアルミ配線層５を形成し、さらに
その上に表面保護膜６を形成することにより半導体装置
が形成される。
【００１２】次に、サンドブラスト用フィルムレジスト
９を、表面保護膜６上にラミネートした後、第１のアル
ミ配線層３と第２のアルミ配線層５との接続を行う個所
だけが開口するようにパターニングし、図１（ｂ）に示
すように、サンドブラスト用フィルムレジスト９をマス
クとして、サンドブラストにより、表面保護膜６、第２
のアルミ配線層５、層間絶縁膜４、第１のアルミ配線層
３を一気にエッチング加工し、第１のアルミ配線層３と
第２のアルミ配線層５とを連通する溝１０を形成する。
【００１３】次に、アルミ等の金属膜８を蒸着すること
により、図１（ｃ）に示すように、第１のアルミ配線層
３と第２のアルミ配線層５との間の導通をとることがで
きるのである。
【００１４】次に、図１（ｄ）に示すように、金属膜８
を異方性エッチングする。このとき、異方性エッチング
の特徴として、表面の金属膜８がエッチングで除去され
た時点でエッチングを終了すると、溝１０の側壁及び底
部のみに金属膜８ａ、８ｂが残る。
【００１５】次に、図１（ｅ）に示すように、サンドブ
ラスト用フィルムレジスト９を炭酸ナトリウム水溶液を
用いて剥離する。
【００１６】本実施形態によれば、互いに絶縁された複
数のアルミ配線層３、５間を少ない工程で導通させるこ
とができ、回路の変更が実現できる。なお、本実施形態
では、２つのアルミ配線層３、５間を導通させる場合を
示したが、３つ以上であっても同様の方法で行えるのは
いうまでもない。
【００１７】図２は本発明の他の実施形態に係る半導体
装置の製造方法を示す工程図であり、半導体基板上で同
層で互いに電気的に絶縁された２つの配線間を接続する
場合を示している。まず、図１（ａ）に示すように、シ
リコン基板１上にシリコン酸化膜２を形成し、その上に
互いに絶縁された第１のアルミ配線３ａ、３ｂを形成
し、その上に表面保護膜６を形成することにより半導体
装置が形成される。
【００１８】次に、サンドブラスト用フィルムレジスト
９を、表面保護膜６上にラミネートした後、第１のアル
ミ配線３ａと第２のアルミ配線３ｂとの接続を行う個所
だけが開口するようにパターニングし、図２（ｂ）に示
すように、サンドブラスト用フィルムレジスト９をマス
クとして、サンドブラストにより、表面保護膜６をエッ
チング加工し、第１のアルミ配線３ａと第２のアルミ配
線３ｂとを連通する溝１０を形成する（図２（ｃ））。
このとき、アルミ配線３ａ、３ｂ及びシリコン酸化膜２
は多少エッチングされても問題はない。
【００１９】次に、アルミ等の金属膜８を蒸着すること
により、図２（ｄ）に示すように、第１のアルミ配線３
ａと第２のアルミ配線３ｂとの間の導通をとることがで
きるのである。
【００２０】本実施形態によれば、同層で互いに絶縁さ
れた複数のアルミ配線３ａ、３ｂ間を少ない工程で導通
させることができ、回路の変更が実現できる。なお、本
実施形態では、２つのアルミ配線層３ａ、３ｂ間を導通
させる場合を示したが、３つ以上であっても同様の方法
で行えるのはいうまでもない。
【００２１】
【発明の効果】以上のように、請求項１乃至請求項４記
載の発明によれば、半導体基板上で互いに電気的に絶縁
された複数の配線間を接続する半導体装置の製造方法で
あって、サンドブラスト用フィルムレジストをマスクと
してサンドブラストにより前記複数の配線に連通する溝
を形成し、その後、前記溝の内面に金属膜を形成するこ
とにより、前記複数の配線間を電気的に接続するように
したので、少ない工程で半導体基板上で互いに電気的に
絶縁された複数の配線間を接続することのできる半導体
装置の製造方法が提供できた。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の製造方
法を示す工程図である。
【図２】本発明の他の実施形態に係る半導体装置の製造
方法を示す工程図である。
【図３】従来例に係る半導体装置の製造方法を示す工程
図である。
【符号の説明】
１ シリコン基板 ２ シリコン酸化膜 ３ 第１のアルミ配線層 ３ａ 第１のアルミ配線 ３ｂ 第２のアルミ配線 ４ 層間絶縁膜 ５ 第２のアルミ配線層 ６ 表面保護膜 ７ フォトレジスト ８ 金属膜 ８ａ 金属膜 ８ｂ 金属膜 ９ サンドブラスト用フィルムレジスト １０ 溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥戸 崇史 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 5F033 HH08 JJ01 JJ08 KK08 NN13 NN16 NN39 PP19 QQ08 QQ09 QQ16 QQ37 QQ47 RR04 XX33

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上で互いに電気的に絶縁され
    た複数の配線間を接続する半導体装置の製造方法であっ
    て、サンドブラスト用フィルムレジストをマスクとして
    サンドブラストにより前記複数の配線に連通する溝を形
    成し、その後、前記溝の内面に金属膜を形成することに
    より、前記複数の配線間を電気的に接続するようにした
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記複数の配線が層間絶縁膜を介して存
    在する多層配線であることを特徴とする請求項１記載の
    半導体装置の製造方法。
  3. 【請求項３】 前記複数の配線が同層内の配線であるこ
    とを特徴とする請求項１記載の半導体装置の製造方法。
  4. 【請求項４】 異方性エッチングでエッチングすること
    により、前記金属膜の内、前記溝の側面及び底面以外に
    形成された部分を除去し、その後、前記サンドブラスト
    用フィルムレジストを剥離するようにしたことを特徴と
    する請求項１記載の半導体装置の製造方法。
JP33247398A 1998-11-24 1998-11-24 半導体装置の製造方法 Expired - Lifetime JP4085491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33247398A JP4085491B2 (ja) 1998-11-24 1998-11-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33247398A JP4085491B2 (ja) 1998-11-24 1998-11-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000164698A true JP2000164698A (ja) 2000-06-16
JP4085491B2 JP4085491B2 (ja) 2008-05-14

Family

ID=18255363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33247398A Expired - Lifetime JP4085491B2 (ja) 1998-11-24 1998-11-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4085491B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500269B1 (ko) * 2001-11-01 2005-07-11 조수제 유기전계발광소자 보호용 커버플레이트 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500269B1 (ko) * 2001-11-01 2005-07-11 조수제 유기전계발광소자 보호용 커버플레이트 및 그 제조방법

Also Published As

Publication number Publication date
JP4085491B2 (ja) 2008-05-14

Similar Documents

Publication Publication Date Title
US5518963A (en) Method for forming metal interconnection of semiconductor device
JP2000164698A (ja) 半導体装置の製造方法
JP3348564B2 (ja) 誘電体キャパシタの製造方法
JPH08107143A (ja) 多層配線層の形成方法
JP3301466B2 (ja) 半導体装置の製造方法
KR100279047B1 (ko) 반도체 장치의 층간 접촉구 형성 방법
JPH03248429A (ja) 半導体装置の製造方法
JP2000208620A (ja) 半導体装置の製造方法
JPH0661354A (ja) 半導体装置の製造方法
JP2983543B2 (ja) 電極の形成方法
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
KR950000850B1 (ko) 반도체 장치의 제조방법
KR100439027B1 (ko) 셀프 얼라인 콘택형성방법
WO2008031255A1 (fr) Procédé de recouvrement au nitrure de silicium à auto-alignement pour un trou de contact sans bordure basé sur la technologie du cuivre
JPH03248533A (ja) 半導体集積回路装置
JPH07135201A (ja) 積層膜のパターン形成方法
JPH05206283A (ja) 半導体装置の製造方法
JPH04264728A (ja) 半導体装置およびその製造方法
JPH0555164A (ja) 半導体装置の製造方法
JPS60169153A (ja) 多層配線構造用配線層の成形方法
JPH04330767A (ja) 半導体装置の製造方法
JPH03187222A (ja) 半導体装置の製造方法
JPH06138331A (ja) 光電子素子及びその製造方法
JPH0319227A (ja) 半導体装置の製造方法
JPH06267944A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070919

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071119

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 5