JPS60169153A - 多層配線構造用配線層の成形方法 - Google Patents
多層配線構造用配線層の成形方法Info
- Publication number
- JPS60169153A JPS60169153A JP2379384A JP2379384A JPS60169153A JP S60169153 A JPS60169153 A JP S60169153A JP 2379384 A JP2379384 A JP 2379384A JP 2379384 A JP2379384 A JP 2379384A JP S60169153 A JPS60169153 A JP S60169153A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- patterned
- layer
- wiring layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、多層配線構造を形成するための配線層の形成
方法に関するものである。
方法に関するものである。
従来技術と問題点
半導体基板上に高密度で形成された多数の能動素子相互
間を接続するために多数の金属配線層を錯綜して縦横に
設ける必要があり、このため、第１層配線層上に眉間絶
縁層を介して第２層配線層を積層せしめる多層配線構造
が採用されている。
間を接続するために多数の金属配線層を錯綜して縦横に
設ける必要があり、このため、第１層配線層上に眉間絶
縁層を介して第２層配線層を積層せしめる多層配線構造
が採用されている。
従来の多層配線構造の形成方法を第１図の素子断面図に
よって説明すれば、まず（Ａ）に示すように能動領域が
形成された半導体基板１上に絶縁膜２．第１Ｗ１配線層
、パターン化されたエツチングマスクを順次積層したの
ちドライエツチング又はウェットエツチングを行なうこ
とによりパターン化された第１層配線層３を形成し、引
続き（Ｂ）に示すように素子全面にＰＳＧ等の眉間絶縁
層４を積層していた。
よって説明すれば、まず（Ａ）に示すように能動領域が
形成された半導体基板１上に絶縁膜２．第１Ｗ１配線層
、パターン化されたエツチングマスクを順次積層したの
ちドライエツチング又はウェットエツチングを行なうこ
とによりパターン化された第１層配線層３を形成し、引
続き（Ｂ）に示すように素子全面にＰＳＧ等の眉間絶縁
層４を積層していた。
しかしながら、パターン化された第１層配線層３の端部
が垂直に切り立っているため、眉間絶縁層４の段差部分
にクランク５が生じ、これが第２層配線層の断線や装置
の信頼性を損なう原因になるという問題があった。即ち
、第１Ｎ配線Ｎ３のパターン化にドライエツチング等の
異方性エノチングを使用した場合には固有のエツチング
機構により必然的に端部が垂直になり、またウェットエ
ツチング等の等方性エツチングを使用する場合であって
も、各第１層配線層間のブリッジと称される残部を完全
に除去するために過剰エツチングが必要であり、このた
め端部が垂直にならざるを得ないものであった。
が垂直に切り立っているため、眉間絶縁層４の段差部分
にクランク５が生じ、これが第２層配線層の断線や装置
の信頼性を損なう原因になるという問題があった。即ち
、第１Ｎ配線Ｎ３のパターン化にドライエツチング等の
異方性エノチングを使用した場合には固有のエツチング
機構により必然的に端部が垂直になり、またウェットエ
ツチング等の等方性エツチングを使用する場合であって
も、各第１層配線層間のブリッジと称される残部を完全
に除去するために過剰エツチングが必要であり、このた
め端部が垂直にならざるを得ないものであった。
発明の目的
本発明は上記従来の問題点に鑑みてなされたものであり
、その目的は１層間絶縁層の段差部分にクランクを生じ
にくい第１層配線層の形成方法を提供することにある。
、その目的は１層間絶縁層の段差部分にクランクを生じ
にくい第１層配線層の形成方法を提供することにある。
発明の構成
上記目的を達成する本発明は、第１層配線層上にパター
ン化されたエツチングマスクを形成した後等方性エツチ
ングを行ない、該等方性エツチングの進行により各第１
層配線層が分離されてパターンされる前に該等方性エツ
チングを停止し、引続き前記エツチングマスクを除去し
たのち各第１層配線層が分離されてパターン化されるま
で異方性エツチングを行なって第１層配線層を形成する
ことにより、パターン化された第１層配線層の端部丸み
を帯びさせるように構成されている。
ン化されたエツチングマスクを形成した後等方性エツチ
ングを行ない、該等方性エツチングの進行により各第１
層配線層が分離されてパターンされる前に該等方性エツ
チングを停止し、引続き前記エツチングマスクを除去し
たのち各第１層配線層が分離されてパターン化されるま
で異方性エツチングを行なって第１層配線層を形成する
ことにより、パターン化された第１層配線層の端部丸み
を帯びさせるように構成されている。
発明の実施例
以下１本発明の更に詳細を実施例によって説明する。
第２図は１本発明の一実施例を説明するための素子断面
図である。
図である。
まず（Ａ）に示すように、能動領域が形成された半導体
基板１上に、絶縁膜２．第１層配線層３゜パターン化さ
れたエツチングマスク６を順次積層したのち、ウェット
エツチングによる等方性エツチングを行なう。この等方
性エツチングは、各第１層配線層が分離されてパターン
化される前に停止する。
基板１上に、絶縁膜２．第１層配線層３゜パターン化さ
れたエツチングマスク６を順次積層したのち、ウェット
エツチングによる等方性エツチングを行なう。この等方
性エツチングは、各第１層配線層が分離されてパターン
化される前に停止する。
パターン化されるまでドライエツチング等による等方性
エツチングを行なう。
エツチングを行なう。
このようにしてパターン化された第１層配線屓３を形成
したのち、 （Ｄ）に示すように素子全面にＰＳＧ等の
眉間絶縁層４を形成する。
したのち、 （Ｄ）に示すように素子全面にＰＳＧ等の
眉間絶縁層４を形成する。
上記実施例では、２層配線構造を想定し第１ｆｆｉｉｉ
配線層の端部に丸みを帯びさせる例を説明したが。
配線層の端部に丸みを帯びさせる例を説明したが。
３層以上の多層配線構造を形成する場合には、上述と同
様の方法により必要に応して第２層配線層や第３層配線
層の端部に丸みを帯びさせることができる。
様の方法により必要に応して第２層配線層や第３層配線
層の端部に丸みを帯びさせることができる。
発明の詳細
な説明したように１本発明は等方性エツチングと異方性
エツチングの組合せにより、パターン化された配線層の
端部に丸みを付ける構成であるから、眉間絶縁層の段差
部分にクラックが生じにくいと云う効果がある。
エツチングの組合せにより、パターン化された配線層の
端部に丸みを付ける構成であるから、眉間絶縁層の段差
部分にクラックが生じにくいと云う効果がある。
第１図は従来例を説明するための素子断面図。
第２図は本発明の一実施例を説明するための素子断面図
である。 ｌ・・半導体基板、２・・絶縁膜、３・・第１層配線層
、４・・層間絶縁層、５・・クラック。 ６・・パターン化された工・ンチングマスク。 特許出願人 住友電気工業株式会社 代 理 人 弁理士 玉蟲久五部
である。 ｌ・・半導体基板、２・・絶縁膜、３・・第１層配線層
、４・・層間絶縁層、５・・クラック。 ６・・パターン化された工・ンチングマスク。 特許出願人 住友電気工業株式会社 代 理 人 弁理士 玉蟲久五部
Claims (1)
- 【特許請求の範囲】 多層配線構造用配線層の形成方法において。 配線層上にパターン化されたエツチングマスクを形成し
た後等方性エツチングを行ない、該等方性エツチングの
進行により各配線層が分離されてパターン化される前に
該等方性エツチングを停止し、引続き前記パターン化さ
れたエツチングマスクを除去したのち各配線層が分離さ
れてパターン化されるまで異方性エツチングを行なって
パターン化された配線層を形成することを特徴とする多
層配線構造用配線層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2379384A JPS60169153A (ja) | 1984-02-10 | 1984-02-10 | 多層配線構造用配線層の成形方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2379384A JPS60169153A (ja) | 1984-02-10 | 1984-02-10 | 多層配線構造用配線層の成形方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60169153A true JPS60169153A (ja) | 1985-09-02 |
Family
ID=12120199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2379384A Pending JPS60169153A (ja) | 1984-02-10 | 1984-02-10 | 多層配線構造用配線層の成形方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169153A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008133052A (ja) * | 2006-11-01 | 2008-06-12 | Teruaki Matsushita | 組立式結束バンド |
-
1984
- 1984-02-10 JP JP2379384A patent/JPS60169153A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008133052A (ja) * | 2006-11-01 | 2008-06-12 | Teruaki Matsushita | 組立式結束バンド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3065829B2 (ja) | 半導体装置 | |
| JPS60169153A (ja) | 多層配線構造用配線層の成形方法 | |
| JPH0587973B2 (ja) | ||
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JP2000164698A (ja) | 半導体装置の製造方法 | |
| JP3039163B2 (ja) | 半導体装置の製造方法 | |
| KR19980057141A (ko) | 반도체장치 제조방법 | |
| JPS60136336A (ja) | 半導体装置の製造方法 | |
| KR100217907B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| JPS60152042A (ja) | 多層配線構造の形成方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPH0680660B2 (ja) | 半導体装置の製造方法 | |
| JPH06120210A (ja) | 半導体装置の製造方法 | |
| JPH03126246A (ja) | 半導体装置 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| KR20070027127A (ko) | 이중 구조를 가지는 메모리 장치 및 그 제조방법 | |
| JPS6049650A (ja) | 多層配線構造の形成方法 | |
| JPH04271121A (ja) | コンタクトホールの形成方法 | |
| JPH10313111A (ja) | 固体撮像素子 | |
| JPH01278048A (ja) | 半導体装置の製造方法 | |
| JPH07147279A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH05267297A (ja) | 半導体装置の製造方法 |