JP2000156508A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000156508A JP2000156508A JP10331693A JP33169398A JP2000156508A JP 2000156508 A JP2000156508 A JP 2000156508A JP 10331693 A JP10331693 A JP 10331693A JP 33169398 A JP33169398 A JP 33169398A JP 2000156508 A JP2000156508 A JP 2000156508A
- Authority
- JP
- Japan
- Prior art keywords
- film
- locos
- forming
- connection
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 従来、ＬＯＣＯＳが支持基板上の絶縁膜に達
しているため、ＭＯＳトランジスタの周囲に基板コンタ
クトを設けても、基板コンタクト部がＬＯＣＯＳで分離
されてしまっており、ＭＯＳトランジスタのチャネル領
域の電位を制御することができないという課題があっ
た。 【解決手段】 支持基板の上に絶縁膜を介して設けられ
た半導体膜上に酸化膜を形成する工程と、酸化膜上に窒
化膜を形成する工程と、窒化膜をエッチングして、ＭＯ
Ｓトランジスタのチャネル領域を形成する部分と基板コ
ンタクトを形成する部分の間隔を半導体膜の厚さとする
工程と、エッチングされた窒化膜の開口部を酸化してＬ
ＯＣＯＳを形成する工程と、窒化膜を除去する工程によ
り、基板コンタクト領域とＭＯＳトランジスタのチャネ
ル領域が接続用ＬＯＣＯＳ下の接続領域で接続されてい
るので、チャネル領域の電位を制御することができる。
しているため、ＭＯＳトランジスタの周囲に基板コンタ
クトを設けても、基板コンタクト部がＬＯＣＯＳで分離
されてしまっており、ＭＯＳトランジスタのチャネル領
域の電位を制御することができないという課題があっ
た。 【解決手段】 支持基板の上に絶縁膜を介して設けられ
た半導体膜上に酸化膜を形成する工程と、酸化膜上に窒
化膜を形成する工程と、窒化膜をエッチングして、ＭＯ
Ｓトランジスタのチャネル領域を形成する部分と基板コ
ンタクトを形成する部分の間隔を半導体膜の厚さとする
工程と、エッチングされた窒化膜の開口部を酸化してＬ
ＯＣＯＳを形成する工程と、窒化膜を除去する工程によ
り、基板コンタクト領域とＭＯＳトランジスタのチャネ
ル領域が接続用ＬＯＣＯＳ下の接続領域で接続されてい
るので、チャネル領域の電位を制御することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、支持基板上に絶縁
膜を介して設けられた半導体膜上に形成されるＭＯＳト
ランジスタで、チャネル領域の基板コンタクトを形成す
るための製造方法に関する。
膜を介して設けられた半導体膜上に形成されるＭＯＳト
ランジスタで、チャネル領域の基板コンタクトを形成す
るための製造方法に関する。
【０００２】
【従来の技術】支持基板上に絶縁膜を介して設けられた
半導体膜上に形成されるＭＯＳトランジスタの従来の製
造方法を図３に示す。図３（１）に示す支持基板３上の
絶縁膜２を介して設けられた半導体膜１の上に酸化膜４
を形成し（図３（２））、更にその上に窒化膜５を形成
する（図３（３））。この窒化膜５をパターニングして
ＬＯＣＯＳ１３のための開口部７を形成する（図３
（４））。次に、窒化膜５の開口部７を形成した状態
で、熱酸化炉に投入し、ＬＯＣＯＳ１３を形成する（図
３（５））。この時、ＬＯＣＯＳ１３は、支持基板３上
の絶縁膜２に達するまで酸化を行う。次に図３（６）に
示すように、窒化膜５、酸化膜４を除去し、ゲート酸化
膜２３を形成する。
半導体膜上に形成されるＭＯＳトランジスタの従来の製
造方法を図３に示す。図３（１）に示す支持基板３上の
絶縁膜２を介して設けられた半導体膜１の上に酸化膜４
を形成し（図３（２））、更にその上に窒化膜５を形成
する（図３（３））。この窒化膜５をパターニングして
ＬＯＣＯＳ１３のための開口部７を形成する（図３
（４））。次に、窒化膜５の開口部７を形成した状態
で、熱酸化炉に投入し、ＬＯＣＯＳ１３を形成する（図
３（５））。この時、ＬＯＣＯＳ１３は、支持基板３上
の絶縁膜２に達するまで酸化を行う。次に図３（６）に
示すように、窒化膜５、酸化膜４を除去し、ゲート酸化
膜２３を形成する。
【０００３】次に、ゲート酸化膜２３上にポリシリコン
を３０００Å成膜する。次に、アライメントと露光を行
って、ポリシリコンをドライエッチングし、ゲート電極
１６を形成する。次に、トランジスタのソース領域１
４、ドレイン領域１５を形成するためのイオン注入を行
う。さらに、ゲート電極１６上に層間絶縁膜２１を成膜
し、配線コンタクト２２部の層間絶縁膜２１は、パター
ニングにより除去する。
を３０００Å成膜する。次に、アライメントと露光を行
って、ポリシリコンをドライエッチングし、ゲート電極
１６を形成する。次に、トランジスタのソース領域１
４、ドレイン領域１５を形成するためのイオン注入を行
う。さらに、ゲート電極１６上に層間絶縁膜２１を成膜
し、配線コンタクト２２部の層間絶縁膜２１は、パター
ニングにより除去する。
【０００４】次にリフローを行い、層間絶縁膜２１の平
坦化を行う。そして、金属を成膜、パターニングして、
基板コンタクト２０や配線コンタクト２２上に金属配線
１７、１８や基板コンタクト配線１９を形成する。図４
（１）に金属配線まで形成した従来のＭＯＳトランジス
タの平面図を、図４（２）に構造断面図を示す。
坦化を行う。そして、金属を成膜、パターニングして、
基板コンタクト２０や配線コンタクト２２上に金属配線
１７、１８や基板コンタクト配線１９を形成する。図４
（１）に金属配線まで形成した従来のＭＯＳトランジス
タの平面図を、図４（２）に構造断面図を示す。
【０００５】
【発明が解決しようとする課題】従来の半導体装置の製
造方法では、ＬＯＣＯＳが支持基板上の絶縁膜に達して
いるため、図４（２）に示すように、ＭＯＳトランジス
タの周囲に基板コンタクトを設けても、電気的に基板コ
ンタクト領域とチャネル領域が接続されていないので、
ＭＯＳトランジスタのチャネル領域の電位を制御するこ
とができないという課題があった。そこで、基板コンタ
クトとチャネル領域を、半導体膜の領域（アクティブ領
域）で接続する方法もある。しかし、この場合、このア
クティブ領域上にポリシリコン配線や金属配線を渡す
と、アクティブ領域が反転し、チャネルが形成されてし
まうので、配線をアクティブ領域に渡すことはできな
い。そのため、回路のレイアウト上の制約を受ける上
に、回路の面積も拡大してしまうという課題がある。
造方法では、ＬＯＣＯＳが支持基板上の絶縁膜に達して
いるため、図４（２）に示すように、ＭＯＳトランジス
タの周囲に基板コンタクトを設けても、電気的に基板コ
ンタクト領域とチャネル領域が接続されていないので、
ＭＯＳトランジスタのチャネル領域の電位を制御するこ
とができないという課題があった。そこで、基板コンタ
クトとチャネル領域を、半導体膜の領域（アクティブ領
域）で接続する方法もある。しかし、この場合、このア
クティブ領域上にポリシリコン配線や金属配線を渡す
と、アクティブ領域が反転し、チャネルが形成されてし
まうので、配線をアクティブ領域に渡すことはできな
い。そのため、回路のレイアウト上の制約を受ける上
に、回路の面積も拡大してしまうという課題がある。
【０００６】
【課題を解決するための手段】本発明は、支持基板の上
に絶縁膜を介して設けられた半導体膜の上に形成され
た、ゲート電極、ゲート酸化膜、ソース・ドレイン領
域、チャネル領域、ＬＯＣＯＳ、及び基板コンタクトで
構成された半導体装置のＬＯＣＯＳの形成方法におい
て、支持基板の上に絶縁膜を介して設けられた半導体膜
上に酸化膜を形成する工程と、酸化膜上に窒化膜を形成
する工程と、窒化膜をエッチングして、ＭＯＳトランジ
スタのチャネル領域を形成する部分と基板コンタクトを
形成する部分の間隔を半導体膜の厚さとする工程と、エ
ッチングされた窒化膜の開口部を酸化してＬＯＣＯＳを
形成する工程と、窒化膜を除去する工程からなる。
に絶縁膜を介して設けられた半導体膜の上に形成され
た、ゲート電極、ゲート酸化膜、ソース・ドレイン領
域、チャネル領域、ＬＯＣＯＳ、及び基板コンタクトで
構成された半導体装置のＬＯＣＯＳの形成方法におい
て、支持基板の上に絶縁膜を介して設けられた半導体膜
上に酸化膜を形成する工程と、酸化膜上に窒化膜を形成
する工程と、窒化膜をエッチングして、ＭＯＳトランジ
スタのチャネル領域を形成する部分と基板コンタクトを
形成する部分の間隔を半導体膜の厚さとする工程と、エ
ッチングされた窒化膜の開口部を酸化してＬＯＣＯＳを
形成する工程と、窒化膜を除去する工程からなる。
【０００７】これにより、ＬＯＣＯＳを形成する酸化工
程では、ＬＯＣＯＳが支持基板上の絶縁膜に達するよう
に酸化を行うが、基板コンタクトとチャネル領域の間に
あるＬＯＣＯＳは、同じ工程でありながら、支持基板上
の絶縁膜に達せず、ＬＯＣＯＳ下に半導体膜が残る。よ
って、基板コンタクト下の半導体膜とＭＯＳトランジス
タのチャネル領域がＬＯＣＯＳ下の半導体膜で接続され
ているので、チャネル領域の電位を制御することができ
る。また、基板コンタクトとチャネル領域の間はＬＯＣ
ＯＳが形成されているので、アクティブ領域上にポリシ
リコン配線や金属配線を渡すと、アクティブ領域が反転
し、チャネルが形成されてしまうという不具合もなく、
回路のレイアウト面積も抑えられる。
程では、ＬＯＣＯＳが支持基板上の絶縁膜に達するよう
に酸化を行うが、基板コンタクトとチャネル領域の間に
あるＬＯＣＯＳは、同じ工程でありながら、支持基板上
の絶縁膜に達せず、ＬＯＣＯＳ下に半導体膜が残る。よ
って、基板コンタクト下の半導体膜とＭＯＳトランジス
タのチャネル領域がＬＯＣＯＳ下の半導体膜で接続され
ているので、チャネル領域の電位を制御することができ
る。また、基板コンタクトとチャネル領域の間はＬＯＣ
ＯＳが形成されているので、アクティブ領域上にポリシ
リコン配線や金属配線を渡すと、アクティブ領域が反転
し、チャネルが形成されてしまうという不具合もなく、
回路のレイアウト面積も抑えられる。
【０００８】
【発明の実施の形態】本発明の実施の形態を図１を基に
説明する。図１（１）に示す支持基板３の上に絶縁膜２
を介して設けられた半導体膜１を持つＳＯＩウェハに、
１００Å厚程度の熱酸化膜４を形成する（図１
（２））。この熱酸化膜４は、次の工程である窒化膜５
成膜のために必要な成膜である。また、本発明では、触
れていないが、ウェル形成時のイオンインプラのダメー
ジ低減にも必要な酸化膜となる。次に、図１（３）に示
すように、酸化膜４上に窒化膜５を３０００Å程度形成
する。次に、窒化膜５上にレジスト６を塗布してパター
ニングし、図１（４）に示すように、ドライエッチング
で窒化膜５をエッチングする。窒化膜５をエッチングし
て形成された開口部７と接続用開口部８は、ＬＯＣＯＳ
が形成される部分である。ここで、接続用開口部８はＭ
ＯＳトランジスタのソース領域１４、ドレイン領域１
５、チャネル領域１１になる部分と基板コンタクト領域
１２となる部分の間の接続用ＬＯＣＯＳ９となる部分で
ある。この接続用開口部８の開口の大きさが、基板コン
タクト領域１２とチャネル領域１１の間の距離となる。
そこで、この接続用開口部８の開口幅を半導体膜１の膜
厚と同じにする。
説明する。図１（１）に示す支持基板３の上に絶縁膜２
を介して設けられた半導体膜１を持つＳＯＩウェハに、
１００Å厚程度の熱酸化膜４を形成する（図１
（２））。この熱酸化膜４は、次の工程である窒化膜５
成膜のために必要な成膜である。また、本発明では、触
れていないが、ウェル形成時のイオンインプラのダメー
ジ低減にも必要な酸化膜となる。次に、図１（３）に示
すように、酸化膜４上に窒化膜５を３０００Å程度形成
する。次に、窒化膜５上にレジスト６を塗布してパター
ニングし、図１（４）に示すように、ドライエッチング
で窒化膜５をエッチングする。窒化膜５をエッチングし
て形成された開口部７と接続用開口部８は、ＬＯＣＯＳ
が形成される部分である。ここで、接続用開口部８はＭ
ＯＳトランジスタのソース領域１４、ドレイン領域１
５、チャネル領域１１になる部分と基板コンタクト領域
１２となる部分の間の接続用ＬＯＣＯＳ９となる部分で
ある。この接続用開口部８の開口の大きさが、基板コン
タクト領域１２とチャネル領域１１の間の距離となる。
そこで、この接続用開口部８の開口幅を半導体膜１の膜
厚と同じにする。
【０００９】次に、窒化膜５に開口部７，８を形成した
状態で、熱酸化炉に投入し、ＬＯＣＯＳ１３と接続用Ｌ
ＯＣＯＳ９を形成する。ＬＯＣＯＳ厚は、ＬＯＣＯＳ１
３が支持基板１上の絶縁膜２に達するように形成する。
ここで、接続用ＬＯＣＯＳ９は、支持基板上の絶縁膜２
に達しない。これは、接続用開口部８の距離が半導体膜
１の厚さと同じ距離になっているため、酸化膜が成長し
て、支持基板上の絶縁膜２に達する前に、バーズビーク
が関係して酸化膜成長が遅くなり、他の開口部７が酸化
膜が支持基板上の絶縁膜２まで達してＬＯＣＯＳを形成
するのに対し、接続用開口部８は、ＬＯＣＯＳが支持基
板上の絶縁膜２まで達せず、接続用ＬＯＣＯＳとなる。
これにより、チャネル領域１１と支持基板領域１２は接
続用ＬＯＣＯＳ９の下の接続領域１０で接続される。
状態で、熱酸化炉に投入し、ＬＯＣＯＳ１３と接続用Ｌ
ＯＣＯＳ９を形成する。ＬＯＣＯＳ厚は、ＬＯＣＯＳ１
３が支持基板１上の絶縁膜２に達するように形成する。
ここで、接続用ＬＯＣＯＳ９は、支持基板上の絶縁膜２
に達しない。これは、接続用開口部８の距離が半導体膜
１の厚さと同じ距離になっているため、酸化膜が成長し
て、支持基板上の絶縁膜２に達する前に、バーズビーク
が関係して酸化膜成長が遅くなり、他の開口部７が酸化
膜が支持基板上の絶縁膜２まで達してＬＯＣＯＳを形成
するのに対し、接続用開口部８は、ＬＯＣＯＳが支持基
板上の絶縁膜２まで達せず、接続用ＬＯＣＯＳとなる。
これにより、チャネル領域１１と支持基板領域１２は接
続用ＬＯＣＯＳ９の下の接続領域１０で接続される。
【００１０】次に、ＬＯＣＯＳ１３と接続用ＬＯＣＯＳ
９が形成された後、窒化膜５を除去する。さらにＭＯＳ
トランジスタを形成するには、ＬＯＣＯＳ９以外の部分
の酸化膜をすべて除去し、図１（６）に示すように、ゲ
ート酸化膜２３を形成する。さらに、ゲート酸化膜２３
上にポリシリコンを３０００Å成膜してパターニング
し、ゲート電極１６を形成する。
９が形成された後、窒化膜５を除去する。さらにＭＯＳ
トランジスタを形成するには、ＬＯＣＯＳ９以外の部分
の酸化膜をすべて除去し、図１（６）に示すように、ゲ
ート酸化膜２３を形成する。さらに、ゲート酸化膜２３
上にポリシリコンを３０００Å成膜してパターニング
し、ゲート電極１６を形成する。
【００１１】図２（１）は本発明のＭＯＳトランジスタ
を上面から見た平面図であり、図２（２）は本発明のＭ
ＯＳトランジスタをゲートの幅方向で切断したときの概
略断面図である。ＭＯＳトランジスタは、ゲート電極１
６、ゲート酸化膜２３、チャネル領域１１、ソース領域
１４、ドレイン領域１５、接続領域９、基板コンタクト
領域１２、配線コンタクト２２、基板コンタクト２０、
基板コンタクト配線１９、金属配線１７、１８、層間絶
縁膜２１で構成される。チャネル領域１１の電位は、接
続領域９、基板コンタクト領域１２、基板コンタクト２
０、基板コンタクト配線１９を介して制御される。
を上面から見た平面図であり、図２（２）は本発明のＭ
ＯＳトランジスタをゲートの幅方向で切断したときの概
略断面図である。ＭＯＳトランジスタは、ゲート電極１
６、ゲート酸化膜２３、チャネル領域１１、ソース領域
１４、ドレイン領域１５、接続領域９、基板コンタクト
領域１２、配線コンタクト２２、基板コンタクト２０、
基板コンタクト配線１９、金属配線１７、１８、層間絶
縁膜２１で構成される。チャネル領域１１の電位は、接
続領域９、基板コンタクト領域１２、基板コンタクト２
０、基板コンタクト配線１９を介して制御される。
【００１２】上記のような製造方法を採ることにより、
チャネル領域１１の電位が基板コンタクト２０を介して
制御することができ、さらに、接続用ＬＯＣＯＳ９が形
成されているので、接続用ＬＯＣＯＳ９上に配線を渡す
こともできる。
チャネル領域１１の電位が基板コンタクト２０を介して
制御することができ、さらに、接続用ＬＯＣＯＳ９が形
成されているので、接続用ＬＯＣＯＳ９上に配線を渡す
こともできる。
【００１３】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を有する。支持基
板の上に絶縁膜を介して設けられた半導体膜上に酸化膜
を形成する工程と、酸化膜上に窒化膜を形成する工程
と、窒化膜をエッチングして、ＭＯＳトランジスタのチ
ャネル領域を形成する部分と基板コンタクトを形成する
部分の間隔を半導体膜の厚さとする工程と、エッチング
された窒化膜の開口部を酸化してＬＯＣＯＳを形成する
工程と、窒化膜を除去する工程からなるので、ＬＯＣＯ
Ｓが支持基板上の絶縁膜に達しているにもかかわらず、
接続用ＬＯＣＯＳは支持基板上の絶縁膜に達せず、ＬＯ
ＣＯＳ下に半導体膜が残る。よって、基板コンタクト領
域とＭＯＳトランジスタのチャネル領域がＬＯＣＯＳ下
の接続領域で接続されているので、チャネル領域の電位
を制御することができる。また、この接続領域を設ける
ための工程は、ＬＯＣＯＳ形成の工程で行われるため、
工程増になることもない。さらに、基板コンタクト領域
とチャネル領域の間は接続用ＬＯＣＯＳが形成されてい
るので、配線引き回しの制約もなく、回路のレイアウト
面積も抑えられる。
施され、以下に記載されるような効果を有する。支持基
板の上に絶縁膜を介して設けられた半導体膜上に酸化膜
を形成する工程と、酸化膜上に窒化膜を形成する工程
と、窒化膜をエッチングして、ＭＯＳトランジスタのチ
ャネル領域を形成する部分と基板コンタクトを形成する
部分の間隔を半導体膜の厚さとする工程と、エッチング
された窒化膜の開口部を酸化してＬＯＣＯＳを形成する
工程と、窒化膜を除去する工程からなるので、ＬＯＣＯ
Ｓが支持基板上の絶縁膜に達しているにもかかわらず、
接続用ＬＯＣＯＳは支持基板上の絶縁膜に達せず、ＬＯ
ＣＯＳ下に半導体膜が残る。よって、基板コンタクト領
域とＭＯＳトランジスタのチャネル領域がＬＯＣＯＳ下
の接続領域で接続されているので、チャネル領域の電位
を制御することができる。また、この接続領域を設ける
ための工程は、ＬＯＣＯＳ形成の工程で行われるため、
工程増になることもない。さらに、基板コンタクト領域
とチャネル領域の間は接続用ＬＯＣＯＳが形成されてい
るので、配線引き回しの制約もなく、回路のレイアウト
面積も抑えられる。
【図１】本発明の半導体装置の製造方法を示す図であ
る。
る。
【図２】本発明のＭＯＳトランジスタの平面図及び断面
図である。
図である。
【図３】従来の半導体装置の製造方法を示す図である。
【図４】従来のＭＯＳトランジスタの平面図及び断面図
である。
である。
１ 半導体膜 ２ 支持基板上の絶縁膜 ３ 支持基板 ４ 酸化膜 ５ 窒化膜 ６ レジスト ７ 開口部 ８ 接続用開口部 ９ 接続用ＬＯＣＯＳ １０ 接続領域 １１ チャネル領域 １２ 基板コンタクト領域 １３ ＬＯＣＯＳ １４ ソース領域 １５ ドレイン領域 １６ ゲート電極 １７、１８ 金属配線 １９ 基板コンタクト配線 ２０ 基板コンタクト ２１ 層間絶縁膜 ２２ 配線コンタクト ２３ ゲート酸化膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M108 AA02 AB04 AB09 AB13 AC39 AD09 AD13 5F110 CC01 DD22 EE09 FF02 FF03 FF23 NN02 NN66 QQ04
Claims (1)
- 【請求項１】 支持基板の上に絶縁膜を介して設けら
れた半導体膜の上に酸化膜を形成する工程と、 前記酸化膜上に窒化膜を形成する工程と、 前記窒化膜をエッチングして、ＭＯＳトランジスタのチ
ャネル領域が形成される部分と基板コンタクトを形成す
る部分との間に、前記半導体膜の厚みと同じ幅の開口部
を前記窒化膜に形成する工程と、 前記エッチングされた窒化膜の前記開口部を酸化してＬ
ＯＣＯＳを形成する工程と、 前記窒化膜を除去する工程と、を備えることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10331693A JP2000156508A (ja) | 1998-11-20 | 1998-11-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10331693A JP2000156508A (ja) | 1998-11-20 | 1998-11-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000156508A true JP2000156508A (ja) | 2000-06-06 |
Family
ID=18246535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10331693A Pending JP2000156508A (ja) | 1998-11-20 | 1998-11-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000156508A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100894193B1 (ko) * | 2001-09-18 | 2009-04-22 | 세이코 인스트루 가부시키가이샤 | 반도체 집적회로의 제조방법 |
-
1998
- 1998-11-20 JP JP10331693A patent/JP2000156508A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100894193B1 (ko) * | 2001-09-18 | 2009-04-22 | 세이코 인스트루 가부시키가이샤 | 반도체 집적회로의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05166835A (ja) | 自己整合ポリシリコン接触 | |
| US6391701B1 (en) | Semiconductor device and process of fabrication thereof | |
| JP2000156508A (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPS5866358A (ja) | 半導体装置の製法 | |
| JPH11214678A (ja) | 半導体装置およびその製造方法 | |
| JP2594121B2 (ja) | 半導体装置の製造方法 | |
| KR100226259B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JPH04225531A (ja) | 半導体装置の製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06252259A (ja) | 半導体装置とその製造方法 | |
| JP2551028B2 (ja) | 半導体装置の製造方法 | |
| KR100209210B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH0917779A (ja) | 半導体装置の素子分離用酸化膜形成方法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JPH08236608A (ja) | 半導体装置の製造方法 | |
| JPH04315433A (ja) | 半導体装置の製造方法 | |
| JPH0697431A (ja) | Ｍｉｓ型半導体装置 | |
| JPH09106960A (ja) | コンタクトホールの形成方法 | |
| JPH0216019B2 (ja) | ||
| JPH09139433A (ja) | 半導体集積回路装置の製造方法 | |
| JPH053198A (ja) | 半導体装置の製造方法 | |
| JPH07263433A (ja) | 半導体装置の製造方法 | |
| JPH0621095A (ja) | 半導体装置の製造方法 | |
| JPH0918012A (ja) | 半導体集積回路装置およびその製造方法 |