JP2000139074A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】並列接続しても逆電流が流れない電源装置を提
供する。 【解決手段】主スイッチ素子１０に流れる電流を検出す
る電流検出回路３０と、電流検出回路３０の出力から、
主スイッチ素子１０に流れた電流の向きを検出し、導通
期間中に逆電流Ｉ₁₀が流れた場合、主スイッチ素子１０
の導通期間を長くする。主スイッチ素子１０に流れる電
流量が増えるので、逆電流が消滅し、並列接続された各
電源装置３の電流負担が均等化される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源装置にかかり、
特に、複数台を並列接続して運転させるのに適した同期
整流型の電源装置に関する。

【０００２】

【従来の技術】スイッチング電源の技術分野では、近年
では、高効率の同期整流型の電源装置が主流になってい
る。

【０００３】図７(ａ)、(ｂ)の符号２０２は、従来技術
の電源装置であり、一側電圧供給回路２１１と、主スイ
ッチ素子２１０と、トランス２２０と、第１、第２の整
流素子２０６、２０７と、インダクタンス素子２０８
と、出力コンデンサ２０９とを有している。トランス２
２０は、一次巻線２２１と二次巻線２２２とで構成され
ており、主スイッチ素子２１０と、第１、第２の整流素
子２０６、２０７は、それぞれｎチャネルＭＯＳＦＥＴ
で構成されている。

【０００４】一次巻線２２１の一端は、一次側電圧供給
回路２１１の高電圧側の端子に接続されており、他端
は、主スイッチ素子２１０のドレイン端子に接続されて
いる。

【０００５】主スイッチ素子２１０のソース端子は、一
次側のグラウンド電位に接続されており、ドレイン端子
は一次巻線２２１の一端に接続されている。主スイッチ
素子２１０のゲート端子は制御回路２０３に接続されて
おり、制御回路２０３の出力信号によって、導通と遮断
を繰り返すように構成されている。一次側電圧供給回路
２１１は、商用の交流電圧を変換し、直流電圧を生成し
ており、一次側整流回路２２１が出力する直流電圧は、
一次巻線２２１と主スイッチ素子２１０の直列接続回路
に印加されるように構成されている。

【０００６】二次巻線２２２の一端には、インダクタン
ス素子２０８の一端が接続されており、該インダクタン
ス素子２０８の他端は二次側の出力端子２２３にされて
いる。他方、二次巻線２２２の他端には、第１の二次側
整流素子２０６のドレイン端子が接続されており、該第
１の二次側整流素子２０６のソース端子は、グラウンド
端子２２４にされている。

【０００７】従って、二次巻線２２２の一端は、インダ
クタンス素子２０８を介して出力端子２２３に接続され
ており、他端は、第１の二次側整流素子２０６を介して
グラウンド端子２２４に接続されている。

【０００８】第１の二次側整流素子２０６のソース端子
には、第２の二次側整流素子２０７のソース端子が接続
されている。該第２の二次側整流素子２０７のドレイン
端子は、二次巻線２２２とインダクタンス素子２０８が
接続された部分に接続されている。

【０００９】第１の二次側整流素子２０６のゲート端子
は、二次巻線２２２とインダクタンス素子２０８が接続
された部分に接続されており、他方、第２の二次側整流
素子２０７のゲート端子は、二次巻線２２２と第１の二
次側整流素子２０６とが接続された部分に接続されてい
る。

【００１０】一次巻線２２１と二次巻線２２２とは、一
次巻線２２１の一次側電圧供給回路２１１側の一端と、
二次巻線２２２の出力端子２２３側の一端とが同極性に
なるように磁気結合されており、主スイッチ素子２１０
が導通し、トランス２２０内の一次巻線２２１に、一次
側電圧供給回路２１１から供給される電流Ｉ₁が流れる
と、二次巻線２２２の出力端子２２３側に正電圧、グラ
ウンド端子２２４側に負電圧が誘起される。

【００１１】二次巻線２２２に誘起された電圧により、
第１の二次側整流素子２０６のドレイン端子の電位がソ
ース端子の電位よりも低くなる。このとき、第１の二次
側整流素子２０６内の寄生ダイオードが順バイアスされ
るが、ゲート端子には、二次巻線２２２に誘起された電
圧により、正電圧が印加されているので、第１の二次側
整流素子２０６は、通常動作とは逆方向に導通し、ソー
ス端子側からドレイン端子側に向け、図７(ａ)の電流Ｉ
₂を流す。

【００１２】電流Ｉ₂による電圧降下は、第１の二次側
整流素子２０６の寄生ダイオードを導通させない程度に
小さくなっており、この電流Ｉ₂が流れると、出力端子
２２３とグラウンド端子２２４の間に接続された出力コ
ンデンサ２０９及び負荷２１２に、低損失で電力が供給
される。

【００１３】この間(第１の二次側整流素子２０６が逆
方向に導通している間)、二次巻線２２２に誘起された
電圧により、第２の二次側整流素子２０７のドレイン端
子には、ソース端子よりも高い電圧が印加されており、
また、ゲート端子には負電圧が印加されているから、第
２の二次側整流素子２０７には電流は流れない。

【００１４】次に、主スイッチ素子２１０が導通から遮
断に転じると、二次巻線２２２の出力端子２２３側の一
端に負電圧、グラウンド端子２２４側の一端に正電圧が
誘起される。その電圧により、電流Ｉ₂を流していた第
１の二次側整流素子２０６のドレイン端子の電位がソー
ス端子の電位よりも高くなり、また、ゲート端子には負
電圧が印加されるので、第１の二次側整流素子２０６は
遮断する。

【００１５】このとき、第２の二次側整流素子２０７で
は、二次巻線２２２に誘起された電圧により、ゲート端
子に正電圧が印加されるから、導通可能な状態になる。
また、第２の二次側整流素子２０７は、インダクタンス
素子２０８に生じた起電力により、ドレイン端子の電位
がソース端子の電位よりも低くなるから、逆方向に導通
し、インダクタンス素子２０８に蓄積された磁気エネル
ギーにより、同図(ｂ)に示すように、負荷２１２に電力
を供給する方向の電流Ｉ₃を流す。

【００１６】上記制御装置２０３内には発振器と基準電
圧発生回路が設けられており、ＰＷＭ方式で主スイッチ
素子２１０を駆動しており、スイッチングの周期が一定
になっている。

【００１７】また、上記の電源装置２０２は、フォワー
ド型であるため、出力端子２２３の出力電圧は、主スイ
ッチ素子２１０の導通時間と、一次側電圧供給回路２１
１が出力する電圧、一次巻線２２１と二次巻線２２２の
巻線比によって決まる。

【００１８】制御装置２０３は、出力端子２２３とグラ
ウンド端子２２４間の出力電圧を検出しており、主スイ
ッチ素子２１０の導通時間を制御しているので、一次側
電圧供給回路２１１の電圧変動等により、一次側電圧供
給回路２１１の電圧が変動しても、出力電圧は一定に維
持されている。

【００１９】上記電源装置２０２は、複数台を並列接続
し、出力電流を増やすことができる。しかしながら、複
数台の電源装置２０２を並列接続する場合には、出力電
圧が完全に一致せず、そのため、各電源２０２のうち、
出力電圧が高く設定されているものから、負荷２１２が
消費するよりも大きな出力電流が出力され、余分な電流
は、出力電圧が低く設定されている電源装置に流入して
しまう。

【００２０】図８は、２台の電源装置２０２₁、２０２₂
を並列接続して運転する場合を示しており、一方の電源
装置２０２₁側から、他方の電源装置２０２₂に向けて、
電流Ｉ₅が流入している。

【００２１】この電流Ｉ₅が二次巻線２２２₂に流れる
と、一次巻線２２１₂に電圧が誘起され、その電圧によ
って、主スイッチ素子２１０₂のドレイン端子に負電圧
が印加される。そのとき、主スイッチ素子２１０のゲー
ト端子に正電圧が印加されていると、主スイッチ素子２
１０₂のソース端子からドレイン端子に向けて逆電流Ｉ₆
が流れてしまい、その結果、並列接続された電源装置全
体の効率を悪化させ、また、各電源装置２０２₁、２０
２₂の劣化を早めてしまうという問題がある。

【００２２】

【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、逆電流が流れない同期整流型の電源装置を提供
することにある。

【００２３】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、互いに磁気結合された一次
巻線と二次巻線が設けられたトランスと、前記一次巻線
に直列接続された主スイッチ素子と、前記一次巻線と前
記主スイッチ素子に電流を供給する一次側電圧供給回路
と、前記二次巻線に直列接続されたインダクタンス素子
とを有し、前記主スイッチ素子の導通と遮断を制御する
制御回路と、前記主スイッチ素子が導通し、前記一次側
電圧供給回路から、前記一次巻線に電流が供給される導
通期間と、前記主スイッチ素子が遮断する遮断期間とが
交互に繰り返され、少なくとも、前記導通期間中には、
前記二次巻線に誘起された電圧により、該二次巻線と前
記インダクタンス素子とに電流が流されるように構成さ
れた電源装置であって、前記主スイッチ素子に流れる電
流を検出する電流検出回路と、前記電流検出回路の出力
から、前記主スイッチ素子に流れる電流の向きを検出す
る逆電流抑制回路が設けられたことを特徴とする。

【００２４】請求項２記載の発明は、請求項１記載の電
源装置であって、前記電流検出回路は、一次側検出巻線
と、前記一次側検出巻線と磁気結合された二次側検出巻
線とを有し、前記主スイッチ素子に電流が流れたとき
に、前記一次側検出巻線にも電流が流れるように構成さ
れ、前記逆電流抑制回路は、前記二次側検出巻線に誘起
された電圧を検出するように構成されたことを特徴とす
る電源装置。

【００２５】請求項３記載の発明は、請求項２記載の電
源装置であって、前記一次側検出巻線は、前記主スイッ
チ素子に直列接続されたことを特徴とする。

【００２６】請求項４記載の発明は、請求項２記載の電
源装置であって、前記一次側検出巻線は、前記二次巻線
に直列接続されたことを特徴とする。

【００２７】請求項５記載の発明は、請求項１乃至請求
項４のいずれか１項記載の電源装置であって、前記電流
検出回路の出力が、前記一次側電圧供給回路から供給さ
れる電流とは逆向の逆電流が前記主スイッチ素子に流れ
たことを前記導通期間中に示した場合には、前記逆電流
抑制回路は、前記導通期間を長くさせるように構成され
たことを特徴とする。

【００２８】請求項６記載の発明は、請求項５記載の電
源装置であって、前記逆電流抑制回路は前記制御回路を
制御し、前記導通期間を長くするように構成されたこと
を特徴とする。

【００２９】請求項７記載の発明は、請求項６記載の電
源装置であって、前記制御回路には、前記出力電圧をサ
ンプリングした電圧と基準電圧との差電圧を増幅する増
幅器と、所定周波数で発振する発振器と、前記増幅器が
出力する電圧と、前記発振器が出力する電圧とを比較す
る比較器とが設けられ、前記比較器の比較結果を示す電
圧が前記主スイッチ素子に出力されるように構成され、
前記出力電圧の変動量に応じて、前記主スイッチ素子の
前記導通期間と前記遮断期間のいずれか一方又は両方を
変化させ、前記出力電圧を一定に維持するように構成さ
れたことを特徴とする。

【００３０】請求項８記載の発明は、請求項７記載の電
源装置であって、前記逆電流抑制回路は、前記増幅器の
非反転入力端子に入力される電圧と、反転入力端子に入
力される電圧の、いずれか一方又は両方の電圧を操作す
ることで、前記比較器が出力する電圧を制御するように
構成されたことを特徴とする。

【００３１】請求項９記載の発明は、請求項７記載の電
源装置であって、前記逆電流抑制回路は、前記比較器に
入力される電圧を操作し、該比較器が出力する電圧を制
御するように構成されたことを特徴とする。

【００３２】請求項１０記載の発明は、請求項５乃至請
求項６のいずれか１項記載の電源装置であって、前記逆
電流抑制回路は、前記遮断期間中に検出された前記逆電
流を無視するように構成されたことを特徴とする。

【００３３】請求項１１記載の発明は、並列型電源装置
であって、請求項１乃至請求項１０のいずれか１項記載
の電源装置が複数台並列接続されたことを特徴とする。

【００３４】本発明は上記のように構成されており、ト
ランスと、主スイッチ素子と、インダクタンス素子とを
有している。トランス内には一次巻線と、該一次巻線と
磁気結合された二次巻線とが設けられており、主スイッ
チ素子が導通する導通期間では、一次側電圧供給回路か
ら一次巻線に電流が流されるようになっている。

【００３５】そのとき、二次巻線に誘起された電圧によ
り、二次巻線にインダクタンス素子に電流が流れるよう
になっており、例えば、主スイッチ素子が遮断する遮断
期間中には、インダクタンスに蓄積されたエネルギーに
よって負荷側に電流を供給するように接続すると、二次
巻線に流れる電流が平滑され、直流の出力電圧が得られ
る。

【００３６】本発明の電源装置は、主スイッチ素子に流
れる電流とその向きを検出する電流検出回路と逆電流抑
制回路を有している。

【００３７】一次側電圧供給回路が主スイッチ素子に供
給する電流を順方向とし、その逆向きの電流を逆電流と
すると、導通期間中の電流検出回路の検出結果が、逆電
流を示していた場合には、逆電流抑制回路は、主スイッ
チ素子の導通期間を長くし、順方向の電流を増やすよう
になっている。

【００３８】従って、電源装置を複数台並列接続させた
場合でも、出力電流が均等化し、出力電流負担が平均化
され、電源装置の寿命が長くなる。また、逆電流に起因
する損失も小さくすることができる。

【００３９】電流検出回路は、一次側検出巻線と、該一
次側検出巻線に磁気結合された二次側巻線とで構成さ
せ、一次側検出巻線を主スイッチ素子に直列接続し、逆
電流抑制回路が二次巻線に誘起された電圧の極性を検出
し、主スイッチ素子に流れた電流の向きを判別するよう
にすることができる。主スイッチ素子に抵抗素子を直列
接続して電流の向きを検出するよりも損失が小さい。

【００４０】また、一次側検出巻線を二次巻線に直列接
続し、二次側検出巻線に誘起された電圧の極性で主スイ
ッチ素子に流れる電流の向きを検出するようにしてもよ
い。

【００４１】主スイッチ素子の導通期間を長くする際
に、逆電流制御回路が直接主スイッチ素子を制御しても
よいが、制御回路が主スイッチ素子の導通／遮断動作を
制御している場合には、逆電流抑制回路が制御回路を制
御することで、間接的に主スイッチング素子の導通期間
を長くしてもよい。

【００４２】出力電圧を定電圧化する際に、制御回路内
で出力電圧がサンプリングされ、その電圧と基準電圧と
の誤差が増幅器で検出されている場合、増幅器の入力端
子(非反転入力端子又は反転入力端子のいずれか一方又
は両方の端子)の電圧を操作することで、導通期間を長
くすることができる。

【００４３】ＰＷＭ型の制御方法で主スイッチ素子が駆
動されている場合、比較器により、発振器が出力する鋸
歯状波と、誤差増幅を行った増幅器の出力電圧とが比較
され、比較結果によって主スイッチ素子の導通期間が決
定されるから、比較器に入力される増幅器の出力電圧、
又は発振器の出力電圧を操作することで、導通期間を長
くすることができる。

【００４４】主スイッチ素子の遮断期間中に逆電流が流
れる場合があるが、そのときに逆電流抑制回路が動作す
ると、主スイッチ素子が導通してしまうので、遮断期間
中の逆電流は無視するようにするとよい。

【００４５】

【発明の実施の形態】図１を参照し、符号２は、本発明
の一例の並列型電源装置であり、同じ構成の電源装置３
が複数個並列に接続されている(図１では、２台の電源
装置３₁、３₂が示されている)。

【００４６】各電源装置３は、一次側電圧供給回路１１
と、トランス２０と、主スイッチ素子１０と、制御回路
５０Aと、第１、第２の二次側整流素子６、７と、イン
ダクタンス素子８と、出力コンデンサ９を有している。

【００４７】トランス２０は、一次巻線２１と二次巻線
２２とで構成されており、主スイッチ素子１０と、第
１、第２の整流素子６、７とは、それぞれｎチャネルＭ
ＯＳＦＥＴで構成されている。

【００４８】一次側電圧供給回路１１は、商用交流電源
を整流平滑し、直流電源を出力するように構成されてお
り、一次巻線２１の一端は、一次側電圧供給回路１１の
高電圧側の端子２５に接続され、他端は、主スイッチ素
子１０のドレイン端子に接続されている。

【００４９】また、この電源装置３は、電流検出回路３
０と逆電流抑制回路４０とを有しており、主スイッチ素
子１０のソース端子は、電流検出回路３０を介して、一
側電圧供給回路１１の低電位側の端子２６に接続されて
いる。

【００５０】従って、一次巻線２１と、主スイッチ素子
１０と、電流検出回路３０とは直列接続されており、一
次側電圧供給回路１１は、その直列接続回路に直流電圧
を印加するようになっている。

【００５１】二次巻線２２の一端には、インダクタンス
素子８の一端が接続されており、該インダクタンス素子
８の他端は二次側の出力端子２３にされている。他方、
二次巻線２２の他端には、第１の二次側整流素子６のド
レイン端子が接続されており、該第１の二次側整流素子
６のソース端子は、二次側のグラウンド端子２４にされ
ている。

【００５２】従って、二次巻線２２の一端は、インダク
タンス素子８を介して出力端子２３に接続されており、
他端は、第１の二次側整流素子６を介してグラウンド端
子２４に接続されている。

【００５３】第１の二次側整流素子６のソース端子に
は、第２の二次側整流素子７のソース端子が接続されて
いる。該第２の二次側整流素子７のドレイン端子は、二
次巻線２２とインダクタンス素子８が接続された部分に
接続されている。

【００５４】第１の二次側整流素子６のゲート端子は、
二次巻線２２とインダクタンス素子８が接続された部分
に接続されており、他方、第２の二次側整流素子７のゲ
ート端子は、二次巻線２２と第１の二次側整流素子６と
が接続された部分に接続されている。

【００５５】一次巻線２１と二次巻線２２とは、一次巻
線２１の高電位側と、二次巻線２２２の出力端子２３側
とが同極性になるように磁気結合されている。

【００５６】主スイッチ素子１０のゲート端子は制御回
路５０Aに接続されており、制御回路５０Aが出力する信
号によって導通と遮断を繰り返すように構成されてお
り、主スイッチ素子１０が導通し、トランス２０内の一
次巻線２１に電流が流れると、二次巻線２２の出力端子
２３側に正電圧、グラウンド端子２４側に負電圧が誘起
され、第１の二次側整流素子６が逆方向に導通し、その
ソース端子側からドレイン端子側に向かう方向に電流が
流れ、出力コンデンサ９及び負荷１２に電力を供給す
る。

【００５７】次に、主スイッチ素子１０が導通状態から
遮断状態に転じると、二次巻線２２に誘起された電圧に
より、第１の二次側整流素子６は遮断し、第２の二次側
整流素子７が導通し、インダクタンス素子８に蓄積され
た磁気エネルギーにより、同じ方向に電流が流れ続け、
出力コンデンサ９及び負荷１２に電力を供給する。

【００５８】主スイッチ素子１０の導通状態と遮断状態
の切り替えは、制御装置５０Aにより、ＰＷＭ方式で制
御されている。

【００５９】このＰＷＭ制御方法を説明すると、図２を
参照し、制御回路５０Aは、抵抗５１、５２と、基準電
圧発生器５３と、増幅器５４と、比較器５５と、発振器
５６とを有している。出力端子２３とグラウンド端子２
４の間の電圧は、抵抗５１、５２によって分圧され、サ
ンプリング電圧が生成されており、そのサンプリング電
圧が増幅器５４の反転入力端子に入力されている。

【００６０】増幅器５４の非反転入力端子には、基準電
圧発生器５３が出力する基準電圧が入力されており、サ
ンプリングされた電圧と、基準電圧とが比較され、その
結果は、後段の増幅器５５の非反転入力端子に出力され
ている。

【００６１】比較器５５の反転入力端子には、発振器５
６が生成する鋸歯状波が入力されており、比較器５５に
よって、増幅器５４が出力する電圧が鋸歯状波と比較さ
れている。

【００６２】増幅器５４から入力される電圧が、鋸歯状
波の電圧よりも高い場合は、比較器５５は、高電圧を出
力し、逆の場合には、低電圧(グラウンド電圧)を出力す
る。

【００６３】比較器５５が出力する電圧は、主スイッチ
素子１０のゲート端子に印加されている。主スイッチ素
子１０は、比較器５５から高電圧が出力される間は導通
し(導通期間)、低電圧が出力される間は遮断する(遮断
期間)。この導通期間と遮断期間の周波数は、鋸歯状波
の周波数になっている。

【００６４】増幅器５４が比較器５５に出力する電圧
は、出力端子２３の出力電圧によって変動する。例え
ば、一次側電圧供給回路の出力電圧低下等により、出力
端子２３の出力電圧が低下した場合には、増幅器５４の
出力電圧は大きくなり、その結果、比較器５５が高電圧
を出力する時間は長くなり、主トランジスタ１０の導通
期間が長くなる。その結果、出力電圧は上昇する。逆
に、出力端子２３の出力電圧が高くなった場合には、主
トランジスタ１０の遮断期間が長くなり、出力電圧は低
下する。

【００６５】このように、増幅器５４と比較器５５の動
作により、出力端子２３の出力電圧変動が打ち消される
ので、出力端子２３の電圧は、結局、基準電圧発生器５
３の出力電圧と、抵抗５１、５２の値で決まる一定電圧
に維持される。

【００６６】この電源装置３の電流検出回路３０は、一
次側検出巻線３１と、二次側検出巻線３２を有してい
る。また、逆電流抑制回路４０は、整流ダイオード４１
と、整流トランジスタ４２と、平滑回路４３と、ツェナ
ーダイオード４８と、制御トランジスタ４６と抵抗４
４、４５と、定電圧回路４７とを有している。整流トラ
ンジスタ４２はｎチャネルＭＯＳＦＥＴで構成されてお
り、制御トランジスタ４６はｐｎｐトランジスタで構成
されている。

【００６７】一次側検出巻線３１の一端は、主スイッチ
素子１０のソース端子に接続されており、他端は一次側
のグラウンド端子２６に接続されている(一次側検出巻
線３１が主スイッチ素子１０に直列接続されてい
る。)。

【００６８】二次側検出巻線３２には、抵抗４４が並列
接続されており、また、該二次側検出巻線３２の一端
は、逆電流抑制回路４０内の整流ダイオード４１のアノ
ード端子に接続されている。その整流ダイオード４１の
カソード端子は整流トランジスタ４２のドレイン端子に
接続され、該整流トランジスタ４２のソース端子は二次
側のグラウンド端子２４(グラウンド電圧)に接続されて
いる。

【００６９】他方、二次側検出巻線３２の他端は、平滑
回路４３及びツェナーダイオード４８のアノード端子に
接続されており、該ツェナーダイオード４８のカソード
端子は、制御トランジスタ４６のベース端子に接続され
ている。制御トランジスタ４６のコレクタ端子は、制御
回路５０A内の比較器５５の非反転入力端子に接続され
ており、また、エミッタ端子は定電圧回路４７に接続さ
れている。

【００７０】整流トランジスタ４２のゲート端子は、主
スイッチ素子１０のゲート端子に接続されており、主ス
イッチ素子１０と一緒に、制御回路５０Aによって導通
又は遮断するように構成されている。

【００７１】一次側検出巻線３１の主スイッチ素子１０
側の一端と、二次側検出巻線３２のツェナーダイオード
４８のアノード端子側に接続された一端とは同極性にさ
れている。主スイッチ素子１０に、ソース端子からドレ
イン端子に向け、逆電流Ｉ₁₀が流れると、一次側検出巻
線３１のグラウンド端子２６側に正電圧、主スイッチ素
子１０のソース端子側に負電圧が誘起される。それに伴
い、二次側検出巻線３２には、整流ダイオード４１のア
ノード側に正電圧、ツェナーダイオード４８のアノード
端子側に負電圧が誘起される。

【００７２】定電圧回路４７の出力電圧は、二次側検出
巻線３２に電圧が誘起されない場合は、ツェナーダイオ
ード４８を導通させない大きさに設定されており、二次
側検出巻線３２に誘起された電圧により、ツェナーダイ
オード４８のアノード端子に負電圧が印加されると、ツ
ェナーダイオード４８両端の電圧が大きくなり、ツェナ
ーダイオード４８は導通する。

【００７３】他方、整流トランジスタ４２のドレイン端
子には、整流ダイオード４１を介して正電圧が印加され
ている。このとき、制御回路５０Aにより、整流トラン
ジスタ４２のゲート端子と主スイッチ素子１０のゲート
端子には同じ極性の電圧が印加されるから、主スイッチ
素子１０が導通期間にある場合に限り、整流トランジス
タ４２は導通する。

【００７４】制御トランジスタ４６の導通は、平滑回路
４３によって維持されるから、その結果、一端逆電流に
よって制御トランジスタ４６が導通すると、その導通は
維持される。

【００７５】その結果、二次側検出巻線３２に誘起され
た電圧により、電流Ｉ₁₁が流れる。この電流Ｉ₁₁は、整
流ダイオード４１から、整流トランジスタ４２の、定電
圧回路４７のグラウンド電位側に流れ込み、また、定電
圧回路４７の正電圧側から、制御トランジスタ４６のベ
ース・エミッタ間に接続された抵抗４５を通り、ツェナ
ーダイオード４８を介して、二次側検出巻線３２に流れ
込む。

【００７６】電流Ｉ₁₁が抵抗４５に流れることにより、
制御トランジスタ４６のベース・エミッタ間の電圧が大
きくなると、制御トランジスタ４６が導通する。制御ト
ランジスタ４６が導通すると、比較器５５の非反転入力
端子の電圧は、増幅器５４が出力する電圧とは無関係
に、定電圧回路４７が出力する電圧まで上昇する。その
結果、主トランジスタ１０の導通期間が長くなり、出力
電流量が増大する。

【００７７】図１の並列型電源２において、一方の電源
装置３₁から他方の電源装置３₂に向けて逆電流が供給さ
れていた場合、上記他方の電源装置３₂内の電流検出回
路３０と逆電流抑制回路４０とが動作し、出力電流が増
大する。出力端子２３の電圧が一定であれば、負荷１２
で消費される電力も一定であるから、増加した分は、逆
電流を供給していた電源装置３₁の出力電流が減少す
る。

【００７８】逆電流が検出された導通期間内では、平滑
回路４３によって制御トランジスタ４６の導通が維持さ
れるが、平滑回路４３は、遮断期間にリセットされるか
ら、次の導通期間には、再度逆電流が流入し、電流検出
回路３０と逆電流抑制回路４０が動作を開始する。結
局、導通期間毎に逆電流抑制回路４０が動作し、２台の
電源装置３₁、３₂が制御される。

【００７９】このように、電流検出回路３０と逆電流抑
制回路４０により、逆電流が抑制されると、各電源装置
３₁、３₂の出力電流量は均等に配分され、両方の電源装
置３ ₁、３₂から負荷１２に電流が供給されるようにな
る。

【００８０】上記のように、逆電流抑制回路４０が動作
しても、主スイッチ素子１０に逆電流が流れ続けた場合
には、主スイッチ素子１０は、鋸歯状波の１周期中に必
ず遮断するようになっており、主スイッチ素子１０が導
通したままにならないようになっている。

【００８１】なお、主スイッチ素子１０の遮断期間中
に、そのソース端子の電圧がドレイン端子の電圧よりも
高くなった場合、主スイッチ素子１０内の寄生ダイオー
ドが順バイアスされ、逆電流と同じ向きの電流が流れ
る。

【００８２】この場合、逆電流抑制回路４０内の整流ト
ランジスタ４２は、ドレイン端子の電圧がソース端子の
電圧よりも高い状態でゲート端子に低電圧が印加される
から、整流トランジスタ４２には電流が流れず、制御ト
ランジスタ４６が導通することはない。

【００８３】次に、本発明の第２例の電源装置を説明す
る。図３を参照し、符号４は、並列接続型電源装置２に
用いることができる電源装置を示している。

【００８４】この電源装置４も、上記電源装置２と同様
に、一次側電圧供給回路１１と、トランス２０と、主ス
イッチ素子１０と、逆電流抑制回路４０と、制御回路５
０Bと、第１、第２の二次側整流素子６、７と、インダ
クタンス素子８と、出力コンデンサ９を有している。

【００８５】トランス２０は、一次巻線２１と二次巻線
２２とで構成されており、主スイッチ素子１０と、第
１、第２の整流素子６、７は、それぞれｎチャネルＭＯ
ＳＦＥＴで構成されている。

【００８６】制御回路５０B内の増幅器５４の反転入力
端子には、上記制御回路５０Aと同様に、出力端子２３
の出力電圧が抵抗５１、５２で分圧された電圧が入力さ
れている。

【００８７】逆電流抑制回路４０内の定電圧回路４７
は、基準電圧発生器５３を兼ねており、その定電圧回路
４７の出力電圧は、制御回路５０B内に設けられた抵抗
６３、６４の直列接続回路で分圧され、増幅器５４の非
反転入力端子に入力されている。

【００８８】逆電流抑制回路４０内に設けられた制御ト
ランジスタ４６のコレクタ端子は、増幅器５４の非反転
入力端子に直結されている。従って、逆電流によって制
御トランジスタ４３が導通すると、増幅器５４の非反転
入力端子には、定電圧回路４７が出力する電圧が直接印
加され、増幅器５４が出力する電圧が高くなる。従っ
て、比較器５５が高電圧を出力する時間が長くなり、そ
れに伴い、主スイッチ素子１０の導通期間が長くなり、
逆電流が小さくなる。

【００８９】次に、本発明の第３例の電源装置を説明す
る。図４を参照し、符号５は、上記電源装置３、４と同
様に、並列型電源装置２を構成できる電源装置である。

【００９０】この電源装置５は、制御回路５０C内に、
ｎｐｎトランジスタで構成された補助トランジスタ６６
が設けられており、逆電流抑制回路４０内の制御トラン
ジスタ４６のコレクタ端子は、電流制限抵抗６５を介し
て、補助トランジスタ６６のベース端子に接続されてい
る。補助トランジスタ６６のエミッタ端子はグラウンド
電位に接続されており、これ応端子は増幅器５４の反転
入力端子に接続されている。

【００９１】この制御回路５０Cの他の構成は、図２に
示した制御回路５０Aと同じ構成である。主スイッチ素
子１０の導通期間内に逆電流が流れ、制御トランジスタ
４６が導通すると、補助トランジスタ６６が導通し、増
幅器５４の反転入力端子の電圧がグラウンド電位にされ
る。その結果、出力端子２３の出力電圧とは無関係に、
比較器５５の出力電圧が高電圧になり、主スイッチ素子
１０に流れる電流が増加する。

【００９２】以上説明した電源装置３〜５は、電流検出
回路３０の一次側検出巻線３１が、主スイッチ素子１０
に直列接続されていたが、本発明は、主スイッチ素子１
０に抵抗素子を直列接続し、その両端の電圧を、逆電流
抑制回路４０に入力させてもよい。

【００９３】また、図５の符号６で示す本発明の第４例
の電源装置のように、一次側検出巻線３１を二次巻線２
２に直列接続し、二次側に流入する電流を検出すること
で、主スイッチ素子１０に流れる逆電流を検出し、主ス
イッチ素子を制御してもよい。

【００９４】同図の符号Ｉ₁₂は、他の電源装置から二次
側に流入した電流を示しており、この電流Ｉ₁₂によっ
て、一次側に逆電流Ｉ₁₀が誘起されている。

【００９５】上記電源３〜５では、逆電流Ｉ₁₀を直接検
出していたが、この電源装置６では、二次側に流入する
電流Ｉ₁₂を検出し、主スイッチ素子１０が導通期間にあ
る場合、制御トランジスタ４６によって、比較器５５の
非反転入力端子を制御しており、その結果、導通期間中
に逆電流Ｉ₁₀が流れると、主スイッチ素子１０の導通期
間が長くなるように構成されている。

【００９６】次に、図６の符号７は、本発明の第５例の
電源装置であり、複数台を並列接続して運転させること
ができる。

【００９７】この電源装置７は、一次側電源回路７０
と、主スイッチ素子８５と、副スイッチ素子８６と、ト
ランス８０と、制御回路５０Dと、２個のコンデンサ８
７、８８とを有している。

【００９８】主スイッチ素子８５と副スイッチ素子８６
は、ｎチャネルＭＯＳトランジスタで構成されており、
主スイッチ素子８５のドレイン端子は、副スイッチ素子
８６のソース端子に接続されている。また、各コンデン
サ８７、８８の一端は互いに接続され、一次側電圧供給
回路７１が構成されている。各コンデンサ８７、８８の
他端は、副スイッチ素子８６のドレイン端子と、一次側
のグラウンド電位にそれぞれ接続されている。

【００９９】主スイッチ素子８５のソース端子は、電流
検出回路３０内の一次側検出巻線３１の一端に接続され
ており、該一次側検出巻線３１の他端は、一次側のグラ
ウンド電位に接続されている。

【０１００】トランス８０内には、一次巻線８１と、該
一次巻線８１と磁気結合された２個の二次巻線８２A、
８２Bが設けられている。

【０１０１】一次巻線８１の一端は、主及び副スイッチ
素子８５、８６が接続された部分に接続されており、他
端は、２個のコンデンサ８７、８８が互いに接続された
部分に接続されている。

【０１０２】この制御回路５０D内には、インバータ６
１とレベルシフト回路６２とが設けられており、制御回
路５０D内の比較器５５の出力は、主スイッチ素子８５
のゲート端子に出力されると共に、インバータ６１とレ
ベルシフト回路６２とを介して副スイッチ素子８６のゲ
ート端子に出力されている。従って、主スイッチ素子８
５と副スイッチ素子８６とは、一方が導通状態にあると
きは、他方は遮断状態になるように構成されている。

【０１０３】一次側電圧供給回路７１内の、グラウンド
電位側のコンデンサ８７には、正電圧が充電されてお
り、制御回路５０Dが主スイッチ素子８５を導通させる
と、そのコンデンサ８７から一次巻線８１に電流が供給
される。

【０１０４】一次側電源回路７０内にはインダクタンス
素子７２が設けられており、主スイッチ素子８５が導通
すると、そのインダクタンス素子７２に電流が流れ、主
スイッチ素子８５が導通から遮断に転じると、インダク
タンス素子７２に蓄積されたエネルギーにより、一次巻
線８１に逆向きに電流を流す。

【０１０５】制御回路５０Dは、主スイッチ素子８５の
遮断期間中に副スイッチ素子８６を導通させ、コンデン
サ８８を放電、及び充電させ、主スイッチ素子８５のス
イッチング動作の損失を減らす。

【０１０６】このように、制御回路５０Dが、主スイッ
チ素子８５と副スイッチ素子８６を交互に導通させると
トランス８０内の一次巻線８１に交流電流が流れる。

【０１０７】この電源装置７の二次側には、インダクタ
ンス素子７８と、出力コンデンサ７９と、２個の整流素
子７６、７７とが設けられている。２個の二次巻線８２
A、８２Bは、直列接続されており、互いに接続された部
分はインダクタンス素子７８の一端に接続されている。
インダクタンス素子７８の他端から、出力端子２３が取
り出されている。２個の二次巻線８２A、８２Bの他端
は、整流素子７６、７７を介して、それぞれ二次側のグ
ラウンド端子２４に接続されている。

【０１０８】各整流素子７６、７７は、それぞれｎチャ
ネルＭＯＳトランジスタで構成されており、ドレイン端
子側を二次巻線８２A、８２Bの一端に接続されており、
ゲート端子を、ドレイン端子が接続されていない方の二
次巻線８２B、８２Aの一端に接続されている。

【０１０９】各整流素子７６、７７は、二次巻線８２
B、８２Aに誘起された電圧によって、逆方向に交互に導
通し、一次巻線８１から二次巻線８２A、８２Bに伝達さ
れたエネルギーにより、ソース端子側からドレイン端子
側に交互に電流を流す。

【０１１０】出力端子２３とグラウンド端子２４の間に
は出力コンデンサ７９が設けられており、整流素子７
６、７７を流れる電流は、インダクタンス素子７８と出
力コンデンサで平滑され、負荷８９に供給される。

【０１１１】この電源装置７でも、電流検出回路３０内
の二次側検出巻線３２に、逆電流抑制回路４０が接続さ
れており、逆電流抑制回路４０内の制御トランジスタ４
６のコレクタ端子は、図２に示した制御回路５０Aと同
様に、制御回路５０D内の比較器５５の非反転入力端子
に接続されている。

【０１１２】比較器５５の出力は、主スイッチ素子８５
のゲート端子と、逆電流抑制回路４０内の整流トランジ
スタ４２のゲート端子に入力されており、主スイッチ素
子８５の導通期間中に、主スイッチ素子８５に逆電流が
流れると、比較器５５から高電圧が出力され、主スイッ
チ素子８５の導通期間が長くなるようにされている。

【０１１３】

【発明の効果】逆電流が流れた場合、主スイッチ素子に
流れる順方向の電流量が大きくなるので、並列接続され
た各電源の負担が均等化する。

【図面の簡単な説明】

【図１】本発明の第１例の電源装置のブロック図

【図２】その電源装置の内部回路図

【図３】本発明の電源装置の第２例の内部回路図

【図４】本発明の電源装置の第３例の内部回路図

【図５】本発明の電源装置の第４例の内部回路図

【図６】本発明の電源装置の第５例の内部回路図

【図７】(ａ)、(ｂ)：従来技術の電源装置を説明するた
めの図

【図８】従来技術の電源装置を並列接続した状態を説明
するための図

【符号の説明】

２……並列型電源装置 ３〜７……電源装置 ８……インダクタンス素子 １０……主スイッチ素子 １１、７１……一次側電圧供給回路 ２０、８０……トランス ２１、８１……一次巻線 ２２、８２A、８２B……二次巻線 ３０……電流検出回路 ３１……一次側検出巻線 ３２……二次側検出巻線 ４０……逆電流抑制回路 ５０、５０A、５０B、５０C、５０D……制御回路 ５４……増幅器 ５５……比較器

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 41/24 Ｈ０５Ｂ 41/24 Ｆターム(参考） 3K072 BA03 BB01 BC01 EB06 GA03 GB04 GC04 HA10 HB03 5G065 BA06 DA01 DA08 HA07 HA20 JA01 LA02 MA10 NA03 NA09 5H410 BB04 BB05 CC02 DD02 EA11 EA16 EA37 EB09 EB37 FF03 FF05 FF23 LL05 LL19 5H730 AA16 AA20 AS01 AS22 BB23 BB57 BB84 DD04 DD26 EE08 EE10 EE13 FD01 FD31 FD41 FG05 XX18 XX28 XX35

Claims (11)

【特許請求の範囲】
1. 【請求項１】互いに磁気結合された一次巻線と二次巻線
   が設けられたトランスと、 前記一次巻線に直列接続された主スイッチ素子と、 前記一次巻線と前記主スイッチ素子に電流を供給する一
   次側電圧供給回路と、 前記二次巻線に直列接続されたインダクタンス素子とを
   有し、 前記主スイッチ素子の導通と遮断を制御する制御回路
   と、 前記主スイッチ素子が導通し、前記一次側電圧供給回路
   から、前記一次巻線に電流が供給される導通期間と、 前記主スイッチ素子が遮断する遮断期間とが交互に繰り
   返され、 少なくとも、前記導通期間中には、前記二次巻線に誘起
   された電圧により、該二次巻線と前記インダクタンス素
   子とに電流が流されるように構成された電源装置であっ
   て、 前記主スイッチ素子に流れる電流を検出する電流検出回
   路と、 前記電流検出回路の出力から、前記主スイッチ素子に流
   れる電流の向きを検出する逆電流抑制回路が設けられた
   ことを特徴とする電源装置。
2. 【請求項２】前記電流検出回路は、一次側検出巻線と、
   前記一次側検出巻線と磁気結合された二次側検出巻線と
   を有し、 前記主スイッチ素子に電流が流れたときに、前記一次側
   検出巻線にも電流が流れるように構成され、 前記逆電流抑制回路は、前記二次側検出巻線に誘起され
   た電圧を検出するように構成されたことを特徴とする請
   求項１記載の電源装置。
3. 【請求項３】前記一次側検出巻線は、前記主スイッチ素
   子に直列接続されたことを特徴とする請求項２記載の電
   源装置。
4. 【請求項４】前記一次側検出巻線は、前記二次巻線に直
   列接続されたことを特徴とする請求項２記載の電源装
   置。
5. 【請求項５】請求項１乃至請求項４のいずれか１項記載
   の電源装置であって、 前記電流検出回路の出力が、前記一次側電圧供給回路か
   ら供給される電流とは逆向の逆電流が前記主スイッチ素
   子に流れたことを前記導通期間中に示した場合には、 前記逆電流抑制回路は、前記導通期間を長くさせるよう
   に構成されたことを特徴とする電源装置。
6. 【請求項６】請求項５記載の電源装置であって、 前記逆電流抑制回路は前記制御回路を制御し、前記導通
   期間を長くするように構成されたことを特徴とする電源
   装置。
7. 【請求項７】請求項６記載の電源装置であって、 前記制御回路には、前記出力電圧をサンプリングした電
   圧と基準電圧との差電圧を増幅する増幅器と、 所定周波数で発振する発振器と、 前記増幅器が出力する電圧と、前記発振器が出力する電
   圧とを比較する比較器とが設けられ、 前記比較器の比較結果を示す電圧が前記主スイッチ素子
   に出力されるように構成され、 前記出力電圧の変動量に応じて、前記主スイッチ素子の
   前記導通期間と前記遮断期間のいずれか一方又は両方を
   変化させ、前記出力電圧を一定に維持するように構成さ
   れたことを特徴とする電源装置。
8. 【請求項８】請求項７記載の電源装置であって、 前記逆電流抑制回路は、前記増幅器の非反転入力端子に
   入力される電圧と、反転入力端子に入力される電圧の、
   いずれか一方又は両方の電圧を操作することで、前記比
   較器が出力する電圧を制御するように構成されたことを
   特徴とする電源装置。
9. 【請求項９】請求項７記載の電源装置であって、 前記逆電流抑制回路は、前記比較器に入力される電圧を
   操作し、該比較器が出力する電圧を制御するように構成
   されたことを特徴とする電源装置。
10. 【請求項１０】請求項５乃至請求項６のいずれか１項記
    載の電源装置であって、 前記逆電流抑制回路は、前記遮断期間中に検出された前
    記逆電流を無視するように構成されたことを特徴とする
    電源装置。
11. 【請求項１１】請求項１乃至請求項１０のいずれか１項
    記載の電源装置が複数台並列接続されたことを特徴とす
    る並列型電源装置。