JP2000133746A - 集積回路チップ・キャリア・アセンブリおよび形成方法 - Google Patents

集積回路チップ・キャリア・アセンブリおよび形成方法

Info

Publication number
JP2000133746A
JP2000133746A JP11290894A JP29089499A JP2000133746A JP 2000133746 A JP2000133746 A JP 2000133746A JP 11290894 A JP11290894 A JP 11290894A JP 29089499 A JP29089499 A JP 29089499A JP 2000133746 A JP2000133746 A JP 2000133746A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit chip
adhesive
substrate
stiffener
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11290894A
Other languages
English (en)
Other versions
JP3217045B2 (ja
Inventor
Seton Farquhar Donald
ドナルド・セトン・ファークハー
Giinain Jaimeazu Lisa
リサ・ジーナイン・ジャイメアズ
Joseph Kurodouski Michael
マイケル・ジョセフ・クロドウスキ
Alan Zimmerman Jeffrey
ジェフリー・アラン・ジマーマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000133746A publication Critical patent/JP2000133746A/ja
Application granted granted Critical
Publication of JP3217045B2 publication Critical patent/JP3217045B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 積層チップ・キャリアをスチフナに接着する
ようにした集積回路チップ・キャリア・アセンブリを提
供すること。 【解決手段】 集積回路チップ・キャリア・アセンブリ
が、少なくとも１主表面上に導電領域７を有する基板１
を、接着膜９によりスチフナ８に結合することにより提
供される。接着膜９は、両方の主表面上に熱硬化性接着
剤を有する誘電体基板を含む。接着前の熱硬化性接着剤
はＢ段階接着剤であり、通常の室温では無粘着性であ
り、無溶媒である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路チップ・キ
ャリア・アセンブリに関し、特に積層チップ・キャリア
をスチフナ即ち補剛材に接着することに関する。より詳
細には、本発明は集積回路チップ・キャリア・アセンブ
リを形成する方法に関する。
【０００２】
【従来の技術】集積回路のパッケージング技術は、小型
化を重視して発展してきた。改善された方法によれば、
数百万個のトランジスタ回路素子を、単一の集積半導体
により実現される回路またはチップに集積化することが
可能になり、これらの回路をスペース効率が良く、確実
で量産性に優れたパッケージにパッケージングすること
が可能である。電子システムの形成は、複数の集積回路
の結合、及び集積回路の電気的結合を要求する。一旦接
続されると、キーボード、ビデオ・モニタ、及びプリン
タなどの他の装置が電子システムに接続され、それと一
緒に使用され得る。
【０００３】この相互接続を確立するために、集積回路
チップの内部回路を外部システムの電気回路に接続する
ための導電路が、使用可能でなければならない。例え
ば、集積回路パッケージは"ボンド・フィンガ"と呼ばれ
る導体を含み、これは集積回路ウエハのパッドを接着す
るために、例えばワイヤボンディングまたは他の既知の
技術により相互接続される。ボンド・フィンガは集積回
路パッケージのピンに接続され、これらのピンがプリン
ト回路基板またはカードとの接続のために使用される。
パッケージから延びるリードを有するパッケージ集積回
路と比較して、より高密度の外部チップ接続を達成する
ためには、ボール・グリッド・アレイが使用される。
【０００４】特定の構造では、スチフナが、集積回路チ
ップを受け取るためのキャビティを有するプリント回路
基板または積層回路要素に結合される。このタイプの構
造は、キャビティ・ダウン・チップ・キャリア・パッケ
ージと呼ばれる。スチフナは連続的であるか、或いは穴
または切り抜きを内部に有する。
【０００５】典型的な構成では、背面に金めっきを施さ
れ、反対面に銅めっきを施された銅などの金属スチフナ
が、プリント回路基板に結合される。一般に、エポキシ
接着剤などの接着剤が、銅を含むスチフナの側に被覆さ
れ、次にそのＢ段階に部分的に硬化される。接着剤の付
着前に、銅を酸化して接着を促進するために、一般に次
亜塩素酸ナトリウムなどの化学プロセスが使用される。
【０００６】更に、スチフナに結合されるプリント回路
基板の背面は、金めっきされた回路の他に接地面を含
み、接地面及び回路が、Ｖａｃｒｅｌ（商標）などのソ
ルダ・マスクにより保護される。ソルダ・マスクは一般
に、その接着特性を向上するために、ベーパ・ブラスト
（すなわち蒸気噴射）により、表面を粗面化処理され、
次にエポキシ層が付着されて、そのＢ段階に硬化され
る。エポキシは、スチフナをプリント回路基板に結合す
るための接着剤を提供する。
【０００７】しかしながら、この特定の技術は、２つの
重大な問題点を有する。特に、エポキシは積層後、層間
剥離を生じる傾向がある中空領域を有する。更に、Ｖａ
ｃｒｅｌ（商標）は温度サイクリングの間に銅と反応し
て、酸化銅を劣化させ、このことが層間剥離の問題を生
じる。むき出しのキャビティは、キャビティ内にエポキ
シが入らないように要求する。しかしながら、スクリー
ニング・プロセスがキャビティ内にエポキシを取り残し
たり、エポキシが硬化の間に、キャビティ内に入り込ん
だりする。更に、プロセスはその制御が容易ではなく、
熟練者に頼りがちである。また、こうした技術は追加の
介在材料を必要とする。
【０００８】
【発明が解決しようとする課題】本発明は従来技術の様
々な問題を克服し、それらには、スチフナ上の次亜塩素
酸ナトリウムや、プリント回路基板上の電源プレーンな
どの化学処理の必要性の排除が含まれる。更に、本発明
は接地面上のソルダ・マスク、及びスチフナに結合され
るプリント回路基板の回路の必要性を排除する。
【０００９】
【課題を解決するための手段】より詳細には、本発明
は、少なくとも１主表面上に導電領域を有する基板を含
む集積回路チップ・キャリア構造に関する。スチフナが
接着膜により基板に取り付けられる。接着膜は、その両
方の主表面上に熱硬化性接着剤を有する誘電体基板を含
む。
【００１０】更に、本発明は、集積回路チップ・キャリ
ア・アセンブリを形成する方法に関し、これは少なくと
も１主表面上に導電領域を有する基板を提供するステッ
プを含む。基板とスチフナ間に配置される接着膜を提供
することにより、スチフナが基板に取り付けられる。接
着膜は、その両方の主表面上にＢ段階の熱硬化性接着剤
を有する誘電体基板を含む。接着剤は通常の室温では粘
性が無い。基板、接着膜及びスチフナの構造は積層され
て、高温に加熱され、基板とスチフナ間の接着を達成す
る。
【００１１】更に、本発明は上述のプロセスにより獲得
される製品に関連する。
【００１２】
【発明の実施の形態】本発明の理解を容易にするため
に、図面を参照しながら説明するが、図面を通じ、同一
の参照番号は同一の要素を表す。
【００１３】図１は、集積回路チップを含むキャビティ
・ダウン・チップ・キャリア・パッケージを示す。参照
番号１は、プリント回路基板などの積層回路要素を示
し、これは通常、その両方の主表面上に銅などの導電性
の回路（図示せず）を含む。基板は誘電体であり、通
常、ファイバ補強エポキシ組成物などの、より一般的に
は米国特許第３５２３０３７号、同第４５９７９９６号
で開示されるような、ＦＲ−４組成物などのファイバ補
強ポリマ組成物である。他のポリマには、ＵＢＥ社から
販売されるＵｐｉｌｅｘ ＳＧＡなどのポリイミドや、
ポリテトラフルオロエチレン、及びＲｏｇｅｒｓ社から
販売されるＲｏｇｅｒｓ２８００などの、ポリテトラフ
ルオロエチレンを含む組成物が含まれる。
【００１４】導電層は好適には銅であり、多くの場合、
金めっきを施された銅である。
【００１５】キャビティ２が積層回路要素１内に設けら
れ、集積回路チップ３を受け取る。集積回路チップ３は
ワイヤボンド４などにより、積層回路要素１に取り付け
られる。ここでワイヤボンド４は、集積回路チップ３上
のボンドパッド５と、基板１上の導電領域７とを接続す
る。これらの導電領域７はまた、好適には基板１の他の
主表面上にも形成される。必要に応じて導電バイアが基
板１を貫通して設けられ、基板上面の導電領域と下面の
導電領域とを接続する。
【００１６】積層回路要素１は、接着膜９によりスチフ
ナ即ち補剛材８に結合される。接着膜は、両方の主表面
上にＢ段階接着剤を有する誘電体基板よりなる。誘電体
基板は好適にはポリイミドまたはポリエポキシドである
が、ポリテトラフルオロエチレンなどの他の誘電体ポリ
マ材料であってもよい。基板は通常、約１２．７μｍ乃
至約７６．２μｍ（約０．５ミル乃至約３ミル）、より
一般的には約５０．８μｍ乃至約７６．２μｍ（約２ミ
ル乃至約３ミル）の厚さである。
【００１７】誘電体基板の両方の主表面上のＢ段階接着
剤は、熱硬化性接着剤であり、通常の室温では無溶媒且
つ無粘着性である。このことは接着膜の扱いの容易性、
更に接着膜及び接着される様々な層を、接着前の位置合
わせ及び合板作業の間に、位置決めすることを可能にす
る。好適には、誘電体基板の各面上の接着剤は、実質的
に同一の温度範囲において硬化され、好適には誘電体基
板の両面において、同一の材料である。同一の温度範囲
内で硬化し得ることにより、組成物の続く積層が、少な
くとも２つの温度範囲のシーケンスを使用するのではな
しに、１工程で実行され得る。このことはプロセスを一
層単純化する。好適な接着剤は、Ｂ段階アクリルまたは
メタクリル接着剤である。しかしながら、エポキシ、シ
アン酸エステル、及びＢＴ樹脂などの、上述の特性を有
する他のＢ段階接着剤も使用され得る。接着剤層は通
常、誘電体基板のそれぞれの面上において、約１２．７
μｍ乃至約１２７μｍ（約０．５ミル乃至約５ミル）、
より一般的には約１２．７μｍ乃至約５０．８μｍ（約
０．５ミル乃至約２ミル）の厚さで存在する。
【００１８】本発明に従い使用可能な好適な接着膜は、
ＤｕＰｏｎｔ社から販売されるＰｙｒａｌｕｘ（商標）
ＬＦボンド・プライ（bond ply）である。こうした開示
は、ＤｕＰｏｎｔ社からの技術情報冊子"Flexible Circ
uit Materials Pyralux（商標） LF Bond Ply Flexible
Composites"で見い出される。別の市販の接着膜は、Ｒ
ｏｇｅｒｓ社から販売されるＲ−Ｆｌｅｘ（商標）であ
る。
【００１９】スチフナ８は一般に、銅、金めっきを施さ
れた銅、酸化銅、及びニッケルめっきを施された銅など
の金属であり、ヒート・シンクまたは放熱器として作用
する。他の好適なスチフナは、ステンレス鋼及びインバ
ー（商標）を含む。集積回路チップ３は、公知のエポキ
シ接着剤などの粘着性組成物１０により、スチフナ８の
表面に取り付けられる。積層回路要素１、接着膜９及び
スチフナ８のスタックは、積層化により一緒に接着され
る。積層化は一般に、約５０ｐｓｉ乃至約５００ｐｓ
ｉ、より一般的には約２００ｐｓｉ乃至約３５０ｐｓｉ
の圧力、及び約１２２℃乃至約２１６℃、より一般的に
は約１３８℃乃至約１９３℃の温度で実行される。
【００２０】積層化の前に、接着膜はプリント回路基板
のキャビティに合わせて成形されるか、パンチ加工され
る。続く積層化の際、接着剤はＢ段階後のその比較的高
い粘性により、スチフナのキャビティ領域内に入り込ま
ない。アライメント・ホール及びピンを用いて、接着膜
がスチフナ及びプリント回路基板に対して位置決めさ
れ、次に従来の積層手順に従い積層される。プリント回
路基板のキャビティ・エッジへの接着膜の慎重な位置合
わせが、続くワイヤボンディングのために必要である。
従って、この工程の間に、接着膜を比較的容易に処理
し、位置決めする能力は、プロセスを実行する上で大き
な利点である。更に必要に応じて、接着膜内にキャビテ
ィを含むのではなく、別々の接着膜がチップの両面に配
置され得る。
【００２１】積層後、集積回路チップ３がキャビティ２
内に配置され、接着剤１０によりスチフナ８に接着され
る。ここで接着剤１０は、Ａｂｌｅｂｏｎｄ９６５など
のダイ接着剤、またはこうした目的のために使用される
通常のエポキシ接着剤などである。
【００２２】更に、ワイヤボンド４が、集積回路チップ
３上のボンドパッド５から、積層回路要素の導電領域７
に接続され得る。ソルダ・ボール１１が、集積回路要素
上のパッド上に形成され得る。更に、必要に応じてモー
ルド樹脂材料（図示せず）が、ワイヤボンドを保護する
ためにチップ上に提供され得る。
【００２３】図２は、集積回路チップを含むチップ・キ
ャリア・パッケージの別の実施例を示し、これは集積回
路チップを受け取るキャビティを含まない。特に、参照
番号１は、プリント回路基板などの積層回路要素を示
し、これは一般に、その両方の主表面上に銅などの導電
性の回路（図示せず）を含む。基板は誘電体であり、通
常、ファイバ補強エポキシ組成物などの、より一般的に
は米国特許第３５２３０３７号、同第４５９７９９６号
で開示されるような、ＦＲ−４組成物などのファイバ補
強ポリマ組成物である。他のポリマには、ＵＢＥ社から
販売されるＵｐｉｌｅｘ ＳＧＡなどのポリイミドや、
ポリテトラフルオロエチレン、及びＲｏｇｅｒｓ社から
販売されるＲｏｇｅｒｓ２８００などの、ポリテトラフ
ルオロエチレンを含む組成物が含まれる。
【００２４】導電層は好適には銅であり、多くの場合、
金めっきを施された銅である。
【００２５】集積回路チップ３はＣ４接着ソルダ・ボー
ル１１により、積層回路要素１に取り付けられる。ここ
でソルダ・ボール１１は、集積回路チップ３上の接着位
置（図示せず）と、基板１上の導電領域７に配置される
導電性のソルダ・パッドとの間に接続される。これらの
導電領域７は、好適には基板１の他の主表面上にも形成
され得る。必要に応じて、導電バイアが基板１を貫通し
て設けられ、基板上面の導電領域を下面の導電領域に接
続する。集積回路チップ３は、図１に関連して上述した
ように、基板１にワイヤボンディングされ得る。
【００２６】積層回路要素１は、接着膜９によりスチフ
ナ８に結合される。接着膜は、両方の主表面上にＢ段階
接着剤を有する誘電体基板を含む。誘電体基板は、好適
にはポリイミドまたはポリエポキシドであるが、ポリテ
トラフルオロエチレンなどの他の誘電体ポリマ材料であ
ってもよい。基板は通常、約１２．７μｍ乃至約７６．
２μｍ（約０．５ミル乃至約３ミル）、より一般的には
約５０．８μｍ乃至約７６．２μｍ（約２ミル乃至約３
ミル）の厚さである。
【００２７】誘電体基板の両方の主表面上のＢ段階接着
剤は、熱硬化性接着剤であり、通常の室温では無溶媒且
つ無粘着性である。好適には、誘電体基板の各面上の接
着剤は、実質的に同一の温度範囲において硬化され、誘
電体基板の両面において、同一の材料であることが最も
好ましい。好適な接着剤は、Ｂ段階アクリルまたはメタ
クリル接着剤である。しかしながら、図１に関連して上
述した特性を有する、他のＢ段階接着剤も使用され得
る。接着剤層は通常、誘電体基板のそれぞれの面上にお
いて、約１２．７μｍ乃至約１２７μｍ（約０．５ミル
乃至約５ミル）、より一般的には約１２．７μｍ乃至約
５０．８μｍ（約０．５ミル乃至約２ミル）の厚さで存
在する。
【００２８】使用可能な好適な接着膜は、ＤｕＰｏｎｔ
社から販売されるＰｙｒａｌｕｘ（商標）ＬＦボンド・
プライ、及びＲｏｇｅｒｓ社から販売されるＲ−Ｆｌｅ
ｘ（商標）である。
【００２９】スチフナ８は一般に、銅または上述の任意
の材料などの金属であり、ヒート・シンクまたは放熱器
として作用する。積層回路要素１、接着膜９及びスチフ
ナ８のスタックは、積層化により一緒に接着される。積
層化は一般に、約５０ｐｓｉ乃至約５００ｐｓｉ、より
一般的には約２００ｐｓｉ乃至約３５０ｐｓｉの圧力、
及び約１２２℃乃至約２１６℃、より一般的には約１３
８℃乃至約１９３℃の温度で実行される。
【００３０】積層後、集積回路チップ３が、例えばＣ４
ソルダ・ボンドまたはワイヤボンディングにより、積層
回路要素に接着される。更に、必要に応じてカプセル材
（図示せず）がＣ４ソルダ・ボールを保護するために使
用されたり、ワイヤボンドの場合には、モールド樹脂材
料（図示せず）が、ワイヤボンドを保護するためにチッ
プ上に提供され得る。アセンブリは、回路パッド２０に
接着されるガル・ウィング（gull wing）またはＪリー
ド２１により、回路カードに取り付けられる。
【００３１】図３は、集積回路チップを含むチップ・キ
ャリア・パッケージの更に別の実施例を示し、これは集
積回路チップを受け取るキャビティをスチフナ内に含
む。参照番号１は、プリント回路基板などの積層回路要
素を示し、これは一般に、その両方の主表面上に銅など
の導電性の回路（図示せず）を含む。基板は誘電体であ
り、通常、図１に関連して上述したタイプである。
【００３２】導電層は好適には銅であり、多くの場合、
金めっきを施された銅である。
【００３３】キャビティ１２が積層回路スチフナ８内に
設けられ、集積回路チップ３を受け取る。集積回路チッ
プ３は、図２の実施例で述べたように、例えばＣ４ソル
ダ・ボール１１などにより、積層回路要素１に取り付け
られる。ここでＣ４ソルダ・ボール１１は、集積回路チ
ップ３上の位置と、基板１上の導電領域７に配置される
導電ソルダ・パッドとを接続する。これらの導電領域７
はまた、好適には基板１の他の主表面上にも形成され
る。必要に応じて導電バイアが基板１を貫通して設けら
れ、基板上面の導電領域と下面の導電領域とを接続す
る。集積回路チップ３はまた、図１に関連して上述した
ように、基板１にワイヤボンディングされ得る。
【００３４】積層回路要素１は、接着膜９によりスチフ
ナ８に結合される。接着膜は、両方の主表面上にＢ段階
接着剤を有する誘電体基板を含む。誘電体基板は好適に
はポリイミドまたはポリエポキシドであるが、ポリテト
ラフルオロエチレンなどの他の誘電体ポリマ材料であっ
てもよい。基板は通常、約１２．７μｍ乃至約７６．２
μｍ（約０．５ミル乃至約３ミル）、より一般的には約
５０．８μｍ乃至約７６．２μｍ（約２ミル乃至約３ミ
ル）の厚さである。
【００３５】誘電体基板の両方の主表面上のＢ段階接着
剤は、熱硬化性接着剤であり、通常の室温では無溶媒且
つ無粘着性である。好適には、誘電体基板の各面上の接
着剤は、実質的に同一の温度範囲において硬化され、好
適には誘電体基板の両面において、同一の材料である。
好適な接着剤は、Ｂ段階アクリルまたはメタクリル接着
剤である。しかしながら、上述の特性を有する他のＢ段
階接着剤も使用され得る。接着剤層は通常、誘電体基板
のそれぞれの面上において、約１２．７μｍ乃至約１２
７μｍ（約０．５ミル乃至約５ミル）、より一般的には
約１２．７μｍ乃至約５０．８μｍ（約０．５ミル乃至
約２ミル）の厚さで存在する。
【００３６】本発明に従い使用可能な好適な接着膜は、
ＤｕＰｏｎｔ社から販売されるＰｙｒａｌｕｘ（商標）
ＬＦボンド・プライ、及びＲｏｇｅｒｓ社から販売され
るＲ−Ｆｌｅｘ（商標）である。
【００３７】スチフナ８は一般に、銅または上述の任意
の材料などの金属であり、ヒート・シンクまたは放熱器
として作用する。積層回路要素１、接着膜９及びスチフ
ナ８のスタックは、積層化により一緒に接着される。積
層化は一般に、約５０ｐｓｉ乃至約５００ｐｓｉ、より
一般的には約２００ｐｓｉ乃至約３５０ｐｓｉの圧力、
及び約１２２℃乃至約２１６℃、より一般的には約１３
８℃乃至約１９３℃の温度で実行される。
【００３８】積層化の前に、接着膜はスチフナのキャビ
ティに合わせて成形されるか、パンチ加工される。アラ
イメント・ホール及びピンを用いて、接着膜がスチフナ
及びプリント回路基板に対して位置決めされ、次に従来
の積層手順に従い積層される。
【００３９】積層後、集積回路チップ３が、例えばＣ４
ソルダ・ボンドまたはワイヤボンディングにより、積層
回路要素に接着される。更に、必要に応じてカプセル材
（図示せず）がＣ４ソルダ・ボールを保護するために使
用されたり、ワイヤボンドの場合には、モールド樹脂材
料（図示せず）が、ワイヤボンドを保護するためにチッ
プ上に提供され得る。アセンブリがボール・グリッド・
アレイ２２により、回路カード（図示せず）に取り付け
られる。
【００４０】図４は、集積回路チップを含む更に別のチ
ップ・キャリア・パッケージを示し、そこでは積層回路
要素及びスチフナの両方が、能動部品を受け取るキャビ
ティを有する。参照番号１はプリント回路基板などの積
層回路要素を示し、これは一般に、その両方の主表面上
に銅などの導電性の回路（図示せず）を含む。基板は誘
電体であり、通常、図１に関連して上述したタイプであ
る。
【００４１】導電層は好適には銅であり、多くの場合、
金めっきを施された銅である。
【００４２】キャビティ１３が積層回路要素１内に設け
られ、集積回路チップ３を受け取る。集積回路チップ３
は、ワイヤボンド４などにより、積層回路要素１に取り
付けられる。ここでワイヤボンド４は、積回路チップ３
上のボンドパッド５と、基板１上の導電領域７とを接続
する。これらの導電領域７はまた、好適には基板１の他
の主表面上にも形成される。必要に応じて、導電バイア
が基板１を貫通して設けられ、基板上面の導電領域と下
面の導電領域とを接続する。
【００４３】キャビティ１４がスチフナ８内に設けら
れ、集積回路チップまたはコンデンサ１５を受け取る。
チップまたはコンデンサ１５は、例えば図２の実施例で
述べた列に沿うＣ４ソルダ・ボール１６により、積層回
路要素１に取り付けられる。ここでソルダ・ボール１６
は、集積回路チップまたはコンデンサ１５上の接着位置
（図示せず）と、基板１上の導電領域（図示せず）に配
置される導電性のソルダ・パッド（図示せず）との間に
接続される。集積回路チップまたはコンデンサはまた、
図１に関連して上述したように、基板１にワイヤボンデ
ィングされ得る。
【００４４】積層回路要素１は、接着膜９によりスチフ
ナ８に結合される。接着膜は、両方の主表面上にＢ段階
接着剤を有する誘電体基板を含む。誘電体基板は好適に
はポリイミドまたはポリエポキシドであるが、ポリテト
ラフルオロエチレンなどの他の誘電体ポリマ材料であっ
てもよい。基板は通常、約１２．７μｍ乃至約７６．２
μｍ（約０．５ミル乃至約３ミル）、より一般的には約
５０．８μｍ乃至約７６．２μｍ（約２ミル乃至約３ミ
ル）の厚さである。
【００４５】誘電体基板の両方の主表面上のＢ段階接着
剤は熱硬化性接着剤であり、通常の室温では無溶媒且つ
無粘着性である。好適には、誘電体基板の各面上の接着
剤は、実質的に同一の温度範囲において硬化され、誘電
体基板の両面において、同一の材料であることが好まし
い。好適な接着剤は、Ｂ段階アクリルまたはメタクリル
接着剤である。しかしながら、上述した特性を有する他
のＢ段階接着剤も使用され得る。接着剤層は通常、誘電
体基板のそれぞれの面上において、約１２．７μｍ乃至
約１２７μｍ（約０．５ミル乃至約５ミル）、より一般
的には約１２．７μｍ乃至約５０．８μｍ（約０．５ミ
ル乃至約２ミル）の厚さで存在する。
【００４６】本発明に従い使用可能な好適な接着膜は、
ＤｕＰｏｎｔ社から販売されるＰｙｒａｌｕｘ（商標）
ＬＦボンド・プライ、及びＲｏｇｅｒｓ社から販売され
るＲ−Ｆｌｅｘ（商標）である。
【００４７】スチフナ８は一般に、銅または上述の任意
の材料などの金属であり、ヒート・シンクまたは放熱器
として作用する。集積回路チップ３は、公知のエポキシ
接着剤などの粘着性組成物１０により、スチフナ８の表
面に取り付けられる。積層回路要素１、接着膜９及びス
チフナ８のスタックは、積層化により一緒に接着され
る。積層化は一般に、約５０ｐｓｉ乃至約５００ｐｓ
ｉ、より一般的には約２００ｐｓｉ乃至約３５０ｐｓｉ
の圧力、及び約１２２℃乃至約２１６℃、より一般的に
は約１３８℃乃至約１９３℃の温度で実行される。
【００４８】積層化の前に、接着膜はプリント回路基板
及びスチフナ上のキャビティに合わせて成形されるか、
パンチ加工される。アライメント・ホール及びピンを用
いて、接着膜がスチフナ及びプリント回路基板に対して
位置決めされ、次に従来の積層手順に従い積層される。
【００４９】積層後、集積回路チップ３がキャビティ１
３内に配置され、接着剤１０によりスチフナ８に接着さ
れる。ここで接着剤１０は、Ａｂｌｅｂｏｎｄ９６５な
どのダイ接着剤、またはこうした目的のために使用され
る通常のエポキシ接着剤などである。
【００５０】更に、ワイヤボンド４が、集積回路チップ
３上のボンドパッド５から、積層回路要素の導電領域７
に接続され得る。ソルダ・ボール１１が、集積回路要素
上のパッド上に形成され得る。更に、必要に応じてモー
ルド樹脂材料（図示せず）が、ワイヤボンドを保護する
ためにチップ上に提供され得る。
【００５１】更に積層後、集積回路チップまたはコンデ
ンサ１５が、例えばＣ４ソルダ・ボンドまたはワイヤボ
ンディングにより、積層回路要素に接着される。更に、
必要に応じ、カプセル材（図示せず）がＣ４ソルダ・ボ
ンドを保護するために使用されたり、ワイヤボンドの場
合には、モールド樹脂材料（図示せず）が、ワイヤボン
ドを保護するためにチップ上に提供され得る。
【００５２】単一の部材内にキャビティを設ける代わり
に、積層回路、スチフナ、及び接着膜内のキャビティを
使用する上述の実施例では、間隔をあけて設けられ、集
積回路チップまたはコンデンサの両面に位置合わせされ
る複数の個々の部材が使用され得ることが理解できる。
しかしながら、こうした実施例は、より多くの要素を配
置する必要性により、より複雑な構成を含み得る。
【００５３】本発明の上述の説明は、本発明の好適な実
施例を示すだけであり、上述のように、本発明は様々な
他の組み合わせ、変更、及び環境においても使用可能で
あり、上述の教示及び関連技術の知識と合わせて、ここ
で述べた本発明の概念の範囲内において、多くの変形ま
たは変更が可能である。上述の実施例は更に、本発明を
実施するための既知の最適なモードを説明したものであ
り、当業者がこうしたまたは他の実施例において、本発
明を使用することを可能にすることを意図するものであ
る。従って、本発明の特定のアプリケーションまたは使
用により、様々な変更が要求されよう。従って、本発明
はここで開示された形態に制限されるものではなく、代
替実施例も含むものである。
【００５４】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００５５】（１）少なくとも１主表面上に導電領域を
有する基板を含む集積回路チップ・キャリア・アセンブ
リであって、接着膜により前記基板に取り付けられるス
チフナを含み、前記接着膜が、両方の主表面上に熱硬化
性接着剤を有する誘電体基板を含む、集積回路チップ・
アセンブリ。 （２）前記スチフナが金属スチフナである、前記（１）
記載の集積回路チップ・キャリア・アセンブリ。 （３）前記接着膜の前記誘電体基板が、両面に接着剤を
有するポリイミドである、前記（１）記載の集積回路チ
ップ・キャリア・アセンブリ。 （４）前記熱硬化性接着剤が熱硬化性アクリルまたはメ
タクリル接着剤である、前記（１）または（３）記載の
集積回路チップ・キャリア・アセンブリ。 （５）前記導電領域を有する前記基板に接着されるソル
ダ・ボールを含む、前記（１）記載の集積回路チップ・
キャリア・アセンブリ。 （６）前記導電領域を有する前記基板が、集積回路チッ
プを受け取る少なくとも１つのキャビティを有し、前記
集積回路チップが接着剤により前記スチフナに取り付け
られる、前記（１）記載の集積回路チップ・キャリア・
アセンブリ。 （７）前記スチフナが、集積回路チップまたはコンデン
サを受け取る少なくとも１つのキャビティを有する、前
記（６）記載の集積回路チップ・キャリア・アセンブ
リ。 （８）前記接着剤がエポキシ接着剤である、前記（６）
記載の集積回路チップ・キャリア・アセンブリ。 （９）前記導電領域を有する前記基板に接着されるソル
ダ・ボールを含む、前記（６）記載の集積回路チップ・
キャリア・アセンブリ。 （１０）前記導電領域を有する前記基板内の少なくとも
１つの前記キャビティ内に配置される第１の集積回路チ
ップと、前記スチフナ内の少なくとも１つの前記キャビ
ティ内に配置される第２の集積回路チップまたはコンデ
ンサとを含む、前記（７）記載の集積回路チップ・キャ
リア・アセンブリ。 （１１）前記第１の集積回路チップが接着剤により前記
スチフナに取り付けられ、前記第２の集積回路チップま
たはコンデンサが、Ｃ４はんだ接続により前記基板に取
り付けられる、前記（１０）記載の集積回路チップ・キ
ャリア・アセンブリ。 （１２）前記接着剤がエポキシ接着剤である、前記（１
１）記載の集積回路チップ・キャリア・アセンブリ。 （１３）前記導電領域を有する前記基板に接着されるソ
ルダ・ボールを含む、前記（１０）記載の集積回路チッ
プ・キャリア・アセンブリ。 （１４）前記スチフナが、集積回路チップまたはコンデ
ンサを受け取る少なくとも１つのキャビティを有する、
前記（１）記載の集積回路チップ・キャリア・アセンブ
リ。 （１５）前記基板及び前記スチフナの両方がキャビティ
を含まない、前記（１）記載の集積回路チップ・キャリ
ア・アセンブリ。 （１６）集積回路チップ・キャリア・アセンブリを形成
する方法であって、少なくとも１主表面上に導電領域を
有する基板を提供するステップと、前記基板とスチフナ
との間に接着膜を提供することにより、前記基板を前記
スチフナに取り付けるステップであって、前記接着膜
が、両方の主表面上に、アセンブリを形成する通常の室
温おいて無溶媒且つ無粘着性の熱硬化性Ｂ段階接着剤を
有する誘電体基板を含む、前記取り付けステップと、前
記アセンブリを積層することにより、前記接着剤を硬化
するステップとを含む、方法。 （１７）前記スチフナが金属スチフナである、前記（１
６）記載の方法。 （１８）前記接着剤がＢ段階熱硬化性アクリルまたはメ
タクリル接着剤である、前記（１６）記載の方法。 （１９）前記誘電体基板が、両面に接着剤を有するポリ
イミドである、前記（１６）記載の方法。 （２０）前記積層するステップが約２００ｐｓｉ乃至約
３５０ｐｓｉの圧力、及び約１３８℃乃至約１９３℃の
温度の下で実行される、前記（１６）記載の方法。 （２１）前記導電領域を有する前記基板が、集積回路チ
ップを受け取る少なくとも１つのキャビティを有する、
前記（１６）記載の方法。 （２２）前記スチフナが、集積回路チップまたはコンデ
ンサを受け取る少なくとも１つのキャビティを有する、
前記（２１）記載の方法。 （２３）第１の集積回路チップを前記導電領域を有する
前記基板内の少なくとも１つの前記キャビティ内に配置
するステップと、第２の集積回路チップまたはコンデン
サを前記スチフナ内の少なくとも１つの前記キャビティ
内に配置するステップとを含む、前記（２２）記載の方
法。 （２４）前記第１の集積回路チップを接着剤により、前
記スチフナに取り付けるステップと、前記第２の集積回
路チップまたはコンデンサを、Ｃ４はんだ接続により前
記基板に取り付けるステップとを含む、前記（２３）記
載の方法。
【図面の簡単な説明】
【図１】本発明に従う典型的な構造の１実施例と集積回
路チップの分解組立図である。
【図２】本発明に従う別の典型的な構造の代替実施例と
集積回路チップの概略図である。
【図３】本発明に従う典型的な構造の別の代替実施例と
集積回路チップの概略図である。
【図４】本発明に従う典型的な構造の更に別の代替実施
例と、集積回路チップ及びコンデンサ、または第２の集
積回路チップの概略図である。
【符号の説明】
１ 積層回路要素 ２、１２、１３、１４ キャビティ ３、１５ 集積回路チップまたはコンデンサ ４ ワイヤボンド ５ ボンドパッド ７ 導電領域 ８ スチフナ ９ 接着膜 １０ 接着剤 １１、１６ ソルダ・ボール ２０ 回路パッド ２１ ガル・ウィングまたはＪリード ２２ ボール・グリッド・アレイ
フロントページの続き (72)発明者 リサ・ジーナイン・ジャイメアズ アメリカ合衆国13811、ニューヨーク州ニ ューアーク・バレー、メイン・ストリート 119 (72)発明者 マイケル・ジョセフ・クロドウスキ アメリカ合衆国13760、ニューヨーク州エ ンディコット、サラ・レーン 937 (72)発明者 ジェフリー・アラン・ジマーマン アメリカ合衆国20110、バージニア州マナ サス、マナサス・フォージェ・ドライブ 9737

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】少なくとも１主表面上に導電領域を有する
    基板を含む集積回路チップ・キャリア・アセンブリであ
    って、接着膜により前記基板に取り付けられるスチフナ
    を含み、前記接着膜が、両方の主表面上に熱硬化性接着
    剤を有する誘電体基板を含む、集積回路チップ・アセン
    ブリ。
  2. 【請求項２】前記スチフナが金属スチフナである、請求
    項１記載の集積回路チップ・キャリア・アセンブリ。
  3. 【請求項３】前記接着膜の前記誘電体基板が、両面に接
    着剤を有するポリイミドである、請求項１記載の集積回
    路チップ・キャリア・アセンブリ。
  4. 【請求項４】前記熱硬化性接着剤が熱硬化性アクリルま
    たはメタクリル接着剤である、請求項１または３記載の
    集積回路チップ・キャリア・アセンブリ。
  5. 【請求項５】前記導電領域を有する前記基板に接着され
    るソルダ・ボールを含む、請求項１記載の集積回路チッ
    プ・キャリア・アセンブリ。
  6. 【請求項６】前記導電領域を有する前記基板が、集積回
    路チップを受け取る少なくとも１つのキャビティを有
    し、前記集積回路チップが接着剤により前記スチフナに
    取り付けられる、請求項１記載の集積回路チップ・キャ
    リア・アセンブリ。
  7. 【請求項７】前記スチフナが、集積回路チップまたはコ
    ンデンサを受け取る少なくとも１つのキャビティを有す
    る、請求項６記載の集積回路チップ・キャリア・アセン
    ブリ。
  8. 【請求項８】前記接着剤がエポキシ接着剤である、請求
    項６記載の集積回路チップ・キャリア・アセンブリ。
  9. 【請求項９】前記導電領域を有する前記基板に接着され
    るソルダ・ボールを含む、請求項６記載の集積回路チッ
    プ・キャリア・アセンブリ。
  10. 【請求項１０】前記導電領域を有する前記基板内の少な
    くとも１つの前記キャビティ内に配置される第１の集積
    回路チップと、前記スチフナ内の少なくとも１つの前記
    キャビティ内に配置される第２の集積回路チップまたは
    コンデンサとを含む、請求項７記載の集積回路チップ・
    キャリア・アセンブリ。
  11. 【請求項１１】前記第１の集積回路チップが接着剤によ
    り前記スチフナに取り付けられ、前記第２の集積回路チ
    ップまたはコンデンサが、Ｃ４はんだ接続により前記基
    板に取り付けられる、請求項１０記載の集積回路チップ
    ・キャリア・アセンブリ。
  12. 【請求項１２】前記接着剤がエポキシ接着剤である、請
    求項１１記載の集積回路チップ・キャリア・アセンブ
    リ。
  13. 【請求項１３】前記導電領域を有する前記基板に接着さ
    れるソルダ・ボールを含む、請求項１０記載の集積回路
    チップ・キャリア・アセンブリ。
  14. 【請求項１４】前記スチフナが、集積回路チップまたは
    コンデンサを受け取る少なくとも１つのキャビティを有
    する、請求項１記載の集積回路チップ・キャリア・アセ
    ンブリ。
  15. 【請求項１５】前記基板及び前記スチフナの両方がキャ
    ビティを含まない、請求項１記載の集積回路チップ・キ
    ャリア・アセンブリ。
  16. 【請求項１６】集積回路チップ・キャリア・アセンブリ
    を形成する方法であって、 少なくとも１主表面上に導電領域を有する基板を提供す
    るステップと、 前記基板とスチフナとの間に接着膜を提供することによ
    り、前記基板を前記スチフナに取り付けるステップであ
    って、前記接着膜が、両方の主表面上に、アセンブリを
    形成する通常の室温おいて無溶媒且つ無粘着性の熱硬化
    性Ｂ段階接着剤を有する誘電体基板を含む、前記取り付
    けステップと、 前記アセンブリを積層することにより、前記接着剤を硬
    化するステップとを含む、方法。
  17. 【請求項１７】前記スチフナが金属スチフナである、請
    求項１６記載の方法。
  18. 【請求項１８】前記接着剤がＢ段階熱硬化性アクリルま
    たはメタクリル接着剤である、請求項１６記載の方法。
  19. 【請求項１９】前記誘電体基板が、両面に接着剤を有す
    るポリイミドである、請求項１６記載の方法。
  20. 【請求項２０】前記積層するステップが約２００ｐｓｉ
    乃至約３５０ｐｓｉの圧力、及び約１３８℃乃至約１９
    ３℃の温度の下で実行される、請求項１６記載の方法。
  21. 【請求項２１】前記導電領域を有する前記基板が、集積
    回路チップを受け取る少なくとも１つのキャビティを有
    する、請求項１６記載の方法。
  22. 【請求項２２】前記スチフナが、集積回路チップまたは
    コンデンサを受け取る少なくとも１つのキャビティを有
    する、請求項２１記載の方法。
  23. 【請求項２３】第１の集積回路チップを前記導電領域を
    有する前記基板内の少なくとも１つの前記キャビティ内
    に配置するステップと、第２の集積回路チップまたはコ
    ンデンサを前記スチフナ内の少なくとも１つの前記キャ
    ビティ内に配置するステップとを含む、請求項２２記載
    の方法。
  24. 【請求項２４】前記第１の集積回路チップを接着剤によ
    り、前記スチフナに取り付けるステップと、前記第２の
    集積回路チップまたはコンデンサを、Ｃ４はんだ接続に
    より前記基板に取り付けるステップとを含む、請求項２
    ３記載の方法。
JP29089499A 1998-10-21 1999-10-13 集積回路チップ・キャリア・アセンブリおよび形成方法 Expired - Fee Related JP3217045B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/176654 1998-10-21
US09/176,654 US6329713B1 (en) 1998-10-21 1998-10-21 Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate

Publications (2)

Publication Number Publication Date
JP2000133746A true JP2000133746A (ja) 2000-05-12
JP3217045B2 JP3217045B2 (ja) 2001-10-09

Family

ID=22645279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29089499A Expired - Fee Related JP3217045B2 (ja) 1998-10-21 1999-10-13 集積回路チップ・キャリア・アセンブリおよび形成方法

Country Status (2)

Country Link
US (2) US6329713B1 (ja)
JP (1) JP3217045B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405884C (zh) * 2001-05-09 2008-07-23 德国捷德有限公司 柔性电路板的贯通电连接

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463336B (en) * 1997-11-19 2001-11-11 Matsushita Electric Ind Co Ltd Method for planarizing circuit board and method for manufacturing semiconductor device
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US7126220B2 (en) * 2002-03-18 2006-10-24 Nanonexus, Inc. Miniaturized contact spring
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
JP2001044362A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の実装構造および実装方法
US6277672B1 (en) * 1999-09-03 2001-08-21 Thin Film Module, Inc. BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6784024B2 (en) * 2000-01-18 2004-08-31 Micron Technology, Inc. Die attach curing method for semiconductor device
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
US6661082B1 (en) * 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
US6577508B1 (en) * 2000-08-10 2003-06-10 Nortel Networks Limited Multilayer circuit board
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US7846778B2 (en) * 2002-02-08 2010-12-07 Intel Corporation Integrated heat spreader, heat sink or heat pipe with pre-attached phase change thermal interface material and method of making an electronic assembly
US7473995B2 (en) * 2002-03-25 2009-01-06 Intel Corporation Integrated heat spreader, heat sink or heat pipe with pre-attached phase change thermal interface material and method of making an electronic assembly
US7095103B1 (en) * 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7074695B2 (en) * 2004-03-02 2006-07-11 Chippac, Inc. DBG system and method with adhesive layer severing
US7306971B2 (en) * 2004-03-02 2007-12-11 Chippac Inc. Semiconductor chip packaging method with individually placed film adhesive pieces
US20050208700A1 (en) * 2004-03-19 2005-09-22 Chippac, Inc. Die to substrate attach using printed adhesive
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
US20050224919A1 (en) * 2004-04-01 2005-10-13 Chippac, Inc Spacer die structure and method for attaching
US20050224959A1 (en) * 2004-04-01 2005-10-13 Chippac, Inc Die with discrete spacers and die spacing method
US7172926B2 (en) * 2004-04-21 2007-02-06 Advanced Semiconductor Engineering, Inc. Method for manufacturing an adhesive substrate with a die-cavity sidewall
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258545A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Multiple die package with adhesive/spacer structure and insulated die surface
US20120212248A9 (en) * 2004-06-16 2012-08-23 Fu Chiung Chong Construction Structures and Manufacturing Processes for Integrated Circuit Wafer Probe Card Assemblies
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
WO2006098339A1 (ja) * 2005-03-16 2006-09-21 Yamaha Corporation 半導体装置、半導体装置の製造方法、および蓋体フレーム
US20070178666A1 (en) * 2006-01-31 2007-08-02 Stats Chippac Ltd. Integrated circuit system with waferscale spacer system
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
TWI330401B (en) * 2006-12-25 2010-09-11 Unimicron Technology Corp Circuit board structure having embedded semiconductor component and fabrication method thereof
KR101006523B1 (ko) * 2008-08-29 2011-01-07 주식회사 하이닉스반도체 메모리 카드용 회로 기판 및 이를 갖는 메모리 카드
US7871919B2 (en) * 2008-12-29 2011-01-18 International Business Machines Corporation Structures and methods for improving solder bump connections in semiconductor devices
JP5147779B2 (ja) 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US20120081872A1 (en) * 2010-09-30 2012-04-05 Alcatel-Lucent Canada Inc. Thermal warp compensation ic package
TWI446495B (zh) * 2011-01-19 2014-07-21 Subtron Technology Co Ltd 封裝載板及其製作方法
US8907467B2 (en) * 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
US10468399B2 (en) 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
US9629246B2 (en) * 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
US9997476B2 (en) 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10756031B1 (en) 2019-05-10 2020-08-25 International Business Machines Corporation Decoupling capacitor stiffener

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
US5208188A (en) 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JP2501266B2 (ja) * 1991-11-15 1996-05-29 株式会社東芝 半導体モジュ―ル
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US5406124A (en) * 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape
JP2901835B2 (ja) * 1993-04-05 1999-06-07 株式会社東芝 半導体装置
US5355283A (en) 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5796164A (en) * 1993-05-11 1998-08-18 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
US5471027A (en) * 1994-07-22 1995-11-28 International Business Machines Corporation Method for forming chip carrier with a single protective encapsulant
JPH0846136A (ja) * 1994-07-26 1996-02-16 Fujitsu Ltd 半導体装置
JPH0873614A (ja) 1994-09-08 1996-03-19 Hitachi Chem Co Ltd 接着方法及び接着剤シート
US5608261A (en) * 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation
US5622588A (en) * 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US5597643A (en) * 1995-03-13 1997-01-28 Hestia Technologies, Inc. Multi-tier laminate substrate with internal heat spreader
EP0764345A1 (en) * 1995-04-05 1997-03-26 National Semiconductor Corporation Multi-layer lead frame
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
WO1996037915A1 (en) * 1995-05-26 1996-11-28 Sheldahl, Inc. Adherent film with low thermal impedance and high electrical impedance used in an electronic assembly with a heat sink
US5843808A (en) * 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
US5763943A (en) * 1996-01-29 1998-06-09 International Business Machines Corporation Electronic modules with integral sensor arrays
KR100206893B1 (ko) * 1996-03-11 1999-07-01 구본준 반도체 패키지 및 그 제조방법
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US5811879A (en) * 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
JP3703568B2 (ja) 1996-06-28 2005-10-05 ジャパンゴアテックス株式会社 Ｉｃチップ接着用シートおよびｉｃパッケージ
JP3222072B2 (ja) * 1996-10-15 2001-10-22 富士通株式会社 分波器パッケージ
US5838545A (en) * 1996-10-17 1998-11-17 International Business Machines Corporation High performance, low cost multi-chip modle package
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US5870823A (en) * 1996-11-27 1999-02-16 International Business Machines Corporation Method of forming a multilayer electronic packaging substrate with integral cooling channels
JPH10163400A (ja) * 1996-11-28 1998-06-19 Nitto Denko Corp 半導体装置及びそれに用いる２層リードフレーム
JPH10189638A (ja) 1996-12-25 1998-07-21 Hitachi Cable Ltd Ｂｇａ型半導体装置及びその製造方法
US5792677A (en) * 1997-01-16 1998-08-11 Ford Motor Company Embedded metal planes for thermal management
JPH10256413A (ja) 1997-03-11 1998-09-25 Toshiba Corp 半導体パッケージ
US5973389A (en) * 1997-04-22 1999-10-26 International Business Machines Corporation Semiconductor chip carrier assembly
US5895967A (en) * 1997-07-07 1999-04-20 Texas Instruments Incorporated Ball grid array package having a deformable metal layer and method
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405884C (zh) * 2001-05-09 2008-07-23 德国捷德有限公司 柔性电路板的贯通电连接

Also Published As

Publication number Publication date
US20020038913A1 (en) 2002-04-04
JP3217045B2 (ja) 2001-10-09
US6329713B1 (en) 2001-12-11
US6503821B2 (en) 2003-01-07

Similar Documents

Publication Publication Date Title
JP3217045B2 (ja) 集積回路チップ・キャリア・アセンブリおよび形成方法
US7898069B2 (en) Stacked flip-assembled semiconductor chips embedded in thin hybrid substrate
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
USRE47651E1 (en) Stackable electronic package and method of fabricating same
KR100507300B1 (ko) 멀티칩 모듈 및 그 제조방법
US7229850B2 (en) Method of making assemblies having stacked semiconductor chips
US8759156B2 (en) Method of producing laminated device
US5357672A (en) Method and system for fabricating IC packages from laminated boards and heat spreader
KR20010104303A (ko) 고밀도 전자 패키지
WO2000070676A1 (en) High-density electronic package, and method for making same
US8927345B2 (en) Device package with rigid interconnect structure connecting die and substrate and method thereof
JP2003289128A (ja) 回路部品内蔵モジュールおよびその製造方法
JP3917484B2 (ja) 半導体装置の製造方法および半導体装置
EP1668745B1 (en) Flexible assembly of stacked chips
WO2000019516A1 (en) Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus
JP2000243864A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004363566A (ja) 電子部品実装体及びその製造方法
US7005729B2 (en) Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame
JP2000067200A (ja) Ｉｃカード
JP2003318322A (ja) インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
WO2000049652A1 (fr) Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
CN115602688A (zh) 异质基板结构及其制作方法
JPH11111882A (ja) Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置
JP2003051570A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees