JP2000133682A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JP2000133682A JP2000133682A JP10303669A JP30366998A JP2000133682A JP 2000133682 A JP2000133682 A JP 2000133682A JP 10303669 A JP10303669 A JP 10303669A JP 30366998 A JP30366998 A JP 30366998A JP 2000133682 A JP2000133682 A JP 2000133682A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- bump
- anisotropic conductive
- condition
- pressing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
- H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の電極と回路基板電極を信頼性よ
く接合することができる半導体素子の実装方法を提供す
る。 【解決手段】 半導体素子１からの加熱、加圧で異方性
導電シート６を硬化して、半導体素子１を圧着し、前記
バンプ３と前記電極５とを接合する半導体素子１の実装
方法において、半導体素子の圧着工程を、第一段階条件
は、加熱温度Ｔが１６０〜２４０℃かつ、加圧条件Ｐが
５０〜１００ｇ／バンプ、第二段階条件は、加熱温度Ｔ
が１６０〜２４０℃かつ、加圧条件Ｐが５０ｇ／バンプ
以下、の二段階工程で行う。
く接合することができる半導体素子の実装方法を提供す
る。 【解決手段】 半導体素子１からの加熱、加圧で異方性
導電シート６を硬化して、半導体素子１を圧着し、前記
バンプ３と前記電極５とを接合する半導体素子１の実装
方法において、半導体素子の圧着工程を、第一段階条件
は、加熱温度Ｔが１６０〜２４０℃かつ、加圧条件Ｐが
５０〜１００ｇ／バンプ、第二段階条件は、加熱温度Ｔ
が１６０〜２４０℃かつ、加圧条件Ｐが５０ｇ／バンプ
以下、の二段階工程で行う。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路用プリン
ト基板に半導体素子を実装する半導体素子の実装方法に
関するものである。
ト基板に半導体素子を実装する半導体素子の実装方法に
関するものである。
【０００２】
【従来の技術】今日、電子回路基板は、あらゆる製品に
使用されるようになりかつ、携帯機器の増加から、ＩＣ
チップをパッケージでなく、裸のまま回路基板に搭載す
るフリップチップ実装方法が求められている。
使用されるようになりかつ、携帯機器の増加から、ＩＣ
チップをパッケージでなく、裸のまま回路基板に搭載す
るフリップチップ実装方法が求められている。
【０００３】従来の電子機器の回路基板へＩＣチップを
接合する方法について、以下に説明する。
接合する方法について、以下に説明する。
【０００４】図５（ａ）、（ｂ）に示される特公昭６２
−６６５２号公報記載の方法のように、異方性導電シー
ト６を回路基板４に貼り付け、半導体素子１を圧着ヘッ
ド１０で熱圧着することによって、バンプ３と回路基板
電極５間の接合を行うことが従来知られている。なお、
２は半導体素子１側の電極、７は剥離テープである。
−６６５２号公報記載の方法のように、異方性導電シー
ト６を回路基板４に貼り付け、半導体素子１を圧着ヘッ
ド１０で熱圧着することによって、バンプ３と回路基板
電極５間の接合を行うことが従来知られている。なお、
２は半導体素子１側の電極、７は剥離テープである。
【０００５】その際図５（ｃ）のグラフに示されるよう
に、温度Ｔを１８０℃で圧力Ｐを７５ｇｆ／バンプに設
定した圧着ヘッド１０で２０ｓｅｃの間熱圧着してい
る。
に、温度Ｔを１８０℃で圧力Ｐを７５ｇｆ／バンプに設
定した圧着ヘッド１０で２０ｓｅｃの間熱圧着してい
る。
【０００６】又、図６（ａ）、（ｂ）に示される半導体
実装方法のように、異方性導電ペースト１５を使用する
ものであって、絶縁樹脂中に導電性粒子を加えて構成す
る異方性導電ペースト１５を回路基板４に塗布し、半導
体素子１を圧着ヘッド１０で熱圧着することによって、
バンプ３と回路基板４の電極５間の接合を行うことが従
来知られている。なお、２は半導体素子１側の電極であ
る。
実装方法のように、異方性導電ペースト１５を使用する
ものであって、絶縁樹脂中に導電性粒子を加えて構成す
る異方性導電ペースト１５を回路基板４に塗布し、半導
体素子１を圧着ヘッド１０で熱圧着することによって、
バンプ３と回路基板４の電極５間の接合を行うことが従
来知られている。なお、２は半導体素子１側の電極であ
る。
【０００７】その際図６（ｃ）のグラフに示されるよう
に、温度Ｔを１８０℃で圧力Ｐを７５ｇｆ／バンプに設
定した圧着ヘッド１０で２０ｓｅｃの間熱圧着してい
る。
に、温度Ｔを１８０℃で圧力Ｐを７５ｇｆ／バンプに設
定した圧着ヘッド１０で２０ｓｅｃの間熱圧着してい
る。
【０００８】
【発明が解決しようとする課題】このように、電気製品
の小型化を実現するために、従来の技術に示したフリッ
プチップ実装が提案され、実用化されているが、以下の
ような問題点を生じている。
の小型化を実現するために、従来の技術に示したフリッ
プチップ実装が提案され、実用化されているが、以下の
ような問題点を生じている。
【０００９】第一点は、半導体素子１の載置時に加熱と
加圧を同時に行い、バンプ３と回路基板上電極５の電気
的接続と、基板４と半導体素子１間の封止樹脂（異方性
導電シート６、異方性導電ペースト１５）の硬化を同時
に行うために、図５（ｅ）、図６（ｅ）に示すように樹
脂の方向的に自由な硬化収縮１８に逆らって荷重１７が
加えられるため、樹脂硬化後に内部歪みを生じかつ、十
分な硬化を阻害し硬化率が上がらなくなる。このため、
接合信頼性を劣化させてしまっている。
加圧を同時に行い、バンプ３と回路基板上電極５の電気
的接続と、基板４と半導体素子１間の封止樹脂（異方性
導電シート６、異方性導電ペースト１５）の硬化を同時
に行うために、図５（ｅ）、図６（ｅ）に示すように樹
脂の方向的に自由な硬化収縮１８に逆らって荷重１７が
加えられるため、樹脂硬化後に内部歪みを生じかつ、十
分な硬化を阻害し硬化率が上がらなくなる。このため、
接合信頼性を劣化させてしまっている。
【００１０】第二点は、半導体素子１の載置時に加熱と
加圧を同時に行い、バンプ３と回路基板上電極５の電気
的接続と、基板４と半導体素子１間の封止樹脂の硬化を
同時に行うために、図５（ｄ）、図６（ｄ）に示すよう
にバンプ３、半導体素子１を介して加熱温度と加圧が回
路基板４にかかり、加熱が基板樹脂の軟化、加圧で基板
電極５を変形１６させてしまうことである。このよう
な、電極変形が発生した場合、多層基板の場合、回路基
板４の表層と内層の二層間の絶縁性を損なう恐れがあ
る。また、電極自身の破損による導電性を損なう恐れが
ある。さらに、微細配線を可能にしているビルドアップ
基板においては、通常のガラスエポキシ基板に比べ、表
層の絶縁層にはガラス繊維を含まず、また、表層配線が
微細なことにより電極５の変形が大きくなる。
加圧を同時に行い、バンプ３と回路基板上電極５の電気
的接続と、基板４と半導体素子１間の封止樹脂の硬化を
同時に行うために、図５（ｄ）、図６（ｄ）に示すよう
にバンプ３、半導体素子１を介して加熱温度と加圧が回
路基板４にかかり、加熱が基板樹脂の軟化、加圧で基板
電極５を変形１６させてしまうことである。このよう
な、電極変形が発生した場合、多層基板の場合、回路基
板４の表層と内層の二層間の絶縁性を損なう恐れがあ
る。また、電極自身の破損による導電性を損なう恐れが
ある。さらに、微細配線を可能にしているビルドアップ
基板においては、通常のガラスエポキシ基板に比べ、表
層の絶縁層にはガラス繊維を含まず、また、表層配線が
微細なことにより電極５の変形が大きくなる。
【００１１】本発明は、上記従来の問題点に鑑みて、回
路基板上の電極の変形を抑制しかつ、高い接合信頼性を
得る半導体素子の実装方法を提供することを目的とす
る。
路基板上の電極の変形を抑制しかつ、高い接合信頼性を
得る半導体素子の実装方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明は、上記目的を達
成するために、以下のように構成している。
成するために、以下のように構成している。
【００１３】本願の第一発明は、熱硬化性の異方性導電
シートを回路基板に貼り付け、半導体素子のバンプと前
記回路基板上の電極を異方性導電シートを介して接する
ように載置し、半導体素子からの加熱、加圧で異方性導
電シートを硬化して、半導体素子を圧着し、前記バンプ
と前記電極とを接合する半導体素子の実装方法におい
て、半導体素子の圧着工程を、第一段階条件は、加熱温
度が１６０〜２４０℃かつ、加圧条件が５０〜１００ｇ
／バンプ、第二段階条件は、加熱温度が１６０〜２４０
℃かつ、加圧条件が５０ｇ／バンプ以下、の二段階工程
で行うことを特徴とする。
シートを回路基板に貼り付け、半導体素子のバンプと前
記回路基板上の電極を異方性導電シートを介して接する
ように載置し、半導体素子からの加熱、加圧で異方性導
電シートを硬化して、半導体素子を圧着し、前記バンプ
と前記電極とを接合する半導体素子の実装方法におい
て、半導体素子の圧着工程を、第一段階条件は、加熱温
度が１６０〜２４０℃かつ、加圧条件が５０〜１００ｇ
／バンプ、第二段階条件は、加熱温度が１６０〜２４０
℃かつ、加圧条件が５０ｇ／バンプ以下、の二段階工程
で行うことを特徴とする。
【００１４】本願の第二発明は、熱硬化性の異方性導電
シートを回路基板に貼り付け、半導体素子のバンプと前
記回路基板上の電極を異方性導電シートを介して接する
ように載置し、半導体素子からの加熱、加圧で異方性導
電シートを硬化して、半導体素子を圧着し、前記バンプ
と前記電極とを接合する半導体素子の実装方法におい
て、半導体素子の圧着工程を、第一段階条件は、加熱温
度が異方性導電シートの軟化温度以上で基板のガラス転
移温度未満かつ、加圧条件が５０〜１００ｇ／バンプ、
第二段階条件は、加熱条件が基板のガラス転移温度以上
で２４０℃以下かつ、加圧条件が５０ｇ／バンプ以下、
の二段階工程で行うことを特徴とする。
シートを回路基板に貼り付け、半導体素子のバンプと前
記回路基板上の電極を異方性導電シートを介して接する
ように載置し、半導体素子からの加熱、加圧で異方性導
電シートを硬化して、半導体素子を圧着し、前記バンプ
と前記電極とを接合する半導体素子の実装方法におい
て、半導体素子の圧着工程を、第一段階条件は、加熱温
度が異方性導電シートの軟化温度以上で基板のガラス転
移温度未満かつ、加圧条件が５０〜１００ｇ／バンプ、
第二段階条件は、加熱条件が基板のガラス転移温度以上
で２４０℃以下かつ、加圧条件が５０ｇ／バンプ以下、
の二段階工程で行うことを特徴とする。
【００１５】本願の第三発明は、熱硬化性の異方性導電
ペーストを回路基板に塗布し、半導体素子のバンプと前
記回路基板上の電極を異方性導電ペーストを介して接す
るように載置し、半導体素子からの加熱、加圧で異方性
導電ペーストを硬化して、半導体素子を圧着し、前記バ
ンプと前記電極とを接合する半導体素子の実装方法にお
いて、半導体素子の圧着工程を、第一段階条件は、加熱
温度が１６０〜２４０℃かつ、加圧条件が５０〜１００
ｇ／バンプ、第二段階条件は、加熱温度が１６０〜２４
０℃かつ、加圧条件が５０ｇ／バンプ以下、の二段階工
程で行うことを特徴とする。
ペーストを回路基板に塗布し、半導体素子のバンプと前
記回路基板上の電極を異方性導電ペーストを介して接す
るように載置し、半導体素子からの加熱、加圧で異方性
導電ペーストを硬化して、半導体素子を圧着し、前記バ
ンプと前記電極とを接合する半導体素子の実装方法にお
いて、半導体素子の圧着工程を、第一段階条件は、加熱
温度が１６０〜２４０℃かつ、加圧条件が５０〜１００
ｇ／バンプ、第二段階条件は、加熱温度が１６０〜２４
０℃かつ、加圧条件が５０ｇ／バンプ以下、の二段階工
程で行うことを特徴とする。
【００１６】本願の第四発明は、熱硬化性の異方性導電
ペーストを回路基板に塗布し、半導体素子のバンプと前
記回路基板上の電極を異方性導電ペーストを介して接す
るように載置し、半導体素子からの加熱、加圧で異方性
導電ペーストを硬化して、半導体素子を圧着し、前記バ
ンプと前記電極とを接合する半導体素子の実装方法にお
いて、半導体素子の圧着工程を、第一段階条件は、加熱
温度が異方性導電ペーストの軟化温度以上で基板のガラ
ス転移温度未満かつ、加圧条件が５０〜１００ｇ／バン
プ、第二段階条件は、加熱温度が基板のガラス転移温度
以上で２４０℃以下かつ、加圧条件は５０ｇ／バンプ以
下、の二段階条件で行うことを特徴とする。
ペーストを回路基板に塗布し、半導体素子のバンプと前
記回路基板上の電極を異方性導電ペーストを介して接す
るように載置し、半導体素子からの加熱、加圧で異方性
導電ペーストを硬化して、半導体素子を圧着し、前記バ
ンプと前記電極とを接合する半導体素子の実装方法にお
いて、半導体素子の圧着工程を、第一段階条件は、加熱
温度が異方性導電ペーストの軟化温度以上で基板のガラ
ス転移温度未満かつ、加圧条件が５０〜１００ｇ／バン
プ、第二段階条件は、加熱温度が基板のガラス転移温度
以上で２４０℃以下かつ、加圧条件は５０ｇ／バンプ以
下、の二段階条件で行うことを特徴とする。
【００１７】上記第一発明及び、第三発明によれば、半
導体素子上バンプと基板電極とを電気的に接触させ、封
止目的の樹脂を半硬化させた後に、圧着荷重を低荷重に
して、自由に封止樹脂を硬化させるため、樹脂中の内部
歪みを減少させることができる。
導体素子上バンプと基板電極とを電気的に接触させ、封
止目的の樹脂を半硬化させた後に、圧着荷重を低荷重に
して、自由に封止樹脂を硬化させるため、樹脂中の内部
歪みを減少させることができる。
【００１８】上記第二発明及び、第四発明によれば、基
板ガラス転移温度未満で半導体素子上バンプと基板電極
の電気的接触した後に、圧着荷重を低荷重にして、樹脂
を硬化させるため、基板電極変形を抑制することができ
る。
板ガラス転移温度未満で半導体素子上バンプと基板電極
の電気的接触した後に、圧着荷重を低荷重にして、樹脂
を硬化させるため、基板電極変形を抑制することができ
る。
【００１９】
【発明の実施の形態】つぎに、本発明の実施形態を図面
を参照しながら説明する。
を参照しながら説明する。
【００２０】本発明の第一実施形態にかかる回路基板４
への半導体素子１の実装方法を図１（ａ）〜（ｅ）を用
いて説明する。
への半導体素子１の実装方法を図１（ａ）〜（ｅ）を用
いて説明する。
【００２１】図１（ａ）において、半導体素子１のＡｌ
パッド（半導体素子側電極）２上に直径２５μｍのＡｕ
線を用いて、ワイヤボンディング装置によりバンプ３を
形成した。
パッド（半導体素子側電極）２上に直径２５μｍのＡｕ
線を用いて、ワイヤボンディング装置によりバンプ３を
形成した。
【００２２】図１（ｂ）において、ガラスエポキシ基板
４（ＮＥＣ製、ＦＲ−４）上に、厚み８０μｍの異方性
導電シート６（ソニーケミカル製、ＭＪ−９３２）を半
導体素子１実装領域に置き、温度８０℃、荷重１．５ｋ
ｇｆ／ｃｍ2に設定した貼付ヘッド８で貼り付けた。
４（ＮＥＣ製、ＦＲ−４）上に、厚み８０μｍの異方性
導電シート６（ソニーケミカル製、ＭＪ−９３２）を半
導体素子１実装領域に置き、温度８０℃、荷重１．５ｋ
ｇｆ／ｃｍ2に設定した貼付ヘッド８で貼り付けた。
【００２３】図１（ｃ）において、異方性導電シート６
上のセパレーター７と呼ばれるフィルムを剥がした。
上のセパレーター７と呼ばれるフィルムを剥がした。
【００２４】図１（ｄ）において、基板４上の基板電極
５と半導体素子１に形成したバンプ３が接するように位
置合わせして半導体素子マウントヘッド９により載置し
た。
５と半導体素子１に形成したバンプ３が接するように位
置合わせして半導体素子マウントヘッド９により載置し
た。
【００２５】図１（ｅ）において、温度条件を異方性導
電シート６の硬化温度である１８０℃に設定した圧着ヘ
ッド１０で、第一段階の圧力１１としての７５ｇｆ／バ
ンプで１０ｓｅｃ間荷重を加え、異方性導電シート６が
６０〜８０％硬化した後、ひき続き同一温度、同一の圧
着ヘッド１０で第二段階の圧力１２として３０ｇｆ／バ
ンプで１０ｓｅｃ間荷重を加え、異方性導電シート６を
９０％以上硬化させた。
電シート６の硬化温度である１８０℃に設定した圧着ヘ
ッド１０で、第一段階の圧力１１としての７５ｇｆ／バ
ンプで１０ｓｅｃ間荷重を加え、異方性導電シート６が
６０〜８０％硬化した後、ひき続き同一温度、同一の圧
着ヘッド１０で第二段階の圧力１２として３０ｇｆ／バ
ンプで１０ｓｅｃ間荷重を加え、異方性導電シート６を
９０％以上硬化させた。
【００２６】以上、図１（ｅ）に示す二段階の圧着工程
により、圧着ヘッド１０の荷重に阻害されること無く異
方性導電シート６の硬化収縮を行うことができ、圧着後
の異方性導電シート６内に圧着荷重と異方性導電シート
６の樹脂の方向的に自由な硬化収縮による内部歪みを減
少させることができた。従来の圧着工程では、表面実装
部品のはんだ付けリフローソルダーリング後に半導体素
子１上のバンプ３と基板電極５間に接合破断を生じる
か、又は、接続抵抗値を、圧着後の１５倍以上に上げて
しまうことがあったが、前記二段階の圧着工程では、リ
フローソルダーリング後の接続抵抗値は、１．２倍に止
まり、耐熱性を向上することができた。
により、圧着ヘッド１０の荷重に阻害されること無く異
方性導電シート６の硬化収縮を行うことができ、圧着後
の異方性導電シート６内に圧着荷重と異方性導電シート
６の樹脂の方向的に自由な硬化収縮による内部歪みを減
少させることができた。従来の圧着工程では、表面実装
部品のはんだ付けリフローソルダーリング後に半導体素
子１上のバンプ３と基板電極５間に接合破断を生じる
か、又は、接続抵抗値を、圧着後の１５倍以上に上げて
しまうことがあったが、前記二段階の圧着工程では、リ
フローソルダーリング後の接続抵抗値は、１．２倍に止
まり、耐熱性を向上することができた。
【００２７】本発明の第二実施形態にかかる回路基板４
への半導体素子１の実装方法を図２（ａ）〜（ｅ）を用
いて説明する。
への半導体素子１の実装方法を図２（ａ）〜（ｅ）を用
いて説明する。
【００２８】図２（ａ）において、半導体素子１のＡｌ
パッド（半導体素子側電極）２上に直径２５μｍのＡｕ
線を用いて、ワイヤボンディング装置によりバンプ３を
形成した。
パッド（半導体素子側電極）２上に直径２５μｍのＡｕ
線を用いて、ワイヤボンディング装置によりバンプ３を
形成した。
【００２９】図２（ｂ）において、ガラスエポキシ基板
４（ＮＥＣ製、ＦＲ−４）上に、厚み８０μｍの異方性
導電シート６（ソニーケミカル製、ＭＪ−９３２）を半
導体素子１実装領域に置き、温度８０℃、荷重１．５ｋ
ｇｆ／ｃｍ2に設定した貼付ヘッド８で貼り付けた。
４（ＮＥＣ製、ＦＲ−４）上に、厚み８０μｍの異方性
導電シート６（ソニーケミカル製、ＭＪ−９３２）を半
導体素子１実装領域に置き、温度８０℃、荷重１．５ｋ
ｇｆ／ｃｍ2に設定した貼付ヘッド８で貼り付けた。
【００３０】図２（ｃ）において、異方性導電シート６
上のセパレーター７と呼ばれるフィルムを剥がした。
上のセパレーター７と呼ばれるフィルムを剥がした。
【００３１】図２（ｄ）において、基板４上の基板電極
５と半導体素子１に形成したバンプ３が接するように位
置合わせして半導体素子マウントヘッド９により載置し
た。
５と半導体素子１に形成したバンプ３が接するように位
置合わせして半導体素子マウントヘッド９により載置し
た。
【００３２】図２（ｅ）において、第一段階の温度条件
を異方性導電シート６の軟化温度以上で基板４のガラス
転移温度以下の温度である８０℃に設定して圧着ヘッド
１０で、第一段階の圧力１１として７５ｇｆ／バンプで
１０ｓｅｃ間荷重を加えて半導体素子１上のバンプ３と
基板電極５を電気的に接触させ、第二段階の温度条件を
異方性導電シート６の硬化温度以上である１８０℃に
し、圧力１２として３０ｇｆ／バンプで１０ｓｅｃ間荷
重を加えて、異方性導電シート６を硬化させた。
を異方性導電シート６の軟化温度以上で基板４のガラス
転移温度以下の温度である８０℃に設定して圧着ヘッド
１０で、第一段階の圧力１１として７５ｇｆ／バンプで
１０ｓｅｃ間荷重を加えて半導体素子１上のバンプ３と
基板電極５を電気的に接触させ、第二段階の温度条件を
異方性導電シート６の硬化温度以上である１８０℃に
し、圧力１２として３０ｇｆ／バンプで１０ｓｅｃ間荷
重を加えて、異方性導電シート６を硬化させた。
【００３３】以上、図２（ｅ）に示す二段階の圧着工程
により、半導体素子上バンプ３と基板電極５を基板４の
ガラス転移温度Ｔ（エポキシ樹脂のガラス転移温度Ｔ
は、１３０〜１４５℃である。）未満の温度で接触させ
てから、低荷重で異方性導電シート６を硬化させること
により、従来の圧着工程のような加熱と荷重より基板電
極５を変形させ、電気導電性を損なう恐れなどがなく半
導体素子１を基板４に実装することができた。
により、半導体素子上バンプ３と基板電極５を基板４の
ガラス転移温度Ｔ（エポキシ樹脂のガラス転移温度Ｔ
は、１３０〜１４５℃である。）未満の温度で接触させ
てから、低荷重で異方性導電シート６を硬化させること
により、従来の圧着工程のような加熱と荷重より基板電
極５を変形させ、電気導電性を損なう恐れなどがなく半
導体素子１を基板４に実装することができた。
【００３４】本発明の第三実施形態にかかる回路基板４
への半導体素子１の実装方法を図３（ａ）〜（ｅ）を用
いて説明する。
への半導体素子１の実装方法を図３（ａ）〜（ｅ）を用
いて説明する。
【００３５】図３（ａ）において、半導体素子上バンプ
３は、半導体素子１のＡｌパッド（半導体素子側電極）
２上に直径２５μｍのＡｕ線を用いて、ワイヤボンディ
ング装置によりバンプ３を形成した。
３は、半導体素子１のＡｌパッド（半導体素子側電極）
２上に直径２５μｍのＡｕ線を用いて、ワイヤボンディ
ング装置によりバンプ３を形成した。
【００３６】図３（ｂ）において、ガラスエポキシ基板
４（ＮＥＣ製、ＦＲ−４）を示している。
４（ＮＥＣ製、ＦＲ−４）を示している。
【００３７】図３（ｃ）において、異方性導電ペースト
１５（東芝ケミカル製、ＸＡＰ−００７２）を半導体素
子１実装領域にディスペンス法により塗布した。
１５（東芝ケミカル製、ＸＡＰ−００７２）を半導体素
子１実装領域にディスペンス法により塗布した。
【００３８】図３（ｄ）において、基板４上の基板電極
５と半導体素子１に形成したバンプ３が接するように位
置合わせして半導体素子マウントヘッド９により載置し
た。
５と半導体素子１に形成したバンプ３が接するように位
置合わせして半導体素子マウントヘッド９により載置し
た。
【００３９】図３（ｅ）において、温度条件を異方性導
電ペースト１５の硬化温度（１６０℃〜２４０℃）であ
る１８０℃に設定し、圧着ヘッド１０で、第一段階の圧
力１１としての７５ｇｆ／バンプで１０ｓｅｃ間荷重を
加え、異方性導電ペースト１５が６０〜８０％硬化した
後、第二段階の圧力１２として３０ｇｆ／バンプで１０
ｓｅｃ間荷重を加え、異方性導電ペースト１５を９０％
以上硬化させた。
電ペースト１５の硬化温度（１６０℃〜２４０℃）であ
る１８０℃に設定し、圧着ヘッド１０で、第一段階の圧
力１１としての７５ｇｆ／バンプで１０ｓｅｃ間荷重を
加え、異方性導電ペースト１５が６０〜８０％硬化した
後、第二段階の圧力１２として３０ｇｆ／バンプで１０
ｓｅｃ間荷重を加え、異方性導電ペースト１５を９０％
以上硬化させた。
【００４０】以上、図３（ｅ）に示す二段階の圧着工程
により、圧着ヘッド１０の荷重に阻害されること無く異
方性導電ペースト１５の硬化収縮を行うことができ、圧
着後の異方性導電ペースト１５内に圧着荷重と異方性導
電ペースト１５の樹脂の方向的に自由な硬化収縮による
内部歪みを減少させることができた。従来の圧着工程で
は、表面実装部品のはんだ付けリフローソルダーリング
後に半導体素子１上のバンプ３と基板電極５間に接合破
断を生じるか、又は、接続抵抗値を、圧着後の１５倍以
上に上げてしまうことがあったが、前記二段階の圧着工
程では、リフローソルダーリング後の接続抵抗値は、
１．２倍に止まり、耐熱性を向上することができた。
により、圧着ヘッド１０の荷重に阻害されること無く異
方性導電ペースト１５の硬化収縮を行うことができ、圧
着後の異方性導電ペースト１５内に圧着荷重と異方性導
電ペースト１５の樹脂の方向的に自由な硬化収縮による
内部歪みを減少させることができた。従来の圧着工程で
は、表面実装部品のはんだ付けリフローソルダーリング
後に半導体素子１上のバンプ３と基板電極５間に接合破
断を生じるか、又は、接続抵抗値を、圧着後の１５倍以
上に上げてしまうことがあったが、前記二段階の圧着工
程では、リフローソルダーリング後の接続抵抗値は、
１．２倍に止まり、耐熱性を向上することができた。
【００４１】本発明の第四実施形態にかかる回路基板４
への半導体素子１の実装方法を図４（ａ）〜（ｅ）を用
いて説明する。
への半導体素子１の実装方法を図４（ａ）〜（ｅ）を用
いて説明する。
【００４２】図４（ａ）において、半導体素子上バンプ
３は、半導体素子１のＡｌパッド（半導体素子側電極）
２上に直径２５μｍのＡｕ線を用いて、ワイヤボンディ
ング装置によりバンプ３を形成した。
３は、半導体素子１のＡｌパッド（半導体素子側電極）
２上に直径２５μｍのＡｕ線を用いて、ワイヤボンディ
ング装置によりバンプ３を形成した。
【００４３】図４（ｂ）において、ガラスエポキシ基板
４（ＮＥＣ製、ＦＲ−４）を示している。
４（ＮＥＣ製、ＦＲ−４）を示している。
【００４４】図４（ｃ）において、異方性導電ペースト
１５（東芝ケミカル製、ＸＡＰ−００７２）を半導体素
子１実装領域にディスペンス法により塗布した。
１５（東芝ケミカル製、ＸＡＰ−００７２）を半導体素
子１実装領域にディスペンス法により塗布した。
【００４５】図４（ｄ）において、基板４上の基板電極
５と半導体素子１に形成したバンプ３が接するように位
置合わせして半導体素子マウントヘッド９により載置し
た。
５と半導体素子１に形成したバンプ３が接するように位
置合わせして半導体素子マウントヘッド９により載置し
た。
【００４６】図４（ｅ）において、第一段階の温度条件
を異方性導電ペースト１５の軟化温度以上（好ましく
は、１５℃以上）で基板４のガラス転移温度未満である
４０℃に設定して圧着ヘッド１０で、第一段階の圧力１
１として７５ｇｆ／バンプで荷重を加えて半導体素子上
バンプ３と基板電極５を１０ｓｅｃ間電気的に接触さ
せ、第二段階の温度条件を異方性導電ペースト１５の硬
化温度（基板４のガラス転移温度以上で２４０℃以下）
である１８０℃にし、圧力１２として３０ｇｆ／バンプ
で、異方性導電ペースト１５を硬化させた。
を異方性導電ペースト１５の軟化温度以上（好ましく
は、１５℃以上）で基板４のガラス転移温度未満である
４０℃に設定して圧着ヘッド１０で、第一段階の圧力１
１として７５ｇｆ／バンプで荷重を加えて半導体素子上
バンプ３と基板電極５を１０ｓｅｃ間電気的に接触さ
せ、第二段階の温度条件を異方性導電ペースト１５の硬
化温度（基板４のガラス転移温度以上で２４０℃以下）
である１８０℃にし、圧力１２として３０ｇｆ／バンプ
で、異方性導電ペースト１５を硬化させた。
【００４７】以上、図４（ｅ）に示す二段階の圧着工程
により、半導体素子１上のバンプ３と基板電極５を基板
４のガラス転移温度（エポキシ樹脂のガラス転移温度
は、１３０〜１４５℃である。）未満の温度で接触させ
てから、低荷重で異方性導電ペースト１５を硬化させる
ことにより、従来の圧着工程のような加熱と荷重より基
板電極５を変形させ、電気導電性を損なう恐れなどがな
く半導体素子１を基板４に実装することができた。
により、半導体素子１上のバンプ３と基板電極５を基板
４のガラス転移温度（エポキシ樹脂のガラス転移温度
は、１３０〜１４５℃である。）未満の温度で接触させ
てから、低荷重で異方性導電ペースト１５を硬化させる
ことにより、従来の圧着工程のような加熱と荷重より基
板電極５を変形させ、電気導電性を損なう恐れなどがな
く半導体素子１を基板４に実装することができた。
【００４８】
【発明の効果】以上のように本発明は、半導体素子上バ
ンプと基板電極の電気的接触と封止目的の樹脂を半硬化
させた後に、圧着荷重を低荷重にして、自由に封止樹脂
を硬化させ、樹脂中の内部歪みを減少させることができ
るため、半導体素子上バンプと基板電極の接合信頼性を
向上させることができ、また半導体素子の圧着工程につ
いては、異方性導電シート、あるいは異方性導電ペース
トの軟化温度以上基板ガラス転移温度未満で半導体素子
上バンプと基板電極と電気的接触後に、圧着荷重を低荷
重にして、樹脂を硬化させ、基板電極変形を抑制するこ
とができるため、半導体素子の基板電極への圧着工程に
於いての基板電極変形を防止することができる。
ンプと基板電極の電気的接触と封止目的の樹脂を半硬化
させた後に、圧着荷重を低荷重にして、自由に封止樹脂
を硬化させ、樹脂中の内部歪みを減少させることができ
るため、半導体素子上バンプと基板電極の接合信頼性を
向上させることができ、また半導体素子の圧着工程につ
いては、異方性導電シート、あるいは異方性導電ペース
トの軟化温度以上基板ガラス転移温度未満で半導体素子
上バンプと基板電極と電気的接触後に、圧着荷重を低荷
重にして、樹脂を硬化させ、基板電極変形を抑制するこ
とができるため、半導体素子の基板電極への圧着工程に
於いての基板電極変形を防止することができる。
【図１】（ａ）〜（ｅ）は本発明の第一実施形態にかか
る回路基板への半導体素子の実装方法を示す説明図。
る回路基板への半導体素子の実装方法を示す説明図。
【図２】（ａ）〜（ｅ）は本発明の第二実施形態にかか
る回路基板への半導体素子の実装方法を示す説明図。
る回路基板への半導体素子の実装方法を示す説明図。
【図３】（ａ）〜（ｅ）は本発明の第三実施形態にかか
る回路基板への半導体素子の実装方法を示す説明図。
る回路基板への半導体素子の実装方法を示す説明図。
【図４】（ａ）〜（ｅ）は本発明の第四実施形態にかか
る回路基板への半導体素子の実装方法を示す説明図。
る回路基板への半導体素子の実装方法を示す説明図。
【図５】（ａ）〜（ｅ）は従来の回路基板への半導体素
子の実装方法を示す説明図。
子の実装方法を示す説明図。
【図６】（ａ）〜（ｅ）は従来の回路基板への半導体素
子の実装方法を示す説明図。
子の実装方法を示す説明図。
１ 半導体素子 ３ バンプ ４ 回路基板 ５ 電極 ６ 異方性導電シート １５ 異方性導電ペースト Ｔ 加熱温度 Ｐ 加圧条件
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西田 一人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E319 AA03 AB06 AC02 BB16 CC61 5F044 KK02 LL09
Claims (4)
- 【請求項１】 熱硬化性の異方性導電シートを回路基板
に貼り付け、半導体素子のバンプと前記回路基板上の電
極を異方性導電シートを介して接するように載置し、半
導体素子からの加熱、加圧で異方性導電シートを硬化し
て、半導体素子を圧着し、前記バンプと前記電極とを接
合する半導体素子の実装方法において、半導体素子の圧
着工程を、 第一段階条件は、加熱温度が１６０〜２４０℃かつ、加
圧条件が５０〜１００ｇ／バンプ、 第二段階条件は、加熱温度が１６０〜２４０℃かつ、加
圧条件が５０ｇ／バンプ以下、の二段階工程で行うこと
を特徴とする半導体素子の実装方法。 - 【請求項２】 熱硬化性の異方性導電シートを回路基板
に貼り付け、半導体素子のバンプと前記回路基板上の電
極を異方性導電シートを介して接するように載置し、半
導体素子からの加熱、加圧で異方性導電シートを硬化し
て、半導体素子を圧着し、前記バンプと前記電極とを接
合する半導体素子の実装方法において、半導体素子の圧
着工程を、 第一段階条件は、加熱温度が異方性導電シートの軟化温
度以上で基板のガラス転移温度未満かつ、加圧条件が５
０〜１００ｇ／バンプ、 第二段階条件は、加熱条件が基板のガラス転移温度以上
で２４０℃以下かつ、加圧条件が５０ｇ／バンプ以下、
の二段階工程で行うことを特徴とする半導体素子の実装
方法。 - 【請求項３】 熱硬化性の異方性導電ペーストを回路基
板に塗布し、半導体素子のバンプと前記回路基板上の電
極を異方性導電ペーストを介して接するように載置し、
半導体素子からの加熱、加圧で異方性導電ペーストを硬
化して、半導体素子を圧着し、前記バンプと前記電極と
を接合する半導体素子の実装方法において、半導体素子
の圧着工程を、 第一段階条件は、加熱温度が１６０〜２４０℃かつ、加
圧条件が５０〜１００ｇ／バンプ、 第二段階条件は、加熱温度が１６０〜２４０℃かつ、加
圧条件が５０ｇ／バンプ以下、の二段階工程で行うこと
を特徴とする半導体素子の実装方法。 - 【請求項４】 熱硬化性の異方性導電ペーストを回路基
板に塗布し、半導体素子のバンプと前記回路基板上の電
極を異方性導電ペーストを介して接するように載置し、
半導体素子からの加熱、加圧で異方性導電ペーストを硬
化して、半導体素子を圧着し、前記バンプと前記電極と
を接合する半導体素子の実装方法において、半導体素子
の圧着工程を、 第一段階条件は、加熱温度が異方性導電ペーストの軟化
温度以上で基板のガラス転移温度未満かつ、加圧条件が
５０〜１００ｇ／バンプ、 第二段階条件は、加熱温度が基板のガラス転移温度以上
で２４０℃以下かつ、加圧条件は５０ｇ／バンプ以下、
の二段階条件で行うことを特徴とする半導体素子の実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30366998A JP3383774B2 (ja) | 1998-10-26 | 1998-10-26 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30366998A JP3383774B2 (ja) | 1998-10-26 | 1998-10-26 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133682A true JP2000133682A (ja) | 2000-05-12 |
| JP3383774B2 JP3383774B2 (ja) | 2003-03-04 |
Family
ID=17923809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30366998A Expired - Fee Related JP3383774B2 (ja) | 1998-10-26 | 1998-10-26 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3383774B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015153801A (ja) * | 2014-02-12 | 2015-08-24 | デクセリアルズ株式会社 | 接続体の製造方法、接続方法及び接続体 |
-
1998
- 1998-10-26 JP JP30366998A patent/JP3383774B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015153801A (ja) * | 2014-02-12 | 2015-08-24 | デクセリアルズ株式会社 | 接続体の製造方法、接続方法及び接続体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3383774B2 (ja) | 2003-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
| JP4056424B2 (ja) | 半導体装置の製造方法 | |
| US20060249856A1 (en) | Bumpless semiconductor device | |
| KR100288035B1 (ko) | 플립칩 접속방법, 플립칩 접속 구조체 및 그것을 사용한 전자기기 | |
| JPH10233413A (ja) | 半導体装置およびその製造方法並びに配線基板 | |
| JP2001176918A (ja) | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール | |
| JP2000113919A (ja) | 電気的接続装置と電気的接続方法 | |
| KR100376336B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP2000195584A (ja) | 電気的接続装置と電気的接続方法 | |
| JP2770821B2 (ja) | 半導体装置の実装方法および実装構造 | |
| WO2002073686A1 (fr) | Procede de realisation d'un dispositif a semi-conducteur | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| TW201241978A (en) | Flip chip device | |
| JPH10270497A (ja) | 半導体素子固定方法 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
| JP2000133682A (ja) | 半導体素子の実装方法 | |
| JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
| JP3319269B2 (ja) | 電子部品接合方法 | |
| JP2967560B2 (ja) | フィルムキャリアの接続構造体 | |
| JP2002134558A (ja) | 半導体装置及びその製造方法 | |
| JP2000174066A (ja) | 半導体装置の実装方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JPH10256306A (ja) | 回路板の製造法 | |
| JP2001237277A (ja) | テープド配線基板及びその組み立て方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |