JP2000101058A - 光電変換装置及び画素パネル - Google Patents
光電変換装置及び画素パネルInfo
- Publication number
- JP2000101058A JP2000101058A JP10270090A JP27009098A JP2000101058A JP 2000101058 A JP2000101058 A JP 2000101058A JP 10270090 A JP10270090 A JP 10270090A JP 27009098 A JP27009098 A JP 27009098A JP 2000101058 A JP2000101058 A JP 2000101058A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- photoelectric conversion
- line
- divided
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 画素の駆動線（Ｖｇ線）の抵抗が小さく、駆
動速度が速く、Ｖｇ線と信号線（Ｓｉｇ線）のクロス部
のキャパシタンスが小さく、開口率と感度の高い光電変
換装置を提供する。 【解決手段】 一つの絶縁基板上に、マトリックス状に
配列された、光電変換素子Ｐ１１〜４４と薄膜トランジ
スタＴ１１〜４４を有する複数の画素と、駆動装置と各
画素を接続する駆動線Ｖｇ１〜８と、該駆動線と実質的
に直交する方向に配線された読み出し装置と各画素を接
続する信号線Ｓｉｇ１〜４と、を有する光電変換装置に
おいて、前記複数個の画素からなる画素エリアを、前記
駆動線と垂直方向に、複数の領域に分割し、該分割領域
に隣接して配置された前記駆動装置に接続して構成した
ことを特徴とする光電変換装置。
動速度が速く、Ｖｇ線と信号線（Ｓｉｇ線）のクロス部
のキャパシタンスが小さく、開口率と感度の高い光電変
換装置を提供する。 【解決手段】 一つの絶縁基板上に、マトリックス状に
配列された、光電変換素子Ｐ１１〜４４と薄膜トランジ
スタＴ１１〜４４を有する複数の画素と、駆動装置と各
画素を接続する駆動線Ｖｇ１〜８と、該駆動線と実質的
に直交する方向に配線された読み出し装置と各画素を接
続する信号線Ｓｉｇ１〜４と、を有する光電変換装置に
おいて、前記複数個の画素からなる画素エリアを、前記
駆動線と垂直方向に、複数の領域に分割し、該分割領域
に隣接して配置された前記駆動装置に接続して構成した
ことを特徴とする光電変換装置。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリックス状に
配列された光電変換素子を有する光電変換装置、エリア
センサー、Ｘ線撮像装置に関するものである。
配列された光電変換素子を有する光電変換装置、エリア
センサー、Ｘ線撮像装置に関するものである。
【０００２】
【従来の技術】従来の光電変換装置を図７に示す。図７
において、Ｐ１１〜Ｐ４４は光電変換素子（ここではフ
ォトダイオード）、Ｔ１１〜Ｔ４４は薄膜トランジスタ
（ＴＦＴ）である。図示するように、一般に各ＴＦＴの
ゲート電極は共通のゲート線Ｖｇ１〜４に接続されてい
る。各ゲートラインはＴＦＴのＯＮ、ＯＦＦを制御す
る。
において、Ｐ１１〜Ｐ４４は光電変換素子（ここではフ
ォトダイオード）、Ｔ１１〜Ｔ４４は薄膜トランジスタ
（ＴＦＴ）である。図示するように、一般に各ＴＦＴの
ゲート電極は共通のゲート線Ｖｇ１〜４に接続されてい
る。各ゲートラインはＴＦＴのＯＮ、ＯＦＦを制御す
る。
【０００３】また、図示するように各ＴＦＴのソースま
たはドレイン電極は共通の信号線Ｓｉｇ１〜４に接続さ
れており、Ｓｉｇ１〜４は読み出し装置に接続されてい
る。信号線に接続されるＴＦＴのＣｇｓおよび信号線と
ゲート線のクロス部容量Ｃクロ ス は信号線容量を形成す
る。入射光より光電変換素子で発生した電荷は、ゲート
駆動装置により印加されるゲート駆動パルスにより信号
線に転送され読み出し装置により読み出される。
たはドレイン電極は共通の信号線Ｓｉｇ１〜４に接続さ
れており、Ｓｉｇ１〜４は読み出し装置に接続されてい
る。信号線に接続されるＴＦＴのＣｇｓおよび信号線と
ゲート線のクロス部容量Ｃクロ ス は信号線容量を形成す
る。入射光より光電変換素子で発生した電荷は、ゲート
駆動装置により印加されるゲート駆動パルスにより信号
線に転送され読み出し装置により読み出される。
【０００４】
【発明が解決しようとする課題】一方、大面積化が進む
に従い以下のような問題点が生じる。
に従い以下のような問題点が生じる。
【０００５】図８に、従来の光電変換装置のＶｇ１に印
加されるゲートパルスの図７に示すＡおよびＢにおける
波形の概念図を示す。図７のように、ゲート駆動装置か
ら離れるほどゲート線の抵抗Ｒおよびゲート線の寄生容
量によりＢのごとくパルスにナマリが生じる。すなわち
Ｂにおいても充分に光電変換素子で発生した電荷を転送
するにはＴｏｎを長くする必要があった。
加されるゲートパルスの図７に示すＡおよびＢにおける
波形の概念図を示す。図７のように、ゲート駆動装置か
ら離れるほどゲート線の抵抗Ｒおよびゲート線の寄生容
量によりＢのごとくパルスにナマリが生じる。すなわち
Ｂにおいても充分に光電変換素子で発生した電荷を転送
するにはＴｏｎを長くする必要があった。
【０００６】また素子数が多く、基板サイズが大きい場
合には信号線容量すなわちＣｇｓの総和、クロス部Ｃ
クロス の総和が大きくなり感度が低下するという問題点が
あった。
合には信号線容量すなわちＣｇｓの総和、クロス部Ｃ
クロス の総和が大きくなり感度が低下するという問題点が
あった。
【０００７】更に画素エリア（画素領域）の大面積化が
進むに従いマスクサイズも大きくなり、露光機、マスク
等の精度によりパターンの微細化が困難になる。その結
果、開口率が低下しこれに伴い出力が低下するという問
題点が生じた。
進むに従いマスクサイズも大きくなり、露光機、マスク
等の精度によりパターンの微細化が困難になる。その結
果、開口率が低下しこれに伴い出力が低下するという問
題点が生じた。
【０００８】すなわち従来の光電変換装置においては １．画素エリアが大面積になればなるほどＶｇ線の抵抗
が大きくなり、図８に示すようにＡとＢの入力波形は異
なり、Ｂにおいて充分な電荷を転送するための時間が必
要であるため、駆動速度が低下する； ２．前記と同じく画素エリアが大面積になればなるほど
信号線容量が大きくなり、感度が低下する； ３．画素エリアの大面積化が進むに従い、露光機、マス
ク等の精度により開口率が低下する； という問題点があった。
が大きくなり、図８に示すようにＡとＢの入力波形は異
なり、Ｂにおいて充分な電荷を転送するための時間が必
要であるため、駆動速度が低下する； ２．前記と同じく画素エリアが大面積になればなるほど
信号線容量が大きくなり、感度が低下する； ３．画素エリアの大面積化が進むに従い、露光機、マス
ク等の精度により開口率が低下する； という問題点があった。
【０００９】［発明の目的］本発明の目的は、上記の問
題点を除去するものであり、Ｖｇ線の抵抗が小さく、駆
動速度の速い光電変換装置、およびＶｇ線とＳｉｇ線の
クロス部のキャパシタンスが小さく、開口率と感度の高
い光電変換装置を提供することを目的としている。
題点を除去するものであり、Ｖｇ線の抵抗が小さく、駆
動速度の速い光電変換装置、およびＶｇ線とＳｉｇ線の
クロス部のキャパシタンスが小さく、開口率と感度の高
い光電変換装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明は、上述した課題
を解決するための手段として、一つの絶縁基板上に、マ
トリックス状に配列された、光電変換素子と薄膜トラン
ジスタ（ＴＦＴ）を有する複数の画素と、該画素に駆動
信号を印加する駆動装置と、該画素から出力される信号
を読み出すための読み出し装置と、前記駆動装置と各画
素を接続する駆動線と、該駆動線と実質的に直交する方
向に配線された前記読み出し装置と各画素を接続する信
号線とを有する光電変換装置において、前記画素エリア
（領域）を、前記駆動線と垂直方向に複数の領域に分割
し、該分割領域に隣接して配置された前記駆動装置に接
続し、及び／又は、前記画素エリアを、前記信号線と垂
直方向に複数の領域に分割し、該分割領域に隣接して配
置された前記読み出し装置に接続して構成したことを特
徴とする光電変換装置を提供するものである。
を解決するための手段として、一つの絶縁基板上に、マ
トリックス状に配列された、光電変換素子と薄膜トラン
ジスタ（ＴＦＴ）を有する複数の画素と、該画素に駆動
信号を印加する駆動装置と、該画素から出力される信号
を読み出すための読み出し装置と、前記駆動装置と各画
素を接続する駆動線と、該駆動線と実質的に直交する方
向に配線された前記読み出し装置と各画素を接続する信
号線とを有する光電変換装置において、前記画素エリア
（領域）を、前記駆動線と垂直方向に複数の領域に分割
し、該分割領域に隣接して配置された前記駆動装置に接
続し、及び／又は、前記画素エリアを、前記信号線と垂
直方向に複数の領域に分割し、該分割領域に隣接して配
置された前記読み出し装置に接続して構成したことを特
徴とする光電変換装置を提供するものである。
【００１１】また、前記分割領域の間隔を画素ピッチ以
内としたことを特徴とする光電変換装置でもある。
内としたことを特徴とする光電変換装置でもある。
【００１２】また、前記分割領域間に、前記分割領域内
の画素エリアと、光の透過率および反射率が実質的に同
等の配線部を形成したことを特徴とする光電変換装置で
もある。
の画素エリアと、光の透過率および反射率が実質的に同
等の配線部を形成したことを特徴とする光電変換装置で
もある。
【００１３】また、前記配線部は、前記各画素と同様の
構成からなるダミー画素であることを特徴とする光電変
換装置でもある。
構成からなるダミー画素であることを特徴とする光電変
換装置でもある。
【００１４】また、前記配線部が、基準電位に接続され
たことを特徴とする光電変換装置でもある。
たことを特徴とする光電変換装置でもある。
【００１５】また、絶縁基板上に、薄膜トランジスタを
有する画素を複数個配列した画素領域と、該薄膜トラン
ジスタの駆動線と、該薄膜トランジスタの主電極に接続
される前記画素の信号線とを有する画素パネルにおい
て、前記画素領域が、前記駆動線に垂直及び／又は前記
信号線に垂直方向に複数の領域に分離されていることを
特徴とする画素パネルでもある。
有する画素を複数個配列した画素領域と、該薄膜トラン
ジスタの駆動線と、該薄膜トランジスタの主電極に接続
される前記画素の信号線とを有する画素パネルにおい
て、前記画素領域が、前記駆動線に垂直及び／又は前記
信号線に垂直方向に複数の領域に分離されていることを
特徴とする画素パネルでもある。
【００１６】また、前記駆動線が接続する回路部及び／
又は前記信号線が接続する回路部を、前記分離された画
素領域に隣接して配置したことを特徴とする画素パネル
でもある。
又は前記信号線が接続する回路部を、前記分離された画
素領域に隣接して配置したことを特徴とする画素パネル
でもある。
【００１７】［作用］本発明によれば、駆動線（Ｖｇ
線）と垂直方向に画素エリア（領域）を分割することに
より、Ｖｇ線の抵抗を小さくすることができる。
線）と垂直方向に画素エリア（領域）を分割することに
より、Ｖｇ線の抵抗を小さくすることができる。
【００１８】また、信号線（Ｓｉｇ線）と垂直方向に画
素エリアを分割することにより、Ｖｇ線とＳｉｇ線のク
ロス部のキャパシタンスを小さくすることができる。
素エリアを分割することにより、Ｖｇ線とＳｉｇ線のク
ロス部のキャパシタンスを小さくすることができる。
【００１９】さらに、Ｖｇ線、Ｓｉｇ線それぞれと垂直
方向に画素エリアを分割することにより、ＲとＣクロス を
小さくすることができる。
方向に画素エリアを分割することにより、ＲとＣクロス を
小さくすることができる。
【００２０】これにより、Ｖｇ線の抵抗が小さく、駆動
速度の速い光電変換装置、およびＶｇ線とＳｉｇ線のク
ロス部のキャパシタンスが小さく、開口率と感度の高い
光電変換装置を実現することができる。
速度の速い光電変換装置、およびＶｇ線とＳｉｇ線のク
ロス部のキャパシタンスが小さく、開口率と感度の高い
光電変換装置を実現することができる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を、以
下の実施形態とともに図面を参照しつつ詳細に説明す
る。
下の実施形態とともに図面を参照しつつ詳細に説明す
る。
【００２２】〔実施形態１〕以下本発明の光電変換装置
の第１の実施形態を図面を用いて説明する。図１は本発
明の光電変換装置の第１の実施形態を説明する等価回路
図である。
の第１の実施形態を図面を用いて説明する。図１は本発
明の光電変換装置の第１の実施形態を説明する等価回路
図である。
【００２３】本実施形態では、一つの絶縁基板上に、マ
トリックス状に配列された、光電変換素子と薄膜トラン
ジスタを有する複数の画素と、該画素の駆動信号を出力
する駆動装置と、該画素から出力される信号を読み出す
ための読み出し装置と、前記駆動装置と各画素を接続す
る駆動線（ゲート線Ｖｇ１〜８）と、該駆動線と実質的
に直交する方向に配線された前記読み出し装置と各画素
を接続する信号線（Ｓｉｇ１〜４）と、を有する光電変
換装置において、前記複数個の画素からなる画素エリア
を、前記駆動線と垂直方向に、複数の領域に分割し、該
分割領域ごとに、該分割領域に隣接して配置された前記
駆動装置に接続して構成した。
トリックス状に配列された、光電変換素子と薄膜トラン
ジスタを有する複数の画素と、該画素の駆動信号を出力
する駆動装置と、該画素から出力される信号を読み出す
ための読み出し装置と、前記駆動装置と各画素を接続す
る駆動線（ゲート線Ｖｇ１〜８）と、該駆動線と実質的
に直交する方向に配線された前記読み出し装置と各画素
を接続する信号線（Ｓｉｇ１〜４）と、を有する光電変
換装置において、前記複数個の画素からなる画素エリア
を、前記駆動線と垂直方向に、複数の領域に分割し、該
分割領域ごとに、該分割領域に隣接して配置された前記
駆動装置に接続して構成した。
【００２４】図１において、Ｐ１１〜４４は光電変換素
子、Ｔ１１〜４４はＴＦＴである。図示するようにＴＦ
Ｔのゲート電極は共通のゲート線Ｖｇ１〜８に接続され
ている。Ｖｇ１〜４はＴＦＴのＯＮ、ＯＦＦを制御する
ゲート駆動装置１に、同様にＶｇ５〜８はゲート駆動装
置２に接続されている。
子、Ｔ１１〜４４はＴＦＴである。図示するようにＴＦ
Ｔのゲート電極は共通のゲート線Ｖｇ１〜８に接続され
ている。Ｖｇ１〜４はＴＦＴのＯＮ、ＯＦＦを制御する
ゲート駆動装置１に、同様にＶｇ５〜８はゲート駆動装
置２に接続されている。
【００２５】また図示するように、各ＴＦＴのソースま
たはドレイン電極は共通の信号線Ｓｉｇ１〜４に接続さ
れており、Ｓｉｇ１〜４は読み出し装置に接続されてい
る。信号線に接続されるＴＦＴのＣｇｓおよび信号線と
ゲート線のクロス部容量Ｃクロ ス は信号線容量を形成す
る。入射光より光電変換素子で発生した電荷は、ゲート
駆動装置により印加されるゲート駆動パルスにより信号
線に転送され読み出し装置により読み出される。
たはドレイン電極は共通の信号線Ｓｉｇ１〜４に接続さ
れており、Ｓｉｇ１〜４は読み出し装置に接続されてい
る。信号線に接続されるＴＦＴのＣｇｓおよび信号線と
ゲート線のクロス部容量Ｃクロ ス は信号線容量を形成す
る。入射光より光電変換素子で発生した電荷は、ゲート
駆動装置により印加されるゲート駆動パルスにより信号
線に転送され読み出し装置により読み出される。
【００２６】なお、光電変換素子Ｐ１１〜４４、ＴＦ
Ｔ：Ｔ１１〜４４は、一つの絶縁基板上に形成されてい
る。
Ｔ：Ｔ１１〜４４は、一つの絶縁基板上に形成されてい
る。
【００２７】また画素エリア（領域）の分割形成につい
ては、エリアの分割のなされたパターンマスクで一括露
光により形成する。ここで、各画素エリアの間隔は１画
素ピッチ以内とする。さらに、分割された領域間に光の
透過率および反射率を他の画素エリアと同等にする役割
を果たす、光電変換素子と同様の構成からなる配線を設
け、前記配線を基準電位に接続することにより、各領域
間のシールド効果をもたせる。
ては、エリアの分割のなされたパターンマスクで一括露
光により形成する。ここで、各画素エリアの間隔は１画
素ピッチ以内とする。さらに、分割された領域間に光の
透過率および反射率を他の画素エリアと同等にする役割
を果たす、光電変換素子と同様の構成からなる配線を設
け、前記配線を基準電位に接続することにより、各領域
間のシールド効果をもたせる。
【００２８】〔実施形態２〕以下本発明の光電変換装置
の第２の実施形態を図面を用いて説明する。図２は本発
明の光電変換装置の第２の実施形態を説明する等価回路
図である。
の第２の実施形態を図面を用いて説明する。図２は本発
明の光電変換装置の第２の実施形態を説明する等価回路
図である。
【００２９】本実施形態では、画素エリアを、前記信号
線と垂直方向に、複数の領域に分割し、該分割領域ごと
に、該分割領域に隣接して配置された前記読み出し装置
に接続して構成した。
線と垂直方向に、複数の領域に分割し、該分割領域ごと
に、該分割領域に隣接して配置された前記読み出し装置
に接続して構成した。
【００３０】図２において、Ｐ１１〜４４は光電変換素
子、Ｔ１１〜４４はＴＦＴである。図示するようにＴＦ
Ｔのゲート電極は共通のゲート線Ｖｇ１〜４に接続され
ている。Ｖｇ１〜４はＴＦＴのＯＮ、ＯＦＦ制御するゲ
ート駆動装置に接続されている。
子、Ｔ１１〜４４はＴＦＴである。図示するようにＴＦ
Ｔのゲート電極は共通のゲート線Ｖｇ１〜４に接続され
ている。Ｖｇ１〜４はＴＦＴのＯＮ、ＯＦＦ制御するゲ
ート駆動装置に接続されている。
【００３１】また図示するように各ＴＦＴのソースまた
はドレイン電極は共通の信号線Ｓｉｇ１〜８に接続され
ており、Ｓｉｇ１〜４は読み出し装置１に、同様にＳｉ
ｇ５〜８は読み出し装置２に接続されている。信号線に
接続されるＴＦＴのＣｇｓおよび信号線とゲート線のク
ロス部容量Ｃクロス は信号線容量を形成する。入射光より
光電変換素子で発生した電荷は、ゲート駆動装置により
印加されるゲート駆動パルスにより信号線に転送され読
み出し装置により読み出される。
はドレイン電極は共通の信号線Ｓｉｇ１〜８に接続され
ており、Ｓｉｇ１〜４は読み出し装置１に、同様にＳｉ
ｇ５〜８は読み出し装置２に接続されている。信号線に
接続されるＴＦＴのＣｇｓおよび信号線とゲート線のク
ロス部容量Ｃクロス は信号線容量を形成する。入射光より
光電変換素子で発生した電荷は、ゲート駆動装置により
印加されるゲート駆動パルスにより信号線に転送され読
み出し装置により読み出される。
【００３２】なお、光電変換素子Ｐ１１〜４４、ＴＦ
Ｔ：Ｔ１１〜４４は、一つの絶縁基板上に形成されてい
る。
Ｔ：Ｔ１１〜４４は、一つの絶縁基板上に形成されてい
る。
【００３３】また画素エリアの分割形成については、図
２において分割されている上下それぞれのパターンマス
クを用いて、分割露光により形成する。ここで、各画素
エリアの間隔は１画素ピッチ以内とする。さらに、分割
された領域間に光の透過率および反射率を他の画素エリ
アと同等にする役割を果たす、光電変換素子と同様の構
成からなる配線を設け、前記配線を基準電位に接続する
ことにより、各領域間のシールド効果をもたせる。
２において分割されている上下それぞれのパターンマス
クを用いて、分割露光により形成する。ここで、各画素
エリアの間隔は１画素ピッチ以内とする。さらに、分割
された領域間に光の透過率および反射率を他の画素エリ
アと同等にする役割を果たす、光電変換素子と同様の構
成からなる配線を設け、前記配線を基準電位に接続する
ことにより、各領域間のシールド効果をもたせる。
【００３４】〔実施形態３〕以下本発明の光電変換装置
の第３の実施形態を図面を用いて説明する。図３は本発
明の光電変換装置の第３の実施形態を説明する等価回路
図である。
の第３の実施形態を図面を用いて説明する。図３は本発
明の光電変換装置の第３の実施形態を説明する等価回路
図である。
【００３５】本実施形態では、前記画素エリアを、前記
駆動線と垂直方向に、複数の領域に分割し、該分割領域
ごとに、該分割領域に隣接して配置された前記駆動装置
に接続し、かつ、前記画素エリアを、前記信号線と垂直
方向に、複数の領域に分割し、該分割領域ごとに、該分
割領域に隣接して配置された前記読み出し装置に接続し
て構成した。
駆動線と垂直方向に、複数の領域に分割し、該分割領域
ごとに、該分割領域に隣接して配置された前記駆動装置
に接続し、かつ、前記画素エリアを、前記信号線と垂直
方向に、複数の領域に分割し、該分割領域ごとに、該分
割領域に隣接して配置された前記読み出し装置に接続し
て構成した。
【００３６】図３において、Ｐ１１〜４４は光電変換素
子、Ｔ１１〜４４はＴＦＴである。図示するようにＴＦ
Ｔのゲート電極は共通のゲート線Ｖｇ１〜８に接続され
ている。Ｖｇ１、２はＴＦＴのＯＮ、ＯＦＦ制御するゲ
ート駆動装置１に、同様にＶｇ３、４はゲート駆動装置
２に、Ｖｇ５、６はゲート駆動装置３に、Ｖｇ７、８は
ゲート駆動装置４に接続されている。
子、Ｔ１１〜４４はＴＦＴである。図示するようにＴＦ
Ｔのゲート電極は共通のゲート線Ｖｇ１〜８に接続され
ている。Ｖｇ１、２はＴＦＴのＯＮ、ＯＦＦ制御するゲ
ート駆動装置１に、同様にＶｇ３、４はゲート駆動装置
２に、Ｖｇ５、６はゲート駆動装置３に、Ｖｇ７、８は
ゲート駆動装置４に接続されている。
【００３７】また図示するように、各ＴＦＴのソースま
たはドレイン電極は共通の信号線Ｓｉｇ１〜８に接続さ
れている。Ｓｉｇ１、２は読み出し装置１に、同様にＳ
ｉｇ３、４は読み出し装置２に、Ｓｉｇ５、６は読み出
し装置３に、Ｓｉｇ７、８は読み出し装置４に接続され
ている。信号線に接続されるＴＦＴのＣｇｓおよび信号
線とゲート線のクロス部容量Ｃクロス は信号線容量を形成
する。入射光より光電変換素子で発生した電荷は、ゲー
ト駆動装置により印加されるゲート駆動パルスにより信
号線に転送され読み出し装置により読み出される。
たはドレイン電極は共通の信号線Ｓｉｇ１〜８に接続さ
れている。Ｓｉｇ１、２は読み出し装置１に、同様にＳ
ｉｇ３、４は読み出し装置２に、Ｓｉｇ５、６は読み出
し装置３に、Ｓｉｇ７、８は読み出し装置４に接続され
ている。信号線に接続されるＴＦＴのＣｇｓおよび信号
線とゲート線のクロス部容量Ｃクロス は信号線容量を形成
する。入射光より光電変換素子で発生した電荷は、ゲー
ト駆動装置により印加されるゲート駆動パルスにより信
号線に転送され読み出し装置により読み出される。
【００３８】なお、光電変換素子Ｐ１１〜４４、ＴＦ
Ｔ：Ｔ１１〜４４は、一つの絶縁基板上に形成されてい
る。
Ｔ：Ｔ１１〜４４は、一つの絶縁基板上に形成されてい
る。
【００３９】また画素エリアの分割形成については、図
３において分割されている画素エリア１、３また画素エ
リア２、４をそれぞれ同じパターンマスクを用いて、分
割露光により形成する。ここで、各画素エリアの間隔
は、１画素ピッチ以内とする。
３において分割されている画素エリア１、３また画素エ
リア２、４をそれぞれ同じパターンマスクを用いて、分
割露光により形成する。ここで、各画素エリアの間隔
は、１画素ピッチ以内とする。
【００４０】図４に、Ｓｉｇ線またはＶｇ線と同程度の
幅を持ったダミー配線を設けた本実施形態の模式図を示
す。図４において、分割された領域間に光の透過率およ
び反射率を他の画素エリアと同等にする役割を果たす、
光電変換素子と同様の層構成からなるダミー配線を設
け、前記配線を基準電位接続することにより、各領域間
のシールド効果をもたせる。
幅を持ったダミー配線を設けた本実施形態の模式図を示
す。図４において、分割された領域間に光の透過率およ
び反射率を他の画素エリアと同等にする役割を果たす、
光電変換素子と同様の層構成からなるダミー配線を設
け、前記配線を基準電位接続することにより、各領域間
のシールド効果をもたせる。
【００４１】［実施形態４］以下、本発明の光電変換装
置の第４の実施形態を、図面を用いて説明する。図５
は、本発明の光電変換装置の第４の実施形態を説明する
等価回路図、図６は、その模式的平面図である。
置の第４の実施形態を、図面を用いて説明する。図５
は、本発明の光電変換装置の第４の実施形態を説明する
等価回路図、図６は、その模式的平面図である。
【００４２】なお、光電変換素子Ｐ１１〜４４、ＴＦ
Ｔ：Ｔ１１〜４４は、一つの絶縁基板上に形成されてい
る。
Ｔ：Ｔ１１〜４４は、一つの絶縁基板上に形成されてい
る。
【００４３】図６は、各領域に分割された画素エリア間
の中心部の模式図を示す。同図において、ダミー画素Ｄ
１〜Ｄ９は、各画素と同様の層構成、形、領域となって
おり、図４のダミー配線と同様の効果を持つ。ダミー画
素の光電変換素子、ＴＦＴの端子は、全て基準電位に接
続されている。
の中心部の模式図を示す。同図において、ダミー画素Ｄ
１〜Ｄ９は、各画素と同様の層構成、形、領域となって
おり、図４のダミー配線と同様の効果を持つ。ダミー画
素の光電変換素子、ＴＦＴの端子は、全て基準電位に接
続されている。
【００４４】上述したように、前記分割領域間に設けら
れる配線部としては、ダミー画素に限ることはなく、前
記分割領域内の画素エリアと、光の透過率および反射率
が実質的に同等の任意の配線部を形成してもよい。
れる配線部としては、ダミー画素に限ることはなく、前
記分割領域内の画素エリアと、光の透過率および反射率
が実質的に同等の任意の配線部を形成してもよい。
【００４５】［他の実施形態］以上、光電変換装置の実
施形態について、説明したが、本発明は、光電変換装置
に限ることはなく、一つの絶縁基板上に、薄膜トランジ
スタを有する画素を複数個配列した画素領域と、該薄膜
トランジスタの駆動線と、該薄膜トランジスタの主電極
に接続される前記画素の信号線とを有する画素パネルで
あれば、前記画素領域を、前記駆動線に垂直及び／又は
前記信号線に垂直方向に複数の領域に分離することによ
り、同様の効果を得ることができる。
施形態について、説明したが、本発明は、光電変換装置
に限ることはなく、一つの絶縁基板上に、薄膜トランジ
スタを有する画素を複数個配列した画素領域と、該薄膜
トランジスタの駆動線と、該薄膜トランジスタの主電極
に接続される前記画素の信号線とを有する画素パネルで
あれば、前記画素領域を、前記駆動線に垂直及び／又は
前記信号線に垂直方向に複数の領域に分離することによ
り、同様の効果を得ることができる。
【００４６】また、前記駆動線が接続する駆動回路等の
回路部及び／又は前記信号線が接続する読取回路等の回
路部を、前記分離された画素領域に隣接して配置するこ
とにより、同様の効果を得ることができる。
回路部及び／又は前記信号線が接続する読取回路等の回
路部を、前記分離された画素領域に隣接して配置するこ
とにより、同様の効果を得ることができる。
【００４７】また、このような画素パネルにおいても、
分割領域の間隔を画素ピッチ以内とすることにより、ま
た、前記分割領域間に、前記分割領域内の画素エリア
と、光の透過率および反射率が実質的に同等の配線部を
形成することにより、また、前記配線部を、前記各画素
と同様の構成からなるダミー画素とすることにより、ま
た、前記配線部を基準電位に接続することにより、それ
ぞれ、同様の効果を得ることができる。
分割領域の間隔を画素ピッチ以内とすることにより、ま
た、前記分割領域間に、前記分割領域内の画素エリア
と、光の透過率および反射率が実質的に同等の配線部を
形成することにより、また、前記配線部を、前記各画素
と同様の構成からなるダミー画素とすることにより、ま
た、前記配線部を基準電位に接続することにより、それ
ぞれ、同様の効果を得ることができる。
【００４８】
【発明の効果】以上説明したように、本発明の光電変換
装置は、画素エリアを駆動線（Ｖｇ線）と垂直方向に分
割することにより、駆動線（Ｖｇ線）の抵抗を小さくし
駆動速度を速くする効果がある。
装置は、画素エリアを駆動線（Ｖｇ線）と垂直方向に分
割することにより、駆動線（Ｖｇ線）の抵抗を小さくし
駆動速度を速くする効果がある。
【００４９】また、画素エリアを信号線（Ｓｉｇ線）と
垂直方向に分割することにより、駆動線（Ｖｇ線）と信
号線（Ｓｉｇ線）のクロス部のキャパシタンスを小さく
し感度を上げる効果がある。
垂直方向に分割することにより、駆動線（Ｖｇ線）と信
号線（Ｓｉｇ線）のクロス部のキャパシタンスを小さく
し感度を上げる効果がある。
【００５０】さらに、画素エリアの大面積化が進む際
の、露光機、マスク等の精度による開口率の低下を防ぐ
効果がある。
の、露光機、マスク等の精度による開口率の低下を防ぐ
効果がある。
【００５１】さらに、分割された領域間に光電変換素子
と同様の構成からなる配線を設けることにより、光の透
過率および反射率を他の画素エリアと同等にし、前記配
線を基準電位（例えばＧＮＤ）に接続することにより、
各領域間のシールド効果をもたせることができる。
と同様の構成からなる配線を設けることにより、光の透
過率および反射率を他の画素エリアと同等にし、前記配
線を基準電位（例えばＧＮＤ）に接続することにより、
各領域間のシールド効果をもたせることができる。
【図１】本発明の光電変換装置の第１の実施形態を説明
する等価回路図である。
する等価回路図である。
【図２】本発明の光電変換装置の第２の実施形態を説明
する等価回路図である。
する等価回路図である。
【図３】本発明の光電変換装置の第３の実施形態を説明
する等価回路図である。
する等価回路図である。
【図４】本発明の光電変換装置の第３の実施形態におい
て、ダミー配線を設けた等価回路図である。
て、ダミー配線を設けた等価回路図である。
【図５】本発明の光電変換装置の第４の実施形態を説明
する等価回路図であり、分割された画素エリア間にダミ
ー配線として、ダミー画素を形成した等価回路図であ
る。
する等価回路図であり、分割された画素エリア間にダミ
ー配線として、ダミー画素を形成した等価回路図であ
る。
【図６】第４の実施形態において分割された画素領域と
ダミー画素を示す模式的平面ブロック図である。
ダミー画素を示す模式的平面ブロック図である。
【図７】従来の光電変換装置の回路図である。
【図８】従来の光電変換装置のＶｇ１に印加されるゲー
トパルスの図７に示すＡおよびＢにおける波形の概念図
である。
トパルスの図７に示すＡおよびＢにおける波形の概念図
である。
Ｐ１１〜４４ 光電変換素子 Ｔ１１〜４４ ＴＦＴ（薄膜トランジスタ） Ｖｇ１〜８ 共通のゲート線（駆動線） Ｓｉｇ１〜８ 共通の信号線 Ｔｏｎ ＴＦＴのｏｎ時間 Ｃｇｓ 信号線容量 Ｃクロス 信号線とゲート線のクロス部容量
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AA05 AA10 AB01 BA05 CA02 DB16 FB03 FB09 FB13 FB19 FB20 FB25 FB29 5C024 AA11 CA12 CA16 FA12 GA01 GA51 5F049 NB03 NB05 RA06 SS01 UA01 UA20
Claims (7)
- 【請求項１】 一つの絶縁基板上に、マトリックス状に
配列された、光電変換素子と薄膜トランジスタ（ＴＦ
Ｔ）を有する複数の画素と、該画素に駆動信号を印加す
る駆動装置と、該画素から出力される信号を読み出すた
めの読み出し装置と、前記駆動装置と各画素を接続する
駆動線と、該駆動線と実質的に直交する方向に配線され
た前記読み出し装置と各画素を接続する信号線とを有す
る光電変換装置において、 前記画素の領域を、前記駆動線と垂直方向に複数の領域
に分割し、該分割領域に隣接して配置された前記駆動装
置に接続し、 及び／又は、前記画素領域を、前記信号線と垂直方向に
複数の領域に分割し、該分割領域に隣接して配置された
前記読み出し装置に接続して構成したことを特徴とする
光電変換装置。 - 【請求項２】 前記分割領域の間隔を画素ピッチ以内と
したことを特徴とする請求項１に記載の光電変換装置。 - 【請求項３】 前記分割領域間に、前記分割領域内の画
素領域と、光の透過率および反射率が実質的に同等の配
線部を形成したことを特徴とする請求項１又は２記載の
光電変換装置。 - 【請求項４】 前記配線部は、前記各画素と同様の構成
からなるダミー画素であることを特徴とする請求項３記
載の光電変換装置。 - 【請求項５】 前記配線部が、基準電位に接続されたこ
とを特徴とする請求項３又は４記載の光電変換装置。 - 【請求項６】 絶縁基板上に、薄膜トランジスタを有す
る画素を複数個配列した画素領域と、該薄膜トランジス
タの駆動線と、該薄膜トランジスタの主電極に接続され
る前記画素の信号線とを有する画素パネルにおいて、 前記画素領域が、前記駆動線に垂直及び／又は前記信号
線に垂直方向に複数の領域に分離されていることを特徴
とする画素パネル。 - 【請求項７】 前記駆動線が接続する回路部及び／又は
前記信号線が接続する回路部を、前記分離された画素領
域に隣接して配置したことを特徴とする請求項６に記載
の画素パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27009098A JP4386213B2 (ja) | 1998-09-24 | 1998-09-24 | 光電変換装置及び画素パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27009098A JP4386213B2 (ja) | 1998-09-24 | 1998-09-24 | 光電変換装置及び画素パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101058A true JP2000101058A (ja) | 2000-04-07 |
| JP4386213B2 JP4386213B2 (ja) | 2009-12-16 |
Family
ID=17481397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27009098A Expired - Fee Related JP4386213B2 (ja) | 1998-09-24 | 1998-09-24 | 光電変換装置及び画素パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4386213B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026365A1 (fr) * | 1999-10-02 | 2001-04-12 | Shimadzu Corporation | Imageur et element imageur |
| JP2002217447A (ja) * | 2001-01-16 | 2002-08-02 | Toshiba Corp | 半導体受光装置及び半導体受送信システム |
| JP2004111871A (ja) * | 2002-09-20 | 2004-04-08 | Canon Inc | 半導体集積回路装置及びその素子配置方法 |
| JP2007096282A (ja) * | 2005-08-31 | 2007-04-12 | Canon Inc | 放射線検出装置、放射線撮像装置および放射線撮像システム |
| JP2008098391A (ja) * | 2006-10-12 | 2008-04-24 | Fujifilm Corp | 放射線画像検出器 |
| JP2008172836A (ja) * | 2008-03-11 | 2008-07-24 | Canon Inc | 撮像装置 |
| JP2009206438A (ja) * | 2008-02-29 | 2009-09-10 | Canon Inc | 固体撮像装置及びカメラ |
| JP2014090088A (ja) * | 2012-10-30 | 2014-05-15 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2015159463A (ja) * | 2014-02-25 | 2015-09-03 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP2016096362A (ja) * | 2016-02-12 | 2016-05-26 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| US10090341B2 (en) | 2013-06-11 | 2018-10-02 | Hamamatsu Photonics K.K. | Solid-state imaging device |
| CN112261322A (zh) * | 2020-10-19 | 2021-01-22 | 北京思比科微电子技术股份有限公司 | 一种图像传感器 |
| US11387273B2 (en) | 2019-02-27 | 2022-07-12 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of manufacturing photoelectric conversion device, imaging system, and image reading apparatus |
-
1998
- 1998-09-24 JP JP27009098A patent/JP4386213B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026365A1 (fr) * | 1999-10-02 | 2001-04-12 | Shimadzu Corporation | Imageur et element imageur |
| US7333146B1 (en) | 1999-10-02 | 2008-02-19 | Takeharu Etoh | Image capturing apparatus for adjusting a relative position between an image sensor and an optical axis |
| JP2002217447A (ja) * | 2001-01-16 | 2002-08-02 | Toshiba Corp | 半導体受光装置及び半導体受送信システム |
| JP2004111871A (ja) * | 2002-09-20 | 2004-04-08 | Canon Inc | 半導体集積回路装置及びその素子配置方法 |
| JP2007096282A (ja) * | 2005-08-31 | 2007-04-12 | Canon Inc | 放射線検出装置、放射線撮像装置および放射線撮像システム |
| JP2008098391A (ja) * | 2006-10-12 | 2008-04-24 | Fujifilm Corp | 放射線画像検出器 |
| US8345137B2 (en) | 2008-02-29 | 2013-01-01 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus and camera with two-dimensional power supply wiring |
| JP2009206438A (ja) * | 2008-02-29 | 2009-09-10 | Canon Inc | 固体撮像装置及びカメラ |
| JP4533440B2 (ja) * | 2008-03-11 | 2010-09-01 | キヤノン株式会社 | 撮像装置 |
| JP2008172836A (ja) * | 2008-03-11 | 2008-07-24 | Canon Inc | 撮像装置 |
| JP2014090088A (ja) * | 2012-10-30 | 2014-05-15 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US10090341B2 (en) | 2013-06-11 | 2018-10-02 | Hamamatsu Photonics K.K. | Solid-state imaging device |
| US10685991B2 (en) | 2013-06-11 | 2020-06-16 | Hamamatsu Photonics K.K. | Solid-state imaging device |
| JP2015159463A (ja) * | 2014-02-25 | 2015-09-03 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP2016096362A (ja) * | 2016-02-12 | 2016-05-26 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| US11387273B2 (en) | 2019-02-27 | 2022-07-12 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of manufacturing photoelectric conversion device, imaging system, and image reading apparatus |
| CN112261322A (zh) * | 2020-10-19 | 2021-01-22 | 北京思比科微电子技术股份有限公司 | 一种图像传感器 |
| CN112261322B (zh) * | 2020-10-19 | 2023-05-23 | 北京思比科微电子技术股份有限公司 | 一种图像传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4386213B2 (ja) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4609970B2 (ja) | 液晶表示装置 | |
| JP2000101058A (ja) | 光電変換装置及び画素パネル | |
| WO2023030131A1 (zh) | 显示基板和显示面板 | |
| CN109300921B (zh) | 阵列基板及显示面板 | |
| US4787712A (en) | Active matrix liquid crystal display device having capacitive electrodes opposite the source buses | |
| US4857751A (en) | Photoelectric conversion apparatus with separating electrodes | |
| US5119183A (en) | Color scan array with addressing circuitry | |
| JP5158148B2 (ja) | 撮像装置 | |
| US5196721A (en) | Image reading device | |
| US4742239A (en) | Line photosensor with crosstalk suppression | |
| JPH03245126A (ja) | 薄膜トランジスタパネル | |
| JPH0588552B2 (ja) | ||
| US5291292A (en) | Image sensor and method of driving the same | |
| JP3424360B2 (ja) | 固体撮像装置 | |
| JP2002343953A (ja) | 半導体装置および光電変換装置 | |
| JPH0683335B2 (ja) | 光電変換装置 | |
| JP3893806B2 (ja) | 撮像装置及びその製造方法 | |
| JPH0584971B2 (ja) | ||
| JP3302242B2 (ja) | 固体撮像装置 | |
| JPH0472762A (ja) | 固体撮像素子 | |
| JP3279094B2 (ja) | イメージセンサ | |
| JPS61277251A (ja) | 画像情報入力装置 | |
| JP2540980B2 (ja) | 配線接続バンプ | |
| JPH07115507A (ja) | カラ−イメ−ジセンサ | |
| JPH02219268A (ja) | 半導体装置及びそれを用いた光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090414 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090416 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090918 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |