JP3302242B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3302242B2 JP3302242B2 JP33727695A JP33727695A JP3302242B2 JP 3302242 B2 JP3302242 B2 JP 3302242B2 JP 33727695 A JP33727695 A JP 33727695A JP 33727695 A JP33727695 A JP 33727695A JP 3302242 B2 JP3302242 B2 JP 3302242B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- output
- column
- charge output
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像装置に関
し、特に出力信号電荷中に含まれる暗時電荷出力の割合
をほぼ均一に保持可能な固体撮像装置の高集積化に好適
なものである。
し、特に出力信号電荷中に含まれる暗時電荷出力の割合
をほぼ均一に保持可能な固体撮像装置の高集積化に好適
なものである。
【０００２】
【従来の技術】固体撮像装置の基本的な動作は、入射光
の明暗の強度に応じて振幅が変化する出力信号を得るこ
とができるが、この出力信号のみでは、色についての情
報は何も得ることができない。色信号を得るためには、
並列に信号を取り出すか、または、何らかの形で信号を
多重して取り出すことが必要となる。色信号を得るため
の方式の一つに、点順次方式がある。
の明暗の強度に応じて振幅が変化する出力信号を得るこ
とができるが、この出力信号のみでは、色についての情
報は何も得ることができない。色信号を得るためには、
並列に信号を取り出すか、または、何らかの形で信号を
多重して取り出すことが必要となる。色信号を得るため
の方式の一つに、点順次方式がある。
【０００３】図３は、従来の点順次方式ＣＣＤリニアイ
メージセンサの概略構成図であり、説明の簡単のため信
号出力部近傍の一構成単位分のみ示している。
メージセンサの概略構成図であり、説明の簡単のため信
号出力部近傍の一構成単位分のみ示している。
【０００４】この点順次方式ＣＣＤリニアイメージセン
サは、順次配設された第１色画素Ｐ３１、第２色画素Ｐ
３２、第３色画素Ｐ３３からなる画素列３０と、画素列
３０に略平行に配設されたシフトゲート３４と、画素列
３０及びシフトゲート３４に略平行に配設され、第１の
駆動信号φ１により駆動される電極（Ｅ３１、Ｅ３２、
Ｅ３３、．．．）及び第２の駆動信号φ２により駆動さ
れる電極、出力部３９を備えたＣＣＤアナログシフトレ
ジスタ３６とから構成されている。
サは、順次配設された第１色画素Ｐ３１、第２色画素Ｐ
３２、第３色画素Ｐ３３からなる画素列３０と、画素列
３０に略平行に配設されたシフトゲート３４と、画素列
３０及びシフトゲート３４に略平行に配設され、第１の
駆動信号φ１により駆動される電極（Ｅ３１、Ｅ３２、
Ｅ３３、．．．）及び第２の駆動信号φ２により駆動さ
れる電極、出力部３９を備えたＣＣＤアナログシフトレ
ジスタ３６とから構成されている。
【０００５】画素列３０は、第１色、第２色、第３色の
色フィルタを撮像装置の１画素ごとに順次設けた第１色
画素Ｐ３１、第２色画素Ｐ３２、第３色画素Ｐ３３を配
設したものであり、この構成により第１色、第２色、第
３色の信号が１画素ごとに繰り返される出力信号を得る
ことができる。すなわち、第１色画素Ｐ３１、第２色画
素Ｐ３２、第３色画素Ｐ３３において発生した信号電荷
は、シフトゲート３４によりそれぞれ電極Ｅ３１、Ｅ３
２、Ｅ３３に移送された後、ＣＣＤアナログシフトレジ
スタ３６により順次転送され、出力部３９から点順次出
力信号として出力される。
色フィルタを撮像装置の１画素ごとに順次設けた第１色
画素Ｐ３１、第２色画素Ｐ３２、第３色画素Ｐ３３を配
設したものであり、この構成により第１色、第２色、第
３色の信号が１画素ごとに繰り返される出力信号を得る
ことができる。すなわち、第１色画素Ｐ３１、第２色画
素Ｐ３２、第３色画素Ｐ３３において発生した信号電荷
は、シフトゲート３４によりそれぞれ電極Ｅ３１、Ｅ３
２、Ｅ３３に移送された後、ＣＣＤアナログシフトレジ
スタ３６により順次転送され、出力部３９から点順次出
力信号として出力される。
【０００６】ところで、現在に至るまで年々半導体装置
一般に高集積化の要請が高まってきており、この傾向は
今後も続くと考えられ、このことは固体撮像装置におい
ても同様である。より高度な高集積化を実現するため、
様々な技術が開発されているが、点順次方式ＣＣＤリニ
アイメージセンサにおいては、画素列の配列形態を通常
の直線状のものとは異なる特殊な形態としたものがあ
る。
一般に高集積化の要請が高まってきており、この傾向は
今後も続くと考えられ、このことは固体撮像装置におい
ても同様である。より高度な高集積化を実現するため、
様々な技術が開発されているが、点順次方式ＣＣＤリニ
アイメージセンサにおいては、画素列の配列形態を通常
の直線状のものとは異なる特殊な形態としたものがあ
る。
【０００７】図４は、画素列の配列形態に特徴がある従
来の点順次方式ＣＣＤリニアイメージセンサの概略構成
図であり、説明の簡単のため信号出力部近傍の一構成単
位分のみ示している。
来の点順次方式ＣＣＤリニアイメージセンサの概略構成
図であり、説明の簡単のため信号出力部近傍の一構成単
位分のみ示している。
【０００８】図４の点順次方式ＣＣＤリニアイメージセ
ンサにおいては、略平行に配設されたＣＣＤアナログシ
フトレジスタ４６及び４７と、これらＣＣＤアナログシ
フトレジスタ４６及び４７間に、それぞれに沿って略平
行に配設されたシフトゲート４４及び４５とが備えら
れ、これらシフトゲート４４及び４５間に、画素列４０
が配設されている。
ンサにおいては、略平行に配設されたＣＣＤアナログシ
フトレジスタ４６及び４７と、これらＣＣＤアナログシ
フトレジスタ４６及び４７間に、それぞれに沿って略平
行に配設されたシフトゲート４４及び４５とが備えら
れ、これらシフトゲート４４及び４５間に、画素列４０
が配設されている。
【０００９】画素列４０の配列形態は、ＣＣＤアナログ
シフトレジスタ４６に平行に第１色画素Ｐ４１が順次配
設された第１の画素列４０Ａと、第１の画素列４０Ａを
構成する第１色画素に対しＣＣＤアナログシフトレジス
タ４７と平行な方向に半画素分ずれて、ＣＣＤアナログ
シフトレジスタ４７に平行に第２色画素Ｐ４２、第３色
画素Ｐ４３が交互に順次配設された第２の画素列４０Ｂ
とを一単位とする配列形態となっている。
シフトレジスタ４６に平行に第１色画素Ｐ４１が順次配
設された第１の画素列４０Ａと、第１の画素列４０Ａを
構成する第１色画素に対しＣＣＤアナログシフトレジス
タ４７と平行な方向に半画素分ずれて、ＣＣＤアナログ
シフトレジスタ４７に平行に第２色画素Ｐ４２、第３色
画素Ｐ４３が交互に順次配設された第２の画素列４０Ｂ
とを一単位とする配列形態となっている。
【００１０】ＣＣＤアナログシフトレジスタ４６及び４
７は、それぞれ第１の駆動信号φ１により駆動される電
極（Ｅ４１、Ｅ４２、Ｅ４３、．．．及びＥ４１’、Ｅ
４２’、Ｅ４３’、．．．）及び第２の駆動信号φ２に
より駆動される電極、出力部４９及び４９’から構成さ
れている。
７は、それぞれ第１の駆動信号φ１により駆動される電
極（Ｅ４１、Ｅ４２、Ｅ４３、．．．及びＥ４１’、Ｅ
４２’、Ｅ４３’、．．．）及び第２の駆動信号φ２に
より駆動される電極、出力部４９及び４９’から構成さ
れている。
【００１１】第１色画素Ｐ４１、第２色画素Ｐ４２、第
３色画素Ｐ４３において発生した信号電荷は、シフトゲ
ート４４及び４５によりそれぞれ電極Ｅ４１、Ｅ４２、
Ｅ４３、Ｅ４１’、Ｅ４２’、Ｅ４３’に移送された
後、ＣＣＤアナログシフトレジスタ４６及び４７により
それぞれ順次転送され、出力部４９及び４９’から点順
次出力信号として出力される。
３色画素Ｐ４３において発生した信号電荷は、シフトゲ
ート４４及び４５によりそれぞれ電極Ｅ４１、Ｅ４２、
Ｅ４３、Ｅ４１’、Ｅ４２’、Ｅ４３’に移送された
後、ＣＣＤアナログシフトレジスタ４６及び４７により
それぞれ順次転送され、出力部４９及び４９’から点順
次出力信号として出力される。
【００１２】固体撮像装置は、通常、信号電荷転送方向
の長さが信号電荷転送方向に直交する方向の幅に比して
非常に長い。したがって、上記画素の配列形態を採用す
ることにより、信号電荷転送方向に直交する方向の幅が
若干増加しても、信号電荷転送方向の長さを縮小するこ
とにより、固体撮像装置の高集積化を実現することがで
きる。
の長さが信号電荷転送方向に直交する方向の幅に比して
非常に長い。したがって、上記画素の配列形態を採用す
ることにより、信号電荷転送方向に直交する方向の幅が
若干増加しても、信号電荷転送方向の長さを縮小するこ
とにより、固体撮像装置の高集積化を実現することがで
きる。
【００１３】
【発明が解決しようとする課題】しかしながら、図４の
点順次方式ＣＣＤリニアイメージセンサにおいては、そ
の構成上、以下のような問題点があった。
点順次方式ＣＣＤリニアイメージセンサにおいては、そ
の構成上、以下のような問題点があった。
【００１４】ＣＣＤリニアイメージセンサにおいては、
通常、その周辺に配設される他の回路等から発生する熱
や、製造工程におけるマスクの合わせずれによる画素、
電極の大きさのばらつき等に起因して、出力信号電荷中
の真の信号電荷出力の他に暗時電荷出力が発生する。
通常、その周辺に配設される他の回路等から発生する熱
や、製造工程におけるマスクの合わせずれによる画素、
電極の大きさのばらつき等に起因して、出力信号電荷中
の真の信号電荷出力の他に暗時電荷出力が発生する。
【００１５】図３の点順次方式ＣＣＤリニアイメージセ
ンサのように単一のＣＣＤアナログシフトレジスタを備
えた構成では、出力信号電荷中の暗時電荷出力の割合は
常にほぼ均一となるが、図４の点順次方式ＣＣＤリニア
イメージセンサのように２本のＣＣＤアナログシフトレ
ジスタを備えた構成においては、一方のＣＣＤアナログ
シフトレジスタ中で発生する暗時電荷出力の大きさと他
方のＣＣＤアナログシフトレジスタ中で発生する暗時電
荷出力の大きさとは異なるのが通常である。したがっ
て、出力部４９と出力部４９’とにおける出力信号電荷
中の暗時電荷出力の割合は相違し、表示装置における表
示むら等の原因となる。
ンサのように単一のＣＣＤアナログシフトレジスタを備
えた構成では、出力信号電荷中の暗時電荷出力の割合は
常にほぼ均一となるが、図４の点順次方式ＣＣＤリニア
イメージセンサのように２本のＣＣＤアナログシフトレ
ジスタを備えた構成においては、一方のＣＣＤアナログ
シフトレジスタ中で発生する暗時電荷出力の大きさと他
方のＣＣＤアナログシフトレジスタ中で発生する暗時電
荷出力の大きさとは異なるのが通常である。したがっ
て、出力部４９と出力部４９’とにおける出力信号電荷
中の暗時電荷出力の割合は相違し、表示装置における表
示むら等の原因となる。
【００１６】本発明は上記問題点に鑑みてなされたもの
で、その目的は、出力信号電荷中に含まれる暗時電荷出
力の割合をほぼ均一に保持しつつ、高集積化が可能な固
体撮像装置を提供することである。
で、その目的は、出力信号電荷中に含まれる暗時電荷出
力の割合をほぼ均一に保持しつつ、高集積化が可能な固
体撮像装置を提供することである。
【００１７】
【００１８】
【課題を解決するための手段】本発明に係る固体撮像装
置によれば、複数の画素が配設された画素列と、複数の
転送電極が、画素列が配設される画素領域では画素列の
両側に２列に離間して各列配設され、転送されてきた信
号電荷を出力する出力部と画素領域との間において２列
が１列に合流するように配設され、かつ、画素からの信
号電荷出力を受け取るときは、２列の転送電極の信号電
荷転送方向に直交する方向においてそれぞれ対応する２
個の転送電極のうち一方の転送電極のみが信号電荷出力
を受け取って一方の転送電極下に存在する第１の暗時電
荷出力とともに転送し、他方の転送電極はその下に存在
する第２の暗時電荷出力のみを転送し、２列が１列に合
流する部分において信号電荷出力と第１の暗時電荷出力
と第２の暗時電荷出力とが足し合わされて出力されるＣ
ＣＤシフトレジスタと、２列をなして配設された転送電
極の一方の列と画素列との間及び他方の列と画素列との
間にそれぞれ配設された２本のシフトゲートとを備えた
ことを特徴とし、ＣＣＤレジスタは、複数の転送電極
が、画素列が配設される画素領域では画素列の両側に２
列に離間して各列配設され、転送されてきた信号電荷を
出力する出力部と画素領域との間において２列が１列に
合流するように配設され、かつ、画素からの信号電荷出
力を受け取るときは、２列の転送電極の信号電荷転送方
向に直交する方向においてそれぞれ対応する２個の転送
電極のうち一方の転送電極のみが信号電荷出力を受け取
って一方の転送電極下に存在する第１の暗時電荷出力と
ともに転送し、他方の転送電極はその下に存在する第２
の暗時電荷出力のみを転送し、２列が１列に合流する部
分において信号電荷出力と第１の暗時電荷出力と第２の
暗時電荷出力とが足し合わされて出力されるものとした
ので、高集積化のため画素列を単純な直線状でない配列
形態とした場合であっても、出力信号電荷中に含まれる
暗時電荷出力の割合を均一化することができる。
置によれば、複数の画素が配設された画素列と、複数の
転送電極が、画素列が配設される画素領域では画素列の
両側に２列に離間して各列配設され、転送されてきた信
号電荷を出力する出力部と画素領域との間において２列
が１列に合流するように配設され、かつ、画素からの信
号電荷出力を受け取るときは、２列の転送電極の信号電
荷転送方向に直交する方向においてそれぞれ対応する２
個の転送電極のうち一方の転送電極のみが信号電荷出力
を受け取って一方の転送電極下に存在する第１の暗時電
荷出力とともに転送し、他方の転送電極はその下に存在
する第２の暗時電荷出力のみを転送し、２列が１列に合
流する部分において信号電荷出力と第１の暗時電荷出力
と第２の暗時電荷出力とが足し合わされて出力されるＣ
ＣＤシフトレジスタと、２列をなして配設された転送電
極の一方の列と画素列との間及び他方の列と画素列との
間にそれぞれ配設された２本のシフトゲートとを備えた
ことを特徴とし、ＣＣＤレジスタは、複数の転送電極
が、画素列が配設される画素領域では画素列の両側に２
列に離間して各列配設され、転送されてきた信号電荷を
出力する出力部と画素領域との間において２列が１列に
合流するように配設され、かつ、画素からの信号電荷出
力を受け取るときは、２列の転送電極の信号電荷転送方
向に直交する方向においてそれぞれ対応する２個の転送
電極のうち一方の転送電極のみが信号電荷出力を受け取
って一方の転送電極下に存在する第１の暗時電荷出力と
ともに転送し、他方の転送電極はその下に存在する第２
の暗時電荷出力のみを転送し、２列が１列に合流する部
分において信号電荷出力と第１の暗時電荷出力と第２の
暗時電荷出力とが足し合わされて出力されるものとした
ので、高集積化のため画素列を単純な直線状でない配列
形態とした場合であっても、出力信号電荷中に含まれる
暗時電荷出力の割合を均一化することができる。
【００１９】一構成単位が複数色画素からなり、各色の
信号電荷を所定順序で出力する点順次方式により出力可
能な配列形態に画素が配設された画素列と、複数の転送
電極が、画素が配設される画素領域では画素列の両側に
略平行な２列に離間して各列直線状に配設され、転送さ
れてきた信号電荷を出力する出力部と画素領域との間に
おいて２列が１列に合流するように配設され、かつ、画
素からの信号電荷出力を受け取るときは、２列の転送電
極の信号電荷転送方向に直交する方向においてそれぞれ
対応する２個の転送電極のうち一方の転送電極のみが信
号電荷出力を受け取って一方の転送電極下に存在する第
１の暗時電荷出力とともに転送し、他方の転送電極はそ
の下に存在する第２の暗時電荷出力のみを転送し、２列
が１列に合流する部分において信号電荷出力と第１の暗
時電荷出力と第２の暗時電荷出力とが足し合わされて出
力されるＣＣＤシフトレジスタと、転送電極が直線状に
配設された２列の一方の列と画素列との間及び他方の列
と画素列との間に、各列及び画素列に略平行にそれぞれ
配設された２本のシフトゲートとを備えたことを特徴と
し、ＣＣＤレジスタは、複数の転送電極が、画素が配設
される画素領域では画素列の両側に略平行な２列に離間
して各列直線状に配設され、転送されてきた信号電荷を
出力する出力部と画素領域との間において２列が１列に
合流するように配設され、かつ、画素からの信号電荷出
力を受け取るときは、２列の転送電極の信号電荷転送方
向に直交する方向においてそれぞれ対応する２個の転送
電極のうち一方の転送電極のみが信号電荷出力を受け取
って一方の転送電極下に存在する第１の暗時電荷出力と
ともに転送し、他方の転送電極はその下に存在する第２
の暗時電荷出力のみを転送し、２列が１列に合流する部
分において信号電荷出力と第１の暗時電荷出力と第２の
暗時電荷出力とが足し合わされて出力されるものとした
ので、高集積化のため画素列を単純な直線状でない配列
形態とした場合であっても、出力信号電荷中に含まれる
暗時電荷出力の割合を均一化することができる。
信号電荷を所定順序で出力する点順次方式により出力可
能な配列形態に画素が配設された画素列と、複数の転送
電極が、画素が配設される画素領域では画素列の両側に
略平行な２列に離間して各列直線状に配設され、転送さ
れてきた信号電荷を出力する出力部と画素領域との間に
おいて２列が１列に合流するように配設され、かつ、画
素からの信号電荷出力を受け取るときは、２列の転送電
極の信号電荷転送方向に直交する方向においてそれぞれ
対応する２個の転送電極のうち一方の転送電極のみが信
号電荷出力を受け取って一方の転送電極下に存在する第
１の暗時電荷出力とともに転送し、他方の転送電極はそ
の下に存在する第２の暗時電荷出力のみを転送し、２列
が１列に合流する部分において信号電荷出力と第１の暗
時電荷出力と第２の暗時電荷出力とが足し合わされて出
力されるＣＣＤシフトレジスタと、転送電極が直線状に
配設された２列の一方の列と画素列との間及び他方の列
と画素列との間に、各列及び画素列に略平行にそれぞれ
配設された２本のシフトゲートとを備えたことを特徴と
し、ＣＣＤレジスタは、複数の転送電極が、画素が配設
される画素領域では画素列の両側に略平行な２列に離間
して各列直線状に配設され、転送されてきた信号電荷を
出力する出力部と画素領域との間において２列が１列に
合流するように配設され、かつ、画素からの信号電荷出
力を受け取るときは、２列の転送電極の信号電荷転送方
向に直交する方向においてそれぞれ対応する２個の転送
電極のうち一方の転送電極のみが信号電荷出力を受け取
って一方の転送電極下に存在する第１の暗時電荷出力と
ともに転送し、他方の転送電極はその下に存在する第２
の暗時電荷出力のみを転送し、２列が１列に合流する部
分において信号電荷出力と第１の暗時電荷出力と第２の
暗時電荷出力とが足し合わされて出力されるものとした
ので、高集積化のため画素列を単純な直線状でない配列
形態とした場合であっても、出力信号電荷中に含まれる
暗時電荷出力の割合を均一化することができる。
【００２０】画素列は、３色の画素からなる画素列であ
るものとしたので、均一かつ高解像度のカラー撮像が可
能な固体撮像装置を高集積化することができる。
るものとしたので、均一かつ高解像度のカラー撮像が可
能な固体撮像装置を高集積化することができる。
【００２１】画素列は、２本のシフトゲートのうち一方
のシフトゲートに対し相互に隣接して配設された第１の
面積の第１色画素と、第１色画素及び他方のシフトゲー
トに対し相互に隣接して配設された第１の面積とほぼ同
一の面積の第２色画素と、第１色画素及び第２色画素並
びに一方及び他方のシフトゲートのすべてに対し相互に
隣接して配設された第１の面積の約２倍の面積の第３色
画素とを一構成単位とする画素列であるものとしたの
で、出力信号電荷中に含まれる暗時電荷出力の割合を均
一に保持しつつ、所定色の感度が向上したカラー撮像が
可能な固体撮像装置を高集積化することができる。
のシフトゲートに対し相互に隣接して配設された第１の
面積の第１色画素と、第１色画素及び他方のシフトゲー
トに対し相互に隣接して配設された第１の面積とほぼ同
一の面積の第２色画素と、第１色画素及び第２色画素並
びに一方及び他方のシフトゲートのすべてに対し相互に
隣接して配設された第１の面積の約２倍の面積の第３色
画素とを一構成単位とする画素列であるものとしたの
で、出力信号電荷中に含まれる暗時電荷出力の割合を均
一に保持しつつ、所定色の感度が向上したカラー撮像が
可能な固体撮像装置を高集積化することができる。
【００２２】画素列は、２本のシフトゲートのうち一方
のシフトゲートに対し相互に隣接して配設された第１の
面積の第１色画素と、第１色画素及び一方のシフトゲー
トに対し相互に隣接して配設された第１の面積とほぼ同
一の面積の第２色画素と、第１色画素及び第２色画素並
びに他方のシフトゲートのすべてに対し相互に隣接して
配設された第１の面積の約２倍の面積の第３色画素とを
一構成単位とする画素列であるものとしたので、出力信
号電荷中に含まれる暗時電荷出力の割合を均一に保持し
つつ、所定色の感度が向上したカラー撮像が可能な固体
撮像装置を高集積化することができる。
のシフトゲートに対し相互に隣接して配設された第１の
面積の第１色画素と、第１色画素及び一方のシフトゲー
トに対し相互に隣接して配設された第１の面積とほぼ同
一の面積の第２色画素と、第１色画素及び第２色画素並
びに他方のシフトゲートのすべてに対し相互に隣接して
配設された第１の面積の約２倍の面積の第３色画素とを
一構成単位とする画素列であるものとしたので、出力信
号電荷中に含まれる暗時電荷出力の割合を均一に保持し
つつ、所定色の感度が向上したカラー撮像が可能な固体
撮像装置を高集積化することができる。
【００２３】
【発明の実施の形態】以下、本発明に係る固体撮像装置
の実施の形態について図面を参照しながら説明する。
の実施の形態について図面を参照しながら説明する。
【００２４】図１は、本発明に係る第１の点順次方式Ｃ
ＣＤリニアイメージセンサの概略構成図であり、説明の
簡単のため信号出力部近傍の一構成単位分のみ示してい
る。
ＣＤリニアイメージセンサの概略構成図であり、説明の
簡単のため信号出力部近傍の一構成単位分のみ示してい
る。
【００２５】図１の本発明に係る第１の点順次方式ＣＣ
Ｄリニアイメージセンサには、画素領域において略平行
に配設されたＣＣＤアナログシフトレジスタ１６及び１
７と、これらＣＣＤアナログシフトレジスタ１６及び１
７の画素領域部分間に、それぞれに沿って略平行に配設
されたシフトゲート１４及び１５とが備えられ、これら
シフトゲート１４及び１５間に、画素列１０が配設され
ている。ＣＣＤアナログシフトレジスタ１６及び１７
は、これらを構成する電極が、出力部近傍部１８に近づ
くにしたがい徐々に相互に接近し、出力部近傍部１８で
合流して１本のＣＣＤアナログシフトレジスタとなり、
単一の共通出力部１９を備えた構成となっており、当該
部分が本発明に係る固体撮像装置の最も特徴的な部分で
ある。
Ｄリニアイメージセンサには、画素領域において略平行
に配設されたＣＣＤアナログシフトレジスタ１６及び１
７と、これらＣＣＤアナログシフトレジスタ１６及び１
７の画素領域部分間に、それぞれに沿って略平行に配設
されたシフトゲート１４及び１５とが備えられ、これら
シフトゲート１４及び１５間に、画素列１０が配設され
ている。ＣＣＤアナログシフトレジスタ１６及び１７
は、これらを構成する電極が、出力部近傍部１８に近づ
くにしたがい徐々に相互に接近し、出力部近傍部１８で
合流して１本のＣＣＤアナログシフトレジスタとなり、
単一の共通出力部１９を備えた構成となっており、当該
部分が本発明に係る固体撮像装置の最も特徴的な部分で
ある。
【００２６】ＣＣＤアナログシフトレジスタ１６及び１
７は、それぞれ第１の駆動信号φ１により駆動される電
極（Ｅ１１、Ｅ１２、Ｅ１３、．．．及びＥ１１’、Ｅ
１２’、Ｅ１３’、．．．）及び第２の駆動信号φ２に
より駆動される電極から構成され、さらに前述のよう
に、出力部近傍部１８で合流して１本のＣＣＤアナログ
シフトレジスタとなり、出力部近傍部１８に備えられた
共通出力部１９から構成されている。
７は、それぞれ第１の駆動信号φ１により駆動される電
極（Ｅ１１、Ｅ１２、Ｅ１３、．．．及びＥ１１’、Ｅ
１２’、Ｅ１３’、．．．）及び第２の駆動信号φ２に
より駆動される電極から構成され、さらに前述のよう
に、出力部近傍部１８で合流して１本のＣＣＤアナログ
シフトレジスタとなり、出力部近傍部１８に備えられた
共通出力部１９から構成されている。
【００２７】画素列１０の配列形態は、面積が同一でＣ
ＣＤアナログシフトレジスタ１６及び１７の画素領域に
おける電荷転送方向と直交する方向に一方及び他方が相
互に隣接して配設された第１色画素Ｐ１１及び第２色画
素Ｐ１２と、面積が第１色画素Ｐ１１または第２色画素
Ｐ１２の約２倍でこれら第１色画素Ｐ１１及び第２色画
素Ｐ１２に隣接して配設された第３色画素Ｐ１３とを一
単位とする配列形態となっている。
ＣＤアナログシフトレジスタ１６及び１７の画素領域に
おける電荷転送方向と直交する方向に一方及び他方が相
互に隣接して配設された第１色画素Ｐ１１及び第２色画
素Ｐ１２と、面積が第１色画素Ｐ１１または第２色画素
Ｐ１２の約２倍でこれら第１色画素Ｐ１１及び第２色画
素Ｐ１２に隣接して配設された第３色画素Ｐ１３とを一
単位とする配列形態となっている。
【００２８】第１色画素Ｐ１１、第２色画素Ｐ１２、第
３色画素Ｐ１３において発生した真の信号電荷出力は、
シフトゲート１４及び１５によりそれぞれ電極Ｅ１１、
Ｅ１２’、Ｅ１３に移送される。
３色画素Ｐ１３において発生した真の信号電荷出力は、
シフトゲート１４及び１５によりそれぞれ電極Ｅ１１、
Ｅ１２’、Ｅ１３に移送される。
【００２９】この際、ＣＣＤアナログシフトレジスタ１
６及び１７を構成する各電極にはそれぞれ暗時電荷出力
が発生している。暗時電荷出力の大きさは周辺環境に影
響されるため、ＣＣＤアナログシフトレジスタ１６を構
成する各電極に発生する暗時電荷出力の大きさは相互に
ほぼ均一であり、ＣＣＤアナログシフトレジスタ１７を
構成する各電極に発生する暗時電荷出力の大きさも相互
にほぼ均一であると考えられるが、ＣＣＤアナログシフ
トレジスタ１６を構成する各電極に発生する暗時電荷出
力の大きさとＣＣＤアナログシフトレジスタ１７を構成
する各電極に発生する暗時電荷出力の大きさとはある程
度差異があるのが通常である。本発明に係るＣＣＤリニ
アイメージセンサにおいては、その構成上、最終的に出
力される出力信号電荷中の暗時電荷出力の割合は以下の
ように必然的に均一化されることとなる。
６及び１７を構成する各電極にはそれぞれ暗時電荷出力
が発生している。暗時電荷出力の大きさは周辺環境に影
響されるため、ＣＣＤアナログシフトレジスタ１６を構
成する各電極に発生する暗時電荷出力の大きさは相互に
ほぼ均一であり、ＣＣＤアナログシフトレジスタ１７を
構成する各電極に発生する暗時電荷出力の大きさも相互
にほぼ均一であると考えられるが、ＣＣＤアナログシフ
トレジスタ１６を構成する各電極に発生する暗時電荷出
力の大きさとＣＣＤアナログシフトレジスタ１７を構成
する各電極に発生する暗時電荷出力の大きさとはある程
度差異があるのが通常である。本発明に係るＣＣＤリニ
アイメージセンサにおいては、その構成上、最終的に出
力される出力信号電荷中の暗時電荷出力の割合は以下の
ように必然的に均一化されることとなる。
【００３０】第１色画素Ｐ１１において発生した真の信
号電荷出力Ｓ１がシフトゲート１４によりＣＣＤアナロ
グシフトレジスタ１６の電極Ｅ１１に移送されると、電
極Ｅ１１中に発生し存在していた暗時電荷出力Ｑ１と足
し合わされることになる。このとき同時にＣＣＤアナロ
グシフトレジスタ１７の電極Ｅ１１’にも暗時電荷出力
Ｑ１’が存在している。これら信号電荷出力は順次出力
部１９に向かって転送されていき、出力部近傍部１８に
おいて合流し足し合わされることとなる。すなわち、最
終的に出力部１９から出力される出力信号電荷はＳ１＋
Ｑ１＋Ｑ１’となる。
号電荷出力Ｓ１がシフトゲート１４によりＣＣＤアナロ
グシフトレジスタ１６の電極Ｅ１１に移送されると、電
極Ｅ１１中に発生し存在していた暗時電荷出力Ｑ１と足
し合わされることになる。このとき同時にＣＣＤアナロ
グシフトレジスタ１７の電極Ｅ１１’にも暗時電荷出力
Ｑ１’が存在している。これら信号電荷出力は順次出力
部１９に向かって転送されていき、出力部近傍部１８に
おいて合流し足し合わされることとなる。すなわち、最
終的に出力部１９から出力される出力信号電荷はＳ１＋
Ｑ１＋Ｑ１’となる。
【００３１】第２色画素Ｐ１２及び第３色画素Ｐ１３に
おいて発生した真の信号電荷出力も同様に出力される。
第２色画素Ｐ１２において発生した真の信号電荷出力Ｓ
２がシフトゲート１５によりＣＣＤアナログシフトレジ
スタ１７の電極Ｅ１２’に移送されると、電極Ｅ１２’
中に発生し存在していた暗時電荷出力Ｑ１’と足し合わ
されることになる。このとき同時にＣＣＤアナログシフ
トレジスタ１６の電極Ｅ１２にも暗時電荷出力Ｑ１が存
在している。これら信号電荷出力は順次出力部１９に向
かって転送されていき、出力部近傍部１８において合流
し足し合わされることとなる。すなわち、最終的に出力
部１９から出力される出力信号電荷はＳ２＋Ｑ１＋Ｑ
１’となる。第３色画素Ｐ１３において発生した真の信
号電荷出力Ｓ３がシフトゲート１４によりＣＣＤアナロ
グシフトレジスタ１６の電極Ｅ１３に移送されると、電
極Ｅ１３中に発生し存在していた暗時電荷出力Ｑ１と足
し合わされることになる。このとき同時にＣＣＤアナロ
グシフトレジスタ１７の電極Ｅ１３’にも暗時電荷出力
Ｑ１’が存在している。これら信号電荷出力は順次出力
部１９に向かって転送されていき、出力部近傍部１８に
おいて合流し足し合わされることとなる。すなわち、最
終的に出力部１９から出力される出力信号電荷はＳ３＋
Ｑ１＋Ｑ１’となる。
おいて発生した真の信号電荷出力も同様に出力される。
第２色画素Ｐ１２において発生した真の信号電荷出力Ｓ
２がシフトゲート１５によりＣＣＤアナログシフトレジ
スタ１７の電極Ｅ１２’に移送されると、電極Ｅ１２’
中に発生し存在していた暗時電荷出力Ｑ１’と足し合わ
されることになる。このとき同時にＣＣＤアナログシフ
トレジスタ１６の電極Ｅ１２にも暗時電荷出力Ｑ１が存
在している。これら信号電荷出力は順次出力部１９に向
かって転送されていき、出力部近傍部１８において合流
し足し合わされることとなる。すなわち、最終的に出力
部１９から出力される出力信号電荷はＳ２＋Ｑ１＋Ｑ
１’となる。第３色画素Ｐ１３において発生した真の信
号電荷出力Ｓ３がシフトゲート１４によりＣＣＤアナロ
グシフトレジスタ１６の電極Ｅ１３に移送されると、電
極Ｅ１３中に発生し存在していた暗時電荷出力Ｑ１と足
し合わされることになる。このとき同時にＣＣＤアナロ
グシフトレジスタ１７の電極Ｅ１３’にも暗時電荷出力
Ｑ１’が存在している。これら信号電荷出力は順次出力
部１９に向かって転送されていき、出力部近傍部１８に
おいて合流し足し合わされることとなる。すなわち、最
終的に出力部１９から出力される出力信号電荷はＳ３＋
Ｑ１＋Ｑ１’となる。
【００３２】以上のように、各画素において発生した信
号電荷出力は点順次方式で転送され、最終的に出力部か
ら出力される出力信号電荷中の暗時電荷出力は常にＱ１
＋Ｑ１’となり、同一ＣＣＤアナログシフトレジスタを
構成する各電極中に発生し存在する暗時電荷出力の大き
さはほぼ均一であると考えられるので、Ｑ１＋Ｑ１’の
大きさは常にほぼ一定であると考えることができ、出力
信号電荷中に含まれる暗時電荷出力の割合は均一化され
ることとなる。
号電荷出力は点順次方式で転送され、最終的に出力部か
ら出力される出力信号電荷中の暗時電荷出力は常にＱ１
＋Ｑ１’となり、同一ＣＣＤアナログシフトレジスタを
構成する各電極中に発生し存在する暗時電荷出力の大き
さはほぼ均一であると考えられるので、Ｑ１＋Ｑ１’の
大きさは常にほぼ一定であると考えることができ、出力
信号電荷中に含まれる暗時電荷出力の割合は均一化され
ることとなる。
【００３３】また、本発明に係るＣＣＤリニアイメージ
センサにおいては、第３色画素Ｐ１３の開口面積が第１
色画素Ｐ１１または第２色画素Ｐ１２の開口面積に比し
て約２倍であることから、例えば、第１色、第２色、第
３色とされる３色のうちある１色についてのＣＣＤリニ
アイメージセンサの感度が低い場合は、当該１色を画素
の開口面積が広い第３色とすることにより感度を向上さ
せることができ、全体としての色のバランスも改善する
ことができる。
センサにおいては、第３色画素Ｐ１３の開口面積が第１
色画素Ｐ１１または第２色画素Ｐ１２の開口面積に比し
て約２倍であることから、例えば、第１色、第２色、第
３色とされる３色のうちある１色についてのＣＣＤリニ
アイメージセンサの感度が低い場合は、当該１色を画素
の開口面積が広い第３色とすることにより感度を向上さ
せることができ、全体としての色のバランスも改善する
ことができる。
【００３４】さらに、前述したように、固体撮像装置
は、通常、信号電荷転送方向の長さが信号電荷転送方向
に直交する方向の幅に比して非常に長く、したがって、
本発明に係るＣＣＤリニアイメージセンサの画素の配列
形態を採用することにより、信号電荷転送方向に直交す
る方向の幅が若干増加しても、信号電荷転送方向の長さ
を約２／３に縮小することにより、固体撮像装置の高集
積化を実現することができる。
は、通常、信号電荷転送方向の長さが信号電荷転送方向
に直交する方向の幅に比して非常に長く、したがって、
本発明に係るＣＣＤリニアイメージセンサの画素の配列
形態を採用することにより、信号電荷転送方向に直交す
る方向の幅が若干増加しても、信号電荷転送方向の長さ
を約２／３に縮小することにより、固体撮像装置の高集
積化を実現することができる。
【００３５】図２は、本発明に係る第２の点順次方式Ｃ
ＣＤリニアイメージセンサの概略構成図であり、説明の
簡単のため信号出力部近傍の一構成単位分のみ示してい
る。本発明に係る第２の点順次方式ＣＣＤリニアイメー
ジセンサの構成は、画素の配列形態を除き、本発明に係
る第１の点順次方式ＣＣＤリニアイメージセンサの構成
と同様の構成である。
ＣＤリニアイメージセンサの概略構成図であり、説明の
簡単のため信号出力部近傍の一構成単位分のみ示してい
る。本発明に係る第２の点順次方式ＣＣＤリニアイメー
ジセンサの構成は、画素の配列形態を除き、本発明に係
る第１の点順次方式ＣＣＤリニアイメージセンサの構成
と同様の構成である。
【００３６】すなわち、図２の本発明に係る第２の点順
次方式ＣＣＤリニアイメージセンサには、画素領域にお
いて略平行に配設されたＣＣＤアナログシフトレジスタ
２６及び２７と、これらＣＣＤアナログシフトレジスタ
２６及び２７の画素領域部分間に、それぞれに沿って略
平行に配設されたシフトゲート２４及び２５とが備えら
れ、これらシフトゲート２４及び２５間に、画素列２０
が配設されている。ＣＣＤアナログシフトレジスタ２６
及び２７は、これらを構成する電極が、出力部近傍部２
８に近づくにしたがい徐々に相互に接近し、出力部近傍
部２８で合流して１本のＣＣＤアナログシフトレジスタ
となり、単一の共通出力部２９を備えた構成となってお
り、当該部分が本発明に係る固体撮像装置の最も特徴的
な部分であることは、本発明に係る第１の点順次方式Ｃ
ＣＤリニアイメージセンサと同様である。
次方式ＣＣＤリニアイメージセンサには、画素領域にお
いて略平行に配設されたＣＣＤアナログシフトレジスタ
２６及び２７と、これらＣＣＤアナログシフトレジスタ
２６及び２７の画素領域部分間に、それぞれに沿って略
平行に配設されたシフトゲート２４及び２５とが備えら
れ、これらシフトゲート２４及び２５間に、画素列２０
が配設されている。ＣＣＤアナログシフトレジスタ２６
及び２７は、これらを構成する電極が、出力部近傍部２
８に近づくにしたがい徐々に相互に接近し、出力部近傍
部２８で合流して１本のＣＣＤアナログシフトレジスタ
となり、単一の共通出力部２９を備えた構成となってお
り、当該部分が本発明に係る固体撮像装置の最も特徴的
な部分であることは、本発明に係る第１の点順次方式Ｃ
ＣＤリニアイメージセンサと同様である。
【００３７】ＣＣＤアナログシフトレジスタ２６及び２
７は、それぞれ第１の駆動信号φ１により駆動される電
極（Ｅ２１、Ｅ２２、Ｅ２３、．．．及びＥ２１’、Ｅ
２２’、Ｅ２３’、．．．）及び第２の駆動信号φ２に
より駆動される電極から構成され、さらに前述のよう
に、出力部近傍部２８で合流して１本のＣＣＤアナログ
シフトレジスタとなり、出力部近傍部２８に備えられた
共通出力部２９から構成されている。
７は、それぞれ第１の駆動信号φ１により駆動される電
極（Ｅ２１、Ｅ２２、Ｅ２３、．．．及びＥ２１’、Ｅ
２２’、Ｅ２３’、．．．）及び第２の駆動信号φ２に
より駆動される電極から構成され、さらに前述のよう
に、出力部近傍部２８で合流して１本のＣＣＤアナログ
シフトレジスタとなり、出力部近傍部２８に備えられた
共通出力部２９から構成されている。
【００３８】画素列２０の配列形態は、面積が同一でＣ
ＣＤアナログシフトレジスタ２６及び２７の画素領域に
おける電荷転送方向に一方及び他方が相互に隣接し、か
つ、それぞれシフトゲート２４に隣接して配設された第
１色画素Ｐ２１及び第３色画素Ｐ２３と、面積が第１色
画素Ｐ２１または第３色画素Ｐ２３の約２倍でこれら第
１色画素Ｐ２１及び第３色画素Ｐ２３とシフトゲート２
５との間に配設された第２色画素Ｐ２２とを一単位とす
る配列形態となっている。
ＣＤアナログシフトレジスタ２６及び２７の画素領域に
おける電荷転送方向に一方及び他方が相互に隣接し、か
つ、それぞれシフトゲート２４に隣接して配設された第
１色画素Ｐ２１及び第３色画素Ｐ２３と、面積が第１色
画素Ｐ２１または第３色画素Ｐ２３の約２倍でこれら第
１色画素Ｐ２１及び第３色画素Ｐ２３とシフトゲート２
５との間に配設された第２色画素Ｐ２２とを一単位とす
る配列形態となっている。
【００３９】この構成により、本発明に係る第１のＣＣ
Ｄリニアイメージセンサと同様の効果を得ることができ
る。
Ｄリニアイメージセンサと同様の効果を得ることができ
る。
【００４０】画素の配列形態は、出力信号電荷を点順次
方式で転送することができる配列形態であれば、例え
ば、図１における第１色画素Ｐ１１及び第２色画素Ｐ１
２と第３色画素Ｐ１３とを入れ換える配列、図２におけ
る第１色画素Ｐ２１及び第３色画素Ｐ２３と第２色画素
Ｐ２２とを入れ換える配列、あるいはその他の配列形態
としても良い。
方式で転送することができる配列形態であれば、例え
ば、図１における第１色画素Ｐ１１及び第２色画素Ｐ１
２と第３色画素Ｐ１３とを入れ換える配列、図２におけ
る第１色画素Ｐ２１及び第３色画素Ｐ２３と第２色画素
Ｐ２２とを入れ換える配列、あるいはその他の配列形態
としても良い。
【００４１】
【００４２】
【発明の効果】以上説明したように、本発明に係る固体
撮像装置によれば、ＣＣＤレジスタは、複数の転送電極
が、画素列が配設される画素領域では画素列の両側に２
列に離間して各列配設され、転送されてきた信号電荷を
出力する出力部と画素領域との間において２列が１列に
合流するように配設され、かつ、画素からの信号電荷出
力を受け取るときは、２列の転送電極の信号電荷転送方
向に直交する方向においてそれぞれ対応する２個の転送
電極のうち一方の転送電極のみが信号電荷出力を受け取
って一方の転送電極下に存在する第１の暗時電荷出力と
ともに転送し、他方の転送電極はその下に存在する第２
の暗時電荷出力のみを転送し、２列が１列に合流する部
分において信号電荷出力と第１の暗時電荷出力と第２の
暗時電荷出力とが足し合わされて出力されるものとした
ので、高集積化のため画素列を単純な直線状でない配列
形態とした場合であっても、出力信号電荷中に含まれる
暗時電荷出力の割合を均一化することができる。
撮像装置によれば、ＣＣＤレジスタは、複数の転送電極
が、画素列が配設される画素領域では画素列の両側に２
列に離間して各列配設され、転送されてきた信号電荷を
出力する出力部と画素領域との間において２列が１列に
合流するように配設され、かつ、画素からの信号電荷出
力を受け取るときは、２列の転送電極の信号電荷転送方
向に直交する方向においてそれぞれ対応する２個の転送
電極のうち一方の転送電極のみが信号電荷出力を受け取
って一方の転送電極下に存在する第１の暗時電荷出力と
ともに転送し、他方の転送電極はその下に存在する第２
の暗時電荷出力のみを転送し、２列が１列に合流する部
分において信号電荷出力と第１の暗時電荷出力と第２の
暗時電荷出力とが足し合わされて出力されるものとした
ので、高集積化のため画素列を単純な直線状でない配列
形態とした場合であっても、出力信号電荷中に含まれる
暗時電荷出力の割合を均一化することができる。
【００４３】あるいは、ＣＣＤレジスタは、複数の転送
電極が、画素が配設される画素領域では画素列の両側に
略平行な２列に離間して各列直線状に配設され、転送さ
れてきた信号電荷を出力する出力部と画素領域との間に
おいて２列が１列に合流するように配設され、かつ、画
素からの信号電荷出力を受け取るときは、２列の転送電
極の信号電荷転送方向に直交する方向においてそれぞれ
対応する２個の転送電極のうち一方の転送電極のみが信
号電荷出力を受け取って一方の転送電極下に存在する第
１の暗時電荷出力とともに転送し、他方の転送電極はそ
の下に存在する第２の暗時電荷出力のみを転送し、２列
が１列に合流する部分において信号電荷出力と第１の暗
時電荷出力と第２の暗時電荷出力とが足し合わされて出
力されるものとしたので、高集積化のため画素列を単純
な直線状でない配列形態とした場合であっても、出力信
号電荷中に含まれる暗時電荷出力の割合を均一化するこ
とができる。
電極が、画素が配設される画素領域では画素列の両側に
略平行な２列に離間して各列直線状に配設され、転送さ
れてきた信号電荷を出力する出力部と画素領域との間に
おいて２列が１列に合流するように配設され、かつ、画
素からの信号電荷出力を受け取るときは、２列の転送電
極の信号電荷転送方向に直交する方向においてそれぞれ
対応する２個の転送電極のうち一方の転送電極のみが信
号電荷出力を受け取って一方の転送電極下に存在する第
１の暗時電荷出力とともに転送し、他方の転送電極はそ
の下に存在する第２の暗時電荷出力のみを転送し、２列
が１列に合流する部分において信号電荷出力と第１の暗
時電荷出力と第２の暗時電荷出力とが足し合わされて出
力されるものとしたので、高集積化のため画素列を単純
な直線状でない配列形態とした場合であっても、出力信
号電荷中に含まれる暗時電荷出力の割合を均一化するこ
とができる。
【００４４】画素列は、３色の画素からなる画素列であ
るものとしたので、均一かつ高解像度のカラー撮像が可
能な固体撮像装置を高集積化することができる。
るものとしたので、均一かつ高解像度のカラー撮像が可
能な固体撮像装置を高集積化することができる。
【００４５】画素列は、２本のシフトゲートのうち一方
のシフトゲートに対し相互に隣接して配設された第１の
面積の第１色画素と、第１色画素及び他方のシフトゲー
トに対し相互に隣接して配設された第１の面積とほぼ同
一の面積の第２色画素と、第１色画素及び第２色画素並
びに一方及び他方のシフトゲートのすべてに対し相互に
隣接して配設された第１の面積の約２倍の面積の第３色
画素とを一構成単位とする画素列であるものとしたの
で、出力信号電荷中に含まれる暗時電荷出力の割合を均
一に保持しつつ、所定色の感度が向上したカラー撮像が
可能な固体撮像装置を高集積化することができる。
のシフトゲートに対し相互に隣接して配設された第１の
面積の第１色画素と、第１色画素及び他方のシフトゲー
トに対し相互に隣接して配設された第１の面積とほぼ同
一の面積の第２色画素と、第１色画素及び第２色画素並
びに一方及び他方のシフトゲートのすべてに対し相互に
隣接して配設された第１の面積の約２倍の面積の第３色
画素とを一構成単位とする画素列であるものとしたの
で、出力信号電荷中に含まれる暗時電荷出力の割合を均
一に保持しつつ、所定色の感度が向上したカラー撮像が
可能な固体撮像装置を高集積化することができる。
【００４６】画素列は、２本のシフトゲートのうち一方
のシフトゲートに対し相互に隣接して配設された第１の
面積の第１色画素と、第１色画素及び一方のシフトゲー
トに対し相互に隣接して配設された第１の面積とほぼ同
一の面積の第２色画素と、第１色画素及び第２色画素並
びに他方のシフトゲートのすべてに対し相互に隣接して
配設された第１の面積の約２倍の面積の第３色画素とを
一構成単位とする画素列であるものとしたので、出力信
号電荷中に含まれる暗時電荷出力の割合を均一に保持し
つつ、所定色の感度が向上したカラー撮像が可能な固体
撮像装置を高集積化することができる。
のシフトゲートに対し相互に隣接して配設された第１の
面積の第１色画素と、第１色画素及び一方のシフトゲー
トに対し相互に隣接して配設された第１の面積とほぼ同
一の面積の第２色画素と、第１色画素及び第２色画素並
びに他方のシフトゲートのすべてに対し相互に隣接して
配設された第１の面積の約２倍の面積の第３色画素とを
一構成単位とする画素列であるものとしたので、出力信
号電荷中に含まれる暗時電荷出力の割合を均一に保持し
つつ、所定色の感度が向上したカラー撮像が可能な固体
撮像装置を高集積化することができる。
【図１】本発明に係る第１のＣＣＤリニアイメージセン
サの概略構成図。
サの概略構成図。
【図２】本発明に係る第２のＣＣＤリニアイメージセン
サの概略構成図。
サの概略構成図。
【図３】従来の点順次方式ＣＣＤリニアイメージセンサ
の概略構成図。
の概略構成図。
【図４】画素列の配列形態に特徴がある従来の点順次方
式ＣＣＤリニアイメージセンサの概略構成図。
式ＣＣＤリニアイメージセンサの概略構成図。
１０、２０、３０、４０、４０Ａ、４０Ｂ 画素列 Ｐ１１、Ｐ２１、Ｐ３１、Ｐ４１ 第１色画素 Ｐ１２、Ｐ２２、Ｐ３２、Ｐ４２ 第２色画素 Ｐ１３、Ｐ２３、Ｐ３３、Ｐ４３ 第３色画素 Ｅ１１〜Ｅ１３、Ｅ１１’〜Ｅ１３’、Ｅ２１〜Ｅ２
３、Ｅ２１’〜Ｅ２３’、 Ｅ３１〜Ｅ３３、Ｅ４１〜Ｅ４３、Ｅ４１’〜Ｅ４３’
転送電極 １４、１５、２４、２５、３４、４４、４５ シフトゲ
ート １６、１７、２６、２７、３６、４６、４７ ＣＣＤア
ナログシフトレジスタ １８、２８ 出力部近傍部 １９、２９、３９、４９、４９’ 出力部
３、Ｅ２１’〜Ｅ２３’、 Ｅ３１〜Ｅ３３、Ｅ４１〜Ｅ４３、Ｅ４１’〜Ｅ４３’
転送電極 １４、１５、２４、２５、３４、４４、４５ シフトゲ
ート １６、１７、２６、２７、３６、４６、４７ ＣＣＤア
ナログシフトレジスタ １８、２８ 出力部近傍部 １９、２９、３９、４９、４９’ 出力部
フロントページの続き (72)発明者 早 川 良 広 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (72)発明者 山 田 哲 生 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 平７−46371（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/339 H01L 27/148 H01L 29/762 H04N 5/335 H04N 9/07
Claims (5)
- 【請求項１】複数の画素が配設された画素列と、 複数の転送電極が、前記画素列が配設される画素領域で
は前記画素列の両側に２列に離間して各列配設され、転
送されてきた信号電荷を出力する出力部と前記画素領域
との間において前記２列が１列に合流するように配設さ
れ、かつ、前記画素からの信号電荷出力を受け取るとき
は、前記２列の前記転送電極の信号電荷転送方向に直交
する方向においてそれぞれ対応する２個の前記転送電極
のうち一方の前記転送電極のみが前記信号電荷出力を受
け取って前記一方の前記転送電極下に存在する第１の暗
時電荷出力とともに転送し、他方の前記転送電極はその
下に存在する第２の暗時電荷出力のみを転送し、前記２
列が前記１列に合流する部分において前記信号電荷出力
と前記第１の暗時電荷出力と前記第２の暗時電荷出力と
が足し合わされて出力されるＣＣＤシフトレジスタと、 前記２列をなして配設された前記転送電極の一方の列と
前記画素列との間及び他方の列と前記画素列との間にそ
れぞれ配設された２本のシフトゲートとを備えたことを
特徴とする固体撮像装置。 - 【請求項２】一構成単位が複数色画素からなり、各色の
信号電荷を所定順序で出力する点順次方式により出力可
能な配列形態に画素が配設された画素列と、 複数の転送電極が、前記画素が配設される画素領域では
前記画素列の両側に略平行な２列に離間して各列直線状
に配設され、転送されてきた信号電荷を出力する出力部
と前記画素領域との間において前記２列が１列に合流す
るように配設され、かつ、前記画素からの信号電荷出力
を受け取るときは、前記２列の前記転送電極の信号電荷
転送方向に直交する方向においてそれぞれ対応する２個
の前記転送電極のうち一方の前記転送電極のみが前記信
号電荷出力を受け取って前記一方の前記転送電極下に存
在する第１の暗時電荷出力とともに転送し、他方の前記
転送電極はその下に存在する第２の暗時電荷出力のみを
転送し、前記２列が前記１列に合流する部分において前
記信号電荷出力と前記第１の暗時電荷出力と前記第２の
暗時電荷出力とが足し合わされて出力されるＣＣＤシフ
トレジスタと、 前記転送電極が直線状に配設された前記２列の一方の列
と前記画素列との間及び他方の列と前記画素列との間
に、前記各列及び前記画素列に略平行にそれぞれ配設さ
れた２本のシフトゲートとを備えたことを特徴とする固
体撮像装置。 - 【請求項３】請求項１又は２に記載の固体撮像装置にお
いて、前記画素列は、３色の画素からなる画素列である
ことを特徴とする固体撮像装置。 - 【請求項４】請求項３に記載の固体撮像装置において、
前記画素列は、前記２本のシフトゲートのうち一方のシ
フトゲートに対し相互に隣接して配設された第１の面積
の第１色画素と、前記第１色画素及び前記他方のシフト
ゲートに対し相互に隣接して配設された前記第１の面積
とほぼ同一の面積の第２色画素と、前記第１色画素及び
第２色画素並びに前記一方及び他方のシフトゲートのす
べてに対し相互に隣接して配設された前記第１の面積の
約２倍の面積の第３色画素とを一構成単位とする画素列
であることを備えたことを特徴とする固体撮像装置。 - 【請求項５】請求項３に記載の固体撮像装置において、
前記画素列は、前記２本のシフトゲートのうち一方のシ
フトゲートに対し相互に隣接して配設された第１の面積
の第１色画素と、前記第１色画素及び前記一方のシフト
ゲートに対し相互に隣接して配設された前記第１の面積
とほぼ同一の面積の第２色画素と、前記第１色画素及び
第２色画素並びに前記他方のシフトゲートのすべてに対
し相互に隣接して配設された前記第１の面積の約２倍の
面積の第３色画素とを一構成単位とする画素列であるこ
とを備えたことを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33727695A JP3302242B2 (ja) | 1995-12-25 | 1995-12-25 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33727695A JP3302242B2 (ja) | 1995-12-25 | 1995-12-25 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181298A JPH09181298A (ja) | 1997-07-11 |
| JP3302242B2 true JP3302242B2 (ja) | 2002-07-15 |
Family
ID=18307091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33727695A Expired - Fee Related JP3302242B2 (ja) | 1995-12-25 | 1995-12-25 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3302242B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005050951A (ja) | 2003-07-31 | 2005-02-24 | Toshiba Corp | 固体撮像装置および電荷転送装置 |
| JP7159090B2 (ja) | 2019-03-20 | 2022-10-24 | 株式会社東芝 | 固体撮像装置及び固体撮像装置の制御方法 |
-
1995
- 1995-12-25 JP JP33727695A patent/JP3302242B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181298A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585817A (en) | Apparatus and a method for inputting/outputting an image | |
| EP0216188B1 (en) | Matrix display panel | |
| JPH02209091A (ja) | 液晶ディスプレイ装置 | |
| JPH06148680A (ja) | マトリクス型液晶表示装置 | |
| EP1558024B1 (en) | Image sensor array with variable resolution and high-speed output | |
| EP2826068B1 (en) | X-ray matrix imager | |
| JP3302242B2 (ja) | 固体撮像装置 | |
| JP4115152B2 (ja) | 撮像装置 | |
| JP2000101058A (ja) | 光電変換装置及び画素パネル | |
| US6546148B1 (en) | Circuitry for determining median of image portions | |
| JP3437208B2 (ja) | 信号処理装置 | |
| JPH01164165A (ja) | センサ駆動装置 | |
| JP4181703B2 (ja) | 光電変換装置 | |
| JP3146526B2 (ja) | Ｃｃｄ撮像素子 | |
| JP3940489B2 (ja) | 画像読み取り装置及び方法 | |
| JPH11164087A (ja) | 固体撮像装置およびその駆動方法 | |
| JP3067178B2 (ja) | カラーイメージセンサ及びその駆動方法 | |
| JP3116550B2 (ja) | 固体撮像素子 | |
| JPH05167775A (ja) | ２次元密着型イメージセンサ及びその駆動方法 | |
| JP4850641B2 (ja) | 固体撮像装置及び撮像システム | |
| JP3451806B2 (ja) | サンプルホールド回路及びその駆動方法及び液晶表示装置 | |
| JP2001160925A (ja) | 撮像装置 | |
| JPS61277251A (ja) | 画像情報入力装置 | |
| JPH0472762A (ja) | 固体撮像素子 | |
| JPH0251981A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |