JP2000100753A - 界面調節層を利用して金属配線層を形成する半導体素子の製造方法 - Google Patents

界面調節層を利用して金属配線層を形成する半導体素子の製造方法

Info

Publication number
JP2000100753A
JP2000100753A JP11057008A JP5700899A JP2000100753A JP 2000100753 A JP2000100753 A JP 2000100753A JP 11057008 A JP11057008 A JP 11057008A JP 5700899 A JP5700899 A JP 5700899A JP 2000100753 A JP2000100753 A JP 2000100753A
Authority
JP
Japan
Prior art keywords
layer
forming
interface control
control layer
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11057008A
Other languages
English (en)
Other versions
JP4005738B2 (ja
Inventor
Mee-Yong Yoon
美 英 尹
Sang-In Lee
相 忍 李
Genshaku Rin
▲げん▼ 錫 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000100753A publication Critical patent/JP2000100753A/ja
Application granted granted Critical
Publication of JP4005738B2 publication Critical patent/JP4005738B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

(57)【要約】 【課題】 界面調節層を用いて金属配線層を形成する半
導体素子の製造方法を提供する。 【解決手段】 半導体基板上に半導体基板の導電領域を
露出させるコンタクトホールを含む層間絶縁膜を形成す
る。コンタクトホールの内壁及び層間絶縁膜の上部に連
続的に蒸着された複数の原子層よりなる界面調節層を数
Åないし数十Åの厚さに形成する。界面調節層が形成さ
れた結果物上にＣＶＤ方法によってＡｌを全面蒸着して
コンタクトホール内にコンタクトプラグを形成すると同
時に層間絶縁膜上にコンタクトプラグと連結される配線
層を形成する。これにより、優秀な表面形状を有するＡ
ｌ配線層が得られ、配線層の信頼度を向上させることが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に係り、特に微細なコンタクトによって下部の導電層
と連結される金属配線層を備えた半導体素子の製造方法
に関する。
【０００２】
【従来の技術】半導体装置が高集積化に伴って、コンタ
クトホールは小径化され、その縦横比は徐々に大きくな
っている。これにより、比較的大きな縦横比を有する微
細なコンタクトホールを効率よく充填する工程が必要と
なった。
【０００３】コンタクトホールの充填工程として現在多
く使われているＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）方法を利用する場合には形成
される膜のステップカバレージ（ｓｔｅｐ ｃｏｖｅｒ
ａｇｅ）が劣って微細なコンタクトホールを完全に充填
することはむずかしい。これを克服するために、ＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）方法によって金属を蒸着する方法、すなわちコンタ
クトホールの内部をＣＶＤ方法によってタングステンで
充填してタングステンプラグを形成する方法が使われて
いる。しかし、ＣＶＤ方法によって蒸着されるタングス
テンプラグは比抵抗が高く、その上に形成されるアルミ
ニウム配線層との界面反応によってコンタクト抵抗が増
える短所がある。
【０００４】したがって、コンタクトホール内に比抵抗
が比較的低いアルミニウムをＣＶＤ方法で蒸着してコン
タクトを形成することが最も理想的である。しかし、現
在使われているＣＶＤ全面蒸着（ｂｌａｎｋｅｔ ｄｅ
ｐｏｓｉｔｉｏｎ）方法によってアルミニウム膜を形成
する場合には、その厚さが厚くなるほど表面形状が劣る
問題がある。このように、表面形状が不良な膜としては
完壁なコンタクトの充填が不可能である。したがって、
ＣＶＤ方法によって形成されるアルミニウム膜を金属配
線に適用するためには表面形状を改善することが必須で
ある。
【０００５】
【発明が解決しようとする課題】本発明の目的は大きな
縦横比を有する微細なコンタクトホールを完壁に充填す
ると同時に優秀な表面形状を有する金属配線層を形成し
うる半導体素子の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するため
の、本発明の第１実施例による半導体素子の製造方法で
は、半導体基板上に前記半導体基板の導電領域を露出さ
せるコンタクトホールを含む層間絶縁膜を形成する。前
記コンタクトホールの内壁及び前記層間絶縁膜の上部に
連続的に蒸着された複数の原子層よりなる界面調節層を
数Åないし数十Åの厚さに形成する。前記界面調節層が
形成された結果物上にＣＶＤ方法によってＡｌを全面蒸
着して前記コンタクトホール内にコンタクトプラグを形
成すると同時に前記層間絶縁膜上に前記コンタクトプラ
グと連結される配線層を形成する。
【０００７】また、前記層間絶縁膜を形成した後及び界
面調節層を形成する前に、前記露出された導電領域と、
前記コンタクトホールにより露出される層間絶縁膜の側
壁及び上面にオーミック層を形成し、前記オーミック層
上に障壁層をさらに形成する。この時、前記界面調節層
は前記障壁層上に形成される。
【０００８】前記界面調節層は単一元素よりなる単一金
属薄膜、または２種またはそれ以上の元素よりなる合金
薄膜で形成される。
【０００９】前記界面調節層はＡＬＤ（Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、サイクリックＣ
ＶＤ（ｃｙｃｌｉｃ ＣＶＤ）またはデジタルＣＶＤ
（ｄｉｇｉｔａｌ ＣＶＤ）方法によって形成される。
【００１０】前記界面調節層はＳｉが含まれるＡｌ薄膜
で形成される。このような界面調節層を形成するため
に、まず前記障壁層の形成された結果物上にＳｉ含有ガ
スをフラッシュ（ｆｌｕｓｈ）して前記障壁層の表面に
Ｓｉを吸着させる。過剰のＳｉ含有ガスを取り除く。前
記Ｓｉが吸着された結果物上にＡｌ含有ガスを供給して
前記障壁層及び吸着されたＳｉ表面にＡｌを吸着させ
る。過剰のＡｌ含有ガスを取り除く。前記段階を繰り返
して前記障壁層上に前記Ｓｉが含まれるＡｌ薄膜を形成
する。
【００１１】好ましくは、前記障壁層はＴｉリッチＴｉ
Ｎ膜で形成される。
【００１２】前記Ａｌ吸着段階ではＡｌ蒸着を向上させ
るために前記Ａｌ含有ガスの供給と同時にＨ2 ガスを供
給できる。
【００１３】前記コンタクトプラグ及び配線層の形成段
階は前記界面調節層の形成段階とインサイチュ（ｉｎ−
ｓｉｔｕ）で行なわれる。
【００１４】前記界面調節層の形成段階後前記コンタク
トプラグ及び配線層の形成段階前に、前記界面調節層の
表面が酸化されることを防止するための表面処理層を前
記界面調節層上に形成する段階をさらに含むことができ
る。この時、前記Ａｌの蒸着は前記表面処理層上で行な
われる。
【００１５】前記表面処理層は前記界面調節層の表面に
水素または窒素を吸着させることによって形成される。
【００１６】本発明の第２実施例による半導体素子の製
造方法では、半導体基板上に前記半導体基板の導電領域
を露出させるコンタクトホールを含む層間絶縁膜を形成
する。前記コンタクトホールの内壁及び前記層間絶縁膜
の上部に連続的に蒸着された複数の原子層よりなる界面
調節層を数Åないし数十Åの厚さに形成する。前記界面
調節層上にＣＶＤ方法によってＡｌを全面蒸着して前記
コンタクトホールの内部を充填すると同時に前記層間絶
縁膜の上部を覆う導電層を形成する。前記結果物をアニ
ーリングして前記界面調節層内の原子を前記導電層内に
拡散させドーパントでドーピングされたＡｌ配線層を形
成する。
【００１７】前記層間絶縁膜の形成後及び前記界面調節
層の形成前に、前記露出された導電領域と、前記コンタ
クトホールにより露出される層間絶縁膜の側壁及び上面
にオーミック層を形成する。前記オーミック層上に障壁
層を形成する。この時、前記界面調節層は前記障壁層上
に形成される。
【００１８】前記界面調節層はＡＬＤ、サイクリックＣ
ＶＤまたはデジタルＣＶＤ方法によって形成される。
【００１９】前記界面調節層はＣｕ、Ｔｉ、Ｗ、Ｓｉ、
Ｔａ及びＡｇよりなる群から選択されるいずれか一つで
形成される。
【００２０】前記界面調節層がＣｕからなる場合、前記
界面調節層の形成段階は（ｈｆａｃ）Ｃｕ（ＴＭＶ
Ｓ）、ＣｕＣｌ2 及びＣｕ2 Ｉ4 よりなる群から選択さ
れるいずれか一つまたはその組み合わせよりなるガスを
フラッシュして前記障壁層の表面にＣｕを吸着させる段
階と、パージングガスを使用して前記結果物をパージン
グする段階と、前記段階を繰り返す段階を含む。
【００２１】前記アニーリング段階は３００ないし６５
０℃の温度で行なう。
【００２２】前記界面調節層がＴｉからなる場合、前記
界面調節層の形成段階はＴｉＣｌ4、ＴＤＥＡＴ（ｔｒ
ｉｄｉｅｔｈｙｌａｍｉｎｅ ｔｉｔａｎａｔｅ）及び
ＴＤＭＡＴ（ｔｒｉｄｉｍｅｔｈｙｌａｍｉｎｅ ｔｉ
ｔａｎａｔｅ）よりなる群から選択されるいずれか一つ
またはその組み合わせよりなるガスをフラッシュする段
階を含む。
【００２３】前記界面調節層がＷからなる場合、前記界
面調節層の形成段階はＷＦ6 ガスをフラッシュする段階
を含む。
【００２４】前記界面調節層がＳｉからなる場合、前記
界面調節層の形成段階はＳｉＨ4 、ＳｉＨ3 Ｃｌ、Ｓｉ
ＨＣｌ3 、Ｓｉ2 Ｈ6 及びＳｉＣｌ4 よりなるいずれか
一つまたはその組合のガスをフラッシュする段階を含
む。この時、アニーリング段階は４００ないし６５０℃
の温度で行なう。
【００２５】前記界面調節層の形成段階後及び前記導電
層の形成段階前に、前記界面調節層の表面が酸化される
ことを防止するための表面処理層を前記界面調節層上に
形成する段階をさらに含む。この時、前記導電層は前記
表面処理層上に形成される。
【００２６】本発明の第３実施例による半導体素子の製
造方法では、半導体基板上に前記半導体基板の導電領域
を露出させるコンタクトホールを含む層間絶縁膜を形成
する。前記コンタクトホールの内壁及び前記層間絶縁膜
の上部にＳｉが含まれるＡｌ薄膜よりなる第１界面調節
層を数Åないし数十Åの厚さに形成する。前記第１界面
調節層上に連続的に蒸着された複数のＣｕ原子層よりな
る第２界面調節層を形成する。前記第２界面調節層上に
ＣＶＤ方法によってＡｌを全面蒸着して前記コンタクト
ホール内部を充填すると同時に前記層間絶縁膜の上部を
覆う導電層を形成する。前記結果物をアニーリングして
Ｓｉ及びＣｕがドーピングされたＡｌ配線層を形成す
る。
【００２７】前記層間絶縁膜の形成後及び前記第１界面
調節層の形成前に、前記露出された導電領域と、前記コ
ンタクトホールにより露出される層間絶縁膜の側壁及び
上面にオーミック層を形成し、前記オーミック層上に障
壁層を形成する段階をさらに含む。この時、前記第１界
面調節層は前記障壁層上に形成される。
【００２８】前記第１及び第２界面調節層は各々ＡＬ
Ｄ、サイクリックＣＶＤまたはデジタルＣＶＤ方法によ
って形成される。
【００２９】前記第１界面調節層を形成する段階では前
記障壁層が形成された結果物上にＳｉ含有ガスをフラッ
シュして前記障壁層の表面にＳｉを吸着させる。過剰の
Ｓｉ含有ガスを取り除く。前記Ｓｉが吸着された結果物
上にＡｌ含有ガスを供給して前記障壁層及び吸着された
Ｓｉ表面にＡｌを吸着させる。過剰のＡｌ含有ガスを取
り除く。前記段階を繰り返して前記障壁層上に前記Ｓｉ
が含まれるＡｌ薄膜を形成する。
【００３０】好ましくは、前記障壁層はＴｉリッチＴｉ
Ｎ膜で形成される。
【００３１】前記Ａｌ吸着段階では前記Ａｌソースガス
の供給と同時にＨ2 ガスを供給できる。
【００３２】前記第２界面調節層の形成段階では（ｈｆ
ａｃ）Ｃｕ（ＴＭＶＳ）、ＣｕＣｌ 2 及びＣｕ2 Ｉ4 か
らなる群から選択されるいずれか一つまたはその組み合
わせよりなるガスをフラッシュして前記第１界面調節層
の表面にＣｕを吸着させる。パージングガスを使用して
前記Ｃｕが吸着された結果物をパージングする。前記段
階を繰り返す。
【００３３】前記アニーリング段階は３００ないし６５
０℃の温度で行なう。
【００３４】前記第１界面調節層の形成段階、前記第２
界面調節層の形成段階及び前記導電層の形成段階はイン
サイチュで連続的に行なわれることができる。
【００３５】前記第２界面調節層の形成段階後及び前記
導電層の形成段階前に、前記第２界面調節層の表面が酸
化されることを防止するための表面処理層を前記第２界
面調節層上に形成する段階をさらに含むことができる。
【００３６】本発明によれば、優秀な表面形状を有する
Ａｌ配線層が得られ、配線層の信頼度を向上させること
ができる。
【００３７】
【発明の実施の形態】以下、本発明の好ましい実施例に
対して添付した図面を参照して詳しく説明する。
【００３８】図１ないし図５は本発明の第１実施例によ
る半導体素子の製造方法を説明するために工程順序によ
って示した断面図である。
【００３９】図１を参照すれば、所定の導電領域１２が
形成された半導体基板１０上に前記導電領域１２を露出
させるコンタクトホールＨ１を含む層間絶縁膜２０を形
成する。
【００４０】図２を参照すれば、前記露出された導電領
域１２と、前記コンタクトホールＨ１により露出される
層間絶縁膜２０の側壁及び上面にオーミック層３２、例
えばＴｉ膜を形成し、前記オーミック層３２上に障壁層
（ｂａｒｒｉｅｒ ｌａｙｅｒ）３４、例えばＴｉＮ膜
を形成する。好ましくは、前記障壁層３４は通常なＴｉ
Ｎ膜よりＴｉ含有量が高いＴｉリッチ（Ｔｉ−ｒｉｃ
ｈ）ＴｉＮ膜で形成する。このように形成する理由は後
述する。
【００４１】図３を参照すれば、前記オーミック層３２
及び障壁層３４で覆われたコンタクトホールＨ１の内壁
及び前記層間絶縁膜２０の上部にＡＬＤ方法で連続的に
蒸着された複数の原子層よりなる界面調節層４２を数Å
ないし数十Å、好ましくは１０Å未満の厚さに形成す
る。ここで、前記界面調節層４２はＳｉが含まれるＡｌ
薄膜よりなる。
【００４２】ＡＬＤ方法で形成される前記界面調節層４
２は必要なソースガス（ｓｏｕｒｃｅ ｇａｓ）を順次
に供給して化学吸着（ｃｈｅｍｉ ｓｏｒｐｔｉｏｎ）
方法によって非常に薄い膜を連続的に密度高く形成しう
る。したがって、このような界面調節層４２上にＣＶＤ
方法でＡｌ膜を形成すれば、そのＡｌ膜が数千Åに厚く
なっても表面形状の非常に優秀なＡｌ膜が得られ、大き
な縦横比によって段差が大きい微細なコンタクトホール
を完壁に充填しうる。
【００４３】前記Ｓｉが含まれるＡｌ薄膜よりなる界面
調節層４２を形成するために、まず前記障壁層３４が形
成された結果物上にＳｉ含有ガスをフラッシュして前記
障壁層３４の表面にＳｉを吸着させる。前記Ｓｉ含有ガ
スとして、例えばＳｉＨ4 を使用する。この吸着段階は
ＳｉＨ4 が適切に分解できる温度である４００ないし９
００℃、好ましくは７５０℃の温度に行なう。Ｓｉ含有
ガスとしてＳｉＨ3 Ｃｌ、ＳｉＨ2 Ｃｌ2 、ＳｉＨＣｌ
3 、Ｓｉ2 Ｈ6 またはＳｉＣｌ4 を使用することも可能
である。この時、前述したように前記障壁層３４をＴｉ
リッチＴｉＮ膜で形成すれば、ＴｉＮ膜中の過剰のＴｉ
がＳｉＨ4 から供給されるＳｉと反応して前記障壁層３
４上のＳｉの吸着を容易にしうる。
【００４４】続いて、前記障壁層３４上に吸着されたＳ
ｉを除いた残り過剰のＳｉＨ4 はパージング（ｐｕｒｇ
ｉｎｇ）またはポンピング（ｐｕｍｐｉｎｇ ｏｕｔ）
によって取り除く。
【００４５】その後、Ｓｉが吸着された結果物上にＡｌ
含有ガスであるＴＭＡ（ｔｒｉｍｅｔｈｙｌ ａｌｕｍ
ｉｎｕｍ）を供給すれば、Ａｌ（ＣＨ3 ）３＋ＳｉＨ4
→Ｓｉ−Ａｌ＋ＣＨ4 （↑）の反応によってＴＭＡのメ
チル基がメタンに気化され、Ａｌが障壁層３４を構成す
るＴｉＮ及びその上に吸着されたＳｉ上に吸着される。
ここで、ＴＭＡの供給と同時にＨ2 ガスを共に供給すれ
ば、Ａｌ（ＣＨ3 ）3＋Ｈ2 →Ａｌ＋ＣＨ4 の反応が誘
導されてＡｌ蒸着をさらに容易にすることができる。
【００４６】また、前記Ａｌ含有ガスとしてＤＭＡＨ
（ｄｉｍｅｔｈｙｌ ａｌｕｍｉｎｕｍ ｈｙｄｒｉｄ
ｅ）、ＤＭＥＡＡ（ｄｉｍｅｔｈｙｌ ｅｔｈｙｌ ａ
ｍｉｎｅａｌａｎｅ）またはＴＩＢＡ（ｔｒｉｉｓｏｂ
ｕｔｙｌ ａｌｕｍｉｎｕｍ）を使用することも可能で
ある。
【００４７】次いで、過剰のＴＭＡをパージングまたは
ポンピングによって取り除く。
【００４８】前述したようなＳｉ吸着、Ａｌ蒸着段階を
必要な回数だけ繰り返して均一なサイズのグレーンが高
密度で形成されている複数の薄膜を連続的に蒸着するこ
とにより、Ｓｉが含まれるＡｌ膜よりなる前記界面調節
層４２を得ることができる。
【００４９】ＣＶＤ方法によって形成されるＡｌ配線層
ではＡｌの凝集（ａｇｇｌｏｍｅｒａｔｉｏｎ）現像が
よく発生し、Ａｌ配線層が厚くなるほど特定の核形成位
置（ｎｕｃｌｅａｔｉｏｎ ｓｉｔｅ）で速く成長され
る傾向がある。したがって、前記界面調節層４２を形成
するにおいて蒸着速度を調節することによって、グレー
ン結晶化特性が優秀で核形成位置が高密度で緻密に確保
することが重要である。すなわち、前記障壁層３４上に
ＡＬＤ方法で均一なサイズのＡｌ核をランダムに分布さ
せて高密度の核形成位置を確保し、均一なサイズのグレ
ーンが高密度で緻密に形成された原子層単位の前記界面
調節層４２が得られる程に前記界面調節層４２を比較的
低い蒸着速度で形成した後、その上に連続的にＣＶＤ方
法によって前記界面調節層４２の蒸着速度より速くＡｌ
配線層を形成する。その結果、優秀な表面形状を有する
Ａｌ配線層を得ることができる。
【００５０】前記界面調節層４２を形成するためにＡＬ
Ｄ方法を使用すると説明したが、サイクリックＣＶＤま
たはデジタルＣＶＤ方法によって前記界面調節層４２を
形成することも可能である。
【００５１】前記界面調節層４２内に含まれているＳｉ
はＡｌ粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）またはグ
レーン内に析出されている状態で存在するようになる。
したがって、Ａｌの凝集を防止し、Ａｌの核形成位置を
均一に分布させる。
【００５２】図４を参照すれば、前記界面調節層４２の
表面に水素含有ガスまたは窒素含有ガスを供給して水素
または窒素を吸着させて前記界面調節層４２の表面に表
面処理層４４を薄く形成する。前記表面処理層４４は前
記界面調節層４２の表面が酸化されることを防止するた
めに形成するものである。後続のＣＶＤ蒸着段階を前記
界面調節層４２の形成段階とインサイチュで行なう場合
には前記表面処理層４４の形成段階を省略できる。
【００５３】図５を参照すれば、前記表面処理層４４が
形成された結果物上にＣＶＤ方法によってＡｌを全面蒸
着して前記コンタクトホールＨ１内にコンタクトプラグ
５２を形成すると同時に前記層間絶縁膜２０上に前記コ
ンタクトプラグ５２と連結される配線層５０を１，００
０ないし８，０００Åの厚さに形成する。
【００５４】好ましくは、前記コンタクトプラグ５２及
び配線層５０の形成段階は前記界面調節層４２の形成段
階とインサイチュで行なう。
【００５５】この時、前記コンタクトホールＨ１の内壁
に前記界面調節層４２をあらかじめ形成したので、前記
コンタクトプラグ５２によって前記コンタクトホールＨ
１を完壁に充填すると同時に優秀な表面形状を有する前
記配線層５０が得られる。
【００５６】図６ないし図９は本発明の第２実施例によ
る半導体素子の製造方法を説明するために工程順序によ
って示した断面図である。
【００５７】図６を参照すれば、図１及び図２を参照し
て説明したような方法で半導体基板１１０上に前記半導
体基板１１０の導電領域を露出させるコンタクトホール
Ｈ２を含む層間絶縁膜１２０を形成し、前記半導体基板
１１０の露出された導電領域と、前記コンタクトホール
Ｈ２により露出される層間絶縁膜１２０の側壁及び上面
にＴｉよりなるオーミック層１３２及びＴｉＮよりなる
障壁層１３４を順に形成する。
【００５８】次いで、前記障壁層１３４に覆われた前記
コンタクトホールＨ２の内壁及び前記層間絶縁膜１２０
の上部にＡＬＤ、サイクリックＣＶＤまたはデジタルＣ
ＶＤ方法によって連続的に蒸着された複数の原子層より
なる界面調節層１４２を数Åないし数十Å、好ましくは
２０Å以下の厚さに形成する。
【００５９】前記界面調節層１４２はＣｕ、Ｔｉ、Ｗ、
Ｓｉ、Ｔａ及びＡｇで形成することができる。本例では
前記界面調節層１４２をＣｕで形成する場合に対して説
明する。
【００６０】Ｃｕよりなる前記界面調節層１４２を形成
するために、まずＣｕのソースガスとして（ｈｆａｃ）
Ｃｕ（ＴＭＶＳ）［（ｈｅｘａｆｌｕｏｒｏａｃｅｔｙ
ｌ）Ｃｕ（ｔｒｉｍｅｔｈｙｌｖｉｎｙｌｓｉｌａｎ
ｅ）］、ＣｕＣｌ2 またはＣｕ 2 Ｉ4 ガスを前記障壁層
１３４が形成された結果物上にフラッシュして前記障壁
層１３４の表面にＣｕを吸着させた後、Ｈ2 、Ｈｅまた
はＡｒガスを使用してパージングする。前記フラッシュ
段階及びパージング段階を必要な回数だけ繰り返して連
続的に薄く蒸着された複数のＣｕ原子層よりなる前記界
面調節層１４２を形成する。
【００６１】前記界面調節層１４２をＴｉで形成する場
合にはソースガスとしてＴｉＣｌ4、ＴＤＥＡＴまたは
ＴＤＭＡＴガスをフラッシュする。
【００６２】前記界面調節層１４２をＷで形成する場合
にはソースガスとしてＷＦ6 ガスをフラッシュする。前
記界面調節層１４２をＳｉで形成する場合にはソースガ
スとしてＳｉＨ4 、ＳｉＨ3 Ｃｌ、ＳｉＨＣｌ3 、Ｓｉ
2 Ｈ6 またはＳｉＣｌ4 ガスをフラッシュする。
【００６３】図７を参照すれば、前記界面調節層１４２
の表面が酸化されることを防止するために前記界面調節
層１４２の表面に水素含有ガスまたは窒素含有ガスを供
給して水素または窒素を吸着させて表面処理層１４４を
薄く形成する。後続のＣＶＤ蒸着段階を前記界面調節層
１４２形成段階とインサイチュで行なう場合には前記表
面処理層１４４の形成段階を省略できる。
【００６４】図８を参照すれば、前記表面処理層１４４
が形成された結果物上にＣＶＤ方法によってＡｌを全面
蒸着して前記コンタクトホールＨ２内部を充填すると同
時に前記層間絶縁膜１２０の上部を覆う導電層１５０を
形成する。この時、前記コンタクトホールＨ２の内壁に
薄くて連続的な前記界面調節層１４２をあらかじめ形成
したので、前記障壁層１３４を構成するＴｉＮの表面に
Ｃｕが連続膜の形態で吸着されている。このような状態
で前記導電層１５０をＣＶＤ方法で形成すれば、前記導
電層１５０を厚く形成しても前記コンタクトホールＨ２
を完壁に充填すると同時に優秀な表面形状を有する前記
導電層１５０が得られる。
【００６５】好ましくは、前記導電層１５０の形成段階
は前記界面調節層１４２の形成段階とインサイチュで行
なう。
【００６６】図９を参照すれば、前記導電層１５０が形
成された結果物を３００ないし６５０℃、好ましくは４
５０ないし５００℃の温度でアニーリングして前記界面
調節層１４２内のＣｕ原子を前記導電層１５０内に拡散
させる。その結果、ＣｕがドーピングされたＡｌ配線層
１５０ａが得られる。前記Ａｌ配線層１５０ａ内のＣｕ
のドーピング濃度を０．５ａｔｍ％程度にすれば前記界
面調節層１４２の厚さを２０Å以下にすれば十分であ
る。
【００６７】前述したように、前記界面調節層１４２を
構成するＣｕが前記障壁層１３４を構成するＴｉＮ上に
吸着されている状態でＣＶＤ方法で前記導電層１５０を
形成すれば、厚いＡｌ導電層においてでも優秀な表面形
状が得られると同時にＡｌ配線層１５０ａでＣｕがドー
パント（ｄｏｐａｎｔ）として作用して配線層の信頼性
を向上させうる。
【００６８】前記界面調節層１４２をＣｕでない他の元
素、例えばＴｉ、Ｗ、Ｓｉ、ＴａまたはＡｇを利用して
形成する場合にも同一な効果を期待することができる。
【００６９】前記界面調節層１４２をＴｉで形成した場
合には前記導電層１５０が形成された結果物を４００な
いし６５０℃の温度でアニーリングする。
【００７０】図１０ないし図１４は本発明の第３実施例
による半導体素子の製造方法を説明するために工程順序
によって示した断面図である。
【００７１】図１０を参照すれば、図１及び図２を参照
して説明したような方法で半導体基板２１０上に前記半
導体基板２１０の導電領域を露出させるコンタクトホー
ルＨ３を含む層間絶縁膜２２０を形成し、前記半導体基
板２１０の露出された導電領域と、前記コンタクトホー
ルＨ３により露出される層間絶縁膜２２０の側壁及び上
面にＴｉよりなるオーミック層２３２及びＴｉＮよりな
る障壁層２３４を順に形成する。
【００７２】次いで、図３の説明と同一な方法によっ
て、前記障壁層２３４で覆われた前記コンタクトホール
Ｈ３の内壁及び前記層間絶縁膜２２０の上部にＳｉが含
まれるＡｌ薄膜よりなる第１界面調節層２４２を数Åな
いし数十Å、好ましくは１０Å未満の厚さに形成する。
【００７３】図１１を参照すれば、図６の説明と同一な
方法で、前記第１界面調節層２４２上にＣｕよりなる第
２界面調節層２４４を形成する。前記第２界面調節層２
４４はＴｉ、Ｗ、Ｓｉ、ＴａまたはＡｇとしてでも形成
することができる。
【００７４】また、前記第２界面調節層２４４を第２実
施例のように薄い連続膜の形態で形成することも可能で
あるが、前記第１界面調節層２４２上にこの分野で公知
された技術によって複数のアイランド（ｉｓｌａｎｄ）
状に形成する方法も可能である。
【００７５】図１２を参照すれば、図７の説明と同一な
方法で、前記第２界面調節層２４４の表面に酸化防止用
表面処理層２４６を形成する。後続のＣＶＤによるＡｌ
蒸着段階を前記第１及び第２界面調節層２４２、２４４
の形成段階とインサイチュで行なう場合には前記表面処
理層２４６の形成段階を省略できる。
【００７６】図１３を参照すれば、前記表面処理層２４
６が形成された結果物上にＣＶＤ方法によってＡｌを全
面蒸着して前記コンタクトホールＨ３の内部を充填する
と同時に前記層間絶縁膜２２０の上部を覆う導電層２５
０を形成する。この時、前記コンタクトホールＨ３の内
壁に前記第１及び第２界面調節層２４２、２４４をあら
かじめ形成したので、前記導電層２５０によって前記コ
ンタクトホールＨ３を完壁に充填すると同時に優秀な表
面形状を有する前記導電層２５０が得られる。
【００７７】好ましくは、前記導電層２５０の形成段階
は前記第１及び第２界面調節層２４２、２４４の形成段
階とインサイチュで行なう。
【００７８】図１４を参照すれば、前記導電層２５０が
形成された結果物を３００ないし６５０℃、好ましくは
４５０ないし５００℃の温度でアニーリングして前記第
１界面調節層２４２内のＳｉ原子及び前記第２界面調節
層２４４内のＣｕ原子を前記導電層２５０内に拡散させ
る。その結果、Ｓｉ及びＣｕがドーピングされたＡｌ配
線層２５０ａが得られる。
【００７９】本実施例では、前記第１及び第２界面調節
層２４２、２４４によって優秀な表面形状を有する前記
Ａｌ配線層２５０ａを形成すると同時に前記Ａｌ配線層
２５０ａで前記第１及び第２界面調節層２４２、２４４
のＳｉ及びＣｕがドーパントで作用して配線層の信頼性
を向上させることができる。
【００８０】
【発明の効果】前述したように、本発明によれば障壁層
上にＡＬＤ方法、サイクリックＣＶＤ方法またはデジタ
ルＣＶＤ方法によって均一なサイズのグレーンよりなる
高密度の界面調節層を形成した後、Ａｌ配線層を形成す
るので、優秀な表面形状を有するＡｌ配線層を得て、前
記界面調節層を配線層内のドーパントとして利用できる
ので、配線層の信頼度を向上させうる。
【００８１】以上、本発明を好ましい実施例を挙げて詳
しく説明したが、本発明は前記実施例に限らず、本発明
の技術的思想の範囲内で当分野で通常の知識を有する者
によって多様な変形が可能である。
【図面の簡単な説明】
【図１】 本発明の第１実施例に係る半導体素子の製造
方法を説明するための断面図である。
【図２】 本発明の第１実施例に係る半導体素子の製造
方法を説明するための断面図である。
【図３】 本発明の第１実施例に係る半導体素子の製造
方法を説明するための断面図である。
【図４】 本発明の第１実施例に係る半導体素子の製造
方法を説明するための断面図である。
【図５】 本発明の第１実施例に係る半導体素子の製造
方法を説明するための断面図である。
【図６】 本発明の第２実施例に係る半導体素子の製造
方法を説明するための断面図である。
【図７】 本発明の第２実施例に係る半導体素子の製造
方法を説明するための断面図である。
【図８】 本発明の第２実施例に係る半導体素子の製造
方法を説明するための断面図である。
【図９】 本発明の第２実施例に係る半導体素子の製造
方法を説明するための断面図である。
【図１０】 本発明の第３実施例に係る半導体素子の製
造方法を説明するための断面図である。
【図１１】 本発明の第３実施例に係る半導体素子の製
造方法を説明するための断面図である。
【図１２】 本発明の第３実施例に係る半導体素子の製
造方法を説明するための断面図である。
【図１３】 本発明の第３実施例に係る半導体素子の製
造方法を説明するための断面図である。
【図１４】 本発明の第３実施例に係る半導体素子の製
造方法を説明するための断面図である。
【符号の説明】
１０： 半導体基板 ２０： 層間絶縁膜 ３２： オーミック層 ３４： 障壁層 ４２： 界面調節層 ４４： 表面処理層 ５０： 配線層 ５２： コンタクトプラグ

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）半導体基板上に前記半導体基板の
    導電領域を露出させるコンタクトホールを含む層間絶縁
    膜を形成する段階と、 （ｂ）前記コンタクトホールの内壁及び前記層間絶縁膜
    の上部に連続的に蒸着された複数の原子層よりなる界面
    調節層を数Åないし数十Åの厚さに形成する段階と、 （ｃ）前記界面調節層が形成された結果物上にＣＶＤ方
    法によってＡｌを全面蒸着して前記コンタクトホール内
    にコンタクトプラグを形成すると同時に前記層間絶縁膜
    上に前記コンタクトプラグと連結される配線層を形成す
    る段階とを含むことを特徴とする半導体素子の製造方
    法。
  2. 【請求項２】 前記段階（ａ）の後及び段階（ｂ）の前
    に、 前記露出された導電領域と、前記コンタクトホールによ
    り露出される層間絶縁膜の側壁及び上面にオーミック層
    を形成する段階と、 前記オーミック層上に障壁層を形成する段階とをさらに
    含み、 前記段階（ｂ）で前記界面調節層は前記障壁層上に形成
    されることを特徴とする請求項１に記載の半導体素子の
    製造方法。
  3. 【請求項３】 前記段階（ｂ）で、前記界面調節層は単
    一元素よりなる単一金属薄膜、または２種またはそれ以
    上の元素よりなる合金薄膜で形成されることを特徴とす
    る請求項２に記載の半導体素子の製造方法。
  4. 【請求項４】 前記段階（ｂ）で、前記界面調節層はＡ
    ＬＤ、サイクリックＣＶＤまたはデジタルＣＶＤ方法に
    よって形成されることを特徴とする請求項２に記載の半
    導体素子の製造方法。
  5. 【請求項５】 前記段階（ｂ）で、前記界面調節層はＳ
    ｉが含まれるＡｌ薄膜で形成され、前記界面調節層を形
    成する段階は、 （ｂ−１）前記障壁層の形成された結果物上にＳｉ含有
    ガスをフラッシュして前記障壁層の表面にＳｉを吸着さ
    せる段階と、 （ｂ−２）過剰のＳｉ含有ガスを取り除く段階と、 （ｂ−３）前記Ｓｉの吸着された結果物上にＡｌ含有ガ
    スを供給して前記障壁層及び吸着されたＳｉ表面にＡｌ
    を吸着させる段階と、 （ｂ−４）過剰のＡｌ含有ガスを取り除く段階と、 （ｂ−５）前記段階（ｂ−１）ないし（ｂ−４）を繰り
    返して前記障壁層上に前記Ｓｉが含まれるＡｌ薄膜を形
    成する段階とを含むことを特徴とする請求項２に記載の
    半導体素子の製造方法。
  6. 【請求項６】 前記障壁層はＴｉリッチＴｉＮ膜で形成
    されることを特徴とする請求項５に記載の半導体素子の
    製造方法。
  7. 【請求項７】 前記段階（ｂ−３）で前記Ａｌ吸着段階
    はＡｌ蒸着を向上させるために前記Ａｌ含有ガスの供給
    と同時にＨ2 ガスを供給する段階を含むことを特徴とす
    る請求項５に記載の半導体素子の製造方法。
  8. 【請求項８】 前記段階（ｃ）のコンタクトプラグ及び
    配線層の形成段階は前記段階（ｂ）とインサイチュで行
    なわれることを特徴とする請求項１に記載の半導体素子
    の製造方法。
  9. 【請求項９】 前記段階（ｂ）の界面調節層の形成段階
    後、前記段階（ｃ）のコンタクトプラグ及び配線層の形
    成段階前に、前記界面調節層の表面が酸化されることを
    防止するための表面処理層を前記界面調節層上に形成す
    る段階をさらに含み、 前記段階（ｃ）で前記Ａｌの蒸着は前記表面処理層上で
    行なわれることを特徴とする請求項１に記載の半導体素
    子の製造方法。
  10. 【請求項１０】 前記表面処理層は前記界面調節層の表
    面に水素または窒素を吸着させることによって形成され
    ることを特徴とする請求項９に記載の半導体素子の製造
    方法。
  11. 【請求項１１】 （ａ）半導体基板上に前記半導体基板
    の導電領域を露出させるコンタクトホールを含む層間絶
    縁膜を形成する段階と、 （ｂ）前記コンタクトホールの内壁及び前記層間絶縁膜
    の上部に連続的に蒸着された複数の原子層よりなる界面
    調節層を数Åないし数十Åの厚さに形成する段階と、 （ｃ）前記界面調節層上にＣＶＤ方法によってＡｌを全
    面蒸着して前記コンタクトホールの内部を充填すると同
    時に前記層間絶縁膜の上部を覆う導電層を形成する段階
    と、 （ｄ）前記（ｃ）の結果物をアニーリングして前記界面
    調節層内の原子を前記導電層内に拡散させてドーパント
    でドーピングされたＡｌ配線層を形成する段階とを含む
    ことを特徴とする半導体素子の製造方法。
  12. 【請求項１２】 前記段階（ａ）の後及び段階（ｂ）の
    前に、 前記露出された導電領域と、前記コンタクトホールによ
    り露出される層間絶縁膜の側壁及び上面にオーミック層
    を形成する段階と、 前記オーミック層上に障壁層を形成する段階とをさらに
    含み、 前記段階（ｂ）で前記界面調節層は前記障壁層上に形成
    されることを特徴とする請求項１１に記載の半導体素子
    の製造方法。
  13. 【請求項１３】 前記段階（ｂ）で、前記界面調節層は
    ＡＬＤ、サイクリックＣＶＤまたはデジタルＣＶＤ方法
    によって形成されることを特徴とする請求項１２に記載
    の半導体素子の製造方法。
  14. 【請求項１４】 前記段階（ｂ）で、前記界面調節層は
    Ｃｕ、Ｔｉ、Ｗ、Ｓｉ、Ｔａ及びＡｇよりなる群から選
    択されるいずれか一つで形成されることを特徴とする請
    求項１２に記載の半導体素子の製造方法。
  15. 【請求項１５】 前記段階（ｂ）で、前記界面調節層は
    Ｃｕからなり、 前記界面調節層の形成段階は、 （ｂ−１）（ｈｆａｃ）Ｃｕ（ＴＭＶＳ）、ＣｕＣｌ2
    及びＣｕ2 Ｉ4 よりなる群から選択されるいずれか一つ
    またはその組み合わせよりなるガスをフラッシュして前
    記障壁層の表面にＣｕを吸着させる段階と、 （ｂ−２）パージングガスを使用して前記（ｂ−１）の
    結果物をパージングする段階と、 （ｂ−３）前記段階（ｂ−１）及び（ｂ−２）を繰り返
    す段階とを含むことを特徴とする請求項１４に記載の半
    導体素子の製造方法。
  16. 【請求項１６】 前記段階（ｄ）のアニーリング段階は
    ３００ないし６５０℃の温度で行なうことを特徴とする
    請求項１５に記載の半導体素子の製造方法。
  17. 【請求項１７】 前記段階（ｂ）で、前記界面調節層は
    Ｔｉからなり、 前記界面調節層の形成段階はＴｉＣｌ4 、ＴＤＥＡＴ及
    びＴＤＭＡＴよりなる群から選択されるいずれか一つま
    たはその組み合わせよりなるガスをフラッシュする段階
    を含むことを特徴とする請求項１４に記載の半導体素子
    の製造方法。
  18. 【請求項１８】 前記段階（ｂ）で、前記界面調節層は
    Ｗからなり、 前記界面調節層の形成段階はＷＦ6 ガスをフラッシュす
    る段階を含むことを特徴とする請求項１４に記載の半導
    体素子の製造方法。
  19. 【請求項１９】 前記段階（ｂ）で、前記界面調節層は
    Ｓｉからなり、 前記界面調節層の形成段階はＳｉＨ4 、ＳｉＨ3 Ｃｌ、
    ＳｉＨＣｌ3 、Ｓｉ2Ｈ6 及びＳｉＣｌ4 よりなるいず
    れか一つまたはその組合のガスをフラッシュする段階を
    含むことを特徴とする請求項１４に記載の半導体素子の
    製造方法。
  20. 【請求項２０】 前記段階（ｄ）のアニーリング段階は
    ４００ないし６５０℃の温度で行なうことを特徴とする
    請求項１９に記載の半導体素子の製造方法。
  21. 【請求項２１】 前記段階（ｂ）の界面調節層の形成段
    階後及び前記段階（ｃ）の導電層の形成段階前に、 前記界面調節層の表面が酸化されることを防止するため
    の表面処理層を前記界面調節層上に形成する段階をさら
    に含み、 前記段階（ｃ）で前記導電層は前記表面処理層上に形成
    されることを特徴とする請求項１１に記載の半導体素子
    の製造方法。
  22. 【請求項２２】 前記表面処理層は前記界面調節層の表
    面に水素または窒素を吸着させることによって形成され
    ることを特徴とする請求項２１に記載の半導体素子の製
    造方法。
  23. 【請求項２３】 （ａ）半導体基板上に前記半導体基板
    の導電領域を露出させるコンタクトホールを含む層間絶
    縁膜を形成する段階と、 （ｂ）前記コンタクトホールの内壁及び前記層間絶縁膜
    の上部にＳｉが含まれるＡｌ薄膜よりなる第１界面調節
    層を数Åないし数十Åの厚さに形成する段階と、 （ｃ）前記第１界面調節層上に連続的に蒸着された複数
    のＣｕ原子層よりなる第２界面調節層を形成する段階
    と、 （ｄ）前記第２界面調節層上にＣＶＤ方法によってＡｌ
    を全面蒸着して前記コンタクトホール内部を充填すると
    同時に前記層間絶縁膜の上部を覆う導電層を形成する段
    階と、 （ｅ）前記（ｄ）の結果物をアニーリングしてＳｉ及び
    ＣｕがドーピングされたＡｌ配線層を形成する段階とを
    含むことを特徴とする半導体素子の製造方法。
  24. 【請求項２４】 前記段階（ａ）の後及び段階（ｂ）の
    前に、 前記露出された導電領域と、前記コンタクトホールによ
    り露出される層間絶縁膜の側壁及び上面にオーミック層
    を形成する段階と、 前記オーミック層上に障壁層を形成する段階とをさらに
    含み、 前記段階（ｂ）で前記第１界面調節層は前記障壁層上に
    形成されることを特徴とする請求項２３に記載の半導体
    素子の製造方法。
  25. 【請求項２５】 前記第１及び第２界面調節層は各々Ａ
    ＬＤ、サイクリックＣＶＤまたはデジタルＣＶＤ方法に
    よって形成されることを特徴とする請求項２４に記載の
    半導体素子の製造方法。
  26. 【請求項２６】 前記段階（ｂ）で、前記第１界面調節
    層を形成する段階は、 （ｂ−１）前記障壁層が形成された結果物上にＳｉ含有
    ガスをフラッシュして前記障壁層の表面にＳｉを吸着さ
    せる段階と、 （ｂ−２）過剰のＳｉ含有ガスを取り除く段階と、 （ｂ−３）前記Ｓｉが吸着された結果物上にＡｌ含有ガ
    スを供給して前記障壁層及び吸着されたＳｉ表面にＡｌ
    を吸着させる段階と、 （ｂ−４）過剰のＡｌ含有ガスを取り除く段階と、 （ｂ−５）前記（ｂ−１）ないし（ｂ−４）を繰り返し
    て前記障壁層上に前記Ｓｉが含まれるＡｌ薄膜を形成す
    る段階とを含むことを特徴とする請求項２４に記載の半
    導体素子の製造方法。
  27. 【請求項２７】 前記障壁層はＴｉリッチＴｉＮ膜で形
    成されることを特徴とする請求項２６に記載の半導体素
    子の製造方法。
  28. 【請求項２８】 前記段階（ｂ−３）で前記Ａｌ吸着段
    階は前記Ａｌソースガスの供給と同時にＨ2 ガスを供給
    する段階を含むことを特徴とする請求項２６に記載の半
    導体素子の製造方法。
  29. 【請求項２９】 前記段階（ｃ）の前記第２界面調節層
    の形成段階は、 （ｃ−１）（ｈｆａｃ）Ｃｕ（ＴＭＶＳ）、ＣｕＣｌ2
    及びＣｕ2 Ｉ4 からなる群から選択されるいずれか一つ
    またはその組み合わせよりなるガスをフラッシュして前
    記第１界面調節層の表面にＣｕを吸着させる段階と、 （ｃ−２）パージングガスを使用して前記（ｃ−１）の
    結果物をパージングする段階と、 （ｃ−３）前記段階（ｃ−１）及び（ｃ−２）を繰り返
    す段階とを含むことを特徴とする請求項２３に記載の半
    導体素子の製造方法。
  30. 【請求項３０】 前記段階（ｅ）のアニーリング段階は
    ３００ないし６５０℃の温度で行なうことを特徴とする
    請求項２３に記載の半導体素子の製造方法。
  31. 【請求項３１】 前記段階（ｂ）の第１界面調節層の形
    成段階、前記段階（ｃ）の第２界面調節層の形成段階及
    び前記段階（ｄ）の導電層の形成段階はインサイチュで
    連続的に行なわれることを特徴とする請求項２３に記載
    の半導体素子の製造方法。
  32. 【請求項３２】 前記段階（ｃ）の第２界面調節層の形
    成段階後及び前記段階（ｄ）の導電層の形成段階前に、
    前記第２界面調節層の表面が酸化されることを防止する
    ための表面処理層を前記第２界面調節層上に形成する段
    階をさらに含むことを特徴とする請求項２３に記載の半
    導体素子の製造方法。
  33. 【請求項３３】 前記表面処理層は前記第２界面調節層
    の表面に水素または窒素を吸着させることによって形成
    されることを特徴とする請求項３２に記載の半導体素子
    の製造方法。
JP05700899A 1998-09-17 1999-03-04 界面調節層を利用して金属配線層を形成する半導体素子の製造方法 Expired - Fee Related JP4005738B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR98P38413 1998-09-17
KR1019980038413A KR100287180B1 (ko) 1998-09-17 1998-09-17 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2000100753A true JP2000100753A (ja) 2000-04-07
JP4005738B2 JP4005738B2 (ja) 2007-11-14

Family

ID=19550907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05700899A Expired - Fee Related JP4005738B2 (ja) 1998-09-17 1999-03-04 界面調節層を利用して金属配線層を形成する半導体素子の製造方法

Country Status (3)

Country Link
US (1) US6358829B2 (ja)
JP (1) JP4005738B2 (ja)
KR (1) KR100287180B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006520540A (ja) * 2003-03-14 2006-09-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 歪みシリコンプロセス用にシャロウトレンチ分離を形成するプロセス
JP2009246405A (ja) * 2009-07-30 2009-10-22 Tokyo Electron Ltd 成膜方法
JP2012231155A (ja) * 2000-05-15 2012-11-22 Asm Internatl Nv 複数の開口部を備える基板上への層の蒸着方法
CN112071749A (zh) * 2019-06-10 2020-12-11 爱思开海力士有限公司 半导体装置和制造该半导体装置的方法

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) * 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6727169B1 (en) * 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
US6319766B1 (en) 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6759325B2 (en) * 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US6592942B1 (en) * 2000-07-07 2003-07-15 Asm International N.V. Method for vapour deposition of a film onto a substrate
JP2004523878A (ja) * 2000-08-28 2004-08-05 アプライド　マテリアルズ　インコーポレイテッド ガラス基板の予備ポリコーティング
US20020036780A1 (en) * 2000-09-27 2002-03-28 Hiroaki Nakamura Image processing apparatus
US6355561B1 (en) * 2000-11-21 2002-03-12 Micron Technology, Inc. ALD method to improve surface coverage
KR100680940B1 (ko) * 2000-12-28 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR101027485B1 (ko) * 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US6596643B2 (en) * 2001-05-07 2003-07-22 Applied Materials, Inc. CVD TiSiN barrier for copper integration
US6753252B2 (en) * 2001-05-18 2004-06-22 Infineon Technologies Ag Contact plug formation for devices with stacked capacitors
US20020192948A1 (en) * 2001-06-15 2002-12-19 Applied Materials, Inc. Integrated barrier layer structure for copper contact level metallization
US6849545B2 (en) * 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
US6656835B2 (en) * 2001-06-21 2003-12-02 Micron Technology, Inc. Process for low temperature atomic layer deposition of Rh
US20070009658A1 (en) * 2001-07-13 2007-01-11 Yoo Jong H Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
US7211144B2 (en) * 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
WO2003029515A2 (en) * 2001-07-16 2003-04-10 Applied Materials, Inc. Formation of composite tungsten films
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US9051641B2 (en) * 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US20080268635A1 (en) * 2001-07-25 2008-10-30 Sang-Ho Yu Process for forming cobalt and cobalt silicide materials in copper contact applications
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US6718126B2 (en) 2001-09-14 2004-04-06 Applied Materials, Inc. Apparatus and method for vaporizing solid precursor for CVD or atomic layer deposition
US6936906B2 (en) * 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US7049226B2 (en) * 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US20030059538A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US7204886B2 (en) * 2002-11-14 2007-04-17 Applied Materials, Inc. Apparatus and method for hybrid chemical processing
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
WO2003044242A2 (en) * 2001-11-16 2003-05-30 Applied Materials, Inc. Atomic layer deposition of copper using a reducing gas and non-fluorinated copper precursors
US6773507B2 (en) * 2001-12-06 2004-08-10 Applied Materials, Inc. Apparatus and method for fast-cycle atomic layer deposition
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6809026B2 (en) 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
US6939801B2 (en) * 2001-12-21 2005-09-06 Applied Materials, Inc. Selective deposition of a barrier layer on a dielectric material
US7175713B2 (en) * 2002-01-25 2007-02-13 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6998014B2 (en) * 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US20030145790A1 (en) * 2002-02-05 2003-08-07 Hitoshi Sakamoto Metal film production apparatus and metal film production method
US6827978B2 (en) * 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) * 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US6825134B2 (en) * 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US7439191B2 (en) * 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US6720027B2 (en) * 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US7279432B2 (en) * 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US20030235961A1 (en) * 2002-04-17 2003-12-25 Applied Materials, Inc. Cyclical sequential deposition of multicomponent films
US20040009665A1 (en) * 2002-06-04 2004-01-15 Applied Materials, Inc. Deposition of copper films
US7041335B2 (en) * 2002-06-04 2006-05-09 Applied Materials, Inc. Titanium tantalum nitride silicide layer
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
US20040013803A1 (en) * 2002-07-16 2004-01-22 Applied Materials, Inc. Formation of titanium nitride films using a cyclical deposition process
US6955211B2 (en) 2002-07-17 2005-10-18 Applied Materials, Inc. Method and apparatus for gas temperature control in a semiconductor processing system
US7186385B2 (en) * 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US7066194B2 (en) * 2002-07-19 2006-06-27 Applied Materials, Inc. Valve design and configuration for fast delivery system
US6772072B2 (en) * 2002-07-22 2004-08-03 Applied Materials, Inc. Method and apparatus for monitoring solid precursor delivery
US6915592B2 (en) * 2002-07-29 2005-07-12 Applied Materials, Inc. Method and apparatus for generating gas to a processing chamber
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US6984478B2 (en) * 2002-09-16 2006-01-10 E.I. Du Pont De Nemours And Company Print control for flexographic printing
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US20040065255A1 (en) * 2002-10-02 2004-04-08 Applied Materials, Inc. Cyclical layer deposition system
US6905737B2 (en) * 2002-10-11 2005-06-14 Applied Materials, Inc. Method of delivering activated species for rapid cyclical deposition
US7540920B2 (en) * 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
WO2004064147A2 (en) * 2003-01-07 2004-07-29 Applied Materials, Inc. Integration of ald/cvd barriers with porous low k materials
US6753248B1 (en) 2003-01-27 2004-06-22 Applied Materials, Inc. Post metal barrier/adhesion film
US20040175926A1 (en) * 2003-03-07 2004-09-09 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having a barrier-lined opening
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
WO2004113585A2 (en) * 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
US6818517B1 (en) 2003-08-29 2004-11-16 Asm International N.V. Methods of depositing two or more layers on a substrate in situ
KR100528069B1 (ko) * 2003-09-02 2005-11-15 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
US7078785B2 (en) * 2003-09-23 2006-07-18 Freescale Semiconductor, Inc. Semiconductor device and making thereof
US20050067103A1 (en) * 2003-09-26 2005-03-31 Applied Materials, Inc. Interferometer endpoint monitoring device
US8501594B2 (en) * 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7906393B2 (en) * 2004-01-28 2011-03-15 Micron Technology, Inc. Methods for forming small-scale capacitor structures
US7078302B2 (en) * 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US20060153995A1 (en) * 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
KR100602087B1 (ko) * 2004-07-09 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7241686B2 (en) * 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US7235492B2 (en) * 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7816236B2 (en) * 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
US7608549B2 (en) * 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
JP2006339371A (ja) * 2005-06-01 2006-12-14 Toshiba Corp 半導体装置の製造方法
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US20060286774A1 (en) * 2005-06-21 2006-12-21 Applied Materials. Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
WO2007035660A1 (en) * 2005-09-20 2007-03-29 Applied Materials, Inc. Method to form a device on a soi substrate
US20070099422A1 (en) * 2005-10-28 2007-05-03 Kapila Wijekoon Process for electroless copper deposition
TWI332532B (en) * 2005-11-04 2010-11-01 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition
US7658802B2 (en) * 2005-11-22 2010-02-09 Applied Materials, Inc. Apparatus and a method for cleaning a dielectric film
KR20080089403A (ko) * 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US7674337B2 (en) * 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
EP2047502A4 (en) * 2006-06-30 2009-12-30 Applied Materials Inc NANO CRYSTAL EDUCATION
DE112007001813T5 (de) * 2006-07-31 2009-07-09 Applied Materials, Inc., Santa Clara Verfahren zum Steuern der Morphologie während der Bildung einer epitaktischen Schicht
CN103981568A (zh) * 2006-07-31 2014-08-13 应用材料公司 形成含碳外延硅层的方法
US7521379B2 (en) * 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
US9087877B2 (en) * 2006-10-24 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Low-k interconnect structures with reduced RC delay
US20080176149A1 (en) * 2006-10-30 2008-07-24 Applied Materials, Inc. Endpoint detection for photomask etching
US20080099436A1 (en) * 2006-10-30 2008-05-01 Michael Grimbergen Endpoint detection for photomask etching
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7585762B2 (en) * 2007-09-25 2009-09-08 Applied Materials, Inc. Vapor deposition processes for tantalum carbide nitride materials
US7678298B2 (en) * 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7824743B2 (en) * 2007-09-28 2010-11-02 Applied Materials, Inc. Deposition processes for titanium nitride barrier and aluminum
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US7767572B2 (en) * 2008-02-21 2010-08-03 Applied Materials, Inc. Methods of forming a barrier layer in an interconnect structure
US7618893B2 (en) * 2008-03-04 2009-11-17 Applied Materials, Inc. Methods of forming a layer for barrier applications in an interconnect structure
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US8491967B2 (en) * 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8146896B2 (en) * 2008-10-31 2012-04-03 Applied Materials, Inc. Chemical precursor ampoule for vapor deposition processes
US20100151676A1 (en) * 2008-12-16 2010-06-17 Applied Materials, Inc. Densification process for titanium nitride layer for submicron applications
US8486191B2 (en) * 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US20120187505A1 (en) * 2011-01-25 2012-07-26 International Business Machines Corporation Self-aligned III-V MOSFET fabrication with in-situ III-V epitaxy and in-situ metal epitaxy and contact formation
US8642473B2 (en) 2011-03-04 2014-02-04 Applied Materials, Inc. Methods for contact clean
US8912096B2 (en) 2011-04-28 2014-12-16 Applied Materials, Inc. Methods for precleaning a substrate prior to metal silicide fabrication process
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US9218961B2 (en) 2011-09-19 2015-12-22 Applied Materials, Inc. Methods of forming a metal containing layer on a substrate with high uniformity and good profile control
US8927423B2 (en) 2011-12-16 2015-01-06 Applied Materials, Inc. Methods for annealing a contact metal layer to form a metal silicidation layer
US8586479B2 (en) 2012-01-23 2013-11-19 Applied Materials, Inc. Methods for forming a contact metal layer in semiconductor devices
US20130243971A1 (en) * 2012-03-14 2013-09-19 Applied Materials, Inc. Apparatus and Process for Atomic Layer Deposition with Horizontal Laser
US9330939B2 (en) * 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9543163B2 (en) 2013-08-20 2017-01-10 Applied Materials, Inc. Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
WO2015047731A1 (en) 2013-09-27 2015-04-02 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US9508561B2 (en) 2014-03-11 2016-11-29 Applied Materials, Inc. Methods for forming interconnection structures in an integrated cluster system for semicondcutor applications
US9528185B2 (en) 2014-08-22 2016-12-27 Applied Materials, Inc. Plasma uniformity control by arrays of unit cell plasmas
CN107112278B (zh) 2014-12-15 2021-05-04 应用材料公司 用于先进互连应用的超薄电介质扩散阻挡层与蚀刻终止层
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
JP2616402B2 (ja) * 1993-10-18 1997-06-04 日本電気株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231155A (ja) * 2000-05-15 2012-11-22 Asm Internatl Nv 複数の開口部を備える基板上への層の蒸着方法
JP2006520540A (ja) * 2003-03-14 2006-09-07 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 歪みシリコンプロセス用にシャロウトレンチ分離を形成するプロセス
JP2009246405A (ja) * 2009-07-30 2009-10-22 Tokyo Electron Ltd 成膜方法
CN112071749A (zh) * 2019-06-10 2020-12-11 爱思开海力士有限公司 半导体装置和制造该半导体装置的方法
CN112071749B (zh) * 2019-06-10 2024-03-08 爱思开海力士有限公司 半导体装置和制造该半导体装置的方法
US11935926B2 (en) 2019-06-10 2024-03-19 SK Hynix Inc. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US6358829B2 (en) 2002-03-19
KR100287180B1 (ko) 2001-04-16
US20010029094A1 (en) 2001-10-11
JP4005738B2 (ja) 2007-11-14
KR20000020013A (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
JP4005738B2 (ja) 界面調節層を利用して金属配線層を形成する半導体素子の製造方法
KR102197537B1 (ko) 표면 조성을 제어함에 의한 텅스텐 성장 조정
US6727169B1 (en) Method of making conformal lining layers for damascene metallization
US7955972B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
US6602770B2 (en) Silicon layer to improve plug filling by CVD
US6391785B1 (en) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US20060177601A1 (en) Method of forming a ruthenium thin film using a plasma enhanced atomic layer deposition apparatus and the method thereof
EP1221177A1 (en) Conformal lining layers for damascene metallization
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
JPH10189492A (ja) 半導体装置及びその製造方法
US20020132469A1 (en) Method for forming metal wiring layer
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
CN110911347A (zh) 半导体结构及其形成方法
KR100304694B1 (ko) 화학기상증착법에의한금속질화막형성방법및이를이용한반도체장치의금속컨택형성방법
JP2002093746A (ja) 導電性プラグの堆積方法
KR100551073B1 (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
JPS63272049A (ja) 半導体装置の製造方法
KR100639215B1 (ko) 텅스텐 박막 증착방법
JPH11330005A (ja) 半導体装置の製造方法
KR0141966B1 (ko) 배선금속박막의 제조방법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
JPH05144737A (ja) 化学的気相成長法
JPH0974075A (ja) 半導体装置およびその製造方法
TW202305163A (zh) 層形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees