JP2000100624A - 積層インダクタ - Google Patents

積層インダクタ

Info

Publication number
JP2000100624A
JP2000100624A JP10264380A JP26438098A JP2000100624A JP 2000100624 A JP2000100624 A JP 2000100624A JP 10264380 A JP10264380 A JP 10264380A JP 26438098 A JP26438098 A JP 26438098A JP 2000100624 A JP2000100624 A JP 2000100624A
Authority
JP
Japan
Prior art keywords
conductors
conductor
internal
electric insulator
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10264380A
Other languages
English (en)
Inventor
Yasuo Suzuki
靖生 鈴木
Noboru Kojima
暢 小島
Yoshinari Noyori
佳成 野寄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP10264380A priority Critical patent/JP2000100624A/ja
Publication of JP2000100624A publication Critical patent/JP2000100624A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Coils Of Transformers For General Uses (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【課題】 インダクタ素子やインピーダンス素子として
プリント配線基板に実装される積層インダクタにおい
て、その磁気特性を向上させる。 【解決手段】 直方体状の電気絶縁体4の表面に2個の
外部電極を設け、電気絶縁体4内に第1および第2の内
部導体5、9をそれぞれ前記各外部電極に接続して埋設
する。第1および第2の内部導体5、9にそれぞれ接続
導体6、8を介して第3の内部導体7を接続して電気絶
縁体4内に埋設する。各接続導体6、8を印刷積層法に
て階段状に斜めに形成する。これにより、第1および第
2の内部導体5、9と第3の内部導体7との距離が自由
に設定でき、最適な磁気回路が実現する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、インダクタ素子や
インピーダンス素子としてプリント配線基板に実装され
る積層インダクタに関するものである。
【0002】
【従来の技術】図6は従来の積層インダクタの一例を示
す図であり、(a)はその斜視図、(b)はその磁界分
布図、図7は従来の積層インダクタの別の例を示す図で
あり、(a)はその斜視図、(b)はその縦断面図であ
る。
【0003】従来この種の積層インダクタとしては、特
開平4−93006号公報、実願平2−97903号
(実開平4−55111号)のマイクロフィルム等に開
示されているように、磁性体と内部導体を印刷積層した
ものが広く用いられている。例えば、図6(a)に示す
ように、直方体状の電気絶縁体44中に平面的な内部導
体43を埋設することにより、積層数を減らしてノイズ
対策を講じた積層インダクタ41や、図7(a)に示す
ように、高インピーダンス化を狙って、直方体状の電気
絶縁体54中に2層の内部導体55、57を埋設してス
ルーホール内の接続導体56で互いに接続し、各内部導
体55、57の巻数が1ターンを越えるようにした積層
インダクタ51がある。
【0004】
【発明が解決しようとする課題】しかし、平面的な内部
導体43を埋設した積層インダクタ41では、図6
(b)に示すように、内部導体43間の断面積が小さ
く、磁気回路のバランスが悪いという欠点があった。
【0005】一方、各内部導体55、57の巻数が1タ
ーンを越える積層インダクタ51では、図7(b)に示
すように、内部導体55、57同士の接続を垂直に立ち
上がった接続導体56で行うため、その接続部に、上面
または下面より投影した場合、上下に位置する内部導体
55、57に重なり部が生じ、浮遊容量によって共振す
るので、高い周波数で使用できないという不都合があっ
た。
【0006】本発明は、このような事情に鑑み、内部導
体間の磁性材料の断面積を最適化し、効率のよい磁気特
性を得ることに加えて、上下に位置する内部導体の重な
り部をなくして、内部導体間の浮遊容量の発生を抑制
し、共振周波数を高めることが可能な積層インダクタを
提供することを目的とする。
【0007】
【課題を解決するための手段】すなわち本発明は、直方
体状の電気絶縁体(4)を有し、この電気絶縁体の表面
に2個の外部電極を設け、前記電気絶縁体内に第1およ
び第2の内部導体(5、9)をそれぞれ前記各外部電極
に接続して埋設し、これら第1および第2の内部導体に
それぞれ接続導体(6、8)を介して第3の内部導体
(7)を接続して前記電気絶縁体内に埋設した積層イン
ダクタ(1、2)において、前記各接続導体を印刷積層
法にて階段状に斜めに形成して構成される。こうした構
成を採用することにより、第1および第2の内部導体と
第3の内部導体との距離を自由に設定できるようにな
る。
【0008】また本発明は、直方体状の電気絶縁体
(4)を有し、この電気絶縁体の表面に2個の外部電極
を設け、前記電気絶縁体内に、1層における形状が1タ
ーン以下のコイル形状である内部導体(31、33)を
上下に2層以上埋設し、最上部と最下部の内部導体をそ
れぞれ前記各外部電極に接続し、これら内部導体間を接
続導体(32)にて接続した積層インダクタ(3)にお
いて、前記接続導体を印刷積層法にて階段状に斜めに形
成して構成される。こうした構成を採用することによ
り、上下に位置する2個の内部導体が互いに重ならなく
なる。さらに、上下の内部導体の重なりが少なくなるよ
うにずらして形成することにより、浮遊容量が一層小さ
くなる。
【0009】なお、括弧内の符号は図面において対応す
る要素を表す便宜的なものであり、従って、本発明は図
面上の記載に限定拘束されるものではない。このことは
「特許請求の範囲」の欄についても同様である。
【0010】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
【0011】図1は本発明に係る積層インダクタの第1
の実施形態を示す図であり、(a)はその平面図、
(b)はその正面図、(c)はその磁界分布図、図2は
図1に示す積層インダクタの製造工程図である。
【0012】この積層インダクタ1は、図1(a)、
(b)に示すように、フェライトからなる直方体状の電
気絶縁体4を有しており、電気絶縁体4の表面である図
1(a)上下両面にはそれぞれ外部電極(図示せず)が
付設されている。また、電気絶縁体4中には、内部導体
5、接続導体6、内部導体7、接続導体8、内部導体9
が順にS字状に連結された形で埋設されており、内部導
体5、9はそれぞれ前記各外部電極に導通接続されてい
る。ここで、図1(b)に示すように、接続導体6、8
には段差が形成されており、内部導体7は内部導体5、
9より低い位置に位置決めされている。
【0013】積層インダクタ1は以上のような構成を有
するので、図1(c)に示すように、内部導体7と内部
導体5、9との距離が大きくなり、そのため最適な磁気
回路を形成することができる。
【0014】ところで、この積層インダクタ1を製造す
る際には、次に述べるとおり、印刷積層法(すなわち、
印刷を繰り返して積層する方法)を採用することができ
る。
【0015】まず、磁性材料としてフェライトを使用
し、これにビヒクルとしてエチルセルロースとテレピネ
ールと分散剤、可塑剤を混合したものを配合し混合し
て、印刷用のペーストを作製する。一方、導体パターン
としては、銀、銀パラジウム等の導体ペーストに上記ビ
ヒクルを混合したものを用いることができる。なお、バ
インダーはエチルセルロース以外でPVB、メチルセル
ロースやアクリル樹脂でもよい。また、分散剤や可塑剤
は印刷性の向上や生産時の取扱い性を考慮して入れる必
要がある。ここで、接続導体6、8用のペーストは、内
部導体5、7、9用のペーストより粘度を高めてダレを
少なくする。
【0016】次に、図2(a)に示すように、誘電体1
1を所定厚さまで印刷積層し、図2(b)に示すよう
に、誘電体11上に内部導体パターン12を印刷する。
この内部導体パターン12が内部導体7を構成する。
【0017】次いで、図2(c)に示すように、内部導
体パターン12の両端部を残して誘電体13を印刷し、
図2(d)に示すように、残された内部導体パターン1
2に接続させて誘電体13上に接続導体パターン14を
それぞれ印刷する。この2つの接続導体パターン14が
それぞれ接続導体6、8を構成する。この際、上述した
とおり、接続導体6、8用のペーストはダレが少ないの
で、段差のある接続導体6、8を支障なく形成すること
ができる。
【0018】最後に、図2(e)に示すように、各接続
導体パターン14に接続させて誘電体13上に内部導体
パターン15をそれぞれ印刷し、図2(f)に示すよう
に、誘電体13、接続導体パターン14および内部導体
パターン15上に誘電体16を所定厚さまで印刷積層す
る。この2つの内部導体パターン15がそれぞれ内部導
体5、9を構成する。
【0019】そうすると、積層インダクタ1の製造が完
了し、積層インダクタ1が出来上がる。
【0020】なお、上述の実施形態においては、接続導
体6、8に段差を1箇所ずつ形成した積層インダクタ1
について説明したが、段差を2箇所以上に形成した方が
滑らか階段状になり、良好である。以下、図3および図
4に基づいて、接続導体6、8に段差を2箇所ずつ形成
した積層インダクタ2について説明する。
【0021】図3は本発明に係る積層インダクタの第2
の実施形態を示す正面図、図4は図3に示す積層インダ
クタの製造工程図である。
【0022】この積層インダクタ2は、図3に示すよう
に、フェライトからなる直方体状の電気絶縁体4を有し
ており、電気絶縁体4の表面には2個の外部電極(図示
せず)が付設されている。また、電気絶縁体4中には、
内部導体5、接続導体6、内部導体7、接続導体8、内
部導体9が順にS字状に連結された形で埋設されてお
り、内部導体5、9はそれぞれ前記各外部電極に導通接
続されている。ここで、接続導体6、8には段差が2箇
所ずつ形成されており、内部導体7は内部導体5、9よ
り低い位置に位置決めされている。
【0023】したがって、この積層インダクタ2では、
内部導体7と内部導体5、9との距離が大きくなるため
最適な磁気回路を形成することができることに加えて、
接続導体6、8の段差が2箇所であるので、1箇所の場
合に比べて導体接続が滑らかになり、接続精度が高くな
る。
【0024】ところで、この積層インダクタ2を製造す
る際には、次に述べるとおり、印刷積層法を採用するこ
とができる。
【0025】まず、磁性材料としてフェライトを使用
し、これにビヒクルとしてエチルセルロースとテレピネ
ールと分散剤、可塑剤を混合したものを配合し混合し
て、印刷用のペーストを作製する。一方、導体パターン
としては、銀、銀パラジウム等の導体ペーストに上記ビ
ヒクルを混合したものを用いることができる。なお、バ
インダーはエチルセルロース以外でPVB、メチルセル
ロースやアクリル樹脂でもよい。また、分散剤や可塑剤
は印刷性の向上や生産時の取扱い性を考慮して入れる必
要がある。ここで、接続導体6、8用のペーストは、内
部導体5、7、9用のペーストより粘度を高めてダレを
少なくする。
【0026】次に、図4(a)に示すように、誘電体2
1を所定厚さまで印刷積層し、図4(b)に示すよう
に、誘電体21上に内部導体パターン22を印刷する。
この内部導体パターン22が内部導体7を構成する。
【0027】次いで、図4(c)に示すように、内部導
体パターン22の両端部を残して誘電体23を印刷し、
図4(d)に示すように、残された内部導体パターン2
2に接続させて誘電体23上に第1の接続導体パターン
24をそれぞれ印刷する。この2つの第1の接続導体パ
ターン24がそれぞれ接続導体6、8の一部を構成す
る。
【0028】次に、図4(e)に示すように、各接続導
体パターン24の先端部を残して誘電体25を印刷し、
図4(f)に示すように、残された第1の接続導体パタ
ーン24に接続させて誘電体25上に第2の接続導体パ
ターン26をそれぞれ印刷する。この2つの第2の接続
導体パターン26がそれぞれ接続導体6、8の残部を構
成する。この際、上述したとおり、接続導体6、8用の
ペーストはダレが少ないので、段差のある接続導体6、
8を支障なく形成することができる。
【0029】最後に、図4(g)に示すように、各接続
導体パターン26に接続させて誘電体25上に内部導体
パターン27をそれぞれ印刷し、図4(h)に示すよう
に、誘電体25、接続導体パターン26および内部導体
パターン27上に誘電体28を所定厚さまで印刷積層す
る。この2つの内部導体パターン27がそれぞれ内部導
体5、9を構成する。
【0030】そうすると、積層インダクタ2の製造が完
了し、積層インダクタ2が出来上がる。
【0031】また、上述の実施形態においては、1層に
おける内部導体5、7、9の形状が直線状である積層イ
ンダクタ1、2について説明したが、1層における内部
導体の形状がコイル状である場合に本発明を適用するこ
とも可能である。以下、図5に基づいて、1層における
内部導体の形状がコイル状である積層インダクタ3につ
いて説明する。
【0032】図5は本発明に係る積層インダクタの第3
の実施形態を示す図であり、(a)はその斜視図、
(b)はその縦断面図である。
【0033】この積層インダクタ3は、図5に示すよう
に、フェライトからなる直方体状の電気絶縁体4を有し
ており、電気絶縁体4の表面である図5(b)左右両面
にはそれぞれ外部電極(図示せず)が付設されている。
また、電気絶縁体4中には、それぞれ1層では1ターン
を越えない2個の内部導体31、33が前記各外部電極
に導通接続された形で上下2層に埋設されており、これ
ら内部導体31、33間には両者を導通接続する接続導
体32が階段状に形成されている。
【0034】積層インダクタ3は以上のような構成を有
するので、上下に位置する内部導体31、33が階段状
の接続導体32によって互いに滑らかに斜め方向に接続
されることとなり、これら内部導体31、33に重なり
部が生じない。そのため、内部導体31、33間に発生
する浮遊容量が減少し、高周波でも使用可能となる。
【0035】
【発明の効果】以上説明したように本発明によれば、直
方体状の電気絶縁体4を有し、この電気絶縁体4の表面
に2個の外部電極を設け、前記電気絶縁体4内に第1お
よび第2の内部導体5、9をそれぞれ前記各外部電極に
接続して埋設し、これら第1および第2の内部導体5、
9にそれぞれ接続導体6、8を介して第3の内部導体7
を接続して前記電気絶縁体4内に埋設した積層インダク
タ1、2において、前記各接続導体6、8を印刷積層法
にて階段状に斜めに形成して構成したので、第1および
第2の内部導体5、9と第3の内部導体7との距離を自
由に設定できることから、最適な磁気回路を構成して積
層インダクタ1、2の磁気特性を向上させることができ
る。
【0036】また本発明によれば、直方体状の電気絶縁
体4を有し、この電気絶縁体4の表面に2個の外部電極
を設け、前記電気絶縁体4内に、1層における形状が1
ターン以下のコイル形状である内部導体31、33を上
下に2層以上埋設し、最上部と最下部の内部導体31、
33をそれぞれ前記各外部電極に接続し、これら内部導
体31、33間を接続導体32にて接続した積層インダ
クタ3において、前記接続導体32を印刷積層法にて階
段状に斜めに形成して構成したので、上下に位置する2
個の内部導体31、33が互いに重ならなくなることか
ら、浮遊容量が減少して共振周波数が高くなり、高い周
波数までノイズ対策を講じることが可能となる。
【図面の簡単な説明】
【図1】本発明に係る積層インダクタの第1の実施形態
を示す図であり、(a)はその平面図、(b)はその正
面図、(c)はその磁界分布図である。
【図2】図1に示す積層インダクタの製造工程図であ
る。
【図3】本発明に係る積層インダクタの第2の実施形態
を示す正面図である。
【図4】図3に示す積層インダクタの製造工程図であ
る。
【図5】本発明に係る積層インダクタの第3の実施形態
を示す図であり、(a)はその斜視図、(b)はその縦
断面図である。
【図6】従来の積層インダクタの一例を示す図であり、
(a)はその斜視図、(b)はその磁界分布図である。
【図7】従来の積層インダクタの別の例を示す図であ
り、(a)はその斜視図、(b)はその縦断面図であ
る。
【符号の説明】
1、2、3……積層インダクタ 4……電気絶縁体 5、7、9、31、33……内部導体 6、8、32……接続導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野寄 佳成 東京都港区新橋5丁目36番11号 富士電気 化学株式会社内 Fターム(参考) 5E043 AA08 5E070 AA01 CA15 CB03 CB13

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 直方体状の電気絶縁体(4)を有し、 この電気絶縁体の表面に2個の外部電極を設け、 前記電気絶縁体内に第1および第2の内部導体(5、
    9)をそれぞれ前記各外部電極に接続して埋設し、 これら第1および第2の内部導体にそれぞれ接続導体
    (6、8)を介して第3の内部導体(7)を接続して前
    記電気絶縁体内に埋設した積層インダクタ(1、2)に
    おいて、 前記各接続導体を印刷積層法にて階段状に斜めに形成し
    たことを特徴とする積層インダクタ。
  2. 【請求項2】 直方体状の電気絶縁体(4)を有し、 この電気絶縁体の表面に2個の外部電極を設け、 前記電気絶縁体内に、1層における形状が1ターン以下
    のコイル形状である内部導体(31、33)を上下に2
    層以上埋設し、 最上部と最下部の内部導体をそれぞれ前記各外部電極に
    接続し、 これら内部導体間を接続導体(32)にて接続した積層
    インダクタ(3)において、 前記接続導体を印刷積層法にて階段状に斜めに形成した
    ことを特徴とする積層インダクタ。
JP10264380A 1998-09-18 1998-09-18 積層インダクタ Pending JP2000100624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10264380A JP2000100624A (ja) 1998-09-18 1998-09-18 積層インダクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10264380A JP2000100624A (ja) 1998-09-18 1998-09-18 積層インダクタ

Publications (1)

Publication Number Publication Date
JP2000100624A true JP2000100624A (ja) 2000-04-07

Family

ID=17402358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10264380A Pending JP2000100624A (ja) 1998-09-18 1998-09-18 積層インダクタ

Country Status (1)

Country Link
JP (1) JP2000100624A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164513A (ja) * 2008-01-10 2009-07-23 Murata Mfg Co Ltd 電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164513A (ja) * 2008-01-10 2009-07-23 Murata Mfg Co Ltd 電子部品

Similar Documents

Publication Publication Date Title
TW527613B (en) Laminated coil component and its manufacturing method
JP3039538B1 (ja) 積層型インダクタ
KR100466976B1 (ko) 적층형 인덕터
JP2000286125A (ja) 積層電子部品
US20040141297A1 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
JP2001313212A (ja) 積層型コイル及びその製造方法
JP2002093623A (ja) 積層インダクタ
JPH1032129A (ja) 薄型コイル部品とその製造方法
JPH11265823A (ja) 積層型インダクタ及びその製造方法
JPS60244097A (ja) 混成電子回路
JPH1197256A (ja) 積層型チップインダクタ
JP2002064016A (ja) 積層インダクタ
JP2000100624A (ja) 積層インダクタ
JP2001102218A (ja) 積層チップインダクタ及びその製造方法
JPH0653045A (ja) 基板トランス及びその製造方法
JPH10189355A (ja) 積層トランスおよび電源ユニット用プリント基板
JPH07163146A (ja) Dc−dcコンバータ
JP3109414B2 (ja) チップアンテナの製造方法
JPH11307366A (ja) 薄型トランス用コイル
JP2971943B2 (ja) 薄型トランス
JP2000223315A (ja) 積層チップコイル部品
JPH07320936A (ja) 積層形チップインダクタ
JP2001093734A (ja) 積層インダクタおよびその製造方法
JPS6346566B2 (ja)
JP2571389B2 (ja) 積層型混成集積回路部品