JP2000099451A - インターフェース制御装置 - Google Patents

インターフェース制御装置

Info

Publication number
JP2000099451A
JP2000099451A JP10270345A JP27034598A JP2000099451A JP 2000099451 A JP2000099451 A JP 2000099451A JP 10270345 A JP10270345 A JP 10270345A JP 27034598 A JP27034598 A JP 27034598A JP 2000099451 A JP2000099451 A JP 2000099451A
Authority
JP
Japan
Prior art keywords
transfer
data
command
data transfer
interface control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10270345A
Other languages
English (en)
Inventor
Yoshihiko Nemoto
嘉彦 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP10270345A priority Critical patent/JP2000099451A/ja
Publication of JP2000099451A publication Critical patent/JP2000099451A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 CPUの処理負担を低減して、ハードディス
クドライブ装置などの1回の転送データ量に制限がある
記憶装置におけるデータ転送を行う。 【解決手段】 インターフェース制御装置がCPUに代
わって、データ転送コマンド発行と転送終了のための割
込処理を繰り返すことにより、CPUが記憶装置に依存
するデータ転送コマンドで設定可能な最大転送量を考慮
することなく、ビットマップデータなどの大容量画像デ
ータ転送を容易に行える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、インターフェース
制御装置に係り、特にパーソナルコンピュータ、プリン
タ、複写機及びファクシミリなどの情報処理装置におい
て、ハードディスクドライブ装置などの外部記憶装置と
マイクロプロセッサ(CPU)との間のインターフェー
ス動作の制御を行うインターフェース制御装置に関す
る。
【0002】
【従来の技術】[1] 第1従来例 特開平7−281837号公報には、コンピュータシス
テムなどでハードディスクドライブ装置(以下、HDD
という)とのインターフェースとして広く利用されてい
るATA(AT-Attachment)インターフェースにおい
て、近年の技術の進歩によって登場した約528[MBy
te]を超える容量を有するHDDを使用するために格納
アドレス指定を変換する方法が開示されており、従来の
一般的な転送制御方法であるマイクロプロセッサによる
データ転送コマンド発行、データ転送、及び割込処理を
行う旨が記載されている。
【0003】[2] 第2従来例 また、特開平9−26855号公報には、2つのバッフ
ァメモリを備えてデータを交互にバッファリングしてデ
ータ転送を高速化するインターフェース回路が開示さ
れ、大量のビットマップ画像データを処理するアプリケ
ーションソフトウェアなどによってHDDとのデータ転
送が行われる際にマイクロプロセッサによるデータ転送
処理時間を短縮する旨が記載されている。
【0004】[3] 第3従来例 さらに、安価なことからパーソナルコンピュータのみな
らず、他の情報処理装置にも広く普及しているATAイ
ンターフェースを備えたHDDが知られている。
【0005】
【発明が解決しようとする課題】上記特開平7−281
837号公報記載の技術では、マイクロプロセッサがH
DDに対するデータ転送コマンド発行、データ転送及び
割込処理を行っていたため、マイクロプロセッサの処理
負荷が大きくなり、システム性能を低下させてしまうと
いう問題点があった。また、特開平9−26855号公
報記載の技術では、バッファリングされたデータをDM
Aコントローラによって転送することでデータ転送時の
マイクロプロセッサの処理負荷は大幅に軽減されるが、
一つのデータ転送コマンドで転送可能な最大データ転送
量が規定されているため、大量のビットマップ画像デー
タを転送する場合には、データ転送コマンドで設定した
データ転送が終了する毎に残りのデータ転送のために再
度(あるいは複数回の)データ転送コマンド発行と割込
処理を行う必要があり、システム性能を低下させてしま
うという問題点があった。
【0006】さらに、ATAインターフェースを備えた
HDDにおいても、データ転送コマンドで設定可能な最
大データ転送量が128キロバイトと規定されており、
マイクロプロセッサは、1つのデータ転送コマンドに対
するデータ転送終了毎にHDDから通知される割込信号
を処理する必要があり、ビットマップ画像データなどの
大容量データを転送する場合には、マイクロプロセッサ
の処理負荷が大きくなってしまうという問題点があっ
た。そこで、本発明の目的は、マイクロプロセッサの処
理負荷を低減し、データ転送コマンドで設定可能な最大
データ転送量を超えるデータ転送が可能なインターフェ
ース制御装置を提供することにある。また、本発明の他
の目的は、HDDにおける様々なデータ格納状況に対し
てもマイクロプロセッサの処理負荷を低減し、柔軟に対
応してデータ転送を行うことが可能なインターフェース
制御装置を提供することにある。
【0007】
【課題を解決するための手段】請求項1記載の構成は、
データを記憶するとともに、データ転送コマンドに基づ
いてデータ転送を行う記憶装置に対するデータ転送制御
を行うインターフェース制御装置において、外部の転送
要求装置より指示された転送対象データの容量が前記記
憶装置が一の前記データ転送コマンドに対応する転送処
理において転送可能な最大転送量を超える場合に、前記
転送対象データの転送が終了するまで前記データ転送コ
マンドを複数回出力し、前記記憶装置に前記データ転送
を行わせるコマンド出力手段と、前記転送対象データの
転送終了時に前記転送要求装置に対し、転送終了通知を
行う転送終了通知手段と、備えたことを特徴としてい
る。
【0008】請求項2記載の構成は、請求項1記載の構
成において、前記コマンド出力手段は、前記記憶装置が
一の前記データ転送コマンドに対応する転送処理の終了
毎、または、前記データ転送コマンドを受け付ける毎に
出力する転送処理終了通知毎に前記データ転送コマンド
を出力するコマンド出力制御手段を備えたことを特徴と
している。
【0009】請求項3記載の構成は、請求項2記載の構
成において、前記コマンド出力制御手段は、前記データ
転送コマンドに含まれる前記転送対象データの転送量に
基づいて、前回のデータ転送コマンド出力時点における
総データ転送量をカウントする総データ転送量カウント
手段と、前記総データ転送量と前記指示された転送対象
データの容量とを比較し、前記総データ転送量が前記指
示された転送対象データの容量を越えるまで、前記デー
タ転送コマンドを出力する総データ転送量比較手段と、
を備えたことを特徴としている。
【0010】請求項4記載の構成は、請求項2記載の構
成において、前記コマンド出力制御手段は、前記記憶装
置により実際に転送された前記転送対象データの転送量
に基づいて、前記記憶装置が前回の前記データ転送コマ
ンドに対応する転送処理までに転送した総データ実転送
量をカウントする総データ実転送量カウント手段と、総
データ実転送量と前記指示された転送対象データの容量
とを比較し、前記総データ実転送量が前記指示された転
送対象データの容量を越えるまで、前記データ転送コマ
ンドを出力する総データ実転送量比較手段と、を備えた
ことを特徴としている。
【0011】請求項5記載の構成は、請求項2記載の構
成において、前記コマンド出力制御手段は、前記データ
転送コマンドに含まれるデータ転送終了アドレスと実際
にデータ転送が行われた転送対象データのアドレスとを
比較し、実際にデータ転送が行われた転送対象データの
アドレスが前記データ転送終了アドレスを越えるまで、
前記データ転送コマンドを出力するデータ終了アドレス
比較手段を備えたことを特徴としている。
【0012】請求項6記載の構成は、請求項2記載の構
成において、前記コマンド出力制御手段は、前記指示さ
れた転送対象データの容量に対応する前記データ転送コ
マンドの出力回数と、実際にデータ転送が行われたデー
タ転送コマンドの出力回数を比較し、実際にデータ転送
が行われたデータ転送コマンドの出力回数が前記指示さ
れた転送対象データの容量に対応する前記データ転送コ
マンドの出力回数と等しくなるまで、前記データ転送コ
マンドを出力するコマンド出力回数比較手段を備えたこ
とを特徴としている。
【0013】請求項7記載の構成は、請求項1ないし請
求項6のいずれかに記載のインターフェース制御装置に
おいて、前記データ転送コマンドは、転送開始アドレス
データを含み、前記コマンド出力手段は、前記データ転
送コマンドの出力毎に前記転送開始アドレスデータを予
め定めた所定単位で更新する転送開始アドレス更新手段
を備えたことを特徴としている。
【0014】請求項8記載の構成は、請求項1ないし請
求項6のいずれかに記載のインターフェース制御装置に
おいて、前記データ転送コマンドは、転送アドレスデー
タを含み、前記記憶装置は、予め定めた所定の容量を有
する複数の記憶領域を有し、前記コマンド出力手段は、
各前記記憶領域が前記転送対象データの少なくとも一部
を含むか否かを識別するための領域識別情報を記憶する
領域識別情報記憶手段と、前記領域識別情報に基づい
て、前記転送対象データの少なくとも一部を含む前記記
憶領域に対応する前記データ転送コマンドの出力毎に前
記転送アドレスデータを予め定めた所定単位で更新する
転送アドレス更新手段を備えたことを特徴としている。
【0015】請求項9記載の構成は、請求項1ないし請
求項6のいずれかに記載の構成において、前記データ転
送コマンドは、転送アドレスデータを含み、前記記憶装
置は、複数の記憶領域を有し、前記コマンド出力手段
は、各前記記憶領域が前記転送対象データの少なくとも
一部を含むか否かを識別するための領域識別情報を記憶
する領域識別情報記憶手段と、各前記記憶領域が前記転
送対象データの少なくとも一部を含む場合に含まれてい
る前記転送対象データの容量情報を記憶する容量情報記
憶手段と、前記領域識別情報及び前記容量情報に基づく
前記転送対象データの少なくとも一部を含む前記記憶領
域に対応する前記データ転送コマンドの出力毎に前記転
送アドレスデータを前記容量情報に対応して更新する転
送アドレス更新手段を備えたことを特徴としている。
【0016】請求項10記載の構成は、データを記憶す
るとともに、データ転送コマンドに基づいてデータ転送
を行う記憶装置に対するデータ転送制御を行うインター
フェース制御装置において、前記データ転送コマンドの
設定するための情報であるインターフェース制御情報に
基づいて前記データ転送コマンドを生成するデータ転送
コマンド生成手段と、外部の転送要求装置より指示され
た転送対象データの容量が前記記憶装置が一の前記デー
タ転送コマンドに対応する転送処理において転送可能な
最大転送量を超える場合に、前記転送対象データの転送
が終了するまで前記データ転送コマンドを複数回出力
し、前記記憶装置に前記データ転送を行わせるコマンド
出力手段と、前記転送対象データの転送終了時に前記転
送要求装置に対し、転送終了通知を行う転送終了通知手
段と、を備えたことを特徴としている。
【0017】請求項11記載の構成は、請求項10記載
の構成において、前記コマンド出力手段は、前記記憶装
置が一の前記データ転送コマンドに対応する転送処理の
終了毎、または、前記データ転送コマンドを受け付ける
毎に出力する転送処理終了通知毎に前記データ転送コマ
ンドを出力するコマンド出力制御手段を備えたことを特
徴としている。
【0018】請求項12記載の構成は、請求項10記載
の構成において、前記インターフェース制御情報を入力
するインターフェース制御情報入力手段と、前記インタ
ーフェース制御情報を記憶するインターフェース制御情
報記憶手段と、を備えたことを特徴としている。
【0019】
【発明の実施の形態】次に本発明の好適な実施形態につ
いて図面を参照して説明する。 [1] 第1実施形態 [1.1] 画像処理装置の構成 図1に、本実施形態の画像処理装置の概要構成ブロック
図を示す。画像処理装置100は、画像処理装置100
の全体を制御するとともに、後述のROM102に記憶
された命令を実行するCPU101と、画像処理装置1
00を制御するための制御用プログラム及び後述のRA
M103上に画像データを生成するためのアウトライン
フォントデータを記憶するROM102と、各種データ
を一時的に記憶するためのRAM103と、公衆回線2
00を通じて接続されるファクシミリなどの外部装置か
らの画像データ受信及び画像データ送信を行うファクシ
ミリインターフェース104と、接続されたホストコン
ピュータ300またはネットワーク接続されたホストコ
ンピュータ300などの外部装置からの印字データ受信
及び画像データ受信及び画像データ送信を行うホストイ
ンターフェース105と、を備えて構成されている。
【0020】また、画像処理装置100は、記録紙、O
HPなどの記録媒体上の画像データを読み取り、読み取
った画像データを内部バス114を介して後述のインタ
ーフェース制御装置108、画像圧縮ユニット110ま
たは画像記録ユニット113に送出する画像データ読取
ユニット108と、画像処理装置100の操作設定を行
う操作表示ユニット107と、記憶装置インターフェー
ス115で接続された記憶ユニット109及び内部バス
114の間のデータ転送を制御するインターフェース制
御装置108と、HDDなどの記憶装置で構成され、記
憶装置インターフェース115を介してインターフェー
ス制御装置108と接続され、ファクシミリインターフ
ェース104、ホストインターフェース105、画像デ
ータ読み取りユニット106、画像圧縮手段110が送
出する画像データ、またはコードデータを格納する記憶
ユニット109と、を備えて構成されている。さらに、
画像処理装置100は、ホストインターフェース105
または画像データ読取ユニット106が送出する画像デ
ータ及びファクシミリインターフェース104へ送出す
る画像データを圧縮する画像圧縮ユニット110と、R
AM103上に圧縮されたデータを伸長して画像データ
を作成する画像伸長ユニット111と、RAM103に
記憶されているフォントビットマップデータまたは1ペ
ージ分の画像データ全体を任意の角度で回転する画像回
転ユニット112と、RAM103に記憶されている画
像データを記録紙などの記録媒体に記録出力する画像記
憶ユニット113と、画像処理装置100を構成する上
述した各構成ブロック間を接続するためのデータ信号、
アドレス信号、または制御信号を含む信号線で構成され
る内部バス114と、インターフェース制御装置108
と記憶手段109を接続するATAインターフェースで
ある記憶装置インターフェース115と、を備えて構成
されている。
【0021】[1.2] インターフェース制御装置の
構成 図2にインターフェース制御装置の概要構成ブロック図
を示す。インターフェース制御装置108は、CPU1
01が内部バス114を介して設定する転送開始アドレ
スデータ及び転送終了アドレスデータを記憶するアドレ
ス設定ユニット108aと、CPU101が内部バス1
14を介して設定するデータ転送量データを記憶する転
送量設定ユニット108bと、転送開始アドレスデータ
及びデータ転送コマンドに基づいて転送アドレス情報デ
ータを更新するアドレス管理ユニット108cと、デー
タ転送量データ及びデータ転送コマンドに基づいてデー
タ転送量情報データを更新する転送量管理ユニット10
8dと、データ転送コマンドを発行するコマンド発行ユ
ニット108eと、データ転送コマンドに対して記憶ユ
ニット109がデータ転送の正常終了、または異常終了
を通知する割込信号を受け取り、対応するステータスを
CPU101に通知する割込処理ユニット108fと、
実際のデータ転送制御を行う転送制御ユニット108g
と、を備えて構成されている。
【0022】[1.3] データ転送手順 図3は、第1実施例におけるデータ転送手順を説明する
図であり、図3(a)はインターフェース制御装置10
8を介して制御されるデータ転送手順、図3(b)はイ
ンターフェース制御装置108を介さずにCPU101
によって制御される従来のデータ転送手順を示してい
る。以下に、図3(a)を参照してインターフェース制
御装置108を介したデータ転送手順をインターフェー
ス制御装置108を介したデータ転送手順を説明する。 [1.3.1] コマンド発行までの概要動作 CPU101は、記憶ユニット109に対応する転送開
始アドレスデータ及びデータ転送量データをインターフ
ェース制御装置108に出力し(処理A)、転送設定を
行う。これによりインターフェース制御装置108は入
力された転送開始アドレスデータ及びデータ転送量デー
タに基づいてデータ転送コマンドを生成して記憶ユニッ
ト109に発行する。
【0023】[1.3.2] コマンド発行までの具体
的動作 ここでデータ転送コマンド発行までの具体的動作につい
て説明する。まず、アドレス設定ユニット108aは、
CPU101により入力された記憶ユニット109にお
ける転送開始アドレスに対応する転送開始アドレスデー
タを記憶し、記憶した転送開始アドレスデータをアドレ
ス管理ユニット108cに通知する。なお、転送アドレ
スを監視して転送終了条件も検出する場合には、記憶ユ
ニット109とのデータ転送に際してCPU101によ
り入力される記憶ユニット109における転送終了アド
レスに対応する転送終了アドレスデータも記憶すること
となる。これと並行して、転送量設定ユニット108b
は、CPU101により入力されたデータ転送量に対応
するデータ転送量データを記憶し、このデータ転送量デ
ータを転送量管理ユニット108dに通知する。アドレ
ス管理ユニット108cは、アドレス設定ユニット10
8aから通知される転送開始アドレスを受け取り、デー
タ転送コマンドで設定すべき転送アドレス情報に対応す
る転送アドレス情報データをコマンド発行ユニット10
8eに通知する。一方、転送量管理ユニット108d
は、転送量設定108bから通知されるデータ転送量デ
ータを受け取り、データ転送コマンドで設定すべきデー
タ転送量情報に対応するデータ転送量情報データをコマ
ンド発行ユニット108eに通知する。
【0024】この場合において、記憶ユニット109は
セクタと呼ばれる単位でデータを管理しているが、転送
量管理ユニット108dは、転送量設定ユニット108
bから通知されるデータ転送量がセクタ単位ではない場
合には、少なくともデータ転送量に対応するデータ転送
が行われるようにデータ転送量情報データをコマンド発
行ユニット108eに通知することとなる。これらの結
果、コマンド発行ユニット108eは、転送アドレス情
報データ及びデータ転送量情報データに基づいて、記憶
ユニット109に対し、データ転送コマンドを発行す
る。この場合において、コマンド発行ユニット108e
は、データ転送コマンドとして、Read DMAコマンド、Wr
ite DMAコマンド、Read Sectorコマンド、Write Sector
コマンド、Read Multiple Sectorコマンド、Write Mult
iple Sectorコマンドを発行することが可能であり、転
送制御ユニットは各コマンドに対する記憶ユニット10
9とのデータ転送を制御することが可能であるため、記
憶ユニット109とのデータ転送モードは、DMAモー
ドまたはPIOモードのいずれでも構わない。このデー
タ転送コマンドの発行と並行して、転送制御ユニット1
08gは、アドレス管理ユニット108cと転送量管理
ユニット108dに対してデータ転送コマンドに設定す
る転送開始アドレスデータとデータ転送量データの更新
を制御し、アドレス管理ユニット108cは、コマンド
発行ユニット108eがデータ転送コマンドを発行する
毎に転送アドレス情報を更新することとなり、転送量管
理ユニット108dは、データ転送量情報を更新するこ
ととなる。
【0025】[1.3.3] データ転送処理 データ転送コマンドを受け取った記憶ユニット109は
シーク動作等の記憶媒体に対する制御を行い(処理
B)、データ転送コマンドに従ってデータ転送を開始す
る。コマンド発行ユニット108eは、アドレス管理ユ
ニット108cから通知された転送アドレス情報データ
及び転送量管理ユニット108dから通知されたデータ
転送量情報データに基づくとともに、転送制御ユニット
108gからの指示に従って記憶ユニット109に対し
てデータ転送コマンドを発行することとなる。なお、コ
マンド発行回数をカウントして転送終了条件を検出する
場合には記憶ユニット109とのデータ転送に際してC
PU101が設定する記憶ユニット109に対する発行
部数も記憶する。そして、コマンド発行ユニット108
eによりデータ転送コマンドが発行されると、転送制御
ユニット108gは、内部データバス114と記憶ユニ
ット109との間のデータ転送制御を行うこととなる。
この場合において、転送制御ユニット108gは、転送
量管理ユニット108dから通知されたデータ転送量が
セクタ単位ではない場合には、対象となるデータが含ま
れるセクタに対して記憶ユニット109とインターフェ
ース制御装置108との間でデータ転送が行われるが、
データ転送量に含まれないデータを内部バス114を介
して転送しないように制御する。また、アドレス管理ユ
ニット108cと転送量管理ユニット108dに対して
データ転送コマンドに設定する転送開始アドレスとデー
タ転送量の更新を制御する。
【0026】[1.3.4] 割込信号の出力 データ転送コマンドに対応するデータ転送が終了する
と、記憶ユニット109は記憶装置インターフェース1
15を介して割込信号を通知する。これによりインター
フェース制御装置108は割込信号に対して処理ステー
タスが反映される記憶ユニット109の所定ステータス
レジスタをリードアクセスすることにより、ステータス
を得るとともに、記憶ユニット109に割込信号の出力
を停止させ、引き続いてデータ転送コマンドを記憶ユニ
ット109に発行する(処理D) より具体的には、割込処理ユニット108fは、コマン
ド発行ユニット108eから発行されるデータ転送コマ
ンドに対応して記憶ユニット109がデータ転送の正常
終了あるいは、異常終了を通知する割込信号を受け取
り、割込要因を反映する記憶ユニット109のステータ
スレジスタをリードアクセスしてステータスを受け取
る。ステータスを参照してデータ転送コマンドに対する
記憶ユニット109の処理結果を転送制御ユニット10
8gに通知する。さらにステータスが異常終了を示して
いる場合には、CPU101が処理結果を確認できるよ
うにステータスを格納する。そして、転送制御ユニット
108gは、CPU101によって設定された全てのデ
ータ転送が終了するか、あるいは、データ転送コマンド
が異常終了するまでコマンド発行ユニット108eによ
るデータ転送コマンド発行と割込処理ユニット108f
による割込処理を繰り返し、コマンド発行→データ転送
→割込信号受信→コマンド発行→……のように記憶ユニ
ット109との間のデータ転送を繰り返して全てのデー
タ転送が終了した場合にCPU101に対して割込信号
を生成して処理終了を通知することとなる。この結果、
CPU101はインターフェース制御装置108に対し
て割込信号の出力を停止させて処理を終了する(処理
C)。これによりCPU101は各データ転送コマンド
に対する割込処理から解放される(処理Aと処理Cとの
間の時間)。さらに、図3(b)に示す従来のデータ転
送処理手順で行う場合と比較して、データ転送時間を短
縮することが可能となる。
【0027】[1.3.5] 具体的データ転送処理 [1.3.5.1] データ格納状態 具体的なデータ転送処理の説明に先立ち、転送対象デー
タの格納状態について説明する。図4にインターフェー
ス制御装置108が転送制御可能な記憶ユニット109
のデータ格納状態の説明図を示す。データ転送の対象と
なる領域はデータブロックDB1〜DB5で示されてい
る。この場合において、記憶ユニット109が一のデー
タ転送コマンドに対して転送可能な最大転送量は128
キロバイトであるものとし、各々128キロバイトのサ
イズを有するデータブロックDB1〜DB4までは、ア
ドレス昇順で連続的に格納され、これらのデータブロッ
クDB1〜DB4に続いて64キロバイトのブロックデ
ータDB5が格納されているものとする。
【0028】[1.3.5.2] データ転送処理 [1.3.5.2.1] 第1データ転送処理手順 図4に示した状態で連続的に記憶ユニット109に格納
されたデータをRAM103に転送する際のデータ転送
処理について、第1データ転送処理手順に対応する図5
を参照して説明する。図5に第1データ転送処理手順に
対応するデータ転送処理フローチャートを示す。このデ
ータ転送処理フローチャートは、データ転送コマンドに
設定するデータ転送量情報に基づいて転送終了条件を検
出する場合ものである。まず、インターフェース制御装
置108は、未転送量データMをCPU101によって
設定されたデータ転送量、アドレスデータNをCPU1
01によって設定された転送開始アドレスとする(ステ
ップS1)。次に未転送量データMに基づいてデータの
未転送量が128キロバイト以上であるか否かを判別す
る(ステップS2)。ステップS2の判別において、デ
ータ未転送量が128キロバイト以上である場合には
(ステップS2;Yes)データ転送コマンドに設定す
るデータ転送量情報データSIZEを128キロバイト
に設定する(ステップS3)。ステップS2の判別にお
いて、データ未転送量が128キロバイト未満である場
合には(ステップS2;No)、未転送量データMに対
応するデータ未転送量をデータ転送コマンドに設定する
データ転送量情報データSIZEに設定する(ステップ
S4)。次にインターフェース制御装置108は、デー
タ転送量情報データSIZEお及びアドレスデータNに
基づいてデータ転送コマンドを発行する(ステップS
5)。
【0029】データ転送コマンドを発行すると記憶ユニ
ット109との間でデータ転送が開始されるので、記憶
ユニット109側から割込信号(正常終了あるいは異常
終了に対応)が通知されるまで待機状態となる(ステッ
プS6)。記憶ユニット109側から割込信号が通知さ
れると、記憶ユニット109のステータスレジスタを読
み出してステータスを得る(ステップS7)。次にイン
ターフェース制御装置108は、ステータスを参照して
データ転送コマンドに対応するデータ転送が正常終了し
ているか否かを判別する(ステップS8)。ステップS
8の判別において、データ転送コマンドに対応するデー
タ転送が正常終了していなければ(ステップS8;N
o)エラーステータスを格納し(ステップS10)、C
PU101に対して割込信号を生成して(ステップS1
2)、異常終了を通知し、処理を終了する。ステップS
8の判別において、データ転送コマンドに対応するデー
タ転送が正常終了していれば未転送量データMとアドレ
スデータNを更新する(ステップ9)。未転送量データ
MとアドレスデータNの更新は、具体的には、次式に基
づいて行う。 M=M−SIZE =M−128 N=N+SIZE =N+128 次に、未転送のデータが存在するか否か、すなわち、 M>0 であるか否かを判別する(ステップS11)。ステップ
S11の判別において、未転送のデータが存在する場
合、すなわち、 M>0 である場合には(ステップS11;Yes)、処理を再
びステップS2に移行し、ステップS2〜ステップS1
1の処理を繰り返す。ステップS11の判別において、
未転送のデータが存在しない場合、すなわち、 M=0 である場合には(ステップS11;No)、全てのデー
タ転送が終了したので、インターフェース制御装置10
8は、CPU101に対する割込信号を生成して出力し
て正常終了を通知し(ステップ12)、処理を終了す
る。
【0030】[1.3.5.2.2] 第2データ転送
処理手順 図4に示した状態で連続的に記憶ユニット109に格納
されたデータをRAM103に転送する際のデータ転送
処理について、第2データ転送処理手順に対応する図6
を参照して説明する。本第2データ転送処理手順は、記
憶ユニット109との間のデータ転送を監視することに
よって得られる転送量に基づいて転送終了条件を検出す
る場合の処理手順である。図6に第2データ転送処理手
順に対応するデータ転送処理フローチャートを示す。ま
ず、インターフェース制御装置108は、未転送量デー
タMをCPU101によって設定されたデータ転送量、
アドレスデータNをCPU101によって設定された転
送開始アドレス、実転送量データ=0とする(ステップ
S21)。次に未転送量データMに基づいてデータの未
転送量が128キロバイト以上であるか否かを判別する
(ステップS22)。ステップS2の判別において、デ
ータ未転送量が128キロバイト以上である場合には
(ステップS22;Yes)データ転送コマンドに設定
するデータ転送量情報データSIZEを128キロバイ
トに設定する(ステップS23)。
【0031】ステップS2の判別において、データ未転
送量が128キロバイト未満である場合には(ステップ
S22;No)、未転送量データMに対応するデータ未
転送量をデータ転送コマンドに設定するデータ転送量情
報データSIZEに設定する(ステップS24)。次に
インターフェース制御装置108は、データ転送量情報
データSIZEお及びアドレスデータNに基づいてデー
タ転送コマンドを発行する(ステップS25)。データ
転送コマンドを発行すると記憶ユニット109との間で
データ転送が開始されるので、データ転送が行われる毎
に実転送量をカウントし、実転送量データをカウントア
ップする(ステップ26)。そして記憶ユニット109
側から割込信号(正常終了あるいは異常終了に対応)が
通知されるまで待機状態となる(ステップS27)。記
憶ユニット109側から割込信号が通知されると、記憶
ユニット109のステータスレジスタを読み出してステ
ータスを得る(ステップS28)。次にインターフェー
ス制御装置108は、ステータスを参照してデータ転送
コマンドに対応するデータ転送が正常終了しているか否
かを判別する(ステップS29)。ステップS29の判
別において、データ転送コマンドに対応するデータ転送
が正常終了していなければ(ステップS29;No)エ
ラーステータスを格納し(ステップS31)、CPU1
01に対して割込信号を生成して(ステップS33)、
異常終了を通知し、処理を終了する。ステップS29の
判別において、データ転送コマンドに対応するデータ転
送が正常終了していれば(ステップS29;Yes)未
転送量データMとアドレスデータNを更新し、実転送量
データをリセット(=0)とする(ステップ30)。
【0032】未転送量データMとアドレスデータNの更
新は、具体的には、次式に基づいて行う。 M=M−実転送量データ =M−(実転送量) N=N+実転送量データ =N+(実転送量) 次に、未転送のデータが存在するか否か、すなわち、 M>0 であるか否かを判別する(ステップS32)。ステップ
S32の判別において、未転送のデータが存在する場
合、すなわち、 M>0 である場合には(ステップS32;Yes)、処理を再
びステップS2に移行し、ステップS22〜ステップS
32の処理を繰り返す。ステップS32の判別におい
て、未転送のデータが存在しない場合、すなわち、 M=0 である場合には(ステップS32;No)、全てのデー
タ転送が終了したので、インターフェース制御装置10
8は、CPU101に対する割込信号を生成して出力し
て正常終了を通知し(ステップ33)、処理を終了す
る。
【0033】[1.3.5.2.3] 第3データ転送
処理手順 図4に示した状態で連続的に記憶ユニット109に格納
されたデータをRAM103に転送する際のデータ転送
処理について、第3データ転送処理手順に対応する図7
を参照して説明する。本第3データ転送処理手順は、デ
ータ転送コマンドに設定された転送アドレスに基づいて
転送終了条件を検出する場合の処理手順である。図7に
第3データ転送処理手順に対応するデータ転送処理フロ
ーチャートを示す。まず、インターフェース制御装置1
08は、未転送量データMをCPU101によって設定
されたデータ転送量、アドレスデータNをCPU101
によって設定された転送開始アドレスとし、アドレスデ
ータNをCPU101によって設定された転送終了アド
レスとする(ステップS41)。次に未転送量データM
に基づいてデータの未転送量が128キロバイト以上で
あるか否かを判別する(ステップS42)。ステップS
42の判別において、データ未転送量が128キロバイ
ト以上である場合には(ステップS42;Yes)デー
タ転送コマンドに設定するデータ転送量情報データSI
ZEを128キロバイトに設定する(ステップS4
3)。ステップS42の判別において、データ未転送量
が128キロバイト未満である場合には(ステップS4
2;No)、未転送量データMに対応するデータ未転送
量をデータ転送コマンドに設定するデータ転送量情報デ
ータSIZEに設定する(ステップS44)。
【0034】次にインターフェース制御装置108は、
データ転送量情報データSIZEお及びアドレスデータ
Nに基づいてデータ転送コマンドを発行する(ステップ
S45)。データ転送コマンドを発行すると記憶ユニッ
ト109との間でデータ転送が開始されるので、記憶ユ
ニット109側から割込信号(正常終了あるいは異常終
了に対応)が通知されるまで待機状態となる(ステップ
S46)。記憶ユニット109側から割込信号が通知さ
れると、記憶ユニット109のステータスレジスタを読
み出してステータスを得る(ステップS47)。次にイ
ンターフェース制御装置108は、ステータスを参照し
てデータ転送コマンドに対応するデータ転送が正常終了
しているか否かを判別する(ステップS48)。ステッ
プS48の判別において、データ転送コマンドに対応す
るデータ転送が正常終了していなければ(ステップS4
8;No)エラーステータスを格納し(ステップS5
0)、CPU101に対して割込信号を生成して(ステ
ップS52)、異常終了を通知し、処理を終了する。ス
テップS48の判別において、データ転送コマンドに対
応するデータ転送が正常終了していれば未転送量データ
MとアドレスデータNを更新する(ステップ49)。
【0035】未転送量データMとアドレスデータNの更
新は、具体的には、次式に基づいて行う。 M=M−SIZE =M−128 N=N+SIZE =N+128 次に、転送開始アドレスが転送終了アドレス未満である
か否か、すなわち、 I>N であるか否かを判別する(ステップS51)。ステップ
S51の判別において、転送開始アドレスが転送終了ア
ドレス未満である場合、すなわち、 I>N である場合には(ステップS51;Yes)、処理を再
びステップS42に移行し、ステップS42〜ステップ
S51の処理を繰り返す。ステップS51の判別におい
て、転送開始アドレスが転送終了アドレスを越えた場
合、すなわち、 I≦N である場合には(ステップS51;No)、全てのデー
タ転送が終了したので、インターフェース制御装置10
8は、CPU101に対する割込信号を生成して出力し
て正常終了を通知し(ステップ52)、処理を終了す
る。
【0036】[1.3.5.2.4] 第4データ転送
処理手順 図4に示した状態で連続的に記憶ユニット109に格納
されたデータをRAM103に転送する際のデータ転送
処理について、第4データ転送処理手順に対応する図8
を参照して説明する。本第4データ転送処理手順は、デ
ータ転送コマンドの発行回数に基づいて転送終了条件を
検出する場合の処理手順である。図8に第4データ転送
処理手順に対応するデータ転送処理フローチャートを示
す。まず、インターフェース制御装置108は、未転送
量データMをCPU101によって設定されたデータ転
送量、アドレスデータNをCPU101によって設定さ
れた転送開始アドレスとし、発行総数データJをCPU
101によって設定されたデータ転送コマンドが発行さ
れるべき回数である発行総数とし、既発行回数データK
をインターフェース制御装置108によって既にデータ
転送コマンドが発行された回数(すなわち、初期状態で
は0[回])とする(ステップS61)。次に未転送量
データMに基づいてデータの未転送量が128キロバイ
ト以上であるか否かを判別する(ステップS62)。ス
テップS62の判別において、データ未転送量が128
キロバイト以上である場合には(ステップS62;Ye
s)データ転送コマンドに設定するデータ転送量情報デ
ータSIZEを128キロバイトに設定する(ステップ
S63)。ステップS62の判別において、データ未転
送量が128キロバイト未満である場合には(ステップ
S62;No)、未転送量データMに対応するデータ未
転送量をデータ転送コマンドに設定するデータ転送量情
報データSIZEに設定する(ステップS64)。次に
インターフェース制御装置108は、データ転送量情報
データSIZEお及びアドレスデータNに基づいてデー
タ転送コマンドを発行する(ステップS65)。
【0037】データ転送コマンドを発行すると記憶ユニ
ット109との間でデータ転送が開始されるので、記憶
ユニット109側から割込信号(正常終了あるいは異常
終了に対応)が通知されるまで待機状態となる(ステッ
プS66)。記憶ユニット109側から割込信号が通知
されると、記憶ユニット109のステータスレジスタを
読み出してステータスを得る(ステップS67)。次に
インターフェース制御装置108は、ステータスを参照
してデータ転送コマンドに対応するデータ転送が正常終
了しているか否かを判別する(ステップS68)。ステ
ップS68の判別において、データ転送コマンドに対応
するデータ転送が正常終了していなければ(ステップS
68;No)エラーステータスを格納し(ステップS7
0)、CPU101に対して割込信号を生成して(ステ
ップS72)、異常終了を通知し、処理を終了する。ス
テップS68の判別において、データ転送コマンドに対
応するデータ転送が正常終了していれば(ステップS6
8;Yes)、未転送量データM、アドレスデータN及
び既発行回数データKを更新する(ステップ69)。未
転送量データM、アドレスデータN及び既発行回数デー
タKの更新は、具体的には、次式に基づいて行う。 M=M−SIZE =M−128 N=N+SIZE =N+128 K=K+1 次に、データ転送コマンドの既発行回数がデータ転送コ
マンドの発行総数未満であるか否か、すなわち、 J>K であるか否かを判別する(ステップS71)。ステップ
S71の判別において、データ転送コマンドの既発行回
数がデータ転送コマンドの発行総数未満である場合、す
なわち、 J>K である場合には(ステップS71;Yes)、処理を再
びステップS62に移行し、ステップS62〜ステップ
S71の処理を繰り返す。ステップS71の判別におい
て、データ転送コマンドの既発行回数がデータ転送コマ
ンドの発行総数を越えた場合、すなわち、 J≦K である場合には(ステップS71;No)、全てのデー
タ転送が終了したので、インターフェース制御装置10
8は、CPU101に対する割込信号を生成して出力し
て正常終了を通知し(ステップ72)、処理を終了す
る。
【0038】[1.4] 実施形態の効果 上述したように本第1実施形態によれば、所定単位のブ
ロックデータがアドレス昇順で連続的に記憶ユニット1
09に格納された状況において、データ転送コマンドで
設定可能な最大転送量の制限を受けることなく、CPU
101はデータ転送量を設定することが可能となる。ま
た、インターフェース制御装置108が各データ転送コ
マンド毎に(本来は、CPU101に)通知される割込
信号に対する処理を行うことによってCPU101を割
込処理から解放することができる。さらに、転送制御ユ
ニット108gは、記憶ユニット109の管理単位(例
えば、セクタ)に依存することなく内部バスとの間でデ
ータ転送が可能であるため、記憶装置の管理単位に依存
する不要なデータが内部バスを介して転送されることが
なくなり、実効的なシステム性能を向上させることがで
きるとともに、転送に伴って確保されるメモリを最小限
に抑えることができる。
【0039】[1.5] 第1実施形態の変形例 [1.5.1] 第1変形例 上記説明においては、記憶ユニット109から通知され
る割込信号を処理する際に参照するデータ転送コマンド
の処理ステータスを反映する所定ステータスレジスタは
インターフェース制御装置108からのリードアクセス
によって割込信号の出力を停止してステータスを初期化
するために、割込処理ユニット108fは少なくともエ
ラーステータスを格納する構成とした。しかしながら、
リードアクセスによって割込信号の出力を停止せず、か
つステータスを初期化しないで処理ステータスを反映す
るステータスレジスタを参照することも可能であり、こ
の場合には割込処理ユニット108fがエラーステータ
スを格納する必要がないということはいうまでもない。 [1.5.2] 第2変形例 上記説明においては、ブロックデータの容量をデータ転
送コマンドで設定可能な最大転送量である128キロバ
イトとして説明しているが、ブロックデータの容量がデ
ータ転送コマンドで設定可能な最大転送量に限定されな
いということはいうまでもない。
【0040】[2] 第2実施形態 次に、本発明の第2実施形態について説明する。本第2
実施形態において、インターフェース制御装置108の
構成は、第1実施形態と同様であるため、その詳細な説
明を省略する。本第2実施形態が第1実施形態と異なる
点は、転送すべきデータが記憶ユニット109内の不連
続なアドレスに格納されている点である。 [2.1] データ格納状態 具体的なデータ転送処理の説明に先立ち、転送対象デー
タの格納状態について説明する。図9にインターフェー
ス制御装置108が転送制御可能な記憶ユニット109
のデータ格納状態の説明図を示す。データ転送の対象と
なる領域はデータブロックDB1〜DB5で示されてい
る。この場合において、記憶ユニット109が一のデー
タ転送コマンドに対して転送可能な最大転送量は128
キロバイトであるものとし、各々128キロバイトのサ
イズを有するデータブロックDB1〜DB4までは、ア
ドレス昇順で不連続なアドレス領域に格納され、64キ
ロバイトのデータブロックDB5もデータブロックDB
1〜DB4とは不連続なアドレス領域に格納されている
ものとする。この場合において、データブロックの先頭
アドレスは、最大転送量である128キロバイトの整数
倍の位置にあるものとする。より具体的には、データブ
ロックDB2〜DB5の各先頭アドレスAD2〜AD5は
データブロックDB1の先頭アドレスAD1に対し、以
下の関係にある。 ADX=AD1+128×Y (X:2〜5、
Y:自然数)
【0041】[2.2] 領域情報テーブル ここで、図9に示したデータ格納状態を把握し、記憶ユ
ニット109内の128キロバイト単位の領域に含まれ
るデータが転送対象データであるか否かを表すための領
域情報テーブルについて説明する。図10に、領域情報
テーブルの具体例を示す。図10(a)は、記憶ユニッ
ト109を1台のHDDで構成する場合の領域情報テー
ブルの具体例、図10(b)は、HDDの転送速度の遅
さをカバーして処理速度を向上させるため記憶ユニット
109を2台のHDDで構成する場合の領域情報テーブ
ルの具体例を示している。この場合において、最大デー
タ転送量=128キロバイト単位の各領域には当該領域
を特定するための領域番号が割り当てられている。領域
情報テーブルは、アドレス昇順にテーブル化されてお
り、転送制御ユニット108gに格納されている。記憶
ユニット109が1台のHDDで構成される場合、すな
わち、図10(a)に示す場合には、領域番号=1はア
ドレス設定手段108aで設定された転送開始アドレス
に対応する領域を示しており、識別情報が1であること
から当該領域には、転送対象となるデータブロックDB
1が格納されていることを示す。同様に、領域番号=2
及び領域番号=3に対応する識別情報=0であることか
ら、領域番号=2及び領域番号=3に対応する領域に
は、転送対象となるデータブロックが格納されていない
ことを示している。さらに領域番号=4、5、9、13
に対応する識別情報=1であることから、領域番号=
4、5、9、13に対応する領域には転送対象ブロック
データが格納されてるいることを示している。
【0042】一方、記憶ユニット109が2台のHDD
で構成される場合、すなわち、図10(b)に示す場合
には、転送対象データは装置番号(0または1)に該当
するHDDに記憶されていることを示している。例え
ば、領域番号=4に対応する識別番号=1となっている
データブロックDB2は装置番号=1に該当するHD
D、データブロックDB1,DB3、DB4、DB5は
装置番号=0に該当するHDDに格納されていることを
示している。次に、図10(a)で示した場合、すなわ
ち、記憶ユニット109が1台のHDDで構成される場
合について説明する。 [2.3] データ転送処理 図10(a)に示した状態で不連続的に記憶ユニット1
09に格納されたデータをRAM103に転送する際の
データ転送処理について、図11を参照して説明する。
図11に第2実施形態のデータ転送処理フローチャート
を示す。まず、インターフェース制御装置108は、未
転送量データMをCPU101によって設定されたデー
タ転送量、アドレスデータNをCPU101によって設
定された転送開始アドレスとし、図10(a)に示した
領域情報テーブルにおける領域番号を表す領域番号デー
タL=1とする(ステップS81) 次に未転送量データMに基づいてデータの未転送量が1
28キロバイト以上であるか否かを判別する(ステップ
S82)。ステップS82の判別において、データ未転
送量が128キロバイト以上である場合には(ステップ
S82;Yes)データ転送コマンドに設定するデータ
転送量情報データSIZEを128キロバイトに設定す
る(ステップS83)。ステップS82の判別におい
て、データ未転送量が128キロバイト未満である場合
には(ステップS82;No)、未転送量データMに対
応するデータ未転送量をデータ転送コマンドに設定する
データ転送量情報データSIZEに設定する(ステップ
S84)
【0043】次にインターフェース制御装置108は、
領域番号データLに対応する領域の識別番号が0か否
か、すなわち、非転送対象データか否かを判別する(ス
テップS85)。ステップS85の判別において、識別
番号=0の場合、すなわち、当該領域のデータが非転送
対象データである場合には(ステップS85;Ye
s)、 SIZE=128[キロバイト] とし(ステップS86)、処理をステップS91に移行
する。ステップS85の判別において、識別番号≠0の
場合、すなわち、当該領域のデータが転送対象データで
ある場合には(ステップS85;No)、インターフェ
ース制御装置108は、データ転送量情報データSIZ
E及びアドレスデータNに基づいてデータ転送コマンド
を発行する(ステップS87)。データ転送コマンドを
発行すると記憶ユニット109との間でデータ転送が開
始されるので、記憶ユニット109側から割込信号(正
常終了あるいは異常終了に対応)が通知されるまで待機
状態となる(ステップS88)。記憶ユニット109側
から割込信号が通知されると、記憶ユニット109のス
テータスレジスタを読み出してステータスを得る(ステ
ップS89)。次にインターフェース制御装置108
は、ステータスを参照してデータ転送コマンドに対応す
るデータ転送が正常終了しているか否かを判別する(ス
テップS90)。ステップS90の判別において、デー
タ転送コマンドに対応するデータ転送が正常終了してい
なければ(ステップS90;No)エラーステータスを
格納し(ステップS92)、CPU101に対して割込
信号を生成して(ステップS94)、異常終了を通知
し、処理を終了する。
【0044】ステップS90の判別において、データ転
送コマンドに対応するデータ転送が正常終了していれば
(ステップS90;Yes)、未転送量データM、アド
レスデータN及び領域番号データLを更新する(ステッ
プ91)。未転送量データM、アドレスデータN及び領
域番号データLの更新は、具体的には、次式に基づいて
行う。 M=M−SIZE =M−128 N=N+SIZE =N+128 L=L+1 次に、未転送のデータが存在するか否か、すなわち、 M>0 であるか否かを判別する(ステップS92)。ステップ
S92の判別において、未転送のデータが存在する場
合、すなわち、 M>0 である場合には(ステップS92;Yes)、処理を再
びステップS2に移行し、ステップS82〜ステップS
92の処理を繰り返す。ステップS92の判別におい
て、未転送のデータが存在しない場合、すなわち、 M=0 である場合には(ステップS92;No)、全てのデー
タ転送が終了したので、インターフェース制御装置10
8は、CPU101に対する割込信号を生成して出力し
て正常終了を通知し(ステップ93)、処理を終了す
る。
【0045】[2.4] 第2実施形態の効果 上述したように本第2実施形態においては、原則所定サ
イズ単位のデータブロックがアドレス昇順で不連続的に
記憶ユニット109に格納された状況において、識別情
報を含む領域テーブルに基づいて転送制御を行うように
構成している。これにより、一つのデータ転送コマンド
で設定可能な最大転送量により規定されることなくCP
U101はデータ転送量を設定することが可能となる。
さらにインターフェース制御装置108が各データ転送
コマンド毎に(本来はCPU101に対して)通知され
る割込信号を処理することによってCPU101を割込
処理から解放することができる。 [2.5] 第2実施形態の変形例 上記説明においては、ブロックデータの容量をデータ転
送コマンドで設定可能な最大転送量である128キロバ
イトとして説明しているが、ブロックデータの容量がデ
ータ転送コマンドで設定可能な最大転送量に限定されな
いということはいうまでもない。
【0046】[3] 第3実施形態 次に、本発明の第3実施形態について説明する。本第3
実施形態において、インターフェース制御装置108の
構成は、第1実施形態及び第2実施形態と同様であるた
め、その詳細な説明を省略する。本第3実施形態が第2
実施形態と異なる点は、転送すべきデータが記憶ユニッ
ト109内の不連続なアドレスに格納され、かつ、各デ
ータサイズも一定ではない点である。 [3.1] データ格納状態 図12にインターフェース制御装置108が転送制御可
能な記憶ユニット109のデータ格納状態の説明図を示
す。データ転送の対象となる領域はデータブロックDB
1〜DB5で示されている。この場合において、記憶ユ
ニット109が一のデータ転送コマンドに対して転送可
能な最大転送量は128キロバイトであるものとし、各
データブロックDB1〜DB5のサイズは、それぞれ1
28キロバイト、16キロバイト、32キロバイト、2
56キロバイト、64キロバイトであるものとする。さ
らに各データブロックの先頭アドレスは、任意に定めら
れている。すなわち、各データブロックの先頭アドレス
は、データブロックDB1の先頭アドレスに対し、最大
転送量である128キロバイトの整数倍離れた位置には
無関係な位置にあるものとする。
【0047】[3.2] 領域情報テーブル ここで、図12に示したデータ格納状態を把握し、記憶
ユニット109内の転送対象データを識別するための領
域情報テーブルについて説明する。図13に、領域情報
テーブルの具体例を示す。領域情報テーブルは、各領域
を特定するための領域番号、各領域番号に対応する領域
内のデータが転送対象データであるか否かを表す識別情
報及び当該領域のサイズ情報が格納されている。領域情
報テーブルは、アドレス昇順にテーブル化されており、
転送制御ユニット108gに格納されている。例えば、
領域番号=1はアドレス設定手段108aで設定された
転送開始アドレスに対応する領域を示しており、識別情
報が1であることから当該領域には、転送対象となるデ
ータブロックDB1(サイズ128キロバイト)が格納
されていることを示す。同様に、領域番号=2に対応す
る識別情報=0であることから、領域番号=2に対応す
る領域には、転送対象となるデータブロックが格納され
ていないことを示している。さらに領域番号=3、5、
7、9に対応する識別情報=1であることから、領域番
号=3、5、7、9に対応する領域には転送対象ブロッ
クデータDB2(サイズ16キロバイト)、DB3(サ
イズ32キロバイト)、DB4(サイズ256キロバイ
ト)、DB5(サイズ64キロバイト)がそれぞれ格納
されてることを示している。 [3.3] データ転送処理 図13に示した状態で記憶ユニット109に格納された
データをRAM103に転送する際のデータ転送処理に
ついて、図14を参照して説明する。図13に第3実施
形態のデータ転送処理フローチャートを示す。まず、イ
ンターフェース制御装置108は、未転送量データMを
CPU101によって設定されたデータ転送量、アドレ
スデータNをCPU101によって設定された転送開始
アドレスとし、図13に示した領域情報テーブルにおけ
る領域番号を表す領域番号データL=1とする(ステッ
プS101) 次に領域情報テーブルにおける領域番号データLに対応
するサイズ情報をサイズ情報データIとする(ステップ
102)。
【0048】次にインターフェース制御装置108は、
領域番号データLに対応する領域の識別番号が0か否
か、すなわち、非転送対象データか否かを判別する(ス
テップS103)。ステップS103の判別において、
識別番号=0の場合、すなわち、当該領域のデータが非
転送対象データである場合には(ステップS103;Y
es)、 N=N+I L=L+1 とし(ステップS104)、処理を再びステップS10
2に移行し、ステップS102〜ステップS103の処
理を繰り返す。ステップS103の判別において、識別
番号≠0の場合、すなわち、当該領域のデータが転送対
象データである場合には(ステップS103;No)、
領域番号データLに格納されているデータサイズである
サイズ情報データIに対応するサイズが最大データ転送
量である128キロバイトを越えているか否か、すなわ
ち、 I>128[キロバイト] であるか否かを判別する(ステップS105)。ステッ
プS105の判別において、領域番号データLに格納さ
れているデータサイズが128キロバイトを越えている
場合には(ステップS105;Yes)、データを分割
して転送するため、データ転送量情報データSIZE=
128キロバイトとし、処理をステップS108に移行
する。ステップS105の判別において、領域番号デー
タLに格納されているデータサイズが128キロバイト
以下である場合には(ステップS105;No、一回の
転送でデータ転送が可能であるため、データ転送量情報
データSIZE=サイズ情報データI、すなわち、 SIZE=I とする(ステップS107)。
【0049】次にインターフェース制御装置108は、
データ転送量情報データSIZE及びアドレスデータN
に基づいてデータ転送コマンドを発行する(ステップS
108)。データ転送コマンドを発行すると記憶ユニッ
ト109との間でデータ転送が開始されるので、記憶ユ
ニット109側から割込信号(正常終了あるいは異常終
了に対応)が通知されるまで待機状態となる(ステップ
S109)。記憶ユニット109側から割込信号が通知
されると、記憶ユニット109のステータスレジスタを
読み出してステータスを得る(ステップS110)。次
にインターフェース制御装置108は、ステータスを参
照してデータ転送コマンドに対応するデータ転送が正常
終了しているか否かを判別する(ステップS111)。
ステップS111の判別において、データ転送コマンド
に対応するデータ転送が正常終了していなければ(ステ
ップS111;No)エラーステータスを格納し(ステ
ップS116)、CPU101に対して割込信号を生成
して(ステップS117)、異常終了を通知し、処理を
終了する。ステップS111の判別において、データ転
送コマンドに対応するデータ転送が正常終了していれば
(ステップS111;Yes)、未転送量データM、ア
ドレスデータN及びサイズ情報データIを更新する(ス
テップS112)未転送量データM、アドレスデータN
及びサイズ情報データIの更新は、具体的には、次式に
基づいて行う。 M=M−SIZE =M−128 N=N+SIZE =N+128 I=I−SIZE 次にインターフェース制御装置108は、サイズ情報デ
ータI>0であるか否か、すなわち、領域番号データL
に対応する領域に未転送のデータが存在するか否かを判
別する(ステップS113)。ステップS113の判別
において、サイズ情報データI>0である場合、すなわ
ち、領域番号データLに対応する領域に未転送のデータ
が存在する場合には(ステップS113;Yes)、処
理を再びステップS105に移行し、同様の処理を繰り
返す。ステップS113の判別において、サイズ情報デ
ータI≦0である場合、すなわち、領域番号データLに
対応する領域に未転送のデータが存在しない場合には
(ステップS113;No)、未転送のデータが存在す
るか否か、すなわち、 M>0 であるか否かを判別する(ステップS114)。
【0050】ステップS114の判別において、未転送
のデータが存在する場合、すなわち、 M>0 である場合には(ステップS114;Yes)、領域番
号データLを更新する(ステップ115)。領域番号デ
ータLの更新は、具体的には、 L=L+1 とする。そして、処理を再びステップS1022に移行
し、ステップS102〜ステップS114(あるいはス
テップS102〜S117)の処理を繰り返す。ステッ
プS114の判別において、未転送のデータが存在しな
い場合、すなわち、 M=0 である場合には(ステップS114;No)、全てのデ
ータ転送が終了したので、インターフェース制御装置1
08は、CPU101に対する割込信号を生成して出力
して正常終了を通知し(ステップ117)、処理を終了
する。 [3.4] 第3実施形態の効果 上述したように本第3実施形態においては、任意サイズ
のブロックデータがアドレス昇順で不連続的に記憶ユニ
ット109に格納された状況において識別情報とサイズ
情報を含む領域情報テーブルに基づいて転送制御を行っ
ているので、データ転送コマンドで設定可能な最大転送
量に規定されることなくCPU101はデータ転送量を
設定することが可能となる。また、インターフェース制
御装置108が各データ転送コマンド毎に通知される割
込信号に対してCPU101に代わって処理することに
よってCPU101を割込処理から解放することができ
る。
【0051】[4] 第4実施形態 次に、本発明の第4実施形態について説明する。本第4
実施形態が第3実施形態と異なる点は、転送すべきデー
タがアドレス昇順で格納されておらず、ランダムな領域
に格納されている点である。 [4.1] 第4実施形態の構成 図15に第4実施形態のインターフェース制御装置10
8の概要構成ブロック図を示す。第4実施形態のインタ
ーフェース制御装置108は、第1実施形態と同様のコ
マンド発行ユニット108eと、第1実施形態と同様の
割込処理ユニット108fと、第1実施形態と同様の転
送制御手段108gと、記憶ユニット109に対して発
行するデータ転送コマンドで設定する転送アドレス情
報、データ転送量情報及びコマンド名などのインターフ
ェース制御情報を複数記憶する制御情報記憶ユニット1
08hと、転送制御ユニット108gの制御下で制御情
報記憶ユニット108hに記憶されたインターフェース
制御情報を取り込み、コマンド名、転送アドレス情報及
びデータ転送量情報などをコマンド発行ユニット108
eに通知するとともに、インターフェース制御情報に含
まれるデータ転送量がデータ転送コマンドで設定可能な
最大転送量を超える場合には所定単位として最大転送量
をコマンド発行ユニット108eに通知し、転送制御ユ
ニット108gの制御下で、コマンド発行ユニット10
8eに通知する転送量とアドレスを管理する制御情報入
力ユニット108iと、を備えて構成されている。
【0052】[4.2] データ格納状態 具体的なデータ転送処理の説明に先立ち、転送対象デー
タの格納状態について説明する。図16にインターフェ
ース制御装置108が転送制御可能な記憶ユニット10
9のデータ格納状態の説明図を示す。データ転送の対象
となる領域はデータブロックDB1〜DB5で示されて
いる。この場合において、記憶ユニット109が一のデ
ータ転送コマンドに対して転送可能な最大転送量は12
8キロバイトであるものとし、データブロックDB1〜
DB5が任意のアドレス順で不連続的に格納されてい
る。 [4.3] インターフェース制御情報テーブル 図17には、インターフェース制御情報の一例を示す。
図17(a)はインターフェース制御情報として記憶す
る内容と形式を示しており、インターフェース制御情報
には、データ転送コマンド名、転送開始アドレス及びデ
ータ転送量が含まれる。図17(b)はインターフェー
ス制御情報の格納状況を説明する図であり、複数のデー
タ転送コマンドに対応するインターフェース制御情報が
制御情報記憶手段108hに格納されている様子を示し
ている。インターフェース制御情報における転送開始ア
ドレス、及びデータ転送量には、図16におけるデータ
ブロックDB1〜DB5に対応した情報が設定されてい
る。また、データ転送コマンド名は記憶ユニット109
からRAM103へのデータ転送を行うためにRead DAM
コマンドが設定されている。
【0053】[4.4] インターフェース制御装置の
動作 制御情報入力ユニット108iは、転送制御ユニット1
08gの制御下で、CPU101によって制御情報記憶
ユニット108hに設定された複数のデータ転送コマン
ドで構成されるインターエース制御情報の中から最初に
転送されるデータブロックDB1に関する情報を取り込
む。そして、コマンド発行ユニット108eに通知して
データ転送コマンドを発行する。データブロックDB1
の転送が終了すると、制御情報入力ユニット108i
は、データブロックDB2に関するインターフェース制
御情報を取り込み、同様にデータ転送コマンドを発行す
る。以下、同様の動作を繰り返してブロックデータDB
5の転送が終了し、次のインターフェース制御情報を取
り込む際にコマンド名=0が入力されると設定されたデ
ータ転送が終了すると解釈する。そしてデータ転送が終
了すると、制御情報入力ユニット108iは、制御情報
入力終了を転送制御ユニット108gに通知し、転送制
御ユニット108gはCPU101に対して当該旨を表
す割込信号を生成し出力することとなる。 [] 第4実施形態の効果 上述したように第4実施形態においては、任意のサイズ
のデータが任意のアドレスに不連続的に記憶ユニット1
09に格納された状況において、予めCPU101が設
定したインターフェース制御情報をデータ転送コマンド
に発行する毎にCPUが介在することなくインターフェ
ース制御装置108が取り込む。さらにインターフェー
ス制御装置108が各データ転送コマンド毎に(本来C
PU101に)通知される割込信号をCPU101に代
わって処理することによってCPU101を割込処理か
ら解放することができる。
【0054】[4.5] 第4実施形態の変形例 [4.5.1] 第1変形例 上記第4実施形態においては、CPU101がインター
フェース制御情報を制御情報記憶ユニット108hに設
定し、制御情報入力ユニット108iが制御情報記憶ユ
ニット108hから取り込む構成として説明したが、制
御情報入力ユニット108iがRAM103などの外部
記憶ユニットからインターフェース制御情報を入力して
格納する構成とすることも可能である。 [4.5.2] 第2変形例 さらに、RAM103などの外部記憶ユニットにインタ
ーフェース制御情報を格納し、データ転送コマンドを発
行する毎に制御情報入力ユニット108iが対応するイ
ンターフェース制御情報をRAM103などの外部記憶
ユニットから入力する構成としてもよい。この場合に
は、複数のインターフェース制御情報をインターフェー
ス制御情報108の内部に格納する必要がないので、制
御情報記憶ユニット108hを備えない構成としてもよ
い。
【0055】[4.5.3] 第3変形例 また、インターフェース制御情報として設定する転送開
始アドレス及びデータ転送量はデータブロック単位の情
報として説明したが、記憶ユニット109で設定可能な
最大転送量を考慮し、それを超える連続的な領域に対し
てインターフェース制御情報を分割し、各分割されたイ
ンターフェース制御情報を1つのデータ転送コマンドに
対応する情報とすることも可能である。 [4.5.4] 第4変形例 また、複数のデータ転送コマンドに対応するインターフ
ェース制御情報を制御情報記憶ユニット108hに連続
的に格納する構成として説明したが、インターフェース
制御情報として次のデータ転送コマンドが格納されるア
ドレスポインタ情報を含む形式とするなど、複数のデー
タ転送コマンドに対応するインターフェース制御情報を
連続して読み出せる構成とすれば、いかなる構成であっ
ても構わない。
【0056】
【発明の効果】本発明によれば、インターフェース制御
装置が転送要求装置に代わって、データ転送コマンド発
行(あるいはデータ転送コマンド発行と割込処理)を繰
り返すことにより、以下の効果を奏する。 転送要求装置(CPU)が記憶装置に依存するデー
タ転送コマンドで設定可能な最大転送量を考慮すること
なく、ビットマップデータなどの大容量画像データ転送
を簡単に指示することができる。 記憶装置における大容量画像データの様々な格納状
況に対して転送要求装置(CPU)を介在することなく
データ転送を行うことができる。 転送要求装置(CPU)が各データ転送コマンドに
対するデータ転送終了時の割込信号処理から解放される
ため、システム性能を向上させることができる。 割込処理がインターフェース制御装置で行われるた
め、転送要求装置(CPU)や内部バス等の伝送路の動
作状態や負荷に影響されることなく迅速にデータ転送コ
マンドを発行できるので、転送要求装置(CPU)が割
込処理やコマンド設定を行う場合に比べて実効的な転送
時間を短縮することができる。 記憶装置の管理単位に依存する不要なデータが内部
バス等の伝送路を転送されることがないので、システム
性能を向上させることができるとともに、転送に伴って
確保されるメモリを最小限に抑えることができる。
【図面の簡単な説明】
【図1】 実施形態の画像処理装置の概要構成ブロック
図である。
【図2】 第1実施形態のインターフェース制御装置の
概要構成ブロック図である。
【図3】 第1実施形態のデータ転送処理手順を説明す
るための図である。
【図4】 第1実施形態における転送対象データのデー
タ格納状態を説明するための図である。
【図5】 第1実施形態における第1データ転送処理手
順によるデータ転送処理フローチャートである。
【図6】 第1実施形態における第2データ転送処理手
順によるデータ転送処理フローチャートである。
【図7】 第1実施形態における第3データ転送処理手
順によるデータ転送処理フローチャートである。
【図8】 第1実施形態における第4データ転送処理手
順によるデータ転送処理フローチャートである。
【図9】 第2実施形態における転送対象データのデー
タ格納状態を説明するための図である。
【図10】 第2実施形態における領域情報テーブルを
説明する図である。
【図11】 第2実施形態におけるデータ転送処理手順
によるデータ転送処理フローチャートである。
【図12】 第3実施形態における転送対象データのデ
ータ格納状態を説明するための図である。
【図13】 第3実施形態における領域情報テーブルを
説明する図である。
【図14】 第3実施形態におけるデータ転送処理手順
によるデータ転送処理フローチャートである。
【図15】 第4実施形態のインターフェース制御装置
の概要構成ブロック図である。
【図16】 第4実施形態における転送対象データのデ
ータ格納状態を説明するための図である。
【図17】 第4実施形態におけるインターフェース制
御情報を説明するための図である。
【符号の説明】
100 画像処理装置 101 CPU 102 ROM 103 RAM 104 ファクシミリインターフェース 105 ホストインターフェース 106 画像データ読取ユニット 107 操作表示ユニット 108 インターフェース制御装置 108a アドレス設定ユニット 108b 転送量設定ユニット 108c アドレス管理ユニット 108d 転送量管理ユニット 108e コマンド発行ユニット 108f 割込処理ユニット 108g 転送制御ユニット 108h 制御情報記憶ユニット 108i 制御情報入力ユニット 109 記憶ユニット 110 画像圧縮ユニット 111 画像伸長ユニット 112 画像回転ユニット 113 画像記録ユニット 114 内部バス 200 電話回線 300 ホストコンピュータ

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 データを記憶するとともに、データ転送
    コマンドに基づいてデータ転送を行う記憶装置に対する
    データ転送制御を行うインターフェース制御装置におい
    て、 外部の転送要求装置より指示された転送対象データの容
    量が前記記憶装置が一の前記データ転送コマンドに対応
    する転送処理において転送可能な最大転送量を超える場
    合に、前記転送対象データの転送が終了するまで前記デ
    ータ転送コマンドを複数回出力し、前記記憶装置に前記
    データ転送を行わせるコマンド出力手段と、 前記転送対象データの転送終了時に前記転送要求装置に
    対し、転送終了通知を行う転送終了通知手段と、を備え
    たことを特徴とするインターフェース制御装置。
  2. 【請求項2】 請求項1記載のインターフェース制御装
    置において、 前記コマンド出力手段は、前記記憶装置が一の前記デー
    タ転送コマンドに対応する転送処理の終了毎、または、
    前記転送コマンドを受け付ける毎に出力する転送処理終
    了通知毎に前記データ転送コマンドを出力するコマンド
    出力制御手段を備えたことを特徴とするインターフェー
    ス制御装置。
  3. 【請求項3】 請求項2記載のインターフェース制御装
    置において、 前記コマンド出力制御手段は、前記データ転送コマンド
    に含まれる前記転送対象データの転送量に基づいて、前
    回のデータ転送コマンド出力時点における総データ転送
    量をカウントする総データ転送量カウント手段と、 前記総データ転送量と前記指示された転送対象データの
    容量とを比較し、前記総データ転送量が前記指示された
    転送対象データの容量を越えるまで、前記データ転送コ
    マンドを出力する総データ転送量比較手段と、 を備えたことを特徴とするインターフェース制御装置。
  4. 【請求項4】 請求項2記載のインターフェース制御装
    置において、 前記コマンド出力制御手段は、前記記憶装置により実際
    に転送された前記転送対象データの転送量に基づいて、
    前記記憶装置が前回の前記データ転送コマンドに対応す
    る転送処理までに転送した総データ実転送量をカウント
    する総データ実転送量カウント手段と、 総データ実転送量と前記指示された転送対象データの容
    量とを比較し、前記総データ実転送量が前記指示された
    転送対象データの容量を越えるまで、前記データ転送コ
    マンドを出力する総データ実転送量比較手段と、 を備えたことを特徴とするインターフェース制御装置。
  5. 【請求項5】 請求項2記載のインターフェース制御装
    置において、 前記コマンド出力制御手段は、前記データ転送コマンド
    に含まれるデータ転送終了アドレスと実際にデータ転送
    が行われた転送対象データのアドレスとを比較し、実際
    にデータ転送が行われた転送対象データのアドレスが前
    記データ転送終了アドレスを越えるまで、前記データ転
    送コマンドを出力するデータ終了アドレス比較手段を備
    えたことを特徴とするインターフェース制御装置。
  6. 【請求項6】 請求項2記載のインターフェース制御装
    置において、 前記コマンド出力制御手段は、前記指示された転送対象
    データの容量に対応する前記データ転送コマンドの出力
    回数と、実際にデータ転送が行われたデータ転送コマン
    ドの出力回数を比較し、実際にデータ転送が行われたデ
    ータ転送コマンドの出力回数が前記指示された転送対象
    データの容量に対応する前記データ転送コマンドの出力
    回数と等しくなるまで、前記データ転送コマンドを出力
    するコマンド出力回数比較手段を備えたことを特徴とす
    るインターフェース制御装置。
  7. 【請求項7】 請求項1ないし請求項6のいずれかに記
    載のインターフェース制御装置において、 前記データ転送コマンドは、転送開始アドレスデータを
    含み、 前記コマンド出力手段は、前記データ転送コマンドの出
    力毎に前記転送開始アドレスデータを予め定めた所定単
    位で更新する転送開始アドレス更新手段を備えたことを
    特徴とするインターフェース制御装置。
  8. 【請求項8】 請求項1ないし請求項6のいずれかに記
    載のインターフェース制御装置において、 前記データ転送コマンドは、転送アドレスデータを含
    み、 前記記憶装置は、予め定めた所定の容量を有する複数の
    記憶領域を有し、 前記コマンド出力手段は、各前記記憶領域が前記転送対
    象データの少なくとも一部を含むか否かを識別するため
    の領域識別情報を記憶する領域識別情報記憶手段と、 前記領域識別情報に基づいて、前記転送対象データの少
    なくとも一部を含む前記記憶領域に対応する前記データ
    転送コマンドの出力毎に前記転送アドレスデータを予め
    定めた所定単位で更新する転送アドレス更新手段を備え
    たことを特徴とするインターフェース制御装置。
  9. 【請求項9】 請求項1ないし請求項6のいずれかに記
    載のインターフェース制御装置において、 前記データ転送コマンドは、転送アドレスデータを含
    み、 前記記憶装置は、複数の記憶領域を有し、 前記コマンド出力手段は、各前記記憶領域が前記転送対
    象データの少なくとも一部を含むか否かを識別するため
    の領域識別情報を記憶する領域識別情報記憶手段と、 各前記記憶領域が前記転送対象データの少なくとも一部
    を含む場合に含まれている前記転送対象データの容量情
    報を記憶する容量情報記憶手段と、 前記領域識別情報及び前記容量情報に基づく前記転送対
    象データの少なくとも一部を含む前記記憶領域に対応す
    る前記データ転送コマンドの出力毎に前記転送アドレス
    データを前記容量情報に対応して更新する転送アドレス
    更新手段を備えたことを特徴とするインターフェース制
    御装置。
  10. 【請求項10】 データを記憶するとともに、データ転
    送コマンドに基づいてデータ転送を行う記憶装置に対す
    るデータ転送制御を行うインターフェース制御装置にお
    いて、 前記データ転送コマンドを設定するための情報であるイ
    ンターフェース制御情報に基づいて前記データ転送コマ
    ンドを生成するデータ転送コマンド生成手段と、 外部の転送要求装置より指示された転送対象データの容
    量が前記記憶装置が一の前記データ転送コマンドに対応
    する転送処理において転送可能な最大転送量を超える場
    合に、前記転送対象データの転送が終了するまで前記デ
    ータ転送コマンドを複数回出力し、前記記憶装置に前記
    データ転送を行わせるコマンド出力手段と、 前記転送対象データの転送終了時に前記転送要求装置に
    対し、転送終了通知を行う転送終了通知手段と、を備え
    たことを特徴とするインターフェース制御装置。
  11. 【請求項11】 請求項10記載のインターフェース制
    御装置において、 前記コマンド出力手段は、前記記憶装置が一の前記デー
    タ転送コマンドに対応する転送処理の終了毎、または、
    前記データ転送コマンドを受け付ける毎に出力する転送
    処理終了通知毎に前記データ転送コマンドを出力するコ
    マンド出力制御手段を備えたことを特徴とするインター
    フェース制御装置。
  12. 【請求項12】 請求項10記載のインターフェース制
    御装置において、 前記インターフェース制御情報を入力するインターフェ
    ース制御情報入力手段と、 前記インターフェース制御情報を記憶するインターフェ
    ース制御情報記憶手段と、を備えたことを特徴とするイ
    ンターフェース制御装置。
JP10270345A 1998-09-24 1998-09-24 インターフェース制御装置 Pending JP2000099451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10270345A JP2000099451A (ja) 1998-09-24 1998-09-24 インターフェース制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10270345A JP2000099451A (ja) 1998-09-24 1998-09-24 インターフェース制御装置

Publications (1)

Publication Number Publication Date
JP2000099451A true JP2000099451A (ja) 2000-04-07

Family

ID=17484976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10270345A Pending JP2000099451A (ja) 1998-09-24 1998-09-24 インターフェース制御装置

Country Status (1)

Country Link
JP (1) JP2000099451A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164303A (ja) * 2005-12-09 2007-06-28 Megachips Lsi Solutions Inc 情報処理装置、コントローラおよびファイル読み出し方法
JP2007179286A (ja) * 2005-12-27 2007-07-12 Megachips Lsi Solutions Inc 記憶装置および情報処理装置
CN113632495A (zh) * 2019-03-08 2021-11-09 脸谱科技有限责任公司 用于动态调度的系统和方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164303A (ja) * 2005-12-09 2007-06-28 Megachips Lsi Solutions Inc 情報処理装置、コントローラおよびファイル読み出し方法
JP2007179286A (ja) * 2005-12-27 2007-07-12 Megachips Lsi Solutions Inc 記憶装置および情報処理装置
CN113632495A (zh) * 2019-03-08 2021-11-09 脸谱科技有限责任公司 用于动态调度的系统和方法
US11678324B2 (en) 2019-03-08 2023-06-13 Meta Platforms Technologies, Llc Systems and methods for dynamic scheduling

Similar Documents

Publication Publication Date Title
JP4066383B2 (ja) 通信装置および通信制御方法、並びに当該通信装置を備えたプリンタ
US11397675B2 (en) Storage device, computer system, and operation method of storage device configured to arbitrarily stop garbage collection
EP2280347B1 (en) Information processing apparatus, control method of the information processing apparatus, and recording medium
US20060023625A1 (en) Multi-node system, internodal crossbar switch, node and medium embodying program
JP2006289797A (ja) 印刷制御装置、その制御方法及びプログラム
US8498000B1 (en) Spool control device and non-transitory computer readable medium
JP5029053B2 (ja) データ通信システム及びデータ通信プログラム
US20030172229A1 (en) Systems and methods for detecting and compensating for runt block data transfers
JP2000099451A (ja) インターフェース制御装置
JP5060241B2 (ja) 情報処理装置及びその制御方法
JP2766216B2 (ja) 情報処理装置
CN101907979B (zh) 图像形成装置
JP2006146713A (ja) ディスクアレイ装置、情報処理装置およびデータ管理システム並びにターゲット側からイニシエータ側へのコマンド発行方法およびコマンド発行プログラム
JP3471988B2 (ja) ファクシミリ装置
JP2000259362A (ja) プリンタ及びプリンタのデータ処理方法
JPH1074163A (ja) デジタル複写機
JP5483946B2 (ja) 画像処理装置、画像処理装置の制御方法、及びプログラム
JP3480184B2 (ja) 画像処理装置
JP2756250B2 (ja) 記録装置
JP2022039044A (ja) 情報処理装置および情報処理装置の制御方法
JPH08258376A (ja) 受信データ制御装置
JP6064305B2 (ja) 印刷制御装置よびプログラム
JP3819202B2 (ja) 印刷制御装置、および印刷システム
JP3096109B2 (ja) 電子ファイリングシステム
JP2000138808A (ja) 画像形成装置、画像データ管理方法および記憶媒体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060530