JP2007179286A - 記憶装置および情報処理装置 - Google Patents

記憶装置および情報処理装置 Download PDF

Info

Publication number
JP2007179286A
JP2007179286A JP2005376686A JP2005376686A JP2007179286A JP 2007179286 A JP2007179286 A JP 2007179286A JP 2005376686 A JP2005376686 A JP 2005376686A JP 2005376686 A JP2005376686 A JP 2005376686A JP 2007179286 A JP2007179286 A JP 2007179286A
Authority
JP
Japan
Prior art keywords
file
area
storage device
information
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005376686A
Other languages
English (en)
Other versions
JP4895264B2 (ja
Inventor
Atsushi Kawamura
敦史 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips LSI Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips LSI Solutions Inc filed Critical MegaChips LSI Solutions Inc
Priority to JP2005376686A priority Critical patent/JP4895264B2/ja
Priority to US11/566,953 priority patent/US20070150528A1/en
Priority to DE602006001929T priority patent/DE602006001929D1/de
Priority to EP06025260A priority patent/EP1804166B1/en
Publication of JP2007179286A publication Critical patent/JP2007179286A/ja
Application granted granted Critical
Publication of JP4895264B2 publication Critical patent/JP4895264B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638Organizing or formatting or addressing of data
    • G06F3/0643Management of files
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614Improving the reliability of storage systems
    • G06F3/0616Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/76Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

【課題】不良領域の存在するメモリに格納されたファイルに効率良くアクセスするための技術を提供すること、および、メモリがノンパーフェクトメモリであるか否かによってパフォーマンスに差が生じないシステムを提供することを課題とする。
【解決手段】メモリ4のファイル管理情報領域41は、FAT411と代替情報テーブル412を含む。FAT411には、ファイルAのチェーン情報が記録され、代替情報テーブル412には、不良領域の代替情報が記録される。ファイルの読み出し時、ファイルシステムがFAT411および代替情報テーブル412を読み出して、ファイルAのインデックスを作成し、インデックスバッファに格納する。メモリコントローラでは、読み出しコマンドのアドレス部がインデックスバッファに格納されたインデックスに順次置き換えられ、読み出しコマンドが連続的にメモリ4に転送される。
【選択図】図3

Description

本発明は、記憶装置に対するファイルの格納技術に関する。
メモリの大容量化に伴い、メモリの記憶領域の一部に不良領域が存在するメモリ(以降ノンパーフェクトメモリと呼ぶ。)が広く利用されている。
このようなメモリにおいては、一般的にページ単位で不良領域に対する代替処理が必要であり、その情報(代替ページ情報)は、メモリの記憶領域の一部に格納されている。ここで言う代替ページ情報とは、どのページに故障があって、どのページに差し替えるかの情報である。
図7は、記憶領域の一部に代替ページ情報を格納したメモリを示す図である。このメモリは、ファイル管理情報領域91とデータ領域92と予備領域93を備えている。データ領域92および予備領域93は、図に示すように、ページ単位のエリアで管理されている。ファイル管理情報領域91には、FAT(File Allocation Table)が記録されている。FATは、データ領域92に格納されたファイルのチェーン情報を管理している。つまり、1つのファイルが、データ領域92の複数のページ領域に格納されており、FATには、ファイルが格納されているページのチェーン情報が記録されるのである。
たとえば、ファイルX1が、ページアドレスA0からページアドレスA5までの6つのページ領域に格納されているとする。この場合、FATには、ファイルX1の格納情報としてA0→A1→A2→A3→A4→A5というページのチェーン情報が記録されるのである。これにより、ファイルシステムは、FATを参照することで、ファイルを読み出すことが可能となる。
そして、データ領域92の各記憶領域には、それぞれ代替情報格納領域92aが設けられている。データ領域92の記憶領域が不良領域である場合には、その不良領域に対応する代替情報格納領域92aに予備領域93のアドレス情報が記録されるのである。これにより、データ領域92に不良領域が存在した場合にも、代替情報格納領域92aを参照することで、ファイルを読み出すことが可能となるのである。図では、たとえば、ページアドレスA1の代替情報格納領域92aに、rpA0と記録されている。したがって、ページアドレスA1が不良領域であり、ページアドレスA1に格納すべきデータが、予備領域93のページアドレスrpA0に格納されていることを示している。
一般的にこのようなメモリを使用する場合、システムは、メモリへのアクセスの際に代替ページ情報をキャッシュに確保するようにしている。そして、ファイルの読み出し時には、まず、FATを参照して、ページアドレスのチェーン情報を取得し、次に、キャッシュしている代替ページ情報を参照してページアドレスがヒットするかどうか確認するようにしている。このように、代替ページに格納されたファイルにアクセスする手段をソフトウェア実装することにより、低コストでノンパーフェクトメモリを利用できるようにしている。
しかし、上述したように、代替ページ情報をキャッシュし、ソフトウェア処理により、ページがヒットするかどうかを演算する方法は、ソフトウェア処理のオーバーヘッドが発生するという問題があった。
また、不良部分に対する代替処理に伴いアドレスが不連続になった場合には、システムとして転送効率の良いDMA転送を有効に利用できないという問題があった。
たとえば、図7で示したファイルX1をメモリに格納する場合を考える。まず、メモリがパーフェクトメモリ(不良領域の存在しないメモリ)である場合には、データ領域92の連続領域A0,A1,A2,A3,A4,A5にファイルX1が格納される。したがって、アドレスのインクリメントを行うことにより、1回のDMA転送により、ファイルX1を読み出すことが可能である。
ところが、メモリがノンパーフェクトメモリであって、図に示したように、アドレスA1が不良領域であり、アドレスrpA0に代替されている場合、
(1)A0の読み出し、
(2)rpA0の読み出し、
(3)A2,A3,A4,A5の読み出し、
というように、ファイルX1を読み出すためには、3回のDMA転送が必要となる。つまり、連続アドレスに格納されている場合には、アドレスのインクリメントを行うことにより、DMAバースト転送が可能であるが、アドレスが不連続な場合には、一旦DMA転送を終了し、再び割り込みを発生させた後、DMA転送を行う必要があるからである。
また、メモリがノンパーフェクトメモリであり、アドレスA1がアドレスrpA0に代替されるだけでなく、さらに、アドレスA3がアドレスrpA1に代替されていれば、ファイルX1を読み出すために5回のDMA転送が必要となる。
開発効率、製造効率の面から、同じプログラムについては、同一のROMコードを用いることが好ましい。また、管理上の観点からも同一のROMコードが用いられることが好ましい。しかし、同一のROMコードを用いてプログラムをメモリに格納した場合、上記の理由から、メモリがパーフェクトメモリである場合とノンパーフェクトメモリである場合とで、パフォーマンスに差が生じるという問題があった。
この他にノンパーフェクトメモリを使用したシステムのパフォーマンスを上げる方法として、代替ページ処理の全てをハードウェアで行う方法が考えられる。しかし、ハードウェア実装は、コストが高くなるという問題がある。
そこで、本発明は前記問題点に鑑み、不良領域の存在するメモリに格納されたファイルに効率良くアクセスするための技術を提供することを目的とする。さらには、メモリがノンパーフェクトメモリであるか否かによってパフォーマンスに差が生じないシステムを提供することを課題とする。
請求項1記載の発明は、ファイルが格納される記憶装置であって、ファイル管理情報を格納する第1領域と、ファイルの実体データが格納される第2領域と、を備え、前記第2領域は、ファイルの実体データが格納されるデータ領域と、前記データ領域の中に代替を必要とする領域が存在する場合に、代替的に実体データの格納領域として使用される代替領域と、を備え、前記ファイル管理情報は、前記記憶装置にアクセスするファイルシステムによって読み出される情報であり、前記ファイル管理情報には、前記代替を必要とする領域と前記代替領域との対応情報が含まれることを特徴とする。
請求項2記載の発明は、請求項1に記載の記憶装置において、前記ファイル管理情報には、前記代替を必要とする領域がないとした場合のファイルのチェーン情報と、前記代替を必要とする領域と前記代替領域との対応情報とが含まれることを特徴とする。
請求項3記載の発明は、請求項1に記載の記憶装置において、前記ファイル管理情報には、前記代替を必要とする領域が前記代替領域に代替された結果のファイルのチェーン情報を含むことを特徴とする。
請求項4記載の発明は、請求項1ないし請求項3のいずれかに記載の記憶装置において、前記記憶装置は半導体メモリであって、ページ単位で前記代替を必要とする領域が前記代替領域に代替されることを特徴とする。
請求項5記載の発明は、請求項1ないし請求項4のいずれかに記載の記憶装置に記憶された情報を処理する情報処理装置であって、前記記憶装置に記憶された情報を処理するホストシステムと、前記記憶装置に対するアクセスを制御するコントローラと、を備え、前記ホストシステムは、前記記憶装置に記憶された情報を管理するファイルシステム、を含み、前記コントローラは、前記ファイル管理情報から得られたファイルのページインデックスを格納するページインデックスバッファと、前記ホストシステムから前記ファイルに対する読み出しコマンドを入力した場合、前記読み出しコマンドのアドレス部を前記ページインデックスバッファに格納されているページインデックスに順次置き換えた上で、前記記憶装置に対して連続して読み出しコマンドを転送する変換手段と、を備えることを特徴とする。
請求項6記載の発明は、請求項5に記載の情報処理装置において、前記ファイルシステムによって前記記憶装置に格納されている前記ファイルのページインデックスが読み出され、ソフトウェア処理によって読み出されたページインデックスが前記ページインデックスバッファに格納され、前記変換手段がハードウェアによって構成されていることを特徴とする。
請求項7記載の発明は、請求項5または請求項6に記載の情報処理装置において、前記ホストシステムは、DMAコントローラ、を含み、前記ホストシステムから出力される前記ファイルの読み出しコマンドは、前記DMAコントローラにより制御され、前記変換手段により順次置き換えられるページインデックスについてバースト転送が行われることを特徴とする。
請求項8記載の発明は、請求項7に記載の情報処理装置において、前記記憶装置には代替を必要とする領域が存在することにより、不連続なページアドレスに格納された不連続ファイルが記憶されており、前記ページインデックスバッファには、前記不連続ファイルの不連続なページインデックスが格納され、前記変換手段によって、読み出しコマンドのアドレス部が不連続なページインデックスに置き換えられることにより、前記DMAコントローラは、1回のバースト転送により前記不連続ファイルを読み出すことを特徴とする。
請求項9記載の発明は、請求項1ないし請求項4のいずれかに記載の記憶装置において、前記代替を必要とする領域は、前記データ領域の中の不良領域、を含むことを特徴とする。
請求項10記載の発明は、請求項1ないし請求項4のいずれかに記載の記憶装置において、前記代替を必要とする領域は、更新が必要とされるデータが記録されている領域、を含み、前記代替領域に更新後のデータが記録されることによって、データ更新が行われることを特徴とする。
本発明の記憶装置は、ファイル管理情報に、代替を必要とする領域と代替領域との対応情報が含まれるので、ファイルシステムが代替情報を取得することが可能である。これにより、ファイルアクセス処理の上位の工程において、代替情報が処理され、効率のよいファイルアクセスが行われる。
また、本発明の情報処理装置は、読み出しコマンドのアドレス部をページインデックスバッファに格納されているページインデックスに順次置き換えた上で、記憶装置に対して連続して読み出しコマンドを転送するので、不良領域の存在により、不連続なエリアに格納されているファイルに対しても効率良くアクセスすることが可能である。
以下、図面を参照しつつ本発明の実施の形態について説明する。図1は、本発明の実施の形態に係る情報処理装置1の機能ブロック図である。情報処理装置1は、メモリ4に格納されているファイルを読み込んで様々な情報処理を行う装置である。本実施の形態において、メモリ4は、フラッシュメモリ等の半導体メモリである。
また、本実施の形態において、情報処理装置1は、メモリ4をFATファイルシステムによって管理している。メモリ4は、図に示すように、ファイル管理情報領域41とデータ領域42と予備領域43を備えている。
データ領域42は、複数のページ領域421に区画されており、プログラムファイルやデータファイルの実体が格納される。そして、このメモリ4には、ページ単位でデータのアクセスが行われる。また、予備領域43は、複数のページ領域431に区画されて管理されている。本実施の形態において、メモリ4は、その一部の格納領域に不良領域が存在する可能性のあるメモリを対象としている。つまり、データ領域42に含まれるページ領域の中に不良領域が存在する可能性がある。そして、データ領域42に不良領域が存在した場合に、その代替領域として利用されるのが予備領域43である。
ファイル管理情報領域41には、FAT(File Allocation Table)411と代替情報テーブル412が格納されている。FAT411は、ファイルの格納情報が記録されている。具体的には、ファイルが格納されているページのチェーン情報が記録されている。代替情報テーブル412については、後で詳しく説明する。
情報処理装置1は、たとえば、ゲーム装置である。この場合、メモリ4はゲームカートリッジであり、ゲーム装置である情報処理装置1は、メモリ4に格納されたゲームプログラムを実行する。
情報処理装置1は、ホストシステム2とメモリコントローラ3とを備えている。ホストシステム2は、情報処理装置1の全体制御を行う中枢処理部であり、CPU21、DMAC(Direct Memory Access Controller)22、ROM23を備えている。ROM23には、後述する各種のソフトウェアが格納されている。また、情報処理装置1は、この他に、各種の入力装置や出力装置などを備えている。情報処理装置1が、ゲーム装置である場合には、出力装置として液晶表示装置やスピーカなどを備える。また、入力装置としては、各種の操作ボタンを備える。
メモリコントローラ3は、ホストインタフェース31と、ページインデックスバッファ32と、コマンドテンプレート生成部33と、ページインデックス転送シーケンサ34とを備えている。
ホストインタフェース31は、ホストシステム2との間でコマンドやデータの入出力を行うインタフェースである。つまり、ホストインタフェース31は、ホストシステム2からアドレス部を指定した読み出しコマンドや書き込みコマンドを入力するインタフェースであり、また、メモリ4から読み出されたデータをホストシステム2に出力するインタフェースである。
ページインデックスバッファ32は、読み出し対象であるファイルのページインデックスを格納するバッファである。つまり、読み出し対象であるファイルが格納されている全ページの情報が記録されるバッファである。上述したように、ファイルは、メモリ4の複数のページ領域に格納されることになるが、ページインデックスとは、ファイルが格納されているページ領域を指定した情報である。より具体的には、ページインデックスとは、ファイルが格納されているページ領域のアドレスを指定した情報である。なお、後述するように、ページインデックスバッファ32に格納されるアドレスは、メモリ4の物理アドレスである。このページインデックスバッファ32には、不連続なページに格納されたファイルについては、不連続な物理アドレスがそのまま記録される。
コマンドテンプレート生成部33は、ページインデックス転送シーケンサ34において生成する読み出しコマンドのテンプレートを作成する。そして、ページインデックス転送シーケンサ34は、コマンドテンプレート生成部33によって生成されたコマンドのアドレス部を、ページインデックスバッファ32に格納されているページインデックスに置き換えた上で、メモリ4に読み出しコマンドを出力する。コマンドテンプレート生成部33およびページインデックス転送シーケンサ34は、ハードウェアで構成されている。
図2は、情報処理装置1の構成をソフトウェア層とハードウェア層に分類して示した図である。ソフトウェア層は、図に示すように、上位のアプリケーション層、アプリケーションの下位に位置するAPI(Application Program Interface)層、ドライバ層から構成され、ドライバ層の下位にハードウェア層が位置している。本実施の形態においては、アプリケーション層は、たとえば、ゲームプログラムなどのアプリケーションプログラムであり、API層は、FATシステムであり、ドライバ層は、メモリコントローラ3を制御するドライバ(デバイスドライバ)である。
なお、アプリケーションプログラムは、メモリ4に格納されている。また、FATシステムは、プログラムとメモリ4に記録されているテーブルなどの情報(ファイル管理情報領域41に格納されている情報)から構成されるが、そのプログラム部分は、ROM23に格納されている。また、ドライバもROM23に格納されている。
次に、代替情報テーブル412について説明する。上述したように、メモリ4のデータ領域42は、複数のページ領域421に区画されており、メモリ4は、ページ単位でアクセス制御される。つまり、ページ単位で、データの読み出し処理や書き込み処理が実行される。したがって、1つのファイルが複数のページ領域421に分割して格納される場合には、FAT411には、各ファイルのページチェーン情報が記録される。
図3は、メモリ4にファイルAが格納されている状態を示す図である。ファイルAは、データ領域42の5つのページアドレスA0,A1,A2,A3,A4に格納されている。したがって、FAT411には、ファイルAの格納情報として、A0→A1→A2→A3→A4というページのチェーン情報が記録されている。
そして、この図で示した例では、ページアドレスA1の記憶領域が不良領域であるものとする。そこで、代替情報テーブル412には、ページアドレスA1が不良領域であり、その代替領域のアドレスはrpA0であることを示す情報が記録されている。
この代替情報テーブル412は、ファイルシステムによってアクセスされる領域である。本実施の形態であれば、FATファイルシステムによってアクセスされる領域である。つまり、ホストシステムがメモリ4にアクセスする際に、まず、FATファイルシステムによって、ファイル管理情報領域41が読み出されるが、その際、FAT411とともに読み出される領域である。
つまり、本実施の形態におけるメモリ4は、不良領域が存在した場合、ファイルの格納時に、ファイルシステムによって管理される代替情報テーブル412に代替情報が記録されるのである。このため、ファイルの読み出し処理の上位の工程であるファイルシステムによるFAT411の参照時に、あわせて代替情報を取得することができ、処理の効率化が図られるのである。
なお、この実施の形態においては、FAT411に、ファイルの予定されていた格納アドレス情報を記録し、このFAT411とは別に、代替情報テーブル412に代替情報を格納するようにした。言い換えると、ファイル管理情報領域41には、不良領域がないとした場合のファイルのチェーン情報がFAT411に記録され、それとは別に不良領域と代替領域の対応情報が代替情報テーブル412に記録されている。別の実施例として、これらの情報を1つの情報に統合して記録するようにしてもよい。つまり、不良領域を代替領域に代替した結果のファイルチェーン情報をファイル管理情報領域41に記録するようにしてもよい。図3の例であれば、ファイル管理情報領域41に、ファイルAのチェーン情報として、アドレスA0→rpA0→A2→A3→A4を記録するようにしてもよい。
以上の構成のもと、本実施の形態の情報処理装置1によるメモリアクセス処理の流れを図4のフローチャートを参照しながら説明する。ここでは、メモリ4には、図3で説明したような状態でファイルAが記録されているものとする。つまり、ファイルAは、ページアドレスA0,rpA0,A2,A3,A4に格納されている。
なお、ページアドレスA0〜A7は、メモリ4のFAT411に記録された論理アドレスである。ただし、本実施の形態においては、メモリ4のFAT411に記録された論理アドレスは、メモリ4の物理アドレスと1対1に対応している。したがって、本実施の形態においては、ファイルAは、論理アドレスとしても、また、物理アドレスとしても、不連続なページに格納されている。
アプリケーションプログラムが、ファイルAを読み出す処理について説明する。まず、アプリケーションプログラムが、ファイルAを読み出す命令を実行する(ステップS1)。実質的には、この命令はCPU21によって実行される。
次に、FATシステムが、メモリ4にアクセスし、メモリ4に記録されているFAT411および代替情報テーブル412を参照する。そして、ファイルAが格納されている論理アドレスのチェーン情報(ページアドレスのチェーン情報)および不良領域の代替情報を取得する(ステップS2)。つまり、ファイルAが、論理アドレスA0,A1,A2,A3,A4に格納されているというチェーン情報をFAT411から取得するとともに、ページアドレスA1の記憶領域がページアドレスrpA0に代替されているという情報を代替情報テーブル412から得る。
FATシステムが取得したファイルAの格納アドレス情報は、ドライバに渡される。つまり、ファイルAが、アドレスA0,rpA0,A2,A3,A4に格納されているという情報がドライバに渡される。そして、ドライバは、ファイルAの格納論理アドレスを物理アドレスに変換する(ステップS3)。この論理―物理変換を行うために、ホストシステム2は、ページアドレスの対応テーブルを保持している。
ドライバは、ファイルAの格納物理アドレスを得ると、この物理アドレスを、ページインデックスバッファ32に格納する(ステップS4)。図5は、ページインデックスバッファ32に格納されたファイルAのインデックスを示している。図に示すように、インデックス0〜インデックス4に対応した記憶領域に、物理アドレスA0,rpA0,A2,A3,A4が格納されている。なお、上述したように、この実施の形態においては、論理アドレスと物理アドレスとは1対1に対応しているので、ページインデックスバッファ32に格納されるアドレスの符号についても、説明を簡単にするために、同じアドレスの符号A0,rpA0,A2,A3,A4を用いている。
また、ドライバは、ファイルAのページ数情報をページインデックス転送シーケンサ34に与える(ステップS5)。この場合であれば、ファイルAは、メモリ4の5つのページ領域に格納されているので、ページ数情報「5」をページインデックス転送シーケンサ34に与える。ページインデッックス転送シーケンサ34は、バッファを持っており、ドライバから受け取ったファイルのページ数情報を格納する。
さらに、ドライバは、コマンドテンプレート生成部33に対して、コマンドのテンプレートを設定する(ステップS6)。つまり、メモリ4に対する読み出しコマンドのフォーマットを指定する。具体的には、命令部の開始ビット位置、ビット数、アドレス部の開始ビット位置、ビット数などを設定する。
以上で、読み出しコマンドの出力の準備が終わり、次に、DMAC22によりDMA転送コマンドが出力される(ステップS7)。このコマンドは、ファイルAを読み出すコマンドであるが、コマンドには、読み出しコマンドを示す命令語を指定するだけでよい。読み出しアドレスは指定する必要はない。
DAMC22により出力された読み出しコマンドは、ホストインタフェース31を介して、コマンドテンプレート生成部33に渡される。ここで、読み出しコマンドは、コマンドテンプレートによりマスクされて、アドレス部がクリアされる(ステップS8)。
図6は、読み出しコマンドの変換内容を示す図である。図中、「Command」は、DMAC22より出力された読み出しコマンドを示している。このコマンドには、“Command ID”として、読み出し命令(Read)を示すコード(“01234567”(16進数))が指定されている。また、アドレス部は、特に指定する必要がないため、意味のないコード(“11223344”(16進数))が含まれている。
図中、「Command Template」は、コマンドテンプレート生成部33において生成されたコマンドテンプレートである。このコマンドテンプレートは、コマンド中の命令部に全てF(16進数)が指定され、アドレス部には、全て0(16進数)が指定されている。
そして、DMAC22から出力された「Command」が、「Command Template」でマスクされることによって、得られるのが、「Masked Command」である。つまり、「Command」と「Command Template」で論理積をとることによって、得られるのが「Masked Command」であり、アドレス部が0にクリアされている。
次に、マスクされた読み出しコマンドがページインデックス転送シーケンサ34に出力される。ページインデックス転送シーケンサ34は、ドライバから取得したページ数情報に基づいてページインデックスバッファ32から、ファイルAのページインデックスを取得する(ステップS9)。ここでは、ドライバからページ数情報「5」を得ているので、ページインデックスバッファ32に格納されている5つの領域のインデックスを取得する。つまり、物理アドレスA0,rpA0,A2,A3,A4を取得する。
そして、ページインデックス転送シーケンサ34は、ページインデックスバッファ32から取得したインデックスを、1アドレスずつ、マスクされた読み出しコマンドのアドレス部にセットし、メモリ4に対して出力するのである(ステップS10)。この例であれば、まず、物理アドレスA0をアドレス部にセットした読み出しコマンドをメモリ4に出力し、続いて、物理アドレスrpA0をアドレス部にセットした読み出しコマンドをメモリ4に出力し、順に、物理アドレスA2,A3,A4をセットした読み出しコマンドをメモリ4に出力するのである。つまり、ページインデックス転送シーケンサ34は、DMAC22から1つのファイル読み出しコマンドを受け取ると、ページインデックスバッファ32から受け取った全てのページインデックスについて連続的に、読み出しコマンドを出力するのである。
これにより、メモリ4からは、順次、物理アドレスA0,rpA0,A2,A3,A4に格納されていたデータが出力される。このデータは、ホストインタフェース31を介してホストシステム2に渡されるのである。このようにして、ファイルAの読み出し処理が終了する。
このように、本実施の形態によれば、ファイルが不連続な論理アドレスに格納されている場合にも、DMAバースト転送が可能であり、ファイルの読み出し速度を向上させることが可能である。
また、本実施の形態のメモリ4および情報処理装置1を利用することにより、パーフェクトメモリとノンパーフェクトメモリとで同一のROMコードを利用可能である。つまり、図3で示したFAT411に記録されるデータとデータ領域42に格納されるデータとを共通のROMコードとして製作するのである。そして、パーフェクトメモリに格納される場合には、このROMコードが記録されたメモリが、そのままプログラムメモリとなる。一方、ノンパーフェクトメモリに格納される場合には、この共通のROMコード部分に、代替情報テーブル412と予備領域43に記録される情報が付加されればよいのである。これにより、たとえばゲームプログラムを格納したメモリの製造工程において、生産性の向上、コストの削減などを図ることが可能である。
なお、上記の実施の形態においては、メモリ4がノンパーフェクトメモリであり、代替情報テーブル412には、不良領域に対する代替情報が書き込まれることを説明した。たとえば、情報処理装置1がゲーム機であり、メモリ4が、1回のみデータ書き込み可能なOTP(One Time Programmable)メモリである場合などが考えられる。つまり、OTPメモリにゲームプログラムを格納してユーザに供給するという形態である。大容量化の進むOTPメモリには、不良領域が含まれている場合があるが、ゲームプログラムは、共通のROMコードを製作するだけでよい。この共通のROMコードを用いて、ノンパーフェクトメモリであるOTPメモリにゲームプログラムを格納してもよいし、他のパーフェクトメモリにゲームプログラムを格納してもよい。
また、この発明の応用例として、代替情報テーブル412を利用して、ファイルの更新処理を行うことが可能である。OTPメモリを利用してプログラムメモリを供給することを説明したが、OTPメモリには、追記が可能なものがある。この場合、FATの情報を修正することはできないため、ファイルの追加は不可能であるが、最初にFATに記録されたファイルについては、代替情報テーブル412および予備領域43に情報を追記することで、ファイルの内容を実質的に更新することが可能である。
言い換えると、本発明は、メモリに不良領域が存在する場合のみならず、広い意味で代替が必要な領域が存在する場合に、有効な発明である。代替を必要とする領域が、不良領域である場合には、上述したように、ROMコードの作成時に生産性が向上するなど、メーカー側にとって多くのメリットが存在する。これに対して、代替を必要とする領域が、更新が必要なデータが格納されている領域である場合には、追記可能なOTPメモリにおいて、ファイルの更新が可能となり、ユーザにとって多くのメリットがある。
また、上記の実施の形態において、ページインデックスの取得と、バッファへの格納は、ファイルシステムやドライバなどのソフトウェアによって処理し、コマンドのアドレス部の置き換えは、ハードウェアであるページインデックス転送シーケンサ34によって処理するようにした。つまり、ハードウェアかに不向きな高位の機能はファイルシステムの一部として実装し、ハードウェアに適した低位な機能である連続ページ読み出し処理は、シーケンサおよびバッファ(レジスタ)として実装することによって、ソフトウェアとハードウェアがそれぞれ得意とする処理がバランスよく負荷分散し、高機能かつ効率のよいシステムが構築される。
なお、上記の実施の形態においては、ページインデックスを置き換えることにより、DMAバースト転送を行う場合を例に説明したが、本発明は、DMA転送のみならず、CPUによる転送にも適用可能である。つまり、上記の実施の形態において、DMAC22を用いることなく、CPU21より読み出しコマンドを発生させ、CPU21より発生した読み出しコマンドのアドレス部を、図6等で示したように、ページインデックスで置き換えるようにしてもよい。
また、本発明は、ファイルが格納されているページの論理アドレスが不連続の場合に、効果を奏するものであるが、上記の実施の形態で示したように、論理アドレスと物理アドレスが1対1に対応している場合には、ファイルは、物理アドレスについても不連続なページに格納されている。したがって、論理、物理いずれのアドレスについても不連続な場合にも適用可能である。
本発明の実施の形態に係る情報処理装置のブロック図である。 情報処理装置の機能階層を示す図である。 不良領域の存在するメモリにファイルが格納された状態を示す図である。 本実施の形態に係るファイル読み出し処理のフローチャートである。 ページインデックスバッファにページインデックスが格納された状態を示す図である。 コマンドの置き換えイメージを示す図である。 記憶領域の一部に代替情報を記録する従来のメモリを示す図である。
符号の説明
1 情報処理装置
2 ホストシステム
3 メモリコントローラ
4 メモリ
41 ファイル管理情報領域
42 データ領域
43 予備領域
411 FAT
412 代替情報テーブル

Claims (10)

  1. ファイルが格納される記憶装置であって、
    ファイル管理情報を格納する第1領域と、
    ファイルの実体データが格納される第2領域と、
    を備え、
    前記第2領域は、
    ファイルの実体データが格納されるデータ領域と、
    前記データ領域の中に代替を必要とする領域が存在する場合に、代替的に実体データの格納領域として使用される代替領域と、
    を備え、
    前記ファイル管理情報は、前記記憶装置にアクセスするファイルシステムによって読み出される情報であり、前記ファイル管理情報には、前記代替を必要とする領域と前記代替領域との対応情報が含まれることを特徴とする記憶装置。
  2. 請求項1に記載の記憶装置において、
    前記ファイル管理情報には、前記代替を必要とする領域がないとした場合のファイルのチェーン情報と、前記代替を必要とする領域と前記代替領域との対応情報とが含まれることを特徴とする記憶装置。
  3. 請求項1に記載の記憶装置において、
    前記ファイル管理情報には、前記代替を必要とする領域が前記代替領域に代替された結果のファイルのチェーン情報を含むことを特徴とする記憶装置。
  4. 請求項1ないし請求項3のいずれかに記載の記憶装置において、
    前記記憶装置は半導体メモリであって、ページ単位で前記代替を必要とする領域が前記代替領域に代替されることを特徴とする記憶装置。
  5. 請求項1ないし請求項4のいずれかに記載の記憶装置に記憶された情報を処理する情報処理装置であって、
    前記記憶装置に記憶された情報を処理するホストシステムと、
    前記記憶装置に対するアクセスを制御するコントローラと、
    を備え、
    前記ホストシステムは、
    前記記憶装置に記憶された情報を管理するファイルシステム、
    を含み、
    前記コントローラは、
    前記ファイル管理情報から得られたファイルのページインデックスを格納するページインデックスバッファと、
    前記ホストシステムから前記ファイルに対する読み出しコマンドを入力した場合、前記読み出しコマンドのアドレス部を前記ページインデックスバッファに格納されているページインデックスに順次置き換えた上で、前記記憶装置に対して連続して読み出しコマンドを転送する変換手段と、
    を備えることを特徴とする情報処理装置。
  6. 請求項5に記載の情報処理装置において、
    前記ファイルシステムによって前記記憶装置に格納されている前記ファイルのページインデックスが読み出され、ソフトウェア処理によって読み出されたページインデックスが前記ページインデックスバッファに格納され、前記変換手段がハードウェアによって構成されていることを特徴とする情報処理装置。
  7. 請求項5または請求項6に記載の情報処理装置において、
    前記ホストシステムは、
    DMAコントローラ、
    を含み、
    前記ホストシステムから出力される前記ファイルの読み出しコマンドは、前記DMAコントローラにより制御され、前記変換手段により順次置き換えられるページインデックスについてバースト転送が行われることを特徴とする情報処理装置。
  8. 請求項7に記載の情報処理装置において、
    前記記憶装置には代替を必要とする領域が存在することにより、不連続なページアドレスに格納された不連続ファイルが記憶されており、前記ページインデックスバッファには、前記不連続ファイルの不連続なページインデックスが格納され、前記変換手段によって、読み出しコマンドのアドレス部が不連続なページインデックスに置き換えられることにより、前記DMAコントローラは、1回のバースト転送により前記不連続ファイルを読み出すことを特徴とする情報処理装置。
  9. 請求項1ないし請求項4のいずれかに記載の記憶装置において、
    前記代替を必要とする領域は、
    前記データ領域の中の不良領域、
    を含むことを特徴とする記憶装置。
  10. 請求項1ないし請求項4のいずれかに記載の記憶装置において、
    前記代替を必要とする領域は、
    更新が必要とされるデータが記録されている領域、
    を含み、
    前記代替領域に更新後のデータが記録されることによって、データ更新が行われることを特徴とする記憶装置。
JP2005376686A 2005-12-27 2005-12-27 記憶装置および情報処理装置 Expired - Fee Related JP4895264B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005376686A JP4895264B2 (ja) 2005-12-27 2005-12-27 記憶装置および情報処理装置
US11/566,953 US20070150528A1 (en) 2005-12-27 2006-12-05 Memory device and information processing apparatus
DE602006001929T DE602006001929D1 (de) 2005-12-27 2006-12-06 Speichervorrichtung und Informationsverarbeitungsvorrichtung
EP06025260A EP1804166B1 (en) 2005-12-27 2006-12-06 Memory device and information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005376686A JP4895264B2 (ja) 2005-12-27 2005-12-27 記憶装置および情報処理装置

Publications (2)

Publication Number Publication Date
JP2007179286A true JP2007179286A (ja) 2007-07-12
JP4895264B2 JP4895264B2 (ja) 2012-03-14

Family

ID=37934378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005376686A Expired - Fee Related JP4895264B2 (ja) 2005-12-27 2005-12-27 記憶装置および情報処理装置

Country Status (4)

Country Link
US (1) US20070150528A1 (ja)
EP (1) EP1804166B1 (ja)
JP (1) JP4895264B2 (ja)
DE (1) DE602006001929D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8176103B2 (en) 2008-03-12 2012-05-08 Samsung Electronics Co., Ltd. File access method and system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147470B1 (en) * 2011-11-11 2015-09-29 Marvell International Ltd. NAND flash controller with programmable command templates

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142416A (ja) * 1986-12-04 1988-06-14 Fujitsu Ltd 入出力制御方式
JPH01267750A (ja) * 1988-04-19 1989-10-25 Nec Corp 記憶域管理方式
JPH02118739A (ja) * 1988-10-28 1990-05-07 Hitachi Ltd データ処理装置
JPH04128947A (ja) * 1990-09-19 1992-04-30 Pfu Ltd アドレス変換バッファ装置
JPH04259046A (ja) * 1991-02-13 1992-09-14 Nec Software Ltd Romパッチ方式
JPH08297605A (ja) * 1995-04-26 1996-11-12 Hitachi Ltd データ処理装置、及びそれを用いたシステム
JPH1031611A (ja) * 1996-07-15 1998-02-03 Advantest Corp 不揮発性メモリ記憶媒体用ファイルシステム
JPH1063432A (ja) * 1996-08-22 1998-03-06 Ricoh Co Ltd ファイル制御装置
JPH10269141A (ja) * 1997-03-28 1998-10-09 Fujitsu Ltd プロセッサボード回路
JPH11224266A (ja) * 1997-11-10 1999-08-17 Nippon Telegr & Teleph Corp <Ntt> 電子映像文書作成利用方法及びプログラム格納媒体
JP2000099451A (ja) * 1998-09-24 2000-04-07 Fuji Xerox Co Ltd インターフェース制御装置
JP2001005838A (ja) * 1997-11-10 2001-01-12 Nippon Telegr & Teleph Corp <Ntt> 電子映像文書作成方法及び電子映像文書作成プログラムが格納された記録媒体
JP2001256104A (ja) * 2000-03-14 2001-09-21 Fuji Xerox Co Ltd 情報処理装置
JP2001357637A (ja) * 2000-06-14 2001-12-26 Sony Corp 情報再生装置、情報処理方法及び情報記録媒体
JP2003077223A (ja) * 2001-09-04 2003-03-14 Ricoh Co Ltd 情報記録再生装置
JP2004102981A (ja) * 2002-09-12 2004-04-02 Samsung Electro Mech Co Ltd メモリー欠陥処理装置及びその方法
JP2004118407A (ja) * 2002-09-25 2004-04-15 Renesas Technology Corp 不揮発性半導体記憶装置
JP2004246787A (ja) * 2003-02-17 2004-09-02 Seiko Epson Corp 情報処理装置およびプログラム制御方法
JP2004265162A (ja) * 2003-03-03 2004-09-24 Renesas Technology Corp 記憶装置およびアドレス管理方法
JP2004280752A (ja) * 2003-03-19 2004-10-07 Sony Corp データ記憶装置、およびデータ記憶装置における管理情報更新方法、並びにコンピュータ・プログラム
JP2005100418A (ja) * 2004-09-27 2005-04-14 Renesas Technology Corp データ処理装置、及びそれを用いたシステム
JP2005185691A (ja) * 2003-12-26 2005-07-14 Fujinon Corp 電子内視鏡装置およびプログラム転送方法
JP2005196658A (ja) * 2004-01-09 2005-07-21 Buffalo Inc 外部記憶装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0992916A1 (en) * 1998-10-06 2000-04-12 Texas Instruments Inc. Digital signal processor
US6742078B1 (en) * 1999-10-05 2004-05-25 Feiya Technology Corp. Management, data link structure and calculating method for flash memory

Patent Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142416A (ja) * 1986-12-04 1988-06-14 Fujitsu Ltd 入出力制御方式
JPH01267750A (ja) * 1988-04-19 1989-10-25 Nec Corp 記憶域管理方式
JPH02118739A (ja) * 1988-10-28 1990-05-07 Hitachi Ltd データ処理装置
JPH04128947A (ja) * 1990-09-19 1992-04-30 Pfu Ltd アドレス変換バッファ装置
JPH04259046A (ja) * 1991-02-13 1992-09-14 Nec Software Ltd Romパッチ方式
JPH08297605A (ja) * 1995-04-26 1996-11-12 Hitachi Ltd データ処理装置、及びそれを用いたシステム
JPH1031611A (ja) * 1996-07-15 1998-02-03 Advantest Corp 不揮発性メモリ記憶媒体用ファイルシステム
JPH1063432A (ja) * 1996-08-22 1998-03-06 Ricoh Co Ltd ファイル制御装置
JPH10269141A (ja) * 1997-03-28 1998-10-09 Fujitsu Ltd プロセッサボード回路
JPH11224266A (ja) * 1997-11-10 1999-08-17 Nippon Telegr & Teleph Corp <Ntt> 電子映像文書作成利用方法及びプログラム格納媒体
JP2001005838A (ja) * 1997-11-10 2001-01-12 Nippon Telegr & Teleph Corp <Ntt> 電子映像文書作成方法及び電子映像文書作成プログラムが格納された記録媒体
JP2000099451A (ja) * 1998-09-24 2000-04-07 Fuji Xerox Co Ltd インターフェース制御装置
JP2001256104A (ja) * 2000-03-14 2001-09-21 Fuji Xerox Co Ltd 情報処理装置
JP2001357637A (ja) * 2000-06-14 2001-12-26 Sony Corp 情報再生装置、情報処理方法及び情報記録媒体
JP2003077223A (ja) * 2001-09-04 2003-03-14 Ricoh Co Ltd 情報記録再生装置
US20040078700A1 (en) * 2002-09-12 2004-04-22 Samsung Electro-Mechanics Co., Ltd. Apparatus and method for processing defects in memories
JP2004102981A (ja) * 2002-09-12 2004-04-02 Samsung Electro Mech Co Ltd メモリー欠陥処理装置及びその方法
US20050141300A1 (en) * 2002-09-25 2005-06-30 Renesas Technology Corp. Nonvolatile memory
JP2004118407A (ja) * 2002-09-25 2004-04-15 Renesas Technology Corp 不揮発性半導体記憶装置
JP2004246787A (ja) * 2003-02-17 2004-09-02 Seiko Epson Corp 情報処理装置およびプログラム制御方法
JP2004265162A (ja) * 2003-03-03 2004-09-24 Renesas Technology Corp 記憶装置およびアドレス管理方法
JP2004280752A (ja) * 2003-03-19 2004-10-07 Sony Corp データ記憶装置、およびデータ記憶装置における管理情報更新方法、並びにコンピュータ・プログラム
US20050182892A1 (en) * 2003-03-19 2005-08-18 Kenichi Nakanishi Data storage device, method for updating management information in data storage device, and computer program
JP2005185691A (ja) * 2003-12-26 2005-07-14 Fujinon Corp 電子内視鏡装置およびプログラム転送方法
JP2005196658A (ja) * 2004-01-09 2005-07-21 Buffalo Inc 外部記憶装置
JP2005100418A (ja) * 2004-09-27 2005-04-14 Renesas Technology Corp データ処理装置、及びそれを用いたシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8176103B2 (en) 2008-03-12 2012-05-08 Samsung Electronics Co., Ltd. File access method and system

Also Published As

Publication number Publication date
US20070150528A1 (en) 2007-06-28
EP1804166A3 (en) 2007-07-18
JP4895264B2 (ja) 2012-03-14
EP1804166A2 (en) 2007-07-04
DE602006001929D1 (de) 2008-09-04
EP1804166B1 (en) 2008-07-23

Similar Documents

Publication Publication Date Title
JP3892851B2 (ja) メモリカード及び半導体装置
JP4828816B2 (ja) メモリカード、半導体装置、及びメモリカードの制御方法
JP2004288150A (ja) フラッシュファイルシステム
JP2008242944A (ja) 統合メモリ管理装置及び方法
JP4909963B2 (ja) 統合メモリ管理装置
JP4895262B2 (ja) 情報処理装置、コントローラおよびファイル読み出し方法
JP2011175632A (ja) 半導体記憶装置及び半導体記憶装置の制御方法
JP2003076605A (ja) ブロック消去型不揮発メモリを搭載した半導体記憶装置とそのデータの書込み・読出し方法
JP4751037B2 (ja) メモリカード
JP5057887B2 (ja) データ更新装置及びデータ更新方法及びデータ更新プログラム
JP2005115561A (ja) フラッシュrom制御装置
JP2004326165A (ja) メモリ制御装置およびメモリ制御方法
JP4895264B2 (ja) 記憶装置および情報処理装置
JP2007233838A (ja) メモリシステムの制御方法
JP2005115562A (ja) フラッシュrom制御装置
JP2001134486A (ja) マイクロプロセッサおよび記憶装置
JP2008217208A (ja) 記憶装置およびコンピュータシステム、並びに記憶装置の管理方法
WO2020039927A1 (ja) 不揮発性記憶装置、ホスト装置、及びデータ記憶システム
JP2011175666A (ja) 半導体記憶装置及び半導体記憶装置の制御方法
JP2004062851A (ja) 直接重複書き込み可能で冗長フィールドの使用不要の非揮発性メモリの保存システム及びその書き込み方法
JP2010092113A (ja) 記憶装置、電子装置、および、データ管理方法
JP2007048090A (ja) シーケンシャルromインターフェース対応nand型フラッシュメモリーデバイス及びそのコントローラ
JP2005346582A (ja) システムlsi及び画像処理装置
JP2013109404A (ja) 情報処理装置
JP2003122630A (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081202

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111216

R150 Certificate of patent or registration of utility model

Ref document number: 4895264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees