JP2000089771A

JP2000089771A - 位相切替装置

Info

Publication number: JP2000089771A
Application number: JP10258203A
Authority: JP
Inventors: Katsushi Yamada; 勝志山田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-09-11
Filing date: 1998-09-11
Publication date: 2000-03-31

Abstract

(57)【要約】【課題】位相切替時の異音発生を低減すると共に、い
かなる時も位相切替操作と聴感上の応答性を維持するこ
とができるディジタル信号処理による位相切替装置を提
供する。【解決手段】位相切替対象となる入力ディジタルオー
ディオ信号を正相または逆相に切り替える乗算処理部１
１１と、前記入力ディジタルオーディオ信号の振幅状態
を検出する検出処理部１１２と、検出処理部１１２によ
り制御されると共に、検出された振幅状態に依存したタ
イミングで乗算処理部１１１に基づく乗算処理係数を更
新する係数更新処理部１１３を含むディジタルシグナル
プロセッサ（ＤＳＰ）１０４備え、ディジタルシグナル
プロセッサ１０４は位相切替キー１０９に基づく制御部
１１０によりその位相切替が制御されるようにしたもの
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は位相切替装置、特
に、各種オーディオ装置内の位相切替機能として、ディ
ジタル信号処理によって出力信号の位相を入力信号に対
して正相または逆相に切り替える位相切替装置に関す
る。

【０００２】

【従来の技術】以下図面を参照しながら従来のこの種位
相切替装置について説明する。図８は従来の位相切替装
置の一例を示す要部ブロック図、図９は図８に示す位相
切替装置の位相切替時における異音発生を示す波形概念
図である。図８に示す装置は、位相切替機能をディジタ
ル信号処理による乗算処理として実現した位相切替装置
であり、図において、８０１は乗算処理部を有するディ
ジタルシグナルプロセッサ（以下、ＤＳＰという）、８
０２はＤＳＰ８０１の制御を行うマイコン等の制御部、
８０３は正相または逆相を選択できる位相切替キーであ
る。

【０００３】この装置においては、２４ビット固定小数
点の係数を有するＤＳＰ８０１を使用し、制御部８０２
は、正相または逆相毎に係数値を定めており、ディジタ
ル信号処理においては周知のように−１を乗算すること
で逆相信号が得られる。

【０００４】正相の場合、１：係数値＝７ｆｆｆｆｆｈ逆相の場合、１：係数値＝８０００００ｈ使用者による位相切替キー８０３の操作によって位相が
切り替えられると、制御部８０２は、キー情報から正相
か逆相かを判断し、対応する１または−１の係数値をＤ
ＳＰ８０１内の乗算処理部へ転送する。乗算処理部で
は、入力信号に転送された係数を乗算することで位相を
正相または逆相に切り替えて出力することになる。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな構成では、入力信号波形と使用者の操作による位相
切替タイミングは全く関連がないので、例えば、図９に
示すように、入力信号が大振幅の時に位相切替操作がな
された場合、波形が大きく不連続となり、聴感上切り替
え時に異音（ノイズ）が感知されるという問題点があっ
た。

【０００６】本発明は上記従来の問題点を解決するもの
であり、位相切替時の異音発生を低減すると共に、いか
なる時も位相切替操作と聴感上の応答性を維持すること
ができるディジタル信号処理による位相切替装置を提供
することを目的とする。

【０００７】

【課題を解決するための手段】本発明の位相切替装置
は、位相切替対象となる入力ディジタルオーディオ信号
を正相または逆相に切り替える乗算処理手段と、前記入
力ディジタルオーディオ信号の振幅状態を検出する検出
処理手段と、前記検出処理手段により制御されると共
に、検出された振幅状態に依存したタイミングで前記乗
算処理手段に基づく乗算処理係数を更新する係数更新処
理手段を含むディジタルシグナルプロセッサ備え、前記
ディジタルシグナルプロセッサは位相切替指示手段によ
りその位相切替が制御されるようにしたものである。

【０００８】この発明によれば、位相切替時の異音発生
を低減すると共に、いかなる時も位相切替操作と聴感上
の応答性を維持することができる。

【０００９】

【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照しながら説明する。

【００１０】（実施の形態１）図１は本発明の位相切替
装置の各実施の形態におけるサウンドプロセッサへの適
用例を示すブロック図であり、この場合のサウンドプロ
セッサは楽器音や音声等の加工を目的としたものであっ
て、後述の実施の形態２及び３においても共通に用いら
れる装置である。

【００１１】図１において、１０１はアナログオーディ
オ信号を出力する音源で、ＬＰＦ１０２とＡＤコンバー
タ１０３によりディジタル信号に変換される。ディジタ
ルオーディオ信号音源の場合は当然ながらＬＰＦ１０２
とＡＤ１０３は不要である。１０４はディジタル信号処
理を行うＤＳＰであり、２４ビット固定小数点の係数を
有し、その内部処理は、出力信号の位相が正相か逆相か
を演算する乗算処理部１１１、入力信号の振幅状況を監
視する検出処理部１１２、位相が正相か逆相かによって
その係数更新を行う係数更新処理部１１３によって行わ
れる。１１４は乗算器、１１５，１１６は係数格納メモ
リである。入力信号は、乗算器１１４により乗算係数格
納メモリ１１５の係数と乗算され、出力信号の位相が正
相であるか逆相であるかが演算される。この出力はＤＡ
コンバータ１０５に供給され、ＬＰＦ１０６によってア
ナログオーディオ信号に変換された後、増幅器１０７に
よってスピーカ１０８から出力される。１０９は、使用
者が操作し、その位相切替指示手段となる位相切替キー
であり、正相か逆相かを定める。１１０はＤＳＰ１０４
を制御するマイクロコンピュータ等の制御部であり、位
相切替キー１０９の操作に応じて、検出処理部１１２と
所望係数格納メモリ１１６を制御する。なお、この装置
におけるサンプリング周波数は４８ｋＨｚである。

【００１２】本実施の形態は図１に示すサウンドプロセ
ッサの検出処理部１１２における検出処理手段をしきい
値レベル検出処理と時間管理処理に特定したものであ
り、以下、位相切替キー１０９の操作によって正相から
逆相に切り替えた場合の一連の動作を説明する。

【００１３】まず、正相時は、乗算係数格納メモリの値
は７ＦＦＦＦＦｈであり、乗算器１１４において、入力
信号と乗算され、位相変化がない（入力信号に対して正
相）出力信号が得られている。図２は本発明の位相切替
装置の実施の形態１におけるＤＳＰの１サンプリング周
期内の信号処理フロー図であり、使用者が位相切替キー
１０９を操作し逆相にすると、制御部１１０は切替フラ
グとして１をＤＳＰ内の検出処理部１１２に、所望係数
値として８０００００ｈをＤＳＰ１０４内の所望係数格
納メモリ１１６に転送する。このようにして、検出処理
部１１２における切替フラグが１になると、図２に示す
ように、入力信号の検出処理が開始される。まず、入力
信号の振幅を絶対値に変換して入力信号レベルとし、予
め定められたしきい値との大小を判定して、このしきい
値は聴感上十分小さいと判断される値とし、入力信号の
最大レベルに対して−４０ｄＢ程度の値とする。このし
きい値は、使用者によって調整できるようにした方が、
扱う音源に対して最適な効果が得やすい。入力信号レベ
ルがしきい値より大きい場合は、振幅が比較的大きく、
位相切替時に異音発生の可能性があると判断し、タイム
アウトカウンタを＋１更新し、予め定められたタイムア
ウト値と比較する。

【００１４】このタイムアウト値は、タイムアウト時間
をサンプリング周期数に変換した値であり、タイムアウ
ト時間を２０Ｈｚ正弦波の半周期分＝２５ｍｓ、つま
り、タイムアウト値＝１２００サンプリング周期とし、
２０Ｈｚ以上の周波数の入力信号に対して、最小レベル
が確実に検出できるようにする。このタイムアウト値は
使用者によって調整できるようにした方が、扱う音源に
対して最適な効果が得やすい。

【００１５】そして、タイムアウトカウンタとタイムア
ウト値が等しい場合は、検出開始から２５ｍｓが経過し
たと判断し、強制的に位相切替を実施するために、係数
更新許可フラグを１にして、かつ、次回の検出のために
タイムアウトカウンタを０にクリアしておく。また、タ
イムアウトカウンタがタイムアウト値に達していない場
合は、検出開始から２５ｍｓ以内であると判断し、係数
更新許可フラグを０にする。

【００１６】一方、入力信号レベルがしきい値より小さ
い場合は、位相切替をしても異音発生の可能性がないと
判断し、位相切替を実施するために係数更新許可フラグ
を１にして、かつ、次回の検出のためにタイムアウトカ
ウンタを０にクリアしておくことにより検出処理が完了
する。

【００１７】次に、係数更新処理部１１３において、係
数更新許可フラグが１の場合は、制御部１１０によって
所望係数格納メモリ１１６に転送された係数８００００
０ｈを、乗算器１１４が使用する係数を格納する乗算係
数格納メモリ１１６にコピー格納する。また、係数更新
許可フラグが０の場合は、係数更新は行わない。

【００１８】最後に、乗算処理部１１１の乗算器１１４
において、入力信号と乗算係数格納メモリの値である。
８０００００ｈが乗算され、つまり、位相が反転した
（入力信号に対して逆相）出力信号が得られる。

【００１９】図３は本発明の位相切替装置の実施の形態
１における正弦波を入力信号とした場合の切替時の波形
概念図であり、正相から逆相に切り替えた場合、図３に
示すように、しきい値以下となったサンプリング点以降
の信号が逆相となっており、この変化点は聴感上十分小
さいと判断されるので異音を発生させることなく、位相
切替を行うことができる。

【００２０】なお、前記のしきい値レベル検出処理で
は、１サンプリング周期（４８ｋＨｚサンプリングの場
合、約２０μｓ）の時間精度で入力信号のレベルが監視
でき、通常の音声音楽再生時において、入力信号レベル
が聴感上十分小さいと判断される時に、位相が正相から
逆相、または逆相から正相に切り替わるので、検出処理
がない場合に比較すると、出力信号波形が大きく不連続
となることがなく、聴感上、切り替え時に異音（ノイ
ズ）が感知されることは少ない。

【００２１】以上のように本実施の形態によれば、しき
い値以下となったサンプリング点以降の信号が逆相とな
っており、この変化点は聴感上十分小さいと判断される
ので異音発生のない位相切替を行うことができる。

【００２２】（実施の形態２）本実施の形態は図１に示
すサウンドプロセッサの検出処理部１１２における検出
処理手段をゼロクロス検出処理と時間管理処理に特定し
たものであり、以下、実施の形態１と同様に位相切替キ
ー１０９の操作によって正相から逆相に切り替えた場合
の一連の動作を実施の形態１とは異なる処理となる検出
処理部１１２に関して重点的に説明する。

【００２３】図４は本発明の位相切替装置の実施の形態
２におけるＤＳＰの１サンプリング周期内の信号処理フ
ロー図、図５は本発明の位相切替装置の実施の形態２に
おけるゼロクロス判定値を求めるための信号ブロック図
である。まず、図４に示すように、検出処理部１１２に
おいて切替フラグが１になると入力信号の振幅の検出処
理が開始される。次に図５に示すように現サンプリング
周期の入力信号の振幅と、１サンプリング周期前の入力
信号の振幅を乗算してゼロクロス判定値とし、その正負
を判定するが、ゼロクロスか否かの判定は、入力信号の
振幅状態がディジタル信号処理上（数１）を満たす場合
をゼロクロス時と判断する。

【００２４】

【数１】現サンプリング周期の信号振幅値×１サンプリ
ング周期前の信号振幅値≦０つまり、信号波形が振幅ゼ
ロ軸を交差するタイミングを検出すればよく、ゼロクロ
ス判定値が正の場合は、振幅が比較的大きいので、位相
切替時に異音発生の可能性があると判断し、タイムアウ
トカウンタを＋１更新し、予め定められたタイムアウト
値と比較する。

【００２５】このタイムアウト値は、タイムアウト時間
をサンプリング周期数に変換した値であり、タイムアウ
ト時間は、検出下限周波数から（数２）で定めることが
できる。

【００２６】

【数２】タイムアウト時間＝１／下限周波数／２この場合、下限周波数を２０Ｈｚとすると、タイムアウト時間＝１／２０Ｈｚ／２＝２５ｍｓタイムアウト値＝２５ｍｓ×４８ｋＨｚ＝１２００サン
プリング周期このように、２０Ｈｚ以上の周波数の入力信号に対し
て、ゼロクロスタイミングが確実に検出できるようにす
る。このタイムアウト値は、使用者によって調整できる
ようにした方が、扱う音源に対して最適な効果が得やす
い。

【００２７】タイムアウトカウンタとタイムアウト値が
等しい場合は、検出開始から２５ｍｓが経過したと判断
し、強制的に位相切替を実施するために、係数更新許可
フラグを１にして、かつ、次回の検出のためにタイムア
ウトカウンタを０にクリアしておく。また、タイムアウ
トカウンタとタイムアウト値に達していない場合は、検
出開始から２５ｍｓ以内であると判断し、係数更新許可
フラグを０にする。

【００２８】一方、ゼロクロス判定値がゼロ以下の場合
は、ゼロクロスのタイミングであり、振幅が比較的小さ
いので、位相切替時をしても異音発生の可能性がないと
判断し、位相切替を実施するために、係数更新許可フラ
グを１にして、かつ、次回の検出のためにタイムアウト
カウンタを０にクリアし、検出処理が完了する。この検
出処理以降は係数更新処理部１１３、乗算処理部１１１
において、実施の形態１と同様の処理が行われる。

【００２９】図６は本発明の位相切替装置の実施の形態
２における正弦波を入力信号とした場合の切替時の波形
概念図であり、ゼロクロスとなったサンプリング点以降
の信号が逆相となっており、この変化点はゼロ軸に十分
近く、聴感上十分小さいと判断されるので、異音を発生
させることなく位相切替を行うことができる。

【００３０】なお、前記のゼロクロス検出処理では、１
サンプリング周期の時間精度で波形のゼロクロスが監視
できるので、通常の音声や音楽再生時においては、ゼロ
クロス時は入力信号の振幅が小さく、また、正の最大値
から負の最大値に変化する矩形波のような場合も、ゼロ
クロス時に、位相が正相から逆相、または、逆相から正
相に切り替えることは、検出処理がない場合に比較する
と、出力信号波形が大きく不連続となることがなく、聴
感上、切り替え時に異音（ノイズ）が感知されることは
少ない。

【００３１】さらに、検出処理にタイムアウト時間を管
理する時間管理手段を設けることにより、しきい値以下
のレベルがない直流的な入力信号の場合、直流信号成分
のオフセットにより交流信号的な振幅ゼロ軸が本来のゼ
ロ軸（ディジタル信号処理上のゼロ）と差異が生じ、ゼ
ロクロスがない入力信号の場合等、いかなる入力信号状
態においても位相切替が確実に実施される。

【００３２】また、このタイムアウト時間は、ゼロクロ
ス検出処理中においては、ゼロクロス検出が有効となる
入力信号の下限周波数を決定する。すなわち、例えば、
入力信号を２０Ｈｚの正弦波とした場合、１周期の１／
２である２５ｍｓに１回はゼロクロスが発生する。換言
すれば、タイムアウト時間を２５ｍｓに設定することに
より２０Ｈｚ以上の入力信号に対して常にゼロクロスに
同期した位相切替が実現でき、２０Ｈｚ以下の入力信号
に対しては、検出開始２５ｍｓ後に位相切替が実現でき
る。

【００３３】以上のように本実施の形態によれば、しき
い値以下となったサンプリング点以降の信号が逆相とな
っており、この変化点はゼロ軸に十分近く、聴感上十分
小さいと判断されるので異音発生のない位相切替を行う
ことができる。

【００３４】（実施の形態３）本実施の形態は図１に示
すサウンドプロセッサの検出処理部１１２における検出
処理手段をしきい値検出処理とゼロクロス検出処理と時
間管理処理に特定したものであり、これら各処理の個々
の処理動作については実施の形態１及び２と同様である
ので、これらの組合せの点について重点的に説明する。

【００３５】図７は本発明の位相切替装置の実施の形態
３におけるＤＳＰの１サンプリング周期内の信号処理フ
ロー図である。まず、図７に示すように検出処理部１１
２において、入力信号の振幅が検出されるが、同一の入
力信号に対してしきい値検出処理とゼロクロス検出処理
を同サンプリング周期内に行い、どちらかが位相切替時
をしても異音発生の可能性がないと判断した場合に係数
更新許可フラグを１とするものである。つまり、２つの
検出結果の論理和を取るものである。これにより、入力
信号の振幅の検出精度を向上させ、タイムアウトによる
強制切替時の異音発生確率を低減させることができる。
なお、しきい値検出処理とゼロクロス検出処理の２つの
検出結果が共に位相切替をしても異音発生の可能性がな
いと判断した場合に限り、係数更新許可フラグを１とす
ることも可能であり、この場合は２つの検出結果の論理
積を取ることになり、前記２つの検出結果の論理和を取
る場合と同様にタイムアウトによる強制切替時の異音発
生確率を低減させることができる。

【００３６】以上のように本実施の形態によれば、同一
の入力信号に対して、しきい値検出処理とゼロクロス検
出処理を同サンプリング周期内に行い、これらの処理の
一方または両方が位相切替をしても異音発生の可能性が
ないと判断した場合に、係数更新許可フラグを１とする
ものであり、換言すれば、２つの検出結果の論理和また
は論理積を取ることで、入力信号の振幅の検出精度を向
上させ、タイムアウトによる強制切替時の異音発生確率
を低減させ、異音発生のない位相切替を行うことができ
る。

【００３７】なお、実施の形態１ないし３に示したしき
い値，タイムアウト値はこの値に限られるものではなく
調整可能であることは勿論であり、また、前記各実施の
形態に示したＤＳＰにおいては、位相切替以外の多様な
機能（利得可変，周波数特性可変，残響音付加等）も実
現可能であり、位相切替装置に限らず、本発明の機能を
含む各種オーディオ装置の多機能化，高音質化，小型
化，コストダウンを実現することができる。

【００３８】

【発明の効果】以上のように本発明によれば、入力信号
の振幅に依存した位相切替処理を行うことにより異音の
発生を低減させ、かつ、位相切替操作と聴感上の応答性
を維持することができるという有利な効果が得られる。

【図面の簡単な説明】

【図１】本発明の位相切替装置の各実施の形態における
サウンドプロセッサへの適用例を示すブロック図

【図２】本発明の位相切替装置の実施の形態１における
ＤＳＰの１サンプリング周期内の信号処理フロー図

【図３】本発明の位相切替装置の実施の形態１における
正弦波を入力信号とした場合の切替時の波形概念図

【図４】本発明の位相切替装置の実施の形態２における
ＤＳＰの１サンプリング周期内の信号処理フロー図

【図５】本発明の位相切替装置の実施の形態２における
ゼロクロス判定値を求めるための信号ブロック図

【図６】本発明の位相切替装置の実施の形態２における
正弦波を入力信号とした場合の切替時の波形概念図

【図７】本発明の位相切替装置の実施の形態３における
ＤＳＰの１サンプリング周期内の信号処理フロー図

【図８】従来の位相切替装置の一例を示す要部ブロック
図

【図９】従来の位相切替装置の位相切替時における異音
発生を示す波形概念図

【符号の説明】

１０１音源１０２，１０６ＬＰＦ１０３ＡＤコンバータ１０４ディジタルシグナルプロセッサ（ＤＳＰ）１０５ＤＡコンバータ１０７増幅器１０８スピーカ１０９位相切替キー１１０制御部１１１乗算処理部１１２検出処理部１１３係数更新処理部１１４乗算器１１５，１１６係数格納メモリ

Claims

【特許請求の範囲】

【請求項１】位相切替対象となる入力ディジタルオー
ディオ信号を正相または逆相に切り替える乗算処理手段
と、前記入力ディジタルオーディオ信号の振幅状態を検
出する検出処理手段と、前記検出処理手段により制御さ
れると共に、検出された振幅状態に依存したタイミング
で前記乗算処理手段に基づく乗算処理係数を更新する係
数更新処理手段を含むディジタルシグナルプロセッサ備
え、前記ディジタルシグナルプロセッサは位相切替指示
手段によりその位相切替が制御されることを特徴とする
位相切替装置。
【請求項２】検出処理手段は、位相切替対象となる入
力ディジタルオーディオ信号が聴感上十分小さいと判断
されるしきい値以下であるタイミングで乗算処理係数を
更新するよう係数更新処理手段を制御することを特徴と
する請求項１記載の位相切替装置。
【請求項３】検出処理手段は、位相切替対象となる入
力ディジタルオーディオ信号が交流信号的に振幅ゼロ軸
を交差するタイミングで乗算処理係数を更新するよう係
数更新処理手段を制御することを特徴とする請求項１記
載の位相切替装置。
【請求項４】検出処理手段は、位相切替対象となる入
力ディジタルオーディオ信号が聴感上十分小さいと判断
されるしきい値以下であるタイミングおよび／または前
記入力ディジタルオーディオ信号が交流信号的に振幅ゼ
ロ軸を交差するタイミングで乗算処理係数を更新するよ
う係数更新処理手段を制御することを特徴とする請求項
１記載の位相切替装置。
【請求項５】検出処理手段は、強制的に係数更新処理
を行うために検出開始から強制的な係数更新処理までの
時間を管理する時間管理処理手段をさらに有することを
特徴とする請求項２ないし４のいずれか一つに記載の位
相切替装置。