JP2000082847A - 光電変換素子及びその製造方法 - Google Patents
光電変換素子及びその製造方法Info
- Publication number
- JP2000082847A JP2000082847A JP25074498A JP25074498A JP2000082847A JP 2000082847 A JP2000082847 A JP 2000082847A JP 25074498 A JP25074498 A JP 25074498A JP 25074498 A JP25074498 A JP 25074498A JP 2000082847 A JP2000082847 A JP 2000082847A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- package
- electrode
- electrodes
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 56
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 8
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 239000011347 resin Substances 0.000 claims abstract description 38
- 230000003287 optical effect Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims description 43
- 238000007789 sealing Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 30
- 239000000463 material Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000002932 luster Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 材料の使用率を高く維持でき発光輝度も高い
小型で薄型の光電変換素子及びその製造方法の提供。 【解決手段】 製造用基板２１の表面に形成するディン
プル２１ａ，２１ｂに電極１，２をコーティングすると
共にこれらの電極１，２の間の製造用基板２１の表面に
絶縁性の反射層３を形成し、電極１に光学素子を実装し
てこの光学素子と他方の電極２との間をワイヤ５でボン
ディングした後に樹脂層２４によって封止し、樹脂層２
４と製造用基板２１をダイシングして光学素子とワイヤ
とを少なくとも１組含むピースとし、ピースから製造用
基板２１だけを除去して樹脂層２４によるパッケージ７
とこれに一体化した電極１，２を表面に露出させ、これ
らの電極１，２と反射層３とを光学素子から抜ける光の
反射面として活用する。
小型で薄型の光電変換素子及びその製造方法の提供。 【解決手段】 製造用基板２１の表面に形成するディン
プル２１ａ，２１ｂに電極１，２をコーティングすると
共にこれらの電極１，２の間の製造用基板２１の表面に
絶縁性の反射層３を形成し、電極１に光学素子を実装し
てこの光学素子と他方の電極２との間をワイヤ５でボン
ディングした後に樹脂層２４によって封止し、樹脂層２
４と製造用基板２１をダイシングして光学素子とワイヤ
とを少なくとも１組含むピースとし、ピースから製造用
基板２１だけを除去して樹脂層２４によるパッケージ７
とこれに一体化した電極１，２を表面に露出させ、これ
らの電極１，２と反射層３とを光学素子から抜ける光の
反射面として活用する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体発光ダイオ
ード等の発光素子やフォトダイオード等の光電変換素子
とその製造方法に関する。
ード等の発光素子やフォトダイオード等の光電変換素子
とその製造方法に関する。
【０００２】
【従来の技術】たとえば携帯電話等の小型電子機器の画
像表示部には、発光ダイオード（以下、「ＬＥＤ」と記
す）が多用されているが、その中でも小型・薄型の面実
装タイプのチップ型ＬＥＤが主として利用されている。
チップＬＥＤは、絶縁性の基板の表裏両面に互いに導通
し合う一対の電極を設け、表面の一方の電極にＬＥＤの
下面のたとえばｎ電極を導通させて搭載するとともに上
面のｐ電極をワイヤによって他方の電極にボンディング
するというのがその基本的な構成である。このようなチ
ップＬＥＤとしては、たとえば特開平９−１８１３５９
号公報に記載されたものがある。
像表示部には、発光ダイオード（以下、「ＬＥＤ」と記
す）が多用されているが、その中でも小型・薄型の面実
装タイプのチップ型ＬＥＤが主として利用されている。
チップＬＥＤは、絶縁性の基板の表裏両面に互いに導通
し合う一対の電極を設け、表面の一方の電極にＬＥＤの
下面のたとえばｎ電極を導通させて搭載するとともに上
面のｐ電極をワイヤによって他方の電極にボンディング
するというのがその基本的な構成である。このようなチ
ップＬＥＤとしては、たとえば特開平９−１８１３５９
号公報に記載されたものがある。
【０００３】ところが、先の公報に記載のものも含めて
従来のチップＬＥＤでは、発光素子を樹脂封止するパッ
ケージの成形のために、基板の表面に型を載せて溶融樹
脂を注入するという製造工程を踏む。したがって、基板
には型を載せるための掛かり台が必要となり、基板の両
端部に配置する電極はパッケージから突き出る形状なの
で、全体の平面積が占める嵩が大きくなる。また、基板
自体も含んでプリント基板の表面に載せて実装されるの
で、基板とパッケージを合わせた肉厚となり、小型化に
も限界がある。
従来のチップＬＥＤでは、発光素子を樹脂封止するパッ
ケージの成形のために、基板の表面に型を載せて溶融樹
脂を注入するという製造工程を踏む。したがって、基板
には型を載せるための掛かり台が必要となり、基板の両
端部に配置する電極はパッケージから突き出る形状なの
で、全体の平面積が占める嵩が大きくなる。また、基板
自体も含んでプリント基板の表面に載せて実装されるの
で、基板とパッケージを合わせた肉厚となり、小型化に
も限界がある。
【０００４】一方、パッケージがチップＬＥＤの実質的
な大きさとなるような製品が得られる製造方法も既に開
発されている。この製造方法は、パッケージの底面の２
か所に電極を形成しておき、一方の電極に発光素子の底
面側の電極を導通搭載するとともに他方の電極を発光素
子の上面の電極との間でワイヤボンディングするという
ものである。
な大きさとなるような製品が得られる製造方法も既に開
発されている。この製造方法は、パッケージの底面の２
か所に電極を形成しておき、一方の電極に発光素子の底
面側の電極を導通搭載するとともに他方の電極を発光素
子の上面の電極との間でワイヤボンディングするという
ものである。
【０００５】本願出願人は、このようなパッケージの底
面に電極を形成するタイプのチップＬＥＤの製造方法に
改良を加え、パッケージとして最終的に創成される樹脂
層と製造用基板とをダイシングによってカットしてチッ
プを得る製造方法を既に提案し、特願平１０−２１０６
０６号として出願した。
面に電極を形成するタイプのチップＬＥＤの製造方法に
改良を加え、パッケージとして最終的に創成される樹脂
層と製造用基板とをダイシングによってカットしてチッ
プを得る製造方法を既に提案し、特願平１０−２１０６
０６号として出願した。
【０００６】この出願に係るチップＬＥＤの製造方法に
よれば、型製作に比べると製造の自由度が向上するとと
もに材料の有効使用率も改善されるほか、ダイシングの
パターンを変えることで、複数の光学素子の組合せを一
つのパッケージに納めることができるので、特に発光ダ
イオードとした場合にはフルカラー発光の表示に大きく
貢献できる。
よれば、型製作に比べると製造の自由度が向上するとと
もに材料の有効使用率も改善されるほか、ダイシングの
パターンを変えることで、複数の光学素子の組合せを一
つのパッケージに納めることができるので、特に発光ダ
イオードとした場合にはフルカラー発光の表示に大きく
貢献できる。
【０００７】図４は先の出願に係る製造方法によって得
られるチップＬＥＤの概略を示す縦断面図である。
られるチップＬＥＤの概略を示す縦断面図である。
【０００８】図４において、製造過程において製造用基
板に積層される樹脂層をダイシングして得られるパッケ
ージ５１の底面側に素子搭載電極５２とボンディング電
極５３が形成されている。素子搭載電極５２にはその底
面にｐまたはｎの電極を持つ半導体発光素子５４が搭載
され、その上面のｎまたはｐの電極とボンディング電極
５３との間をＡｕを利用したワイヤ５５によってボンデ
ィングしている。
板に積層される樹脂層をダイシングして得られるパッケ
ージ５１の底面側に素子搭載電極５２とボンディング電
極５３が形成されている。素子搭載電極５２にはその底
面にｐまたはｎの電極を持つ半導体発光素子５４が搭載
され、その上面のｎまたはｐの電極とボンディング電極
５３との間をＡｕを利用したワイヤ５５によってボンデ
ィングしている。
【０００９】このような構成であれば、電極５２，５３
をプリント配線基板の電極パターンに合わせて表面実装
することによって、半導体発光素子５４を導通させて発
光させることができる。そして、たとえば特開平９−１
８１３５９号公報に記載のチップＬＥＤと比較すると明
らかなように、基板を要素として含まずにパッケージ５
１と電極５２，５３とによる嵩容量となるので、大幅な
小型化及び薄型化が図られる。
をプリント配線基板の電極パターンに合わせて表面実装
することによって、半導体発光素子５４を導通させて発
光させることができる。そして、たとえば特開平９−１
８１３５９号公報に記載のチップＬＥＤと比較すると明
らかなように、基板を要素として含まずにパッケージ５
１と電極５２，５３とによる嵩容量となるので、大幅な
小型化及び薄型化が図られる。
【００１０】
【発明が解決しようとする課題】ところが、半導体発光
素子５４からの光を外部に放出させるためには、パッケ
ージ５１は光透過性の合成樹脂とすることが条件とな
る。そして、半導体発光素子５４からの発光は活性層か
ら上端の主光取出し面からだけでなく、発光層から側方
に抜けるものや、半導体発光素子５４の基板を透明とし
たものではその底面部からも抜けるものが含まれる。し
たがって、電極５２，５３を光反射性が高いものとして
おけば、側方や底面側に抜ける光を主光取出し面側に反
射して回収でき、発光輝度を上げることができる。
素子５４からの光を外部に放出させるためには、パッケ
ージ５１は光透過性の合成樹脂とすることが条件とな
る。そして、半導体発光素子５４からの発光は活性層か
ら上端の主光取出し面からだけでなく、発光層から側方
に抜けるものや、半導体発光素子５４の基板を透明とし
たものではその底面部からも抜けるものが含まれる。し
たがって、電極５２，５３を光反射性が高いものとして
おけば、側方や底面側に抜ける光を主光取出し面側に反
射して回収でき、発光輝度を上げることができる。
【００１１】ところが、電極５２，５３どうしの間には
短絡防止のために間隔を開ける必要があり、これらの電
極５２，５３の間のパッケージ５１の底面は樹脂層が露
出したままである。したがって、半導体発光素子５４か
ら側方に抜ける光は反射されることなく、この露出した
パッケージ５１の底面側から漏れてしまい、輝度面での
損失を伴うことになる。
短絡防止のために間隔を開ける必要があり、これらの電
極５２，５３の間のパッケージ５１の底面は樹脂層が露
出したままである。したがって、半導体発光素子５４か
ら側方に抜ける光は反射されることなく、この露出した
パッケージ５１の底面側から漏れてしまい、輝度面での
損失を伴うことになる。
【００１２】このように、先の出願においては、材料の
使用率の改善やチップ自身の小型化・薄型化が可能であ
るものの、発光輝度の面での問題が残っている。
使用率の改善やチップ自身の小型化・薄型化が可能であ
るものの、発光輝度の面での問題が残っている。
【００１３】本発明において解決すべき課題は、材料の
使用率を高く維持でき発光輝度も高い小型で薄型の光電
変換素子及びその製造方法を提供することにある。
使用率を高く維持でき発光輝度も高い小型で薄型の光電
変換素子及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明の光電変換素子
は、樹脂のパッケージと、このパッケージの下面に形成
された一対の電極と、前記パッケージの内部に封止され
て前記一対の電極の一方に導通搭載される光学素子と、
この光学素子と前記一対の電極の他方の電極との間にボ
ンディングされ且つ前記パッケージの内部に封止された
ワイヤと、前記一対の電極どうしの間であって前記樹脂
のパッケージの底面に形成した絶縁性の反射層とからな
ることを特徴とする。
は、樹脂のパッケージと、このパッケージの下面に形成
された一対の電極と、前記パッケージの内部に封止され
て前記一対の電極の一方に導通搭載される光学素子と、
この光学素子と前記一対の電極の他方の電極との間にボ
ンディングされ且つ前記パッケージの内部に封止された
ワイヤと、前記一対の電極どうしの間であって前記樹脂
のパッケージの底面に形成した絶縁性の反射層とからな
ることを特徴とする。
【００１５】この構成では、パッケージの底面に設ける
一対の電極だけでなく、これらの電極の間に形成した反
射層によっても光学素子から側方等に抜ける光を発光方
向に反射させることができる。
一対の電極だけでなく、これらの電極の間に形成した反
射層によっても光学素子から側方等に抜ける光を発光方
向に反射させることができる。
【００１６】また、本発明の製造方法は、製造用基板の
表面に素子搭載用及びワイヤボンディング用の凹状のデ
ィンプルをパターン形成する工程と、前記ディンプルの
それぞれの表面に電極をコーティングする工程と、前記
ディンプルどうしの間の前記製造用基板の表面に絶縁性
の反射層を形成する工程と、前記光学素子搭載用のディ
ンプルに光学素子を実装するとともにこの光学素子と前
記ワイヤボンディング用のディンプルとの間をワイヤで
ボンディングする工程と、前記製造用基板の表面を前記
光学素子とワイヤを含んで樹脂層によって封止する工程
と、前記樹脂層と製造用基板をダイシングして前記光学
素子とワイヤとを少なくとも１組含むピースとする工程
と、前記ピースから製造用基板だけを除去して前記樹脂
層によるパッケージとこれに一体化した前記電極を表面
に露出させる工程とを含むことを特徴とする。
表面に素子搭載用及びワイヤボンディング用の凹状のデ
ィンプルをパターン形成する工程と、前記ディンプルの
それぞれの表面に電極をコーティングする工程と、前記
ディンプルどうしの間の前記製造用基板の表面に絶縁性
の反射層を形成する工程と、前記光学素子搭載用のディ
ンプルに光学素子を実装するとともにこの光学素子と前
記ワイヤボンディング用のディンプルとの間をワイヤで
ボンディングする工程と、前記製造用基板の表面を前記
光学素子とワイヤを含んで樹脂層によって封止する工程
と、前記樹脂層と製造用基板をダイシングして前記光学
素子とワイヤとを少なくとも１組含むピースとする工程
と、前記ピースから製造用基板だけを除去して前記樹脂
層によるパッケージとこれに一体化した前記電極を表面
に露出させる工程とを含むことを特徴とする。
【００１７】この製造方法では、光学素子とワイヤを封
止した樹脂層を製造用基板とともにダイシングするの
で、樹脂層によってパッケージを形成するときの型製作
による工程に比べて加工の自由度が向上し、材料使用率
も改善される。
止した樹脂層を製造用基板とともにダイシングするの
で、樹脂層によってパッケージを形成するときの型製作
による工程に比べて加工の自由度が向上し、材料使用率
も改善される。
【００１８】
【発明の実施の形態】請求項１に記載の発明は、樹脂の
パッケージと、このパッケージの下面に形成された一対
の電極と、前記パッケージの内部に封止されて前記一対
の電極の一方に導通搭載される光学素子と、この光学素
子と前記一対の電極の他方の電極との間にボンディング
され且つ前記パッケージの内部に封止されたワイヤと、
前記一対の電極どうしの間であって前記樹脂のパッケー
ジの底面に形成した絶縁性の反射層とからなる光電変換
素子であり、反射層によって光学素子から側方等に抜け
る光を発光方向に反射させるので、発光輝度を向上させ
るという作用を有する。
パッケージと、このパッケージの下面に形成された一対
の電極と、前記パッケージの内部に封止されて前記一対
の電極の一方に導通搭載される光学素子と、この光学素
子と前記一対の電極の他方の電極との間にボンディング
され且つ前記パッケージの内部に封止されたワイヤと、
前記一対の電極どうしの間であって前記樹脂のパッケー
ジの底面に形成した絶縁性の反射層とからなる光電変換
素子であり、反射層によって光学素子から側方等に抜け
る光を発光方向に反射させるので、発光輝度を向上させ
るという作用を有する。
【００１９】請求項２に記載の発明は、製造用基板の表
面に素子搭載用及びワイヤボンディング用の凹状のディ
ンプルをパターン形成する工程と、前記ディンプルのそ
れぞれの表面に電極をコーティングする工程と、前記デ
ィンプルどうしの間の前記製造用基板の表面に絶縁性の
反射層を形成する工程と、前記光学素子搭載用のディン
プルに光学素子を実装するとともにこの光学素子と前記
ワイヤボンディング用のディンプルとの間をワイヤでボ
ンディングする工程と、前記製造用基板の表面を前記光
学素子とワイヤを含んで樹脂層によって封止する工程
と、前記樹脂層と製造用基板をダイシングして前記光学
素子とワイヤとを少なくとも１組含むピースとする工程
と、前記ピースから製造用基板だけを除去して前記樹脂
層によるパッケージとこれに一体化した前記電極を表面
に露出させる工程とを含む光電変換素子の製造方法であ
り、光学素子とワイヤを封止した樹脂層を製造用基板と
ともにダイシングするので、複数の光学素子を一体に含
むデバイスとする加工にも対応できるほか、パッケージ
の型製作に比べて材料使用率の向上が図れるという作用
を有する。
面に素子搭載用及びワイヤボンディング用の凹状のディ
ンプルをパターン形成する工程と、前記ディンプルのそ
れぞれの表面に電極をコーティングする工程と、前記デ
ィンプルどうしの間の前記製造用基板の表面に絶縁性の
反射層を形成する工程と、前記光学素子搭載用のディン
プルに光学素子を実装するとともにこの光学素子と前記
ワイヤボンディング用のディンプルとの間をワイヤでボ
ンディングする工程と、前記製造用基板の表面を前記光
学素子とワイヤを含んで樹脂層によって封止する工程
と、前記樹脂層と製造用基板をダイシングして前記光学
素子とワイヤとを少なくとも１組含むピースとする工程
と、前記ピースから製造用基板だけを除去して前記樹脂
層によるパッケージとこれに一体化した前記電極を表面
に露出させる工程とを含む光電変換素子の製造方法であ
り、光学素子とワイヤを封止した樹脂層を製造用基板と
ともにダイシングするので、複数の光学素子を一体に含
むデバイスとする加工にも対応できるほか、パッケージ
の型製作に比べて材料使用率の向上が図れるという作用
を有する。
【００２０】以下に、本発明の実施の形態を面実装型の
ＬＥＤを例として図面を参照しながら説明する。
ＬＥＤを例として図面を参照しながら説明する。
【００２１】図１は本発明の製造方法の工程であって基
板への電極の形成から発光素子の搭載までを順に示す概
略図であり、図の（ａ）〜（ｆ）に従って説明する。
板への電極の形成から発光素子の搭載までを順に示す概
略図であり、図の（ａ）〜（ｆ）に従って説明する。
【００２２】図（ａ）：たとえば銅合金の薄板のロール
材を帯状に繰り出した製造用基板２１の表面にスタンピ
ングまたはエッチングによって所定のパターンでディン
プル２１ａ，２１ｂを形成する。一方のディンプル２１
ａは後工程で発光素子を搭載する部分となり、他方のデ
ィンプル２１ｂはワイヤボンディングエリアとなる部分
であり、いずれもその深さは同じである。
材を帯状に繰り出した製造用基板２１の表面にスタンピ
ングまたはエッチングによって所定のパターンでディン
プル２１ａ，２１ｂを形成する。一方のディンプル２１
ａは後工程で発光素子を搭載する部分となり、他方のデ
ィンプル２１ｂはワイヤボンディングエリアとなる部分
であり、いずれもその深さは同じである。
【００２３】図（ｂ）：製造用基板２１の表面にレジス
ト膜２２を塗布する。この工程では、レジスト材として
たとえば紫外線硬化樹脂（ＵＶ樹脂）を利用し、ローラ
転写法によってレジスト膜２２がディンプル２１ａ，２
１ｂを除く表面に一様に形成される。
ト膜２２を塗布する。この工程では、レジスト材として
たとえば紫外線硬化樹脂（ＵＶ樹脂）を利用し、ローラ
転写法によってレジスト膜２２がディンプル２１ａ，２
１ｂを除く表面に一様に形成される。
【００２４】図（ｃ）：製造用基板２１の裏面にマスク
２３をマスキングによって形成する。この工程では、テ
ープまたは紫外線硬化樹脂を材料として製造用基板２１
の裏面の全体をマスク２３でマスキングする。
２３をマスキングによって形成する。この工程では、テ
ープまたは紫外線硬化樹脂を材料として製造用基板２１
の裏面の全体をマスク２３でマスキングする。
【００２５】図（ｄ）：ディンプル２１ａ，２１ｂにメ
ッキ法によって電極１，２をそれぞれ形成する。この電
極１，２はＡｕ／Ｎｉ／Ａｕの３層メッキとして形成す
ることが好ましく、その金属光沢を光反射面として利用
する。
ッキ法によって電極１，２をそれぞれ形成する。この電
極１，２はＡｕ／Ｎｉ／Ａｕの３層メッキとして形成す
ることが好ましく、その金属光沢を光反射面として利用
する。
【００２６】図（ｅ）：レジスト膜２２及びマスク２３
をエッチングによって除去した後に、ディンプル２１
ａ，２１ｂの間の製造用基板２１の表面に反射層３を形
成する。この反射層３は白レジストを塗布することによ
って形成されたものである。
をエッチングによって除去した後に、ディンプル２１
ａ，２１ｂの間の製造用基板２１の表面に反射層３を形
成する。この反射層３は白レジストを塗布することによ
って形成されたものである。
【００２７】図（ｆ）：ディンプル２１ａの電極１の上
に半導体発光素子４を実装するとともに他方のディンプ
ル２１ｂの電極２との間でワイヤ５をボンディングす
る。半導体発光素子４は、たとえばＧａＡｌＡｓ系化合
物半導体を利用した赤色発光のもので、底部にｐ電極を
形成して導電性のＡｇペースト６によって電極１に導通
固定され、上面に形成したｎ層の表面電極４ａにワイヤ
５がボンディングされている。その表面電極４ａと他方
のディンプル２１ｂの電極２との間をワイヤ５によって
ボンディングする。
に半導体発光素子４を実装するとともに他方のディンプ
ル２１ｂの電極２との間でワイヤ５をボンディングす
る。半導体発光素子４は、たとえばＧａＡｌＡｓ系化合
物半導体を利用した赤色発光のもので、底部にｐ電極を
形成して導電性のＡｇペースト６によって電極１に導通
固定され、上面に形成したｎ層の表面電極４ａにワイヤ
５がボンディングされている。その表面電極４ａと他方
のディンプル２１ｂの電極２との間をワイヤ５によって
ボンディングする。
【００２８】以上までの工程により、ロール状の製造用
基板２１に凹状断面の電極１，２がパターン形成され、
それぞれの電極１に半導体発光素子４が実装され、更に
反射層３が形成される。そして、図２に示す工程によっ
て、樹脂封止からダイシングまでの加工が施される。図
２により各工程を順に説明する。
基板２１に凹状断面の電極１，２がパターン形成され、
それぞれの電極１に半導体発光素子４が実装され、更に
反射層３が形成される。そして、図２に示す工程によっ
て、樹脂封止からダイシングまでの加工が施される。図
２により各工程を順に説明する。
【００２９】図（ａ）：エポキシ樹脂等の樹脂層２４を
製造用基板２１の表面の全体にモールド成形する。この
樹脂層２４は製造用基板２１の表面に一様な肉厚として
全ての半導体発光素子４とワイヤ５を封止してパッケー
ジ化する。
製造用基板２１の表面の全体にモールド成形する。この
樹脂層２４は製造用基板２１の表面に一様な肉厚として
全ての半導体発光素子４とワイヤ５を封止してパッケー
ジ化する。
【００３０】図（ｂ）：樹脂層２４を積層した製造用基
板２１をダイシングテーブルに移す前に製造用基板２１
の裏面にシート２５を貼り付け、この後ダイサーによっ
て電極１，２を含む範囲を一つの単位としてダイシング
する。このダイシングでは、シート２５はそのままの状
態に残して、樹脂層２４と製造用基板２１だけをカット
する。
板２１をダイシングテーブルに移す前に製造用基板２１
の裏面にシート２５を貼り付け、この後ダイサーによっ
て電極１，２を含む範囲を一つの単位としてダイシング
する。このダイシングでは、シート２５はそのままの状
態に残して、樹脂層２４と製造用基板２１だけをカット
する。
【００３１】図（ｃ）：ダイサーによるダイシング工程
では、図中において一点鎖線で示すように、１個の半導
体発光素子４を含むパターンとするほか、太線で囲んだ
部分で示すように２個の隣接した半導体発光素子４を含
むパターンとしてダイシングするようにしてもよい。こ
れにより、１個のチップＬＥＤに２個の半導体発光素子
４を備えた製品とすることができ、半導体発光素子４の
発光色をそれぞれ異ならせることによって、多色発光の
ＬＥＤチップが得られる。
では、図中において一点鎖線で示すように、１個の半導
体発光素子４を含むパターンとするほか、太線で囲んだ
部分で示すように２個の隣接した半導体発光素子４を含
むパターンとしてダイシングするようにしてもよい。こ
れにより、１個のチップＬＥＤに２個の半導体発光素子
４を備えた製品とすることができ、半導体発光素子４の
発光色をそれぞれ異ならせることによって、多色発光の
ＬＥＤチップが得られる。
【００３２】図（ｄ）：シート２５から取り外した製造
用基板２１をウエットエッチング等によって溶融除去し
て、最終製品としてのＬＥＤチップが得られる。
用基板２１をウエットエッチング等によって溶融除去し
て、最終製品としてのＬＥＤチップが得られる。
【００３３】図３は以上の工程によって得られた面実装
型のＬＥＤチップの拡大縦断面図である。
型のＬＥＤチップの拡大縦断面図である。
【００３４】製造用基板２１とともにダイシングされた
樹脂層２４は、半導体発光素子４とワイヤ５を封止した
パッケージ７として形成されている。そして、電極１，
２をプリント配線基板の電極パターンに合わせて導通搭
載することによって、半導体発光素子４に通電してこれ
を発光させることができる。
樹脂層２４は、半導体発光素子４とワイヤ５を封止した
パッケージ７として形成されている。そして、電極１，
２をプリント配線基板の電極パターンに合わせて導通搭
載することによって、半導体発光素子４に通電してこれ
を発光させることができる。
【００３５】本発明では、樹脂層２４を製造用基板２１
の表面にモールドした後にダイシングして半導体発光素
子４を少なくとも１個含む面実装型のＬＥＤが得られ
る。したがって、ダイシングの際のカット幅に相当する
分の材料が失われるだけであり、従来の製造方法に比べ
ると、材料の損失割合を低減できる。また、パッケージ
７に電極１，２が含まれた構成なので平面積を小さくで
きるとともに、基板に相当するものもないので高さ寸法
も短くでき、薄型化が図られる。
の表面にモールドした後にダイシングして半導体発光素
子４を少なくとも１個含む面実装型のＬＥＤが得られ
る。したがって、ダイシングの際のカット幅に相当する
分の材料が失われるだけであり、従来の製造方法に比べ
ると、材料の損失割合を低減できる。また、パッケージ
７に電極１，２が含まれた構成なので平面積を小さくで
きるとともに、基板に相当するものもないので高さ寸法
も短くでき、薄型化が図られる。
【００３６】また、パッケージ７の底面側は電極１，２
によって部分的に被覆されているので、半導体発光素子
４の活性層からの光が底面側や側方に抜ける光をこれら
の電極１，２の金属光沢を利用して発光方向に反射させ
る。そして、電極１，２の間には白レジストを利用した
反射層３を形成しているので、この反射層３によっても
発光方向へ光を回収できる。したがって、図４に示した
構成では、電極１，２の間から下に抜ける光の全てが損
失となっていたのに対し、本発明では反射層３による光
の回収率が上がるので、発光輝度の向上が可能となる。
によって部分的に被覆されているので、半導体発光素子
４の活性層からの光が底面側や側方に抜ける光をこれら
の電極１，２の金属光沢を利用して発光方向に反射させ
る。そして、電極１，２の間には白レジストを利用した
反射層３を形成しているので、この反射層３によっても
発光方向へ光を回収できる。したがって、図４に示した
構成では、電極１，２の間から下に抜ける光の全てが損
失となっていたのに対し、本発明では反射層３による光
の回収率が上がるので、発光輝度の向上が可能となる。
【００３７】なお、以上の例では面実装型の可視ＬＥＤ
チップとして説明したが、赤外発光ダイオード等でもよ
い。
チップとして説明したが、赤外発光ダイオード等でもよ
い。
【００３８】
【発明の効果】本発明の光電変換素子では、樹脂のパッ
ケージの底面に電極を形成して光学素子やボンディング
用のワイヤをパッケージ中に封止するので、小型化及び
薄型化が可能となるとともに、電極どうしの間のパッケ
ージ底面に反射層を設けることによって発光輝度を上げ
ることができ、コンパクト化と発光機能の両面が改善さ
れる。
ケージの底面に電極を形成して光学素子やボンディング
用のワイヤをパッケージ中に封止するので、小型化及び
薄型化が可能となるとともに、電極どうしの間のパッケ
ージ底面に反射層を設けることによって発光輝度を上げ
ることができ、コンパクト化と発光機能の両面が改善さ
れる。
【００３９】また、本発明の製造方法では、型装置によ
るパッケージの製作に代えて、樹脂層と製造用基板とを
ダイシングによってカットしてチップを得るので、型製
作に比べると製造の自由度が向上するとともに材料の有
効使用率も改善される。
るパッケージの製作に代えて、樹脂層と製造用基板とを
ダイシングによってカットしてチップを得るので、型製
作に比べると製造の自由度が向上するとともに材料の有
効使用率も改善される。
【図１】本発明の製造方法における電極形成から反射膜
の形成及び半導体発光素子の実装までの工程を示す概略
図
の形成及び半導体発光素子の実装までの工程を示す概略
図
【図２】図１の工程に続く製品の完成までの工程を示す
概略図
概略図
【図３】図２の最終工程で得られたチップＬＥＤの拡大
縦断面図
縦断面図
【図４】本願出願人が先に提案して特願平１０−２１０
６０６号として出願したチップＬＥＤの概略縦断面図
６０６号として出願したチップＬＥＤの概略縦断面図
１ 電極 ２ 電極 ３ 反射層 ４ 半導体発光素子 ４ａ 表面電極 ５ ワイヤ ６ Ａｇペースト ７ パッケージ ２１ 製造用基板 ２１ａ，２１ｂ ディンプル ２２ レジスト膜 ２３ マスク ２４ 樹脂層 ２５ シート
Claims (2)
- 【請求項１】 樹脂のパッケージと、このパッケージの
下面に形成された一対の電極と、前記パッケージの内部
に封止されて前記一対の電極の一方に導通搭載される光
学素子と、この光学素子と前記一対の電極の他方の電極
との間にボンディングされ且つ前記パッケージの内部に
封止されたワイヤと、前記一対の電極どうしの間であっ
て前記樹脂のパッケージの底面に形成した絶縁性の反射
層とからなる光電変換素子。 - 【請求項２】 製造用基板の表面に素子搭載用及びワイ
ヤボンディング用の凹状のディンプルをパターン形成す
る工程と、 前記ディンプルのそれぞれの表面に電極をコーティング
する工程と、 前記ディンプルどうしの間の前記製造用基板の表面に絶
縁性の反射層を形成する工程と、 前記光学素子搭載用のディンプルに光学素子を実装する
とともにこの光学素子と前記ワイヤボンディング用のデ
ィンプルとの間をワイヤでボンディングする工程と、 前記製造用基板の表面を前記光学素子とワイヤを含んで
樹脂層によって封止する工程と、 前記樹脂層と製造用基板をダイシングして前記光学素子
とワイヤとを少なくとも１組含むピースとする工程と、 前記ピースから製造用基板だけを除去して前記樹脂層に
よるパッケージとこれに一体化した前記電極を表面に露
出させる工程とを含む光電変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25074498A JP3945037B2 (ja) | 1998-09-04 | 1998-09-04 | 光電変換素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25074498A JP3945037B2 (ja) | 1998-09-04 | 1998-09-04 | 光電変換素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082847A true JP2000082847A (ja) | 2000-03-21 |
| JP3945037B2 JP3945037B2 (ja) | 2007-07-18 |
Family
ID=17212401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25074498A Expired - Fee Related JP3945037B2 (ja) | 1998-09-04 | 1998-09-04 | 光電変換素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3945037B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316215C (zh) * | 2003-02-21 | 2007-05-16 | 三星电子株式会社 | 用于冰箱机械室的空气循环结构 |
| JP2007165502A (ja) * | 2005-12-13 | 2007-06-28 | Yamaichi Electronics Co Ltd | 素子内蔵回路基板およびその製造方法 |
| JP2009021426A (ja) * | 2007-07-12 | 2009-01-29 | Sharp Corp | チップ部品型ｌｅｄ及びその製造方法 |
| JP2009027166A (ja) * | 2007-07-19 | 2009-02-05 | Advanced Optoelectronic Technology Inc | 化合物半導体デバイスのパッケージ封入構造及びその作成方法 |
| KR20100030588A (ko) * | 2008-09-09 | 2010-03-18 | 니치아 카가쿠 고교 가부시키가이샤 | 광 반도체 장치 및 그 제조 방법 |
| JP2011035082A (ja) * | 2009-07-31 | 2011-02-17 | Nichia Corp | 光半導体装置及びその製造方法 |
| JP2011151323A (ja) * | 2010-01-25 | 2011-08-04 | Dainippon Printing Co Ltd | 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法 |
| CN102279497A (zh) * | 2010-06-09 | 2011-12-14 | 元太科技工业股份有限公司 | 彩色滤光基板及显示装置 |
| EP2093811A3 (en) * | 2008-02-20 | 2013-05-29 | Advanced Optoelectronic Technology Inc. | Package structure of compound semiconductor device and fabricating method thereof |
| JP2014090193A (ja) * | 2008-09-09 | 2014-05-15 | Nichia Chem Ind Ltd | 光半導体装置及びその製造方法 |
| CN108110119A (zh) * | 2016-11-25 | 2018-06-01 | Lg伊诺特有限公司 | 半导体器件封装 |
-
1998
- 1998-09-04 JP JP25074498A patent/JP3945037B2/ja not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316215C (zh) * | 2003-02-21 | 2007-05-16 | 三星电子株式会社 | 用于冰箱机械室的空气循环结构 |
| JP2007165502A (ja) * | 2005-12-13 | 2007-06-28 | Yamaichi Electronics Co Ltd | 素子内蔵回路基板およびその製造方法 |
| JP2009021426A (ja) * | 2007-07-12 | 2009-01-29 | Sharp Corp | チップ部品型ｌｅｄ及びその製造方法 |
| JP2009027166A (ja) * | 2007-07-19 | 2009-02-05 | Advanced Optoelectronic Technology Inc | 化合物半導体デバイスのパッケージ封入構造及びその作成方法 |
| EP2093811A3 (en) * | 2008-02-20 | 2013-05-29 | Advanced Optoelectronic Technology Inc. | Package structure of compound semiconductor device and fabricating method thereof |
| US8604507B2 (en) | 2008-09-09 | 2013-12-10 | Nichia Corporation | Optical-semiconductor device and method for manufacturing the same |
| KR20160061940A (ko) * | 2008-09-09 | 2016-06-01 | 니치아 카가쿠 고교 가부시키가이샤 | 광 반도체 장치 및 그 제조 방법 |
| US11271144B2 (en) | 2008-09-09 | 2022-03-08 | Nichia Corporation | Optical-semiconductor device including a wavelength converting member and method for manufacturing the same |
| US10164163B2 (en) | 2008-09-09 | 2018-12-25 | Nichia Corporation | Optical-semiconductor device with bottom surface including electrically conductive members and light-blocking base member therebetween, and method for manufacturing the same |
| JP2010239105A (ja) * | 2008-09-09 | 2010-10-21 | Nichia Corp | 光半導体装置及びその製造方法 |
| KR20100030588A (ko) * | 2008-09-09 | 2010-03-18 | 니치아 카가쿠 고교 가부시키가이샤 | 광 반도체 장치 및 그 제조 방법 |
| JP2014090193A (ja) * | 2008-09-09 | 2014-05-15 | Nichia Chem Ind Ltd | 光半導体装置及びその製造方法 |
| EP2161765A3 (en) * | 2008-09-09 | 2014-12-24 | Nichia Corporation | Optical-semiconductor device and method for manufacturing the same |
| US8975100B2 (en) | 2008-09-09 | 2015-03-10 | Nichia Corporation | Optical-semiconductor device and method for manufacturing the same |
| US9773959B2 (en) | 2008-09-09 | 2017-09-26 | Nichia Corporation | Optical-semiconductor device and method for manufacturing the same |
| KR101624744B1 (ko) * | 2008-09-09 | 2016-06-07 | 니치아 카가쿠 고교 가부시키가이샤 | 광 반도체 장치 및 그 제조 방법 |
| JP2016149553A (ja) * | 2008-09-09 | 2016-08-18 | 日亜化学工業株式会社 | 光半導体装置及びその製造方法 |
| KR101718284B1 (ko) | 2008-09-09 | 2017-03-20 | 니치아 카가쿠 고교 가부시키가이샤 | 광 반도체 장치 및 그 제조 방법 |
| JP2011035082A (ja) * | 2009-07-31 | 2011-02-17 | Nichia Corp | 光半導体装置及びその製造方法 |
| JP2011151323A (ja) * | 2010-01-25 | 2011-08-04 | Dainippon Printing Co Ltd | 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法 |
| CN102279497A (zh) * | 2010-06-09 | 2011-12-14 | 元太科技工业股份有限公司 | 彩色滤光基板及显示装置 |
| CN108110119A (zh) * | 2016-11-25 | 2018-06-01 | Lg伊诺特有限公司 | 半导体器件封装 |
| CN108110119B (zh) * | 2016-11-25 | 2022-10-11 | 苏州立琻半导体有限公司 | 半导体器件封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3945037B2 (ja) | 2007-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4279388B2 (ja) | 光半導体装置及びその形成方法 | |
| US9608187B2 (en) | Semiconductor light-emitting device, method for producing same, and display device | |
| US6345903B1 (en) | Surface-mount type emitting diode and method of manufacturing same | |
| JP4789350B2 (ja) | 発光ダイオードの製造方法 | |
| US20060208364A1 (en) | LED device with flip chip structure | |
| EP1187226A1 (en) | Surface-mount type light emitting diode and method of manufacturing same | |
| JP2008502159A (ja) | 反射レンズを備えたパワー発光ダイパッケージおよびその作製方法 | |
| JPWO2005106978A1 (ja) | 発光装置およびその製造方法 | |
| CN111727512A (zh) | 光电半导体组件和制造光电半导体组件的方法 | |
| JP2005223216A (ja) | 発光光源、照明装置及び表示装置 | |
| JP3945037B2 (ja) | 光電変換素子及びその製造方法 | |
| JP2003008074A (ja) | 表面実装型発光装置及びその製造方法 | |
| JP2011108748A (ja) | Ｌｅｄ発光装置及びｌｅｄ発光装置の製造方法。 | |
| JP2005535144A (ja) | 表面実装可能な半導体素子及び該半導体素子の製造のための方法 | |
| CN100533723C (zh) | 电引线架的制造方法,表面安装的半导体器件的制造方法和引线架带 | |
| US7126163B2 (en) | Light-emitting diode and its manufacturing method | |
| US20080048205A1 (en) | Optical semiconductor device and method for making the same | |
| JP3356068B2 (ja) | 光電変換素子の製造方法 | |
| JP2001196640A (ja) | サイド発光型ｌｅｄ装置及びその製造方法 | |
| JP2004311857A (ja) | 半導体発光装置およびその製造方法 | |
| KR20140026163A (ko) | 반도체 소자 구조물을 제조하는 방법 | |
| KR101360324B1 (ko) | 반도체 소자 구조물을 제조하는 방법 | |
| JP2001352100A (ja) | 半導体発光素子 | |
| KR102325808B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| JP2003037297A (ja) | 光照射装置とその製造方法及びその光照射装置を用いた照明装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |