JP3945037B2 - 光電変換素子及びその製造方法 - Google Patents
光電変換素子及びその製造方法 Download PDFInfo
- Publication number
- JP3945037B2 JP3945037B2 JP25074498A JP25074498A JP3945037B2 JP 3945037 B2 JP3945037 B2 JP 3945037B2 JP 25074498 A JP25074498 A JP 25074498A JP 25074498 A JP25074498 A JP 25074498A JP 3945037 B2 JP3945037 B2 JP 3945037B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- manufacturing
- electrode
- electrodes
- optical element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 60
- 238000006243 chemical reaction Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 42
- 229920005989 resin Polymers 0.000 claims description 35
- 239000011347 resin Substances 0.000 claims description 35
- 230000003287 optical effect Effects 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000002932 luster Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体発光ダイオード等の発光素子やフォトダイオード等の光電変換素子とその製造方法に関する。
【０００２】
【従来の技術】
たとえば携帯電話等の小型電子機器の画像表示部には、発光ダイオード（以下、「ＬＥＤ」と記す）が多用されているが、その中でも小型・薄型の面実装タイプのチップ型ＬＥＤが主として利用されている。チップＬＥＤは、絶縁性の基板の表裏両面に互いに導通し合う一対の電極を設け、表面の一方の電極にＬＥＤの下面のたとえばｎ電極を導通させて搭載するとともに上面のｐ電極をワイヤによって他方の電極にボンディングするというのがその基本的な構成である。このようなチップＬＥＤとしては、たとえば特開平９−１８１３５９号公報に記載されたものがある。
【０００３】
ところが、先の公報に記載のものも含めて従来のチップＬＥＤでは、発光素子を樹脂封止するパッケージの成形のために、基板の表面に型を載せて溶融樹脂を注入するという製造工程を踏む。したがって、基板には型を載せるための掛かり台が必要となり、基板の両端部に配置する電極はパッケージから突き出る形状なので、全体の平面積が占める嵩が大きくなる。また、基板自体も含んでプリント基板の表面に載せて実装されるので、基板とパッケージを合わせた肉厚となり、小型化にも限界がある。
【０００４】
一方、パッケージがチップＬＥＤの実質的な大きさとなるような製品が得られる製造方法も既に開発されている。この製造方法は、パッケージの底面の２か所に電極を形成しておき、一方の電極に発光素子の底面側の電極を導通搭載するとともに他方の電極を発光素子の上面の電極との間でワイヤボンディングするというものである。
【０００５】
本願出願人は、このようなパッケージの底面に電極を形成するタイプのチップＬＥＤの製造方法に改良を加え、パッケージとして最終的に創成される樹脂層と製造用基板とをダイシングによってカットしてチップを得る製造方法を既に提案し、特願平１０−２１０６０６号として出願した。
【０００６】
この出願に係るチップＬＥＤの製造方法によれば、型製作に比べると製造の自由度が向上するとともに材料の有効使用率も改善されるほか、ダイシングのパターンを変えることで、複数の光学素子の組合せを一つのパッケージに納めることができるので、特に発光ダイオードとした場合にはフルカラー発光の表示に大きく貢献できる。
【０００７】
図４は先の出願に係る製造方法によって得られるチップＬＥＤの概略を示す縦断面図である。
【０００８】
図４において、製造過程において製造用基板に積層される樹脂層をダイシングして得られるパッケージ５１の底面側に素子搭載電極５２とボンディング電極５３が形成されている。素子搭載電極５２にはその底面にｐまたはｎの電極を持つ半導体発光素子５４が搭載され、その上面のｎまたはｐの電極とボンディング電極５３との間をＡｕを利用したワイヤ５５によってボンディングしている。
【０００９】
このような構成であれば、電極５２，５３をプリント配線基板の電極パターンに合わせて表面実装することによって、半導体発光素子５４を導通させて発光させることができる。そして、たとえば特開平９−１８１３５９号公報に記載のチップＬＥＤと比較すると明らかなように、基板を要素として含まずにパッケージ５１と電極５２，５３とによる嵩容量となるので、大幅な小型化及び薄型化が図られる。
【００１０】
【発明が解決しようとする課題】
ところが、半導体発光素子５４からの光を外部に放出させるためには、パッケージ５１は光透過性の合成樹脂とすることが条件となる。そして、半導体発光素子５４からの発光は活性層から上端の主光取出し面からだけでなく、発光層から側方に抜けるものや、半導体発光素子５４の基板を透明としたものではその底面部からも抜けるものが含まれる。したがって、電極５２，５３を光反射性が高いものとしておけば、側方や底面側に抜ける光を主光取出し面側に反射して回収でき、発光輝度を上げることができる。
【００１１】
ところが、電極５２，５３どうしの間には短絡防止のために間隔を開ける必要があり、これらの電極５２，５３の間のパッケージ５１の底面は樹脂層が露出したままである。したがって、半導体発光素子５４から側方に抜ける光は反射されることなく、この露出したパッケージ５１の底面側から漏れてしまい、輝度面での損失を伴うことになる。
【００１２】
このように、先の出願においては、材料の使用率の改善やチップ自身の小型化・薄型化が可能であるものの、発光輝度の面での問題が残っている。
【００１３】
本発明において解決すべき課題は、材料の使用率を高く維持でき発光輝度も高い小型で薄型の光電変換素子及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の光電変換素子は、樹脂のパッケージと、このパッケージの下面に形成された一対の電極と、前記パッケージの内部に封止されて前記一対の電極の一方に導通搭載される光学素子と、この光学素子と前記一対の電極の他方の電極との間にボンディングされ且つ前記パッケージの内部に封止されたワイヤと、前記一対の電極どうしの間であって前記樹脂のパッケージの底面に形成した絶縁性の反射層とからなることを特徴とする。
【００１５】
この構成では、パッケージの底面に設ける一対の電極だけでなく、これらの電極の間に形成した反射層によっても光学素子から側方等に抜ける光を発光方向に反射させることができる。
【００１６】
また、本発明の製造方法は、製造用基板の表面に素子搭載用及びワイヤボンディング用の凹状のディンプルをパターン形成する工程と、前記ディンプルのそれぞれの表面に電極をコーティングする工程と、前記ディンプルどうしの間の前記製造用基板の表面に絶縁性の反射層を形成する工程と、前記光学素子搭載用のディンプルに光学素子を実装するとともにこの光学素子と前記ワイヤボンディング用のディンプルとの間をワイヤでボンディングする工程と、前記製造用基板の表面を前記光学素子とワイヤを含んで樹脂層によって封止する工程と、前記樹脂層と製造用基板をダイシングして前記光学素子とワイヤとを少なくとも１組含むピースとする工程と、前記ピースから製造用基板だけを除去して前記樹脂層によるパッケージとこれに一体化した前記電極を表面に露出させる工程とを含むことを特徴とする。
【００１７】
この製造方法では、光学素子とワイヤを封止した樹脂層を製造用基板とともにダイシングするので、樹脂層によってパッケージを形成するときの型製作による工程に比べて加工の自由度が向上し、材料使用率も改善される。
【００１８】
【発明の実施の形態】
請求項１に記載の発明は、樹脂のパッケージと、このパッケージの下面に形成された一対の電極と、前記パッケージの内部に封止されて前記一対の電極の一方に導通搭載される光学素子と、この光学素子と前記一対の電極の他方の電極との間にボンディングされ且つ前記パッケージの内部に封止されたワイヤと、前記一対の電極どうしの間であって前記樹脂のパッケージの底面に形成した絶縁性の反射層とからなる光電変換素子であり、反射層によって光学素子から側方等に抜ける光を発光方向に反射させるので、発光輝度を向上させるという作用を有する。
【００１９】
請求項２に記載の発明は、製造用基板の表面に素子搭載用及びワイヤボンディング用の凹状のディンプルをパターン形成する工程と、前記ディンプルのそれぞれの表面に電極をコーティングする工程と、前記ディンプルどうしの間の前記製造用基板の表面に絶縁性の反射層を形成する工程と、前記光学素子搭載用のディンプルに光学素子を実装するとともにこの光学素子と前記ワイヤボンディング用のディンプルとの間をワイヤでボンディングする工程と、前記製造用基板の表面を前記光学素子とワイヤを含んで樹脂層によって封止する工程と、前記樹脂層と製造用基板をダイシングして前記光学素子とワイヤとを少なくとも１組含むピースとする工程と、前記ピースから製造用基板だけを除去して前記樹脂層によるパッケージとこれに一体化した前記電極を表面に露出させる工程とを含む光電変換素子の製造方法であり、光学素子とワイヤを封止した樹脂層を製造用基板とともにダイシングするので、複数の光学素子を一体に含むデバイスとする加工にも対応できるほか、パッケージの型製作に比べて材料使用率の向上が図れるという作用を有する。
【００２０】
以下に、本発明の実施の形態を面実装型のＬＥＤを例として図面を参照しながら説明する。
【００２１】
図１は本発明の製造方法の工程であって基板への電極の形成から発光素子の搭載までを順に示す概略図であり、図の（ａ）〜（ｆ）に従って説明する。
【００２２】
図（ａ）：たとえば銅合金の薄板のロール材を帯状に繰り出した製造用基板２１の表面にスタンピングまたはエッチングによって所定のパターンでディンプル２１ａ，２１ｂを形成する。一方のディンプル２１ａは後工程で発光素子を搭載する部分となり、他方のディンプル２１ｂはワイヤボンディングエリアとなる部分であり、いずれもその深さは同じである。
【００２３】
図（ｂ）：製造用基板２１の表面にレジスト膜２２を塗布する。この工程では、レジスト材としてたとえば紫外線硬化樹脂（ＵＶ樹脂）を利用し、ローラ転写法によってレジスト膜２２がディンプル２１ａ，２１ｂを除く表面に一様に形成される。
【００２４】
図（ｃ）：製造用基板２１の裏面にマスク２３をマスキングによって形成する。この工程では、テープまたは紫外線硬化樹脂を材料として製造用基板２１の裏面の全体をマスク２３でマスキングする。
【００２５】
図（ｄ）：ディンプル２１ａ，２１ｂにメッキ法によって電極１，２をそれぞれ形成する。この電極１，２はＡｕ／Ｎｉ／Ａｕの３層メッキとして形成することが好ましく、その金属光沢を光反射面として利用する。
【００２６】
図（ｅ）：レジスト膜２２及びマスク２３をエッチングによって除去した後に、ディンプル２１ａ，２１ｂの間の製造用基板２１の表面に反射層３を形成する。この反射層３は白レジストを塗布することによって形成されたものである。
【００２７】
図（ｆ）：ディンプル２１ａの電極１の上に半導体発光素子４を実装するとともに他方のディンプル２１ｂの電極２との間でワイヤ５をボンディングする。半導体発光素子４は、たとえばＧａＡｌＡｓ系化合物半導体を利用した赤色発光のもので、底部にｐ電極を形成して導電性のＡｇペースト６によって電極１に導通固定され、上面に形成したｎ層の表面電極４ａにワイヤ５がボンディングされている。その表面電極４ａと他方のディンプル２１ｂの電極２との間をワイヤ５によってボンディングする。
【００２８】
以上までの工程により、ロール状の製造用基板２１に凹状断面の電極１，２がパターン形成され、それぞれの電極１に半導体発光素子４が実装され、更に反射層３が形成される。そして、図２に示す工程によって、樹脂封止からダイシングまでの加工が施される。図２により各工程を順に説明する。
【００２９】
図（ａ）：エポキシ樹脂等の樹脂層２４を製造用基板２１の表面の全体にモールド成形する。この樹脂層２４は製造用基板２１の表面に一様な肉厚として全ての半導体発光素子４とワイヤ５を封止してパッケージ化する。
【００３０】
図（ｂ）：樹脂層２４を積層した製造用基板２１をダイシングテーブルに移す前に製造用基板２１の裏面にシート２５を貼り付け、この後ダイサーによって電極１，２を含む範囲を一つの単位としてダイシングする。このダイシングでは、シート２５はそのままの状態に残して、樹脂層２４と製造用基板２１だけをカットする。
【００３１】
図（ｃ）：ダイサーによるダイシング工程では、図中において一点鎖線で示すように、１個の半導体発光素子４を含むパターンとするほか、太線で囲んだ部分で示すように２個の隣接した半導体発光素子４を含むパターンとしてダイシングするようにしてもよい。これにより、１個のチップＬＥＤに２個の半導体発光素子４を備えた製品とすることができ、半導体発光素子４の発光色をそれぞれ異ならせることによって、多色発光のＬＥＤチップが得られる。
【００３２】
図（ｄ）：シート２５から取り外した製造用基板２１をウエットエッチング等によって溶融除去して、最終製品としてのＬＥＤチップが得られる。
【００３３】
図３は以上の工程によって得られた面実装型のＬＥＤチップの拡大縦断面図である。
【００３４】
製造用基板２１とともにダイシングされた樹脂層２４は、半導体発光素子４とワイヤ５を封止したパッケージ７として形成されている。そして、電極１，２をプリント配線基板の電極パターンに合わせて導通搭載することによって、半導体発光素子４に通電してこれを発光させることができる。
【００３５】
本発明では、樹脂層２４を製造用基板２１の表面にモールドした後にダイシングして半導体発光素子４を少なくとも１個含む面実装型のＬＥＤが得られる。したがって、ダイシングの際のカット幅に相当する分の材料が失われるだけであり、従来の製造方法に比べると、材料の損失割合を低減できる。また、パッケージ７に電極１，２が含まれた構成なので平面積を小さくできるとともに、基板に相当するものもないので高さ寸法も短くでき、薄型化が図られる。
【００３６】
また、パッケージ７の底面側は電極１，２によって部分的に被覆されているので、半導体発光素子４の活性層からの光が底面側や側方に抜ける光をこれらの電極１，２の金属光沢を利用して発光方向に反射させる。そして、電極１，２の間には白レジストを利用した反射層３を形成しているので、この反射層３によっても発光方向へ光を回収できる。したがって、図４に示した構成では、電極１，２の間から下に抜ける光の全てが損失となっていたのに対し、本発明では反射層３による光の回収率が上がるので、発光輝度の向上が可能となる。
【００３７】
なお、以上の例では面実装型の可視ＬＥＤチップとして説明したが、赤外発光ダイオード等でもよい。
【００３８】
【発明の効果】
本発明の光電変換素子では、樹脂のパッケージの底面に電極を形成して光学素子やボンディング用のワイヤをパッケージ中に封止するので、小型化及び薄型化が可能となるとともに、電極どうしの間のパッケージ底面に反射層を設けることによって発光輝度を上げることができ、コンパクト化と発光機能の両面が改善される。
【００３９】
また、本発明の製造方法では、型装置によるパッケージの製作に代えて、樹脂層と製造用基板とをダイシングによってカットしてチップを得るので、型製作に比べると製造の自由度が向上するとともに材料の有効使用率も改善される。
【図面の簡単な説明】
【図１】本発明の製造方法における電極形成から反射膜の形成及び半導体発光素子の実装までの工程を示す概略図
【図２】図１の工程に続く製品の完成までの工程を示す概略図
【図３】図２の最終工程で得られたチップＬＥＤの拡大縦断面図
【図４】本願出願人が先に提案して特願平１０−２１０６０６号として出願したチップＬＥＤの概略縦断面図
【符号の説明】
１ 電極
２ 電極
３ 反射層
４ 半導体発光素子
４ａ 表面電極
５ ワイヤ
６ Ａｇペースト
７ パッケージ
２１ 製造用基板
２１ａ，２１ｂ ディンプル
２２ レジスト膜
２３ マスク
２４ 樹脂層
２５ シート
【発明の属する技術分野】
本発明は、半導体発光ダイオード等の発光素子やフォトダイオード等の光電変換素子とその製造方法に関する。
【０００２】
【従来の技術】
たとえば携帯電話等の小型電子機器の画像表示部には、発光ダイオード（以下、「ＬＥＤ」と記す）が多用されているが、その中でも小型・薄型の面実装タイプのチップ型ＬＥＤが主として利用されている。チップＬＥＤは、絶縁性の基板の表裏両面に互いに導通し合う一対の電極を設け、表面の一方の電極にＬＥＤの下面のたとえばｎ電極を導通させて搭載するとともに上面のｐ電極をワイヤによって他方の電極にボンディングするというのがその基本的な構成である。このようなチップＬＥＤとしては、たとえば特開平９−１８１３５９号公報に記載されたものがある。
【０００３】
ところが、先の公報に記載のものも含めて従来のチップＬＥＤでは、発光素子を樹脂封止するパッケージの成形のために、基板の表面に型を載せて溶融樹脂を注入するという製造工程を踏む。したがって、基板には型を載せるための掛かり台が必要となり、基板の両端部に配置する電極はパッケージから突き出る形状なので、全体の平面積が占める嵩が大きくなる。また、基板自体も含んでプリント基板の表面に載せて実装されるので、基板とパッケージを合わせた肉厚となり、小型化にも限界がある。
【０００４】
一方、パッケージがチップＬＥＤの実質的な大きさとなるような製品が得られる製造方法も既に開発されている。この製造方法は、パッケージの底面の２か所に電極を形成しておき、一方の電極に発光素子の底面側の電極を導通搭載するとともに他方の電極を発光素子の上面の電極との間でワイヤボンディングするというものである。
【０００５】
本願出願人は、このようなパッケージの底面に電極を形成するタイプのチップＬＥＤの製造方法に改良を加え、パッケージとして最終的に創成される樹脂層と製造用基板とをダイシングによってカットしてチップを得る製造方法を既に提案し、特願平１０−２１０６０６号として出願した。
【０００６】
この出願に係るチップＬＥＤの製造方法によれば、型製作に比べると製造の自由度が向上するとともに材料の有効使用率も改善されるほか、ダイシングのパターンを変えることで、複数の光学素子の組合せを一つのパッケージに納めることができるので、特に発光ダイオードとした場合にはフルカラー発光の表示に大きく貢献できる。
【０００７】
図４は先の出願に係る製造方法によって得られるチップＬＥＤの概略を示す縦断面図である。
【０００８】
図４において、製造過程において製造用基板に積層される樹脂層をダイシングして得られるパッケージ５１の底面側に素子搭載電極５２とボンディング電極５３が形成されている。素子搭載電極５２にはその底面にｐまたはｎの電極を持つ半導体発光素子５４が搭載され、その上面のｎまたはｐの電極とボンディング電極５３との間をＡｕを利用したワイヤ５５によってボンディングしている。
【０００９】
このような構成であれば、電極５２，５３をプリント配線基板の電極パターンに合わせて表面実装することによって、半導体発光素子５４を導通させて発光させることができる。そして、たとえば特開平９−１８１３５９号公報に記載のチップＬＥＤと比較すると明らかなように、基板を要素として含まずにパッケージ５１と電極５２，５３とによる嵩容量となるので、大幅な小型化及び薄型化が図られる。
【００１０】
【発明が解決しようとする課題】
ところが、半導体発光素子５４からの光を外部に放出させるためには、パッケージ５１は光透過性の合成樹脂とすることが条件となる。そして、半導体発光素子５４からの発光は活性層から上端の主光取出し面からだけでなく、発光層から側方に抜けるものや、半導体発光素子５４の基板を透明としたものではその底面部からも抜けるものが含まれる。したがって、電極５２，５３を光反射性が高いものとしておけば、側方や底面側に抜ける光を主光取出し面側に反射して回収でき、発光輝度を上げることができる。
【００１１】
ところが、電極５２，５３どうしの間には短絡防止のために間隔を開ける必要があり、これらの電極５２，５３の間のパッケージ５１の底面は樹脂層が露出したままである。したがって、半導体発光素子５４から側方に抜ける光は反射されることなく、この露出したパッケージ５１の底面側から漏れてしまい、輝度面での損失を伴うことになる。
【００１２】
このように、先の出願においては、材料の使用率の改善やチップ自身の小型化・薄型化が可能であるものの、発光輝度の面での問題が残っている。
【００１３】
本発明において解決すべき課題は、材料の使用率を高く維持でき発光輝度も高い小型で薄型の光電変換素子及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の光電変換素子は、樹脂のパッケージと、このパッケージの下面に形成された一対の電極と、前記パッケージの内部に封止されて前記一対の電極の一方に導通搭載される光学素子と、この光学素子と前記一対の電極の他方の電極との間にボンディングされ且つ前記パッケージの内部に封止されたワイヤと、前記一対の電極どうしの間であって前記樹脂のパッケージの底面に形成した絶縁性の反射層とからなることを特徴とする。
【００１５】
この構成では、パッケージの底面に設ける一対の電極だけでなく、これらの電極の間に形成した反射層によっても光学素子から側方等に抜ける光を発光方向に反射させることができる。
【００１６】
また、本発明の製造方法は、製造用基板の表面に素子搭載用及びワイヤボンディング用の凹状のディンプルをパターン形成する工程と、前記ディンプルのそれぞれの表面に電極をコーティングする工程と、前記ディンプルどうしの間の前記製造用基板の表面に絶縁性の反射層を形成する工程と、前記光学素子搭載用のディンプルに光学素子を実装するとともにこの光学素子と前記ワイヤボンディング用のディンプルとの間をワイヤでボンディングする工程と、前記製造用基板の表面を前記光学素子とワイヤを含んで樹脂層によって封止する工程と、前記樹脂層と製造用基板をダイシングして前記光学素子とワイヤとを少なくとも１組含むピースとする工程と、前記ピースから製造用基板だけを除去して前記樹脂層によるパッケージとこれに一体化した前記電極を表面に露出させる工程とを含むことを特徴とする。
【００１７】
この製造方法では、光学素子とワイヤを封止した樹脂層を製造用基板とともにダイシングするので、樹脂層によってパッケージを形成するときの型製作による工程に比べて加工の自由度が向上し、材料使用率も改善される。
【００１８】
【発明の実施の形態】
請求項１に記載の発明は、樹脂のパッケージと、このパッケージの下面に形成された一対の電極と、前記パッケージの内部に封止されて前記一対の電極の一方に導通搭載される光学素子と、この光学素子と前記一対の電極の他方の電極との間にボンディングされ且つ前記パッケージの内部に封止されたワイヤと、前記一対の電極どうしの間であって前記樹脂のパッケージの底面に形成した絶縁性の反射層とからなる光電変換素子であり、反射層によって光学素子から側方等に抜ける光を発光方向に反射させるので、発光輝度を向上させるという作用を有する。
【００１９】
請求項２に記載の発明は、製造用基板の表面に素子搭載用及びワイヤボンディング用の凹状のディンプルをパターン形成する工程と、前記ディンプルのそれぞれの表面に電極をコーティングする工程と、前記ディンプルどうしの間の前記製造用基板の表面に絶縁性の反射層を形成する工程と、前記光学素子搭載用のディンプルに光学素子を実装するとともにこの光学素子と前記ワイヤボンディング用のディンプルとの間をワイヤでボンディングする工程と、前記製造用基板の表面を前記光学素子とワイヤを含んで樹脂層によって封止する工程と、前記樹脂層と製造用基板をダイシングして前記光学素子とワイヤとを少なくとも１組含むピースとする工程と、前記ピースから製造用基板だけを除去して前記樹脂層によるパッケージとこれに一体化した前記電極を表面に露出させる工程とを含む光電変換素子の製造方法であり、光学素子とワイヤを封止した樹脂層を製造用基板とともにダイシングするので、複数の光学素子を一体に含むデバイスとする加工にも対応できるほか、パッケージの型製作に比べて材料使用率の向上が図れるという作用を有する。
【００２０】
以下に、本発明の実施の形態を面実装型のＬＥＤを例として図面を参照しながら説明する。
【００２１】
図１は本発明の製造方法の工程であって基板への電極の形成から発光素子の搭載までを順に示す概略図であり、図の（ａ）〜（ｆ）に従って説明する。
【００２２】
図（ａ）：たとえば銅合金の薄板のロール材を帯状に繰り出した製造用基板２１の表面にスタンピングまたはエッチングによって所定のパターンでディンプル２１ａ，２１ｂを形成する。一方のディンプル２１ａは後工程で発光素子を搭載する部分となり、他方のディンプル２１ｂはワイヤボンディングエリアとなる部分であり、いずれもその深さは同じである。
【００２３】
図（ｂ）：製造用基板２１の表面にレジスト膜２２を塗布する。この工程では、レジスト材としてたとえば紫外線硬化樹脂（ＵＶ樹脂）を利用し、ローラ転写法によってレジスト膜２２がディンプル２１ａ，２１ｂを除く表面に一様に形成される。
【００２４】
図（ｃ）：製造用基板２１の裏面にマスク２３をマスキングによって形成する。この工程では、テープまたは紫外線硬化樹脂を材料として製造用基板２１の裏面の全体をマスク２３でマスキングする。
【００２５】
図（ｄ）：ディンプル２１ａ，２１ｂにメッキ法によって電極１，２をそれぞれ形成する。この電極１，２はＡｕ／Ｎｉ／Ａｕの３層メッキとして形成することが好ましく、その金属光沢を光反射面として利用する。
【００２６】
図（ｅ）：レジスト膜２２及びマスク２３をエッチングによって除去した後に、ディンプル２１ａ，２１ｂの間の製造用基板２１の表面に反射層３を形成する。この反射層３は白レジストを塗布することによって形成されたものである。
【００２７】
図（ｆ）：ディンプル２１ａの電極１の上に半導体発光素子４を実装するとともに他方のディンプル２１ｂの電極２との間でワイヤ５をボンディングする。半導体発光素子４は、たとえばＧａＡｌＡｓ系化合物半導体を利用した赤色発光のもので、底部にｐ電極を形成して導電性のＡｇペースト６によって電極１に導通固定され、上面に形成したｎ層の表面電極４ａにワイヤ５がボンディングされている。その表面電極４ａと他方のディンプル２１ｂの電極２との間をワイヤ５によってボンディングする。
【００２８】
以上までの工程により、ロール状の製造用基板２１に凹状断面の電極１，２がパターン形成され、それぞれの電極１に半導体発光素子４が実装され、更に反射層３が形成される。そして、図２に示す工程によって、樹脂封止からダイシングまでの加工が施される。図２により各工程を順に説明する。
【００２９】
図（ａ）：エポキシ樹脂等の樹脂層２４を製造用基板２１の表面の全体にモールド成形する。この樹脂層２４は製造用基板２１の表面に一様な肉厚として全ての半導体発光素子４とワイヤ５を封止してパッケージ化する。
【００３０】
図（ｂ）：樹脂層２４を積層した製造用基板２１をダイシングテーブルに移す前に製造用基板２１の裏面にシート２５を貼り付け、この後ダイサーによって電極１，２を含む範囲を一つの単位としてダイシングする。このダイシングでは、シート２５はそのままの状態に残して、樹脂層２４と製造用基板２１だけをカットする。
【００３１】
図（ｃ）：ダイサーによるダイシング工程では、図中において一点鎖線で示すように、１個の半導体発光素子４を含むパターンとするほか、太線で囲んだ部分で示すように２個の隣接した半導体発光素子４を含むパターンとしてダイシングするようにしてもよい。これにより、１個のチップＬＥＤに２個の半導体発光素子４を備えた製品とすることができ、半導体発光素子４の発光色をそれぞれ異ならせることによって、多色発光のＬＥＤチップが得られる。
【００３２】
図（ｄ）：シート２５から取り外した製造用基板２１をウエットエッチング等によって溶融除去して、最終製品としてのＬＥＤチップが得られる。
【００３３】
図３は以上の工程によって得られた面実装型のＬＥＤチップの拡大縦断面図である。
【００３４】
製造用基板２１とともにダイシングされた樹脂層２４は、半導体発光素子４とワイヤ５を封止したパッケージ７として形成されている。そして、電極１，２をプリント配線基板の電極パターンに合わせて導通搭載することによって、半導体発光素子４に通電してこれを発光させることができる。
【００３５】
本発明では、樹脂層２４を製造用基板２１の表面にモールドした後にダイシングして半導体発光素子４を少なくとも１個含む面実装型のＬＥＤが得られる。したがって、ダイシングの際のカット幅に相当する分の材料が失われるだけであり、従来の製造方法に比べると、材料の損失割合を低減できる。また、パッケージ７に電極１，２が含まれた構成なので平面積を小さくできるとともに、基板に相当するものもないので高さ寸法も短くでき、薄型化が図られる。
【００３６】
また、パッケージ７の底面側は電極１，２によって部分的に被覆されているので、半導体発光素子４の活性層からの光が底面側や側方に抜ける光をこれらの電極１，２の金属光沢を利用して発光方向に反射させる。そして、電極１，２の間には白レジストを利用した反射層３を形成しているので、この反射層３によっても発光方向へ光を回収できる。したがって、図４に示した構成では、電極１，２の間から下に抜ける光の全てが損失となっていたのに対し、本発明では反射層３による光の回収率が上がるので、発光輝度の向上が可能となる。
【００３７】
なお、以上の例では面実装型の可視ＬＥＤチップとして説明したが、赤外発光ダイオード等でもよい。
【００３８】
【発明の効果】
本発明の光電変換素子では、樹脂のパッケージの底面に電極を形成して光学素子やボンディング用のワイヤをパッケージ中に封止するので、小型化及び薄型化が可能となるとともに、電極どうしの間のパッケージ底面に反射層を設けることによって発光輝度を上げることができ、コンパクト化と発光機能の両面が改善される。
【００３９】
また、本発明の製造方法では、型装置によるパッケージの製作に代えて、樹脂層と製造用基板とをダイシングによってカットしてチップを得るので、型製作に比べると製造の自由度が向上するとともに材料の有効使用率も改善される。
【図面の簡単な説明】
【図１】本発明の製造方法における電極形成から反射膜の形成及び半導体発光素子の実装までの工程を示す概略図
【図２】図１の工程に続く製品の完成までの工程を示す概略図
【図３】図２の最終工程で得られたチップＬＥＤの拡大縦断面図
【図４】本願出願人が先に提案して特願平１０−２１０６０６号として出願したチップＬＥＤの概略縦断面図
【符号の説明】
１ 電極
２ 電極
３ 反射層
４ 半導体発光素子
４ａ 表面電極
５ ワイヤ
６ Ａｇペースト
７ パッケージ
２１ 製造用基板
２１ａ，２１ｂ ディンプル
２２ レジスト膜
２３ マスク
２４ 樹脂層
２５ シート
Claims (2)
- 樹脂のパッケージと、このパッケージの下面に形成された一対の電極と、前記パッケージの内部に封止されて前記一対の電極の一方に導通搭載される光学素子と、この光学素子と前記一対の電極の他方の電極との間にボンディングされ且つ前記パッケージの内部に封止されたワイヤと、前記一対の電極どうしの間であって前記樹脂のパッケージの底面に形成した絶縁性の反射層とからなる光電変換素子。
- 製造用基板の表面に素子搭載用及びワイヤボンディング用の凹状のディンプルをパターン形成する工程と、
前記ディンプルのそれぞれの表面に電極をコーティングする工程と、
前記ディンプルどうしの間の前記製造用基板の表面に絶縁性の反射層を形成する工程と、
前記光学素子搭載用のディンプルに光学素子を実装するとともにこの光学素子と前記ワイヤボンディング用のディンプルとの間をワイヤでボンディングする工程と、
前記製造用基板の表面を前記光学素子とワイヤを含んで樹脂層によって封止する工程と、
前記樹脂層と製造用基板をダイシングして前記光学素子とワイヤとを少なくとも１組含むピースとする工程と、
前記ピースから製造用基板だけを除去して前記樹脂層によるパッケージとこれに一体化した前記電極を表面に露出させる工程とを含む光電変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25074498A JP3945037B2 (ja) | 1998-09-04 | 1998-09-04 | 光電変換素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25074498A JP3945037B2 (ja) | 1998-09-04 | 1998-09-04 | 光電変換素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082847A JP2000082847A (ja) | 2000-03-21 |
| JP3945037B2 true JP3945037B2 (ja) | 2007-07-18 |
Family
ID=17212401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25074498A Expired - Fee Related JP3945037B2 (ja) | 1998-09-04 | 1998-09-04 | 光電変換素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3945037B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100512677B1 (ko) * | 2003-02-21 | 2005-09-07 | 삼성전자주식회사 | 냉장고 |
| JP4759381B2 (ja) * | 2005-12-13 | 2011-08-31 | 山一電機株式会社 | 素子内蔵回路基板およびその製造方法 |
| JP2009021426A (ja) * | 2007-07-12 | 2009-01-29 | Sharp Corp | チップ部品型ｌｅｄ及びその製造方法 |
| TWI348229B (en) * | 2007-07-19 | 2011-09-01 | Advanced Optoelectronic Tech | Packaging structure of chemical compound semiconductor device and fabricating method thereof |
| TW200937667A (en) * | 2008-02-20 | 2009-09-01 | Advanced Optoelectronic Tech | Package structure of chemical compound semiconductor device and fabricating method thereof |
| JP5440010B2 (ja) * | 2008-09-09 | 2014-03-12 | 日亜化学工業株式会社 | 光半導体装置及びその製造方法 |
| JP6007891B2 (ja) * | 2008-09-09 | 2016-10-19 | 日亜化学工業株式会社 | 光半導体装置及びその製造方法 |
| JP5493553B2 (ja) * | 2009-07-31 | 2014-05-14 | 日亜化学工業株式会社 | 光半導体装置及びその製造方法 |
| JP5375630B2 (ja) * | 2010-01-25 | 2013-12-25 | 大日本印刷株式会社 | 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法 |
| CN102279497A (zh) * | 2010-06-09 | 2011-12-14 | 元太科技工业股份有限公司 | 彩色滤光基板及显示装置 |
| KR102659370B1 (ko) * | 2016-11-25 | 2024-04-22 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 패키지 |
-
1998
- 1998-09-04 JP JP25074498A patent/JP3945037B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000082847A (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060208364A1 (en) | LED device with flip chip structure | |
| US9608187B2 (en) | Semiconductor light-emitting device, method for producing same, and display device | |
| JP2002368286A (ja) | 発光ダイオード及びその製造方法 | |
| JP2011146524A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP5550886B2 (ja) | Ｌｅｄ発光装置 | |
| JP3945037B2 (ja) | 光電変換素子及びその製造方法 | |
| CN111727512A (zh) | 光电半导体组件和制造光电半导体组件的方法 | |
| JP2003008074A (ja) | 表面実装型発光装置及びその製造方法 | |
| US20080048205A1 (en) | Optical semiconductor device and method for making the same | |
| JPH08298345A (ja) | チップ型発光ダイオード | |
| CN100533723C (zh) | 电引线架的制造方法,表面安装的半导体器件的制造方法和引线架带 | |
| TWI403234B (zh) | 安裝基板及使用該基板之薄型發光裝置的製造方法 | |
| US7126163B2 (en) | Light-emitting diode and its manufacturing method | |
| KR100646569B1 (ko) | 발광 소자 패키지 및 그의 제조 방법 | |
| JP3356068B2 (ja) | 光電変換素子の製造方法 | |
| KR20140026163A (ko) | 반도체 소자 구조물을 제조하는 방법 | |
| TWI472067B (zh) | 光學封裝及其製造方法 | |
| KR101360324B1 (ko) | 반도체 소자 구조물을 제조하는 방법 | |
| JP2001352100A (ja) | 半導体発光素子 | |
| KR102325808B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| KR100609971B1 (ko) | 발광 소자 패키지 및 그의 제조 방법 | |
| KR100609969B1 (ko) | 발광 소자 패키지 및 그의 제조 방법 | |
| JP5599299B2 (ja) | 半導体発光装置実装基板の製造方法 | |
| KR100852100B1 (ko) | 초박형 표면실장 ｌｅｄ 패키지 및 그 제조방법 | |
| JP3447139B2 (ja) | チップ型発光ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |