JP2000076216A - マルチプロセッサシステム及びそのプロセッサ二重化方法並びにその制御プログラムを記録した記録媒体 - Google Patents
マルチプロセッサシステム及びそのプロセッサ二重化方法並びにその制御プログラムを記録した記録媒体Info
- Publication number
- JP2000076216A JP2000076216A JP10247676A JP24767698A JP2000076216A JP 2000076216 A JP2000076216 A JP 2000076216A JP 10247676 A JP10247676 A JP 10247676A JP 24767698 A JP24767698 A JP 24767698A JP 2000076216 A JP2000076216 A JP 2000076216A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- cpu
- processing unit
- spare
- failed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】 本来必要のない制御論理を装備することな
く、故障時に稼動ＣＰＵの数が減って性能が著しく低下
する可能性を最小限に抑えることが可能なマルチプロセ
ッサシステムを提供する。 【解決手段】 ＣＰＵ１，２及び予備のＣＰＵ３には夫
々固有かつシステムで一意の物理ＩＤ番号＃０〜＃２が
割振られている。これらのうち、通常稼動するのはＣＰ
Ｕ１，２の２個であり、システムバス７のプロトコルは
２ＣＰＵまでの対応となっており、チップセット４は各
ＣＰＵ専用線が予備のＣＰＵ３の分まで設けられている
等の点を除き、基本的には２個のＣＰＵを制御する論理
回路となっている。また、チップセット４はＣＰＵ１，
２のうちのいずれかが故障した場合、予備のＣＰＵ３に
故障したＣＰＵの論理ＩＤ番号を付与して予備のＣＰＵ
３を含む２個のＣＰＵを制御する。
く、故障時に稼動ＣＰＵの数が減って性能が著しく低下
する可能性を最小限に抑えることが可能なマルチプロセ
ッサシステムを提供する。 【解決手段】 ＣＰＵ１，２及び予備のＣＰＵ３には夫
々固有かつシステムで一意の物理ＩＤ番号＃０〜＃２が
割振られている。これらのうち、通常稼動するのはＣＰ
Ｕ１，２の２個であり、システムバス７のプロトコルは
２ＣＰＵまでの対応となっており、チップセット４は各
ＣＰＵ専用線が予備のＣＰＵ３の分まで設けられている
等の点を除き、基本的には２個のＣＰＵを制御する論理
回路となっている。また、チップセット４はＣＰＵ１，
２のうちのいずれかが故障した場合、予備のＣＰＵ３に
故障したＣＰＵの論理ＩＤ番号を付与して予備のＣＰＵ
３を含む２個のＣＰＵを制御する。
Description
【０００１】
【発明の属する技術分野】本発明はマルチプロセッサシ
ステム及びそのプロセッサ二重化方法並びにその制御プ
ログラムを記録した記録媒体に関し、特にマルチプロセ
ッサシステムにおけるシステム立上げ時の故障発生に対
する対処方法に関する。
ステム及びそのプロセッサ二重化方法並びにその制御プ
ログラムを記録した記録媒体に関し、特にマルチプロセ
ッサシステムにおけるシステム立上げ時の故障発生に対
する対処方法に関する。
【０００２】
【従来の技術】従来、複数個のＣＰＵ（中央処理装置）
を有するマルチプロセッサシステムにおいては、システ
ムの立上げ時に故障したＣＰＵが存在していた場合、故
障ＣＰＵを切離してシステムを縮退して立上げを行うよ
うに構成されている。
を有するマルチプロセッサシステムにおいては、システ
ムの立上げ時に故障したＣＰＵが存在していた場合、故
障ＣＰＵを切離してシステムを縮退して立上げを行うよ
うに構成されている。
【０００３】あるいは、立上げ時に発生した故障が致命
的となるシステムにおいては、冗長なＣＰＵを装備し、
かつＣＰＵ制御回路も冗長な構成を持たせて故障に備え
ている。
的となるシステムにおいては、冗長なＣＰＵを装備し、
かつＣＰＵ制御回路も冗長な構成を持たせて故障に備え
ている。
【０００４】
【発明が解決しようとする課題】上述した従来のマルチ
プロセッサシステムでは、システムの立上げ時に故障し
たＣＰＵが存在していた時に故障ＣＰＵを切離してシス
テムを縮退して立上げを行う場合、故障時に稼動ＣＰＵ
の数が減ってしまうという問題がある。これによって、
搭載ＣＰＵ数に最適化したプログラムを実行する等の場
合には、性能が著しく低下することがある。
プロセッサシステムでは、システムの立上げ時に故障し
たＣＰＵが存在していた時に故障ＣＰＵを切離してシス
テムを縮退して立上げを行う場合、故障時に稼動ＣＰＵ
の数が減ってしまうという問題がある。これによって、
搭載ＣＰＵ数に最適化したプログラムを実行する等の場
合には、性能が著しく低下することがある。
【０００５】また、冗長なＣＰＵを装備する従来の冗長
構成のシステムでは、冗長なＣＰＵのほかにＣＰＵ制御
回路にも冗長な構成が要求され、本来必要のない制御論
理を装備することとなる。
構成のシステムでは、冗長なＣＰＵのほかにＣＰＵ制御
回路にも冗長な構成が要求され、本来必要のない制御論
理を装備することとなる。
【０００６】そこで、本発明の目的は上記の問題点を解
消し、故障時に稼動ＣＰＵの数が減って性能が著しく低
下する可能性を最小限に抑えることができるマルチプロ
セッサシステム及びそのプロセッサ二重化方法並びにそ
の制御プログラムを記録した記録媒体を提供することに
ある。
消し、故障時に稼動ＣＰＵの数が減って性能が著しく低
下する可能性を最小限に抑えることができるマルチプロ
セッサシステム及びそのプロセッサ二重化方法並びにそ
の制御プログラムを記録した記録媒体を提供することに
ある。
【０００７】また、本発明の他の目的は、本来必要のな
い制御論理を装備することなく、故障したＣＰＵに代る
冗長なＣＰＵを装備することができるマルチプロセッサ
システム及びそのプロセッサ二重化方法並びにその制御
プログラムを記録した記録媒体を提供することにある。
い制御論理を装備することなく、故障したＣＰＵに代る
冗長なＣＰＵを装備することができるマルチプロセッサ
システム及びそのプロセッサ二重化方法並びにその制御
プログラムを記録した記録媒体を提供することにある。
【０００８】
【課題を解決するための手段】本発明によるマルチプロ
セッサシステムは、複数の中央処理装置からなるマルチ
プロセッサシステムであって、予め配設された予備の中
央処理装置と、初期化する際に前記複数の中央処理装置
のいずれかで故障が発生した時に前記故障が発生した中
央処理装置に代えて前記予備の中央処理装置を起動する
手段とを備えている。
セッサシステムは、複数の中央処理装置からなるマルチ
プロセッサシステムであって、予め配設された予備の中
央処理装置と、初期化する際に前記複数の中央処理装置
のいずれかで故障が発生した時に前記故障が発生した中
央処理装置に代えて前記予備の中央処理装置を起動する
手段とを備えている。
【０００９】本発明による他のマルチプロセッサシステ
ムは、上記の構成のほかに、前記故障が発生した中央処
理装置に代えて前記予備の中央処理装置を起動する際に
前記故障が発生した中央処理装置に予め付与された論理
識別情報を前記予備の中央処理装置に付与する手段を具
備している。
ムは、上記の構成のほかに、前記故障が発生した中央処
理装置に代えて前記予備の中央処理装置を起動する際に
前記故障が発生した中央処理装置に予め付与された論理
識別情報を前記予備の中央処理装置に付与する手段を具
備している。
【００１０】本発明によるプロセッサ二重化方法は、複
数の中央処理装置からなるマルチプロセッサシステムの
プロセッサ二重化方法であって、初期化する際に前記複
数の中央処理装置のいずれかで故障が発生した時に前記
故障が発生した中央処理装置に代えて予め配設された予
備の中央処理装置を起動するステップを備えている。
数の中央処理装置からなるマルチプロセッサシステムの
プロセッサ二重化方法であって、初期化する際に前記複
数の中央処理装置のいずれかで故障が発生した時に前記
故障が発生した中央処理装置に代えて予め配設された予
備の中央処理装置を起動するステップを備えている。
【００１１】本発明による他のプロセッサ二重化方法
は、上記のステップのほかに、前記故障が発生した中央
処理装置に代えて前記予備の中央処理装置を起動する際
に前記故障が発生した中央処理装置に予め付与された論
理識別情報を前記予備の中央処理装置に付与するステッ
プを具備している。
は、上記のステップのほかに、前記故障が発生した中央
処理装置に代えて前記予備の中央処理装置を起動する際
に前記故障が発生した中央処理装置に予め付与された論
理識別情報を前記予備の中央処理装置に付与するステッ
プを具備している。
【００１２】本発明によるプロセッサ二重化制御プログ
ラムを記録した記録媒体は、複数の中央処理装置と、前
記複数の中央処理装置を制御するチップセットとからな
るマルチプロセッサシステムにおいてシステム立上げ時
の故障発生に対処するためのプロセッサ二重化制御プロ
グラムを記録した記録媒体であって、前記プロセッサ二
重化制御プログラムは前記チップセットに、初期化する
際に前記複数の中央処理装置のいずれかで故障が発生し
た時に前記故障が発生した中央処理装置に代えて予め配
設された予備の中央処理装置を起動させている。
ラムを記録した記録媒体は、複数の中央処理装置と、前
記複数の中央処理装置を制御するチップセットとからな
るマルチプロセッサシステムにおいてシステム立上げ時
の故障発生に対処するためのプロセッサ二重化制御プロ
グラムを記録した記録媒体であって、前記プロセッサ二
重化制御プログラムは前記チップセットに、初期化する
際に前記複数の中央処理装置のいずれかで故障が発生し
た時に前記故障が発生した中央処理装置に代えて予め配
設された予備の中央処理装置を起動させている。
【００１３】本発明による他のプロセッサ二重化制御プ
ログラムを記録した記録媒体は、上記の動作のほかに、
前記プロセッサ二重化制御プログラムは前記複数の中央
処理装置及び前記予備の中央処理装置各々に、前記故障
が発生した中央処理装置に代えて前記予備の中央処理装
置が起動される際に前記故障が発生した中央処理装置に
予め付与された論理識別情報を前記予備の中央処理装置
に付与させている。
ログラムを記録した記録媒体は、上記の動作のほかに、
前記プロセッサ二重化制御プログラムは前記複数の中央
処理装置及び前記予備の中央処理装置各々に、前記故障
が発生した中央処理装置に代えて前記予備の中央処理装
置が起動される際に前記故障が発生した中央処理装置に
予め付与された論理識別情報を前記予備の中央処理装置
に付与させている。
【００１４】すなわち、本発明のプロセッサ二重化方法
は、マルチプロセッサシステムにおけるＣＰＵ（中央処
理装置）の故障時に、故障ＣＰＵをシステムから切離
し、代わりに予備のＣＰＵを稼動させることによって、
システムの性能低下を防ぐものである。
は、マルチプロセッサシステムにおけるＣＰＵ（中央処
理装置）の故障時に、故障ＣＰＵをシステムから切離
し、代わりに予備のＣＰＵを稼動させることによって、
システムの性能低下を防ぐものである。
【００１５】さらに、予備のＣＰＵが稼動する場合に
は、故障ＣＰＵのＩＤ番号を予備ＣＰＵに割当てること
によって、論理的には構成の変化が起きないようにする
ものである。
は、故障ＣＰＵのＩＤ番号を予備ＣＰＵに割当てること
によって、論理的には構成の変化が起きないようにする
ものである。
【００１６】より具体的には、通常稼動する２個のＣＰ
Ｕと、予備のＣＰＵとを備え、起動時の初期診断によっ
て通常稼動する２個のＣＰＵのどちらかが故障と判断さ
れた場合、故障したＣＰＵの立上げを中断し、それに代
わって予備のＣＰＵを起動し、これに故障ＣＰＵの論理
ＩＤ番号を割当て、論理的には故障なしの場合と全く同
じ２個のＣＰＵのシステムとして性能を落とさずに起動
する。
Ｕと、予備のＣＰＵとを備え、起動時の初期診断によっ
て通常稼動する２個のＣＰＵのどちらかが故障と判断さ
れた場合、故障したＣＰＵの立上げを中断し、それに代
わって予備のＣＰＵを起動し、これに故障ＣＰＵの論理
ＩＤ番号を割当て、論理的には故障なしの場合と全く同
じ２個のＣＰＵのシステムとして性能を落とさずに起動
する。
【００１７】これによって、予備のＣＰＵを装備して二
重化することによって、故障したＣＰＵの代わりに予備
のＣＰＵを稼動させられるので、故障したＣＰＵがあっ
ても稼動ＣＰＵ数を減らさずにシステムを動作させるこ
とが可能となる。
重化することによって、故障したＣＰＵの代わりに予備
のＣＰＵを稼動させられるので、故障したＣＰＵがあっ
ても稼動ＣＰＵ数を減らさずにシステムを動作させるこ
とが可能となる。
【００１８】故障したＣＰＵに割当てられている論理Ｉ
Ｄ番号を、代わりに稼動する予備のＣＰＵに割当てるこ
とによって、常に同じ論理ＩＤ番号のＣＰＵが稼動する
こととなり、ＣＰＵの故障によって物理的に予備のＣＰ
Ｕを使用することになっても、チップセット側の制御論
理には変更がなく、ソフトウェアはそのことを意識する
必要がない。よって、本来必要のない制御論理を装備す
ることなく、故障時に稼動ＣＰＵの数が減って性能が著
しく低下する可能性を最小限に抑えることが可能とな
る。
Ｄ番号を、代わりに稼動する予備のＣＰＵに割当てるこ
とによって、常に同じ論理ＩＤ番号のＣＰＵが稼動する
こととなり、ＣＰＵの故障によって物理的に予備のＣＰ
Ｕを使用することになっても、チップセット側の制御論
理には変更がなく、ソフトウェアはそのことを意識する
必要がない。よって、本来必要のない制御論理を装備す
ることなく、故障時に稼動ＣＰＵの数が減って性能が著
しく低下する可能性を最小限に抑えることが可能とな
る。
【００１９】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明の一実施例による
マルチプロセッサシステムの構成を示すブロック図であ
る。図において、本発明の一実施例によるマルチプロセ
ッサシステムは通常可動する２個のＣＰＵ（中央処理装
置）１，２と、予備のＣＰＵ３と、チップセット４と、
Ｉ／Ｏ（入出力）バス５と、メモリ６と、ＣＰＵバス７
とから構成されている。
面を参照して説明する。図１は本発明の一実施例による
マルチプロセッサシステムの構成を示すブロック図であ
る。図において、本発明の一実施例によるマルチプロセ
ッサシステムは通常可動する２個のＣＰＵ（中央処理装
置）１，２と、予備のＣＰＵ３と、チップセット４と、
Ｉ／Ｏ（入出力）バス５と、メモリ６と、ＣＰＵバス７
とから構成されている。
【００２０】ＣＰＵ１，２及び予備のＣＰＵ３には夫々
固有かつシステムで一意の物理ＩＤ番号（識別番号）＃
０〜＃２が割振られている。これらのうち、通常稼動す
るのはＣＰＵ１，２の２個であり、システムバス７のプ
ロトコルは２ＣＰＵまでの対応となっており、チップセ
ット４は各ＣＰＵ専用線が予備のＣＰＵ３の分まで設け
られている等の点を除き、基本的には２個のＣＰＵを制
御する論理回路となっている。
固有かつシステムで一意の物理ＩＤ番号（識別番号）＃
０〜＃２が割振られている。これらのうち、通常稼動す
るのはＣＰＵ１，２の２個であり、システムバス７のプ
ロトコルは２ＣＰＵまでの対応となっており、チップセ
ット４は各ＣＰＵ専用線が予備のＣＰＵ３の分まで設け
られている等の点を除き、基本的には２個のＣＰＵを制
御する論理回路となっている。
【００２１】図２は図１のチップセット４の内部構成を
示すブロック図である。図において、チップセット４は
２ＣＰＵシステムを制御する論理回路４７に加え、起動
するＣＰＵを示す起動レジスタ４１と、ＣＰＵの故障状
況を示す診断結果レジスタ４２と、リセットレジスタ４
３と、初期化完了レジスタ４４と、各ＣＰＵ専用信号ポ
ート４５と、セレクタ４６と、タイマ４８とから構成さ
れている。
示すブロック図である。図において、チップセット４は
２ＣＰＵシステムを制御する論理回路４７に加え、起動
するＣＰＵを示す起動レジスタ４１と、ＣＰＵの故障状
況を示す診断結果レジスタ４２と、リセットレジスタ４
３と、初期化完了レジスタ４４と、各ＣＰＵ専用信号ポ
ート４５と、セレクタ４６と、タイマ４８とから構成さ
れている。
【００２２】起動レジスタ４１の値はＣＰＵの起動情報
を示しており、チップセット４はここに‘１’がセット
されているＣＰＵのみリセットを解除して起動する。起
動レジスタ４１には起動直後に、物理ＩＤ番号＃０，＃
１に夫々‘１’が、物理ＩＤ番号＃２に‘０’がセット
されるので、物理ＩＤ番号＃０，＃１のＣＰＵ１，２が
起動され、予備のＣＰＵ３は起動されないような設定と
なっている。
を示しており、チップセット４はここに‘１’がセット
されているＣＰＵのみリセットを解除して起動する。起
動レジスタ４１には起動直後に、物理ＩＤ番号＃０，＃
１に夫々‘１’が、物理ＩＤ番号＃２に‘０’がセット
されるので、物理ＩＤ番号＃０，＃１のＣＰＵ１，２が
起動され、予備のＣＰＵ３は起動されないような設定と
なっている。
【００２３】また、診断結果レジスタ４２には初期値と
してすべて‘０’がセットされている。ＣＰＵ起動時に
は夫々初期診断が行われ、これが正常に終了したＣＰＵ
は診断結果レジスタ４２に‘１’を書込む。一方、異常
を検出したＣＰＵは診断結果レジスタ４２に値を書き込
まない。すなわち、‘０’がセットされたままとなる。
してすべて‘０’がセットされている。ＣＰＵ起動時に
は夫々初期診断が行われ、これが正常に終了したＣＰＵ
は診断結果レジスタ４２に‘１’を書込む。一方、異常
を検出したＣＰＵは診断結果レジスタ４２に値を書き込
まない。すなわち、‘０’がセットされたままとなる。
【００２４】初期診断にてＣＰＵ１，２のどちらかから
故障が検出された場合には正常なＣＰＵがリセットレジ
スタ４３に書込み動作を行い、それを検出したチップセ
ット４は起動レジスタ４１に次回起動情報をセットし、
ＣＰＵにリセットをかけて再起動を行う。このとき、起
動レジスタ４１に書込む起動情報には診断結果レジスタ
４２の値が利用され、故障ＣＰＵは起動されず、代わり
に予備のＣＰＵ３が起動されるように設定される。
故障が検出された場合には正常なＣＰＵがリセットレジ
スタ４３に書込み動作を行い、それを検出したチップセ
ット４は起動レジスタ４１に次回起動情報をセットし、
ＣＰＵにリセットをかけて再起動を行う。このとき、起
動レジスタ４１に書込む起動情報には診断結果レジスタ
４２の値が利用され、故障ＣＰＵは起動されず、代わり
に予備のＣＰＵ３が起動されるように設定される。
【００２５】また、初期化完了レジスタ４４を設けてお
き、初期化完了後にマスタＣＰＵがここに‘１’を書込
むことによってそれ以降のリセットレジスタ４３への書
込みを無視し、誤動作を防止する。
き、初期化完了後にマスタＣＰＵがここに‘１’を書込
むことによってそれ以降のリセットレジスタ４３への書
込みを無視し、誤動作を防止する。
【００２６】ＣＰＵに故障があったかどうかの判定はＣ
ＰＵが初期診断を終了してから一定期間待合わせた後
に、診断結果レジスタ４２の値を読出して行う。ここ
で、待合わせる期間は他のＣＰＵが充分に初期診断を終
了させられるだけのものとする。
ＰＵが初期診断を終了してから一定期間待合わせた後
に、診断結果レジスタ４２の値を読出して行う。ここ
で、待合わせる期間は他のＣＰＵが充分に初期診断を終
了させられるだけのものとする。
【００２７】一方、起動されたＣＰＵがどちらも故障し
ていた場合のために、チップセット４内部にタイマ４８
を設けておき、これがオーバフローした場合には起動情
報を起動レジスタ４１に書込み、起動ＣＰＵを切替えて
再起動を行う。
ていた場合のために、チップセット４内部にタイマ４８
を設けておき、これがオーバフローした場合には起動情
報を起動レジスタ４１に書込み、起動ＣＰＵを切替えて
再起動を行う。
【００２８】したがって、タイマ４８の計測する期間は
ＣＰＵの初期診断及び内部待合わせに要する時間より充
分長い設定とする。また、診断結果レジスタ４２のどれ
かのビットに‘１’が書込まれると、タイマ４８はスト
ップする。
ＣＰＵの初期診断及び内部待合わせに要する時間より充
分長い設定とする。また、診断結果レジスタ４２のどれ
かのビットに‘１’が書込まれると、タイマ４８はスト
ップする。
【００２９】再起動を行っても正常に動作するＣＰＵが
１つしかなかった場合には、１ＣＰＵのシステムとして
起動する。２ＣＰＵ対応の論理回路４７やＣＰＵバス７
等では、動作中の各ＣＰＵを見分けるのに論理ＩＤ番号
を使用する。通常、起動されるＣＰＵ１，２は論理ＩＤ
番号＝物理ＩＤ番号とし、予備のＣＰＵ３が起動される
場合には、論理ＩＤ番号として故障しているＣＰＵの物
理ＩＤ番号を割当てるものとする。
１つしかなかった場合には、１ＣＰＵのシステムとして
起動する。２ＣＰＵ対応の論理回路４７やＣＰＵバス７
等では、動作中の各ＣＰＵを見分けるのに論理ＩＤ番号
を使用する。通常、起動されるＣＰＵ１，２は論理ＩＤ
番号＝物理ＩＤ番号とし、予備のＣＰＵ３が起動される
場合には、論理ＩＤ番号として故障しているＣＰＵの物
理ＩＤ番号を割当てるものとする。
【００３０】したがって、この場合にも、システムで使
用する論理ＩＤ番号は＃０及び＃１となる。また、予備
のＣＰＵ３を含めた３つのＣＰＵに直接接続される専用
信号ポート４５からの信号は起動レジスタ４１の状況に
基づいて、セレクタ４６によって起動する２つのＣＰＵ
の信号が選択され、論理ＩＤ番号＃０，＃１のＣＰＵの
信号として、２ＣＰＵ対応の論理回路４７に接続され
る。
用する論理ＩＤ番号は＃０及び＃１となる。また、予備
のＣＰＵ３を含めた３つのＣＰＵに直接接続される専用
信号ポート４５からの信号は起動レジスタ４１の状況に
基づいて、セレクタ４６によって起動する２つのＣＰＵ
の信号が選択され、論理ＩＤ番号＃０，＃１のＣＰＵの
信号として、２ＣＰＵ対応の論理回路４７に接続され
る。
【００３１】また、論理回路４７から物理ＩＤ番号＃２
の予備のＣＰＵ３への専用信号は、同様に起動レジスタ
４１の状況に基づいて、論理ＩＤ番号＃０または論理Ｉ
Ｄ番号＃１の信号が選択されて出力される。
の予備のＣＰＵ３への専用信号は、同様に起動レジスタ
４１の状況に基づいて、論理ＩＤ番号＃０または論理Ｉ
Ｄ番号＃１の信号が選択されて出力される。
【００３２】このようにして、ＣＰＵに故障があった場
合にも稼動ＣＰＵ数や論理的構成を変えることなくシス
テムを立ち上げることができる。また、どれかのＣＰＵ
から故障が検出されたら、図示せぬコンソール画面等に
故障検出の旨を表示して故障が放置されることを防ぐ。
合にも稼動ＣＰＵ数や論理的構成を変えることなくシス
テムを立ち上げることができる。また、どれかのＣＰＵ
から故障が検出されたら、図示せぬコンソール画面等に
故障検出の旨を表示して故障が放置されることを防ぐ。
【００３３】図３は図１のチップセット４におけるシス
テム初期化時の処理動作を示すフローチャートであり、
図４は図１のＣＰＵにおけるシステム初期化時の処理動
作を示すフローチャートである。
テム初期化時の処理動作を示すフローチャートであり、
図４は図１のＣＰＵにおけるシステム初期化時の処理動
作を示すフローチャートである。
【００３４】また、図５は本発明の一実施例による論理
ＩＤ番号の設定手順を示すフローチャートであり、図６
（ａ）は図１の起動レジスタ４１の初期状態を示す図で
あり、図６（ｂ）は図１の起動レジスタ４１への起動情
報の書込みを示す図である。
ＩＤ番号の設定手順を示すフローチャートであり、図６
（ａ）は図１の起動レジスタ４１の初期状態を示す図で
あり、図６（ｂ）は図１の起動レジスタ４１への起動情
報の書込みを示す図である。
【００３５】これら図１〜図６を参照して本発明の一実
施例によるシステムの起動手順について説明する。尚、
図示していないが、ＣＰＵ１，２及び予備のＣＰＵ３に
はそれぞれに対応して制御メモリが設けられており、Ｃ
ＰＵ１，２及び予備のＣＰＵ３とチップセット４とが制
御メモリ及びメモリ６各々に格納されたプログラムを実
行することで、図３〜図５に示す処理動作が実現される
ものとする。また、制御メモリとしてはＲＯＭ（リード
オンリメモリ）やフロッピディスク等が使用可能であ
る。
施例によるシステムの起動手順について説明する。尚、
図示していないが、ＣＰＵ１，２及び予備のＣＰＵ３に
はそれぞれに対応して制御メモリが設けられており、Ｃ
ＰＵ１，２及び予備のＣＰＵ３とチップセット４とが制
御メモリ及びメモリ６各々に格納されたプログラムを実
行することで、図３〜図５に示す処理動作が実現される
ものとする。また、制御メモリとしてはＲＯＭ（リード
オンリメモリ）やフロッピディスク等が使用可能であ
る。
【００３６】まず、システムのリセット解除をした後
（図３ステップＳ１）、チップセット４の起動レジスタ
４１には初期状態［図６（ａ）の３０１参照］が設定さ
れ、初期化完了レジスタ４４は‘０’に設定される（図
３ステップＳ２）。また、診断結果レジスタ４２にはオ
ール‘０’がセットされる（図３ステップＳ３）。
（図３ステップＳ１）、チップセット４の起動レジスタ
４１には初期状態［図６（ａ）の３０１参照］が設定さ
れ、初期化完了レジスタ４４は‘０’に設定される（図
３ステップＳ２）。また、診断結果レジスタ４２にはオ
ール‘０’がセットされる（図３ステップＳ３）。
【００３７】この後に、チップセット４が起動レジスタ
４１に‘１’が設定されているＣＰＵ（初期値では物理
番号＃０，＃１のＣＰＵ）のリセットが解除されるので
（図３ステップＳ４）、ＣＰＵは動作を開始する（図４
ステップＳ２１）。このとき、チップセット４はタイマ
４８のオーバフローもしくは診断結果レジスタ４２への
書込みがあるまで待機となる（図３ステップＳ５，Ｓ
６）。
４１に‘１’が設定されているＣＰＵ（初期値では物理
番号＃０，＃１のＣＰＵ）のリセットが解除されるので
（図３ステップＳ４）、ＣＰＵは動作を開始する（図４
ステップＳ２１）。このとき、チップセット４はタイマ
４８のオーバフローもしくは診断結果レジスタ４２への
書込みがあるまで待機となる（図３ステップＳ５，Ｓ
６）。
【００３８】起動されたＣＰＵはまず自分の論理ＩＤ番
号を決定する（図４ステップＳ２２）。ここで、このス
テップＳ２２の詳細な動作を図５に示す。起動されたＣ
ＰＵは自装置が予備のＣＰＵでなければ（図５ステップ
Ｓ４１）、自分の物理ＩＤ番号をそのまま論理ＩＤ番号
とする（図５ステップＳ４２）。
号を決定する（図４ステップＳ２２）。ここで、このス
テップＳ２２の詳細な動作を図５に示す。起動されたＣ
ＰＵは自装置が予備のＣＰＵでなければ（図５ステップ
Ｓ４１）、自分の物理ＩＤ番号をそのまま論理ＩＤ番号
とする（図５ステップＳ４２）。
【００３９】一方、起動されたＣＰＵは自装置が予備の
ＣＰＵであれば（図５ステップＳ４１）、チップセット
４内の起動レジスタ４１の値を読出し（図５ステップＳ
４３）、故障しているＣＰＵ（起動レジスタの値が
‘０’であるもの）のうち、つまり起動されていないＣ
ＰＵのうちの最も小さい物理ＩＤ番号を自分の論理ＩＤ
番号とする（図５ステップＳ４４）。
ＣＰＵであれば（図５ステップＳ４１）、チップセット
４内の起動レジスタ４１の値を読出し（図５ステップＳ
４３）、故障しているＣＰＵ（起動レジスタの値が
‘０’であるもの）のうち、つまり起動されていないＣ
ＰＵのうちの最も小さい物理ＩＤ番号を自分の論理ＩＤ
番号とする（図５ステップＳ４４）。
【００４０】次に、各ＣＰＵは初期診断プログラムを実
行し（図４ステップＳ２３）、診断が正常に終了しなけ
れば（図４ステップＳ２４）、そこで停止する（図４ス
テップＳ２５）。
行し（図４ステップＳ２３）、診断が正常に終了しなけ
れば（図４ステップＳ２４）、そこで停止する（図４ス
テップＳ２５）。
【００４１】各ＣＰＵは初期診断が正常に終了すれば
（図４ステップＳ２４）、診断結果レジスタ４２の該当
するビットに‘１’を書込む（図４ステップＳ２６）。
診断結果レジスタに‘１’の書込みがあると、チップセ
ット４はタイマ４８を停止し（図３ステップＳ７）、リ
セットレジスタ４３または初期化完了レジスタ４４への
書込みを監視する（図３ステップＳ８，Ｓ９）。
（図４ステップＳ２４）、診断結果レジスタ４２の該当
するビットに‘１’を書込む（図４ステップＳ２６）。
診断結果レジスタに‘１’の書込みがあると、チップセ
ット４はタイマ４８を停止し（図３ステップＳ７）、リ
セットレジスタ４３または初期化完了レジスタ４４への
書込みを監視する（図３ステップＳ８，Ｓ９）。
【００４２】初期診断を正常に終了したＣＰＵは他のＣ
ＰＵが初期診断を終了させるのに充分な期間を待ち合わ
せる（図４ステップＳ２７）。その後、診断結果レジス
タ４２及び起動レジスタ４１の値を読出し（図４ステッ
プＳ２８）、マスタＣＰＵを決定し（図４ステップＳ２
９）、さらに診断結果レジスタ４２及び起動レジスタ４
１各々の値を比較することによって故障ＣＰＵの検出を
行う（図４ステップＳ３０）。
ＰＵが初期診断を終了させるのに充分な期間を待ち合わ
せる（図４ステップＳ２７）。その後、診断結果レジス
タ４２及び起動レジスタ４１の値を読出し（図４ステッ
プＳ２８）、マスタＣＰＵを決定し（図４ステップＳ２
９）、さらに診断結果レジスタ４２及び起動レジスタ４
１各々の値を比較することによって故障ＣＰＵの検出を
行う（図４ステップＳ３０）。
【００４３】ステップＳ２９のマスタＣＰＵ決定では、
初期診断を正常終了したＣＰＵのうちもっとも若い論理
ＩＤ番号をもつＣＰＵがシステムのマスタＣＰＵとな
る。ステップＳ３０にて故障ＣＰＵがなかった場合、も
しくは故障ＣＰＵがあっても再起動をした後であった場
合（図４ステップＳ３５）（これは起動レジスタの予備
のＣＰＵ３に相当するビットの値で判断する）、マスタ
ＣＰＵが初期化完了レジスタ４４に‘１’を書込む（図
４ステップＳ３１，Ｓ３２）。これによって、ＣＰＵの
初期化は完了し（図４ステップＳ３３）、チップセット
４の初期化へと進む（図４ステップＳ３４）。
初期診断を正常終了したＣＰＵのうちもっとも若い論理
ＩＤ番号をもつＣＰＵがシステムのマスタＣＰＵとな
る。ステップＳ３０にて故障ＣＰＵがなかった場合、も
しくは故障ＣＰＵがあっても再起動をした後であった場
合（図４ステップＳ３５）（これは起動レジスタの予備
のＣＰＵ３に相当するビットの値で判断する）、マスタ
ＣＰＵが初期化完了レジスタ４４に‘１’を書込む（図
４ステップＳ３１，Ｓ３２）。これによって、ＣＰＵの
初期化は完了し（図４ステップＳ３３）、チップセット
４の初期化へと進む（図４ステップＳ３４）。
【００４４】チップセット４は、上記ＣＰＵと同様に、
初期化完了レジスタ４４に‘１’が書込まれたことを検
出すると（図３ステップＳ９）、ＣＰＵの初期化は完了
となり（図３ステップＳ１０）、チップセット４の初期
化へ進む（図３ステップＳ１１）。
初期化完了レジスタ４４に‘１’が書込まれたことを検
出すると（図３ステップＳ９）、ＣＰＵの初期化は完了
となり（図３ステップＳ１０）、チップセット４の初期
化へ進む（図３ステップＳ１１）。
【００４５】ステップＳ３０にて故障ＣＰＵがあり、し
かもステップＳ３１にて再起動前であったならば（図４
ステップＳ３５）、マスタ以外のＣＰＵは動作を停止し
（図４ステップＳ３６，Ｓ３８）、マスタＣＰＵはリセ
ットレジスタ４３に書込み動作を行い（図３ステップＳ
３７）、動作を停止する（図４ステップＳ３８）。
かもステップＳ３１にて再起動前であったならば（図４
ステップＳ３５）、マスタ以外のＣＰＵは動作を停止し
（図４ステップＳ３６，Ｓ３８）、マスタＣＰＵはリセ
ットレジスタ４３に書込み動作を行い（図３ステップＳ
３７）、動作を停止する（図４ステップＳ３８）。
【００４６】チップセット４はステップＳ５にてタイマ
４８のオーバフローを検出し、かつ再起動の前であった
場合（図３ステップＳ１２）、あるいはリセットレジス
タ４３の監視中にＣＰＵからの書込み動作があった場合
（図３ステップＳ８）、起動レジスタ４１に次回の起動
情報をセットし（図３ステップＳ１４）、ＣＰＵにリセ
ットをかけ（図３ステップＳ１５）、ステップＳ３に戻
る。
４８のオーバフローを検出し、かつ再起動の前であった
場合（図３ステップＳ１２）、あるいはリセットレジス
タ４３の監視中にＣＰＵからの書込み動作があった場合
（図３ステップＳ８）、起動レジスタ４１に次回の起動
情報をセットし（図３ステップＳ１４）、ＣＰＵにリセ
ットをかけ（図３ステップＳ１５）、ステップＳ３に戻
る。
【００４７】ステップＳ１４にて起動レジスタ４１に書
込む値は、診断結果レジスタ４２の内容に基づいた値と
なる［図６（ｂ）の３０２参照］。物理ＩＤ番号＃０，
＃１に対応するビットは診断結果レジスタ４２の値とし
て、故障ＣＰＵに対応するビットが‘０’となり、次回
は起動しない。
込む値は、診断結果レジスタ４２の内容に基づいた値と
なる［図６（ｂ）の３０２参照］。物理ＩＤ番号＃０，
＃１に対応するビットは診断結果レジスタ４２の値とし
て、故障ＣＰＵに対応するビットが‘０’となり、次回
は起動しない。
【００４８】また、予備のＣＰＵ３（物理ＩＤ番号＃
２）に対応するビットは‘１’とし、必ず起動するよう
にする。ステップＳ５にてタイマ４８のオーバフローを
検出した場合でも、ステップＳ１２にて再起動後であれ
ば、正常に初期診断を完了したＣＰＵがないことを示す
ので、起動不能となり、システムは停止する（図３ステ
ップＳ１３）。
２）に対応するビットは‘１’とし、必ず起動するよう
にする。ステップＳ５にてタイマ４８のオーバフローを
検出した場合でも、ステップＳ１２にて再起動後であれ
ば、正常に初期診断を完了したＣＰＵがないことを示す
ので、起動不能となり、システムは停止する（図３ステ
ップＳ１３）。
【００４９】上述した本実施例では、診断が正常に完了
したＣＰＵが１つでもあればタイマ４８は停止し、以降
の処理はＣＰＵ主導で行っている。これをチップセット
主導で行うことも考えられる。
したＣＰＵが１つでもあればタイマ４８は停止し、以降
の処理はＣＰＵ主導で行っている。これをチップセット
主導で行うことも考えられる。
【００５０】図７は本発明の他の実施例によるチップセ
ットの内部構成を示すブロック図である。図において、
本発明の他の実施例によるチップセットはリセットレジ
スタ４３を削除し、比較回路４９を備えた以外は図２に
示す本発明の一実施例と同様の構成となっており、同一
構成要素には同一符号を付してある。また、同一構成要
素の動作は本発明の一実施例と同様である。
ットの内部構成を示すブロック図である。図において、
本発明の他の実施例によるチップセットはリセットレジ
スタ４３を削除し、比較回路４９を備えた以外は図２に
示す本発明の一実施例と同様の構成となっており、同一
構成要素には同一符号を付してある。また、同一構成要
素の動作は本発明の一実施例と同様である。
【００５１】比較回路４９は起動レジスタ４１及び診断
結果レジスタ４２各々の値を比較する回路である。尚、
本発明の他の実施例によるチップセット４を含むシステ
ム構成は図１に示す本発明の一実施例と同様のシステム
構成となっている。
結果レジスタ４２各々の値を比較する回路である。尚、
本発明の他の実施例によるチップセット４を含むシステ
ム構成は図１に示す本発明の一実施例と同様のシステム
構成となっている。
【００５２】図８は図７のチップセット４におけるシス
テム初期化時の処理動作を示すフローチャートであり、
図９は図１のＣＰＵにおけるシステム初期化時の処理動
作を示すフローチャートである。
テム初期化時の処理動作を示すフローチャートであり、
図９は図１のＣＰＵにおけるシステム初期化時の処理動
作を示すフローチャートである。
【００５３】これら図１と図７〜図９とを参照して本発
明の他の実施例によるシステムの起動手順について説明
する。尚、図８及び図９に示す処理動作はＣＰＵ１，２
及び予備のＣＰＵ３とチップセット４とが制御メモリ
（図示せず）及びメモリ６各々に格納されたプログラム
を実行することで実現されるものとする。また、制御メ
モリとしてはＲＯＭやフロッピディスク等が使用可能で
ある。
明の他の実施例によるシステムの起動手順について説明
する。尚、図８及び図９に示す処理動作はＣＰＵ１，２
及び予備のＣＰＵ３とチップセット４とが制御メモリ
（図示せず）及びメモリ６各々に格納されたプログラム
を実行することで実現されるものとする。また、制御メ
モリとしてはＲＯＭやフロッピディスク等が使用可能で
ある。
【００５４】ステップＳ５１のリセット解除以降、チッ
プセット４のステップＳ５１〜Ｓ５４及びＣＰＵのステ
ップＳ７１〜Ｓ７６は図３のＳ１〜Ｓ４及び図４のＳ２
１〜Ｓ２６と同様である。その後、チップセット４はタ
イマ４８のオーバフローもしくは比較回路４９にて診断
結果レジスタ４２が起動レジスタ４１に一致するまで、
つまり起動ＣＰＵがすべて出揃うまで待機となる（図８
ステップＳ５５，Ｓ５６）。
プセット４のステップＳ５１〜Ｓ５４及びＣＰＵのステ
ップＳ７１〜Ｓ７６は図３のＳ１〜Ｓ４及び図４のＳ２
１〜Ｓ２６と同様である。その後、チップセット４はタ
イマ４８のオーバフローもしくは比較回路４９にて診断
結果レジスタ４２が起動レジスタ４１に一致するまで、
つまり起動ＣＰＵがすべて出揃うまで待機となる（図８
ステップＳ５５，Ｓ５６）。
【００５５】一方、ステップＳ７６にて診断結果レジス
タ４２に‘１’を書込んだＣＰＵは、初期化完了レジス
タ４４が‘１’になるまでそれを読出し続けるループに
入る（図９ステップＳ７７，Ｓ７８，Ｓ８３）。
タ４２に‘１’を書込んだＣＰＵは、初期化完了レジス
タ４４が‘１’になるまでそれを読出し続けるループに
入る（図９ステップＳ７７，Ｓ７８，Ｓ８３）。
【００５６】チップセット４はステップＳ５６にて診断
結果レジスタ４２及び起動レジスタ４１各々の値が一致
した場合、タイマ４８を停止し（図８ステップＳ５
７）、初期化完了レジスタ４４に‘１’をセットし（図
８ステップＳ５８）、ＣＰＵの初期化を完了した後に
（図８ステップＳ５９）、チップセット４の初期化へ進
む（図９ステップＳ６０）。
結果レジスタ４２及び起動レジスタ４１各々の値が一致
した場合、タイマ４８を停止し（図８ステップＳ５
７）、初期化完了レジスタ４４に‘１’をセットし（図
８ステップＳ５８）、ＣＰＵの初期化を完了した後に
（図８ステップＳ５９）、チップセット４の初期化へ進
む（図９ステップＳ６０）。
【００５７】ステップＳ５５にてタイマ４８のオーバフ
ローを検出した場合も、再起動後であれば（図８ステッ
プＳ６１）、初期化完了レジスタ４４に‘１’を書込ん
で初期化を完了する（図８ステップＳ５８，Ｓ５９）。
ローを検出した場合も、再起動後であれば（図８ステッ
プＳ６１）、初期化完了レジスタ４４に‘１’を書込ん
で初期化を完了する（図８ステップＳ５８，Ｓ５９）。
【００５８】ＣＰＵはステップＳ７８にて初期化完了レ
ジスタ４４に‘１’が書込まれていることを確認した場
合、診断結果レジスタ４２の値を読出し（図９ステップ
Ｓ７９）、それを元にマスタＣＰＵを決定し（図９ステ
ップＳ８０）、ＣＰＵの初期化を完了（図９ステップＳ
８１）、チップセット４の初期化へ進む（図９ステップ
Ｓ８２）。
ジスタ４４に‘１’が書込まれていることを確認した場
合、診断結果レジスタ４２の値を読出し（図９ステップ
Ｓ７９）、それを元にマスタＣＰＵを決定し（図９ステ
ップＳ８０）、ＣＰＵの初期化を完了（図９ステップＳ
８１）、チップセット４の初期化へ進む（図９ステップ
Ｓ８２）。
【００５９】チップセット４がステップＳ５５にてタイ
マ４８のオーバフローを検出し、かつステップＳ６１に
て再起動前であった場合、起動レジスタ４１に次回起動
情報をセットし（図８ステップＳ６２）、ＣＰＵにリセ
ットをかける（図８ステップＳ６３）。このとき、初期
診断を正常終了したＣＰＵはステップＳ７７，Ｓ７８の
ループの段階にあり、リセットが発生した時点で（図９
ステップＳ８３）、ステップＳ７１に戻る。
マ４８のオーバフローを検出し、かつステップＳ６１に
て再起動前であった場合、起動レジスタ４１に次回起動
情報をセットし（図８ステップＳ６２）、ＣＰＵにリセ
ットをかける（図８ステップＳ６３）。このとき、初期
診断を正常終了したＣＰＵはステップＳ７７，Ｓ７８の
ループの段階にあり、リセットが発生した時点で（図９
ステップＳ８３）、ステップＳ７１に戻る。
【００６０】上記の実施例では、チップセット４の動作
がやや複雑になるためハードウエア量が多少増えるもの
の、ＣＰＵの初期化プログラムは単純なものになるとい
う利点がある。
がやや複雑になるためハードウエア量が多少増えるもの
の、ＣＰＵの初期化プログラムは単純なものになるとい
う利点がある。
【００６１】このように、予備のＣＰＵ３を装備して二
重化することによって、故障したＣＰＵの代わりに予備
のＣＰＵ３を稼動させることができるので、故障したＣ
ＰＵがあっても稼動ＣＰＵ数を減らさずにシステムを動
作させることができる。
重化することによって、故障したＣＰＵの代わりに予備
のＣＰＵ３を稼動させることができるので、故障したＣ
ＰＵがあっても稼動ＣＰＵ数を減らさずにシステムを動
作させることができる。
【００６２】また、故障したＣＰＵに割当てられている
論理ＩＤ番号を、そのＣＰＵの代わりに稼動する予備の
ＣＰＵ３に割当てることによって、常に同じ論理ＩＤ番
号のＣＰＵが稼動することができるので、ＣＰＵの故障
によって物理的に予備のＣＰＵ３を使用することになっ
ても、チップセット４側の制御論理には変更がなく、ソ
フトウェアがそのことを意識する必要がない。
論理ＩＤ番号を、そのＣＰＵの代わりに稼動する予備の
ＣＰＵ３に割当てることによって、常に同じ論理ＩＤ番
号のＣＰＵが稼動することができるので、ＣＰＵの故障
によって物理的に予備のＣＰＵ３を使用することになっ
ても、チップセット４側の制御論理には変更がなく、ソ
フトウェアがそのことを意識する必要がない。
【００６３】尚、請求項の記載に関連して本発明はさら
に次の態様をとりうる。
に次の態様をとりうる。
【００６４】（１）複数の中央処理装置と、前記複数の
中央処理装置を制御するチップセットとからなるマルチ
プロセッサシステムであって、予め配設された予備の中
央処理装置と、前記チップセットに設けられかつ初期化
する際に前記複数の中央処理装置のいずれかで故障が発
生した時に前記故障が発生した中央処理装置に代えて前
記予備の中央処理装置を起動する手段とを有することを
特徴とするマルチプロセッサシステム。
中央処理装置を制御するチップセットとからなるマルチ
プロセッサシステムであって、予め配設された予備の中
央処理装置と、前記チップセットに設けられかつ初期化
する際に前記複数の中央処理装置のいずれかで故障が発
生した時に前記故障が発生した中央処理装置に代えて前
記予備の中央処理装置を起動する手段とを有することを
特徴とするマルチプロセッサシステム。
【００６５】（２）前記故障が発生した中央処理装置に
代えて前記予備の中央処理装置を起動する際に前記故障
が発生した中央処理装置に予め付与された論理識別情報
を前記予備の中央処理装置に付与する手段を前記複数の
中央処理装置及び前記予備の中央処理装置各々に含むこ
とを特徴とする（１）記載のマルチプロセッサシステ
ム。
代えて前記予備の中央処理装置を起動する際に前記故障
が発生した中央処理装置に予め付与された論理識別情報
を前記予備の中央処理装置に付与する手段を前記複数の
中央処理装置及び前記予備の中央処理装置各々に含むこ
とを特徴とする（１）記載のマルチプロセッサシステ
ム。
【００６６】（３）前記チップセットは、前記複数の中
央処理装置を制御する論理回路と、起動する中央処理装
置を示す起動レジスタと、前記複数の中央処理装置各々
の故障状況を示す診断結果レジスタと、再起動時に起動
をかける中央処理装置を示すリセットレジスタと、前記
複数の中央処理装置の初期化完了を示す初期化完了レジ
スタとを含み、前記診断結果レジスタの内容を基に前記
起動レジスタの内容を書換えることで前記故障が発生し
た中央処理装置に代えて前記予備の中央処理装置を起動
するようにしたことを特徴とする（１）または（２）記
載のマルチプロセッサシステム。
央処理装置を制御する論理回路と、起動する中央処理装
置を示す起動レジスタと、前記複数の中央処理装置各々
の故障状況を示す診断結果レジスタと、再起動時に起動
をかける中央処理装置を示すリセットレジスタと、前記
複数の中央処理装置の初期化完了を示す初期化完了レジ
スタとを含み、前記診断結果レジスタの内容を基に前記
起動レジスタの内容を書換えることで前記故障が発生し
た中央処理装置に代えて前記予備の中央処理装置を起動
するようにしたことを特徴とする（１）または（２）記
載のマルチプロセッサシステム。
【００６７】（４）複数の中央処理装置と、前記複数の
中央処理装置を制御するチップセットとからなるマルチ
プロセッサシステムのプロセッサ二重化方法であって、
初期化する際に前記複数の中央処理装置のいずれかで故
障が発生した時に前記故障が発生した中央処理装置に代
えて予め配設された予備の中央処理装置を起動するステ
ップを前記チップセットに有することを特徴とするプロ
セッサ二重化方法。
中央処理装置を制御するチップセットとからなるマルチ
プロセッサシステムのプロセッサ二重化方法であって、
初期化する際に前記複数の中央処理装置のいずれかで故
障が発生した時に前記故障が発生した中央処理装置に代
えて予め配設された予備の中央処理装置を起動するステ
ップを前記チップセットに有することを特徴とするプロ
セッサ二重化方法。
【００６８】（５）前記故障が発生した中央処理装置に
代えて前記予備の中央処理装置を起動する際に前記故障
が発生した中央処理装置に予め付与された論理識別情報
を前記予備の中央処理装置に付与するステップを前記複
数の中央処理装置及び前記予備の中央処理装置各々に含
むことを特徴とする（４）記載のプロセッサ二重化方
法。
代えて前記予備の中央処理装置を起動する際に前記故障
が発生した中央処理装置に予め付与された論理識別情報
を前記予備の中央処理装置に付与するステップを前記複
数の中央処理装置及び前記予備の中央処理装置各々に含
むことを特徴とする（４）記載のプロセッサ二重化方
法。
【００６９】
【発明の効果】以上説明したように本発明のマルチプロ
セッサシステムによれば、複数の中央処理装置からなる
マルチプロセッサシステムにおいて、予備の中央処理装
置を予め配設し、初期化する際に複数の中央処理装置の
いずれかで故障が発生した時に故障が発生した中央処理
装置に代えて予備の中央処理装置を起動することによっ
て、故障時に稼動ＣＰＵの数が減って性能が著しく低下
する可能性を最小限に抑えることができるという効果が
ある。
セッサシステムによれば、複数の中央処理装置からなる
マルチプロセッサシステムにおいて、予備の中央処理装
置を予め配設し、初期化する際に複数の中央処理装置の
いずれかで故障が発生した時に故障が発生した中央処理
装置に代えて予備の中央処理装置を起動することによっ
て、故障時に稼動ＣＰＵの数が減って性能が著しく低下
する可能性を最小限に抑えることができるという効果が
ある。
【００７０】また、本発明の他のマルチプロセッサシス
テムによれば、上記の構成に加えて、故障が発生した中
央処理装置に代えて予備の中央処理装置を起動する際に
故障が発生した中央処理装置に予め付与された論理識別
情報を予備の中央処理装置に付与することによって、本
来必要のない制御論理を装備することなく、故障したＣ
ＰＵに代る冗長なＣＰＵを装備することができるという
効果がある。
テムによれば、上記の構成に加えて、故障が発生した中
央処理装置に代えて予備の中央処理装置を起動する際に
故障が発生した中央処理装置に予め付与された論理識別
情報を予備の中央処理装置に付与することによって、本
来必要のない制御論理を装備することなく、故障したＣ
ＰＵに代る冗長なＣＰＵを装備することができるという
効果がある。
【図１】本発明の一実施例によるマルチプロセッサシス
テムの構成を示すブロック図である。
テムの構成を示すブロック図である。
【図２】図１のチップセットの内部構成を示すブロック
図である。
図である。
【図３】図１のチップセットにおけるシステム初期化時
の処理動作を示すフローチャートである。
の処理動作を示すフローチャートである。
【図４】図１のＣＰＵにおけるシステム初期化時の処理
動作を示すフローチャートである。
動作を示すフローチャートである。
【図５】本発明の一実施例による論理ＩＤ番号の設定手
順を示すフローチャートである。
順を示すフローチャートである。
【図６】（ａ）は図１の起動レジスタの初期状態を示す
図、（ｂ）は図１の起動レジスタへの起動情報の書込み
を示す図である。
図、（ｂ）は図１の起動レジスタへの起動情報の書込み
を示す図である。
【図７】本発明の他の実施例によるチップセットの内部
構成を示すブロック図である。
構成を示すブロック図である。
【図８】図７のチップセットにおけるシステム初期化時
の処理動作を示すフローチャートである。
の処理動作を示すフローチャートである。
【図９】図１のＣＰＵにおけるシステム初期化時の処理
動作を示すフローチャートである。
動作を示すフローチャートである。
１，２ ＣＰＵ ３ 予備のＣＰＵ ４ チップセット ５ Ｉ／Ｏバス ６ メモリ ７ ＣＰＵバス ４１ 起動レジスタ ４２ 診断結果レジスタ ４３ リセットレジスタ ４４ 初期化完了レジスタ ４５ 各ＣＰＵ専用信号ポート ４６ セレクタ ４７ 論理回路 ４８ タイマ ４９ 比較回路
Claims (6)
- 【請求項１】 複数の中央処理装置からなるマルチプロ
セッサシステムであって、予め配設された予備の中央処
理装置と、初期化する際に前記複数の中央処理装置のい
ずれかで故障が発生した時に前記故障が発生した中央処
理装置に代えて前記予備の中央処理装置を起動する手段
とを有することを特徴とするマルチプロセッサシステ
ム。 - 【請求項２】 前記故障が発生した中央処理装置に代え
て前記予備の中央処理装置を起動する際に前記故障が発
生した中央処理装置に予め付与された論理識別情報を前
記予備の中央処理装置に付与する手段を含むことを特徴
とする請求項１記載のマルチプロセッサシステム。 - 【請求項３】 複数の中央処理装置からなるマルチプロ
セッサシステムのプロセッサ二重化方法であって、初期
化する際に前記複数の中央処理装置のいずれかで故障が
発生した時に前記故障が発生した中央処理装置に代えて
予め配設された予備の中央処理装置を起動するステップ
を有することを特徴とするプロセッサ二重化方法。 - 【請求項４】 前記故障が発生した中央処理装置に代え
て前記予備の中央処理装置を起動する際に前記故障が発
生した中央処理装置に予め付与された論理識別情報を前
記予備の中央処理装置に付与するステップを含むことを
特徴とする請求項３記載のプロセッサ二重化方法。 - 【請求項５】 複数の中央処理装置と、前記複数の中央
処理装置を制御するチップセットとからなるマルチプロ
セッサシステムにおいてシステム立上げ時の故障発生に
対処するためのプロセッサ二重化制御プログラムを記録
した記録媒体であって、前記プロセッサ二重化制御プロ
グラムは前記チップセットに、初期化する際に前記複数
の中央処理装置のいずれかで故障が発生した時に前記故
障が発生した中央処理装置に代えて予め配設された予備
の中央処理装置を起動させることを特徴とするプロセッ
サ二重化制御プログラムを記録した記録媒体。 - 【請求項６】 前記プロセッサ二重化制御プログラムは
前記複数の中央処理装置及び前記予備の中央処理装置各
々に、前記故障が発生した中央処理装置に代えて前記予
備の中央処理装置が起動される際に前記故障が発生した
中央処理装置に予め付与された論理識別情報を前記予備
の中央処理装置に付与させることを特徴とする請求項５
記載のプロセッサ二重化制御プログラムを記録した記録
媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10247676A JP2000076216A (ja) | 1998-09-02 | 1998-09-02 | マルチプロセッサシステム及びそのプロセッサ二重化方法並びにその制御プログラムを記録した記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10247676A JP2000076216A (ja) | 1998-09-02 | 1998-09-02 | マルチプロセッサシステム及びそのプロセッサ二重化方法並びにその制御プログラムを記録した記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000076216A true JP2000076216A (ja) | 2000-03-14 |
Family
ID=17167001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10247676A Pending JP2000076216A (ja) | 1998-09-02 | 1998-09-02 | マルチプロセッサシステム及びそのプロセッサ二重化方法並びにその制御プログラムを記録した記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000076216A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008040540A (ja) * | 2006-08-01 | 2008-02-21 | Nec Corp | エミュレーション装置及びエミュレーション方法 |
| JP2009187314A (ja) * | 2008-02-06 | 2009-08-20 | Fuji Electric Systems Co Ltd | 二重化コントローラ・システム、ｃｐｕモジュール、そのプログラム |
| JP2009534763A (ja) * | 2006-05-26 | 2009-09-24 | インテル・コーポレーション | ポイントツーポイント相互接続システム上のセキュアな環境初期化命令の実行 |
| JP2012128697A (ja) * | 2010-12-16 | 2012-07-05 | Hitachi Ltd | 情報処理装置 |
| JP2016518654A (ja) * | 2013-09-29 | 2016-06-23 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | サーバ制御方法及びサーバ制御装置 |
| KR20210056642A (ko) * | 2019-11-11 | 2021-05-20 | 한국전자기술연구원 | 클라우드 환경 이중화 스토리지를 위한 어플라이언스 적용 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06131315A (ja) * | 1992-10-22 | 1994-05-13 | Fujitsu Ltd | マルチプロセッサシステム |
| JPH07219913A (ja) * | 1994-01-28 | 1995-08-18 | Fujitsu Ltd | マルチプロセッサシステムの制御方法及び装置 |
| JPH08221375A (ja) * | 1995-02-17 | 1996-08-30 | Hitachi Ltd | 情報処理システム |
-
1998
- 1998-09-02 JP JP10247676A patent/JP2000076216A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06131315A (ja) * | 1992-10-22 | 1994-05-13 | Fujitsu Ltd | マルチプロセッサシステム |
| JPH07219913A (ja) * | 1994-01-28 | 1995-08-18 | Fujitsu Ltd | マルチプロセッサシステムの制御方法及び装置 |
| JPH08221375A (ja) * | 1995-02-17 | 1996-08-30 | Hitachi Ltd | 情報処理システム |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009534763A (ja) * | 2006-05-26 | 2009-09-24 | インテル・コーポレーション | ポイントツーポイント相互接続システム上のセキュアな環境初期化命令の実行 |
| JP4883459B2 (ja) * | 2006-05-26 | 2012-02-22 | インテル・コーポレーション | ポイントツーポイント相互接続システム上のセキュアな環境初期化命令の実行 |
| JP2008040540A (ja) * | 2006-08-01 | 2008-02-21 | Nec Corp | エミュレーション装置及びエミュレーション方法 |
| JP2009187314A (ja) * | 2008-02-06 | 2009-08-20 | Fuji Electric Systems Co Ltd | 二重化コントローラ・システム、ｃｐｕモジュール、そのプログラム |
| JP2012128697A (ja) * | 2010-12-16 | 2012-07-05 | Hitachi Ltd | 情報処理装置 |
| JP2016518654A (ja) * | 2013-09-29 | 2016-06-23 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | サーバ制御方法及びサーバ制御装置 |
| US10241868B2 (en) | 2013-09-29 | 2019-03-26 | Huawei Technologies Co., Ltd. | Server control method and server control device |
| KR20210056642A (ko) * | 2019-11-11 | 2021-05-20 | 한국전자기술연구원 | 클라우드 환경 이중화 스토리지를 위한 어플라이언스 적용 방법 |
| KR102260658B1 (ko) * | 2019-11-11 | 2021-06-04 | 한국전자기술연구원 | 클라우드 환경 이중화 스토리지를 위한 어플라이언스 적용 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3962394B2 (ja) | ホットプラグ可能な問題のあるコンポーネントの動的検出および問題のあるコンポーネントからのシステムリソースの再割り当て | |
| US6279078B1 (en) | Apparatus and method for synchronizing a cache mode in a dual controller, dual cache memory system operating in a plurality of cache modes | |
| US6321346B1 (en) | External storage | |
| JP3976275B2 (ja) | Ｓｍｐにおけるサーバノードの非介入動的ホットプラグおよびホット除去 | |
| JP3058743B2 (ja) | ディスクアレイ制御装置 | |
| JPH02503485A (ja) | 多目的メモリ | |
| JPH08137763A (ja) | フラッシュメモリ制御装置 | |
| JP2710195B2 (ja) | 記憶装置コントローラ | |
| JP2000076216A (ja) | マルチプロセッサシステム及びそのプロセッサ二重化方法並びにその制御プログラムを記録した記録媒体 | |
| JP2001101032A (ja) | 異種ｏｓ間制御によるｏｓ監視方式 | |
| JP2002049509A (ja) | データ処理システム | |
| JPH07121315A (ja) | ディスクアレイ | |
| JPH0766368B2 (ja) | ブ−トプロセツサ決定方式 | |
| JPH1011293A (ja) | 情報処理装置 | |
| JPH09160773A (ja) | マルチプロセッサシステムのマイクロプログラム交換方法 | |
| JP3346670B2 (ja) | 中央処理装置の切り替え方法及び切り替えシステム | |
| JP3212947B2 (ja) | ミラーディスク制御システム | |
| JPH05216507A (ja) | プログラマブルコントローラのプログラム変更方法 | |
| JPS6326407B2 (ja) | ||
| JPH0534877B2 (ja) | ||
| US5548716A (en) | Recording medium dualizing system | |
| JP2003337758A (ja) | 二重化メモリシステム | |
| JPH10187355A (ja) | ディスク制御システム | |
| JPH1196083A (ja) | 半導体ディスク装置 | |
| JPH08263455A (ja) | マルチ・プロセッサ・システムにおける故障プロセッサのデグレード方式 |